CN1734722A - 蚀刻方法、形成沟槽隔离结构的方法、半导体基板和半导体装置 - Google Patents

蚀刻方法、形成沟槽隔离结构的方法、半导体基板和半导体装置 Download PDF

Info

Publication number
CN1734722A
CN1734722A CNA2005100919873A CN200510091987A CN1734722A CN 1734722 A CN1734722 A CN 1734722A CN A2005100919873 A CNA2005100919873 A CN A2005100919873A CN 200510091987 A CN200510091987 A CN 200510091987A CN 1734722 A CN1734722 A CN 1734722A
Authority
CN
China
Prior art keywords
etchant
semiconductor substrate
sio
insulating material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100919873A
Other languages
English (en)
Other versions
CN100364059C (zh
Inventor
松尾弘之
中岛俊贵
宫崎邦浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Toshiba Corp
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Seiko Epson Corp filed Critical Toshiba Corp
Publication of CN1734722A publication Critical patent/CN1734722A/zh
Application granted granted Critical
Publication of CN100364059C publication Critical patent/CN100364059C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种用含有氟化氢和臭氧的蚀刻剂蚀刻基础材料的蚀刻方法。基础材料具有用作为主材料的硅构成的第一区域和用作为主材料的SiO2构成的第二区域。该蚀刻方法包括下述步骤：准备基础材料；将蚀刻剂供应到基础材料上，以利用蚀刻剂对硅的蚀刻速率高于蚀刻剂对SiO2的蚀刻速率这一特征在第一区域和第二区域之间形成台阶，使第一区域的表面高度低于第二区域的表面高度。

Description

蚀刻方法、形成沟槽隔离结构的方法、半导体基板和半导体装置
相关申请的交叉引用
本申请要求2004年8月13日提交的日本专利申请2004-236181的优先权，此处引入该专利申请全文作为参考。
技术领域
本发明涉及蚀刻方法、形成沟槽隔离结构的方法、半导体基板和半导体装置。
背景技术
在半导体装置中，对高密度、高集成度半导体器件的需求越来越高。为了响应这种需求，半导体器件自身的小型化和用于隔离相邻半导体器件的器件隔离区域的小型化变得日益重要。迄今为止，作为形成器件隔离区域的方法，通常使用的方法是LOCOS(硅局部氧化)法，其中形成将来成为器件隔离区域的氧化物膜。
但是，在用LOCOS法形成具有细小图案的氧化物膜时，因为厚度方向上的氧化不能充分进行，所以器件隔离不完全。另外，在形成的氧化物膜有足以隔离器件的厚度时，因为氧化不仅在厚度方向上进行，而且还在横向上进行，所以器件隔离区域的分布范围大于预定范围。因此，在LOCOS法中，器件隔离区域的小型化有其自身的局限性。所以STI(浅沟槽隔离)法吸引了人们的注意，作为器件隔离技术取代了LOCOS法(例如，参见日本特许公开专利申请2001-237308)。
在STI法中，器件隔离结构(沟槽隔离结构)的形成方法是：在硅基板上形成沟槽，在每一个沟槽中填充SiO2膜(绝缘材料)。在这种情况下，SiO2膜的形成方法是：将SiO2膜的表面凸起，使其表面高于硅基板的表面。
截至目前，用STI法形成沟槽隔离结构的过程如下。图8是说明传统的形成半导体装置的方法的视图(垂直横截面图)。
首先如图8(a)所示，使硅基板100的表面进行热氧化处理，以此在硅基板100上形成衬垫氧化物膜200。
然后如图8(b)所示，用CVD法在衬垫氧化物膜200上形成SiN膜300。这种SiN膜300的作用是，在后工艺中用CMP(化学机械抛光)法抛光SiO2膜时作为阻止膜。
然后如图8(c)所示，用照相平板印刷法在SiN膜300上形成抗蚀剂层400，其图案对应于用于形成器件的区域(器件形成区域)。
然后如图8(d)所示，用抗蚀剂层400作为掩膜，对SiN膜300和衬垫氧化物膜200进行干蚀刻，从而在衬垫氧化物膜200和SiN膜300上形成图案，其形状对应于器件形成区域。然后用具有图案的SiN膜300作为掩膜，对硅基板100进行干蚀刻，从而形成沟槽500。
然后如图8(e)所示，在其上形成有衬垫氧化物膜200、SiN膜300和沟槽500的硅基板100上用等离子体CVD等方法形成SiO2膜600，使SiO2膜600填充在每一个沟槽500内。
然后如图8(f)所示，用SiN膜300作为阻止膜通过CMP法抛光和平整SiO2膜600。因此，沟槽500上的SiO2膜600的表面高度基本等同于SiN膜300的表面高度。
然后如图8(g)所示，用加热的磷酸通过湿蚀刻法去除SiN膜300。
然后如图8(h)所示，用氟化物酸(fluoride acid)通过湿蚀刻法去除衬垫氧化物膜200。
通过上述步骤，每一个沟槽500内的SiO2膜600的表面高于硅基板100的表面，从而形成沟槽隔离结构(器件隔离区域)。沟槽隔离结构使多个用于形成器件的区域独立地形成在硅基板100的表面上。
在上述方法中，为了在用CMP法平整SiO2膜600时平整SiO2表面，将SiN膜300的表面完全暴露，SiO2膜600少许过量抛光。当SiO2膜600过量抛光时，在将SiN膜300的表面暴露且同时将SiO2膜600和SiN膜300抛光时的步骤中会发生所谓的凹陷现象。发生凹陷现象的原因是：因为蚀刻速度的不同，在器件隔离图案的窄部分和宽部分之间不能均匀抛光。
因为在凹陷中的较宽隔离区域处SiO2膜600被过分抛光，所以被这种宽器件隔离区域隔开的相邻器件之间的隔离变得不完全，和/或通过图案化多晶硅等在SiO2膜600上形成门电极时在照相平板印刷法中发生聚光间隙，从而不能形成图案。结果就会产生半导体装置的性能被削弱的问题。
再者，在上述方法中，衬垫氧化物膜200是用氢氟酸通过湿蚀刻法去除的。在这方面，在使用氢氟酸的湿蚀刻法中蚀刻各向同性进行。因此，如图8(h)所示，对SiO2膜600的端部进行蚀刻，结果在SiO2膜600和硅基板100之间的边缘处产生SiO2膜600的凹陷部分，从而在SiO2膜600和硅基板100之间的边缘处形成拐角部分501。
例如，在上述硅基板的每一个器件形成区域内配置晶体管的情况下，构建门电极以覆盖拐角部分501。因此会产生由于拐角部分501处的电场浓度而发生泄漏电流的问题。为了解决这一问题，人们采用了一些措施，如利用热氧化法将拐角部分501的形状圆整的圆整氧化措施。但是，因为这样的工艺或步骤会增加沟槽隔离结构生产工序(或步骤)数量，所以沟槽隔离结构的生产效率将下降。
另外，在上述方法中，因为用SiN膜300作为CMP法的阻止膜，所以需要形成和去除SiN膜300的步骤。这就增加了生产工序的数目。
发明内容
因此，本发明的一个目的是提供一种蚀刻方法，用该方法容易精确地形成第一区域和第二区域之间的台阶，同时还能够防止在用作为主材料的硅构成的第一区域和用作为主材料的SiO2构成的第二区域之间的边缘处形成间隙。
另外，本发明的另一个目的是提供一种用蚀刻法形成沟槽隔离结构的方法、用沟槽隔离结构的形成方法在其上形成有沟槽隔离结构的半导体基板和装备有高可靠性半导体基板的半导体装置。
为了达到上述目的，一方面，本发明涉及用含有氟化氢和臭氧的蚀刻剂蚀刻基础材料的蚀刻方法。基础材料具有用作为主材料的Si构成的第一区域和用作为主材料的SiO2构成的第二区域。蚀刻方法包括下述步骤：
准备基础材料；和
将蚀刻剂供应到基础材料上，利用蚀刻剂对Si的蚀刻速率高于蚀刻剂对SiO2的蚀刻速率这一特征在第一区域和第二区域之间形成台阶，从而使第一区域的表面高度低于第二区域的表面高度。
这样容易精确地形成第一区域和第二区域之间的台阶，同时还能够防止在用作为主材料的硅构成的第一区域和用作为主材料的SiO2构成的第二区域之间的边缘处形成间隙。另外，因为形成的台阶高度(即，两个区域的表面距离)可以精确调节，所以可以保证该台阶所能影响的所有步骤(例如，随后步骤中的照相平板印刷工序等)的稳定性。
在本发明的蚀刻方法中，蚀刻剂优选包括含氟化氢和臭氧的蚀刻剂。
这样易于处理蚀刻剂。还可以适当防止第一区域的表面糙化。
在本发明的蚀刻方法中，如果将蚀刻剂对Si的蚀刻速率定义为R1，将蚀刻剂对SiO2的蚀刻速率定义为R2，则R1和R2优选满足关系式：R1/R2为1.2-200。
这样易于控制台阶，同时还能够防止蚀刻速率下降。
在本发明的蚀刻方法中，在供应蚀刻剂的步骤中，蚀刻剂中的氟化氢浓度优选是0.05-5wt％。
这样可以调节Si和SiO2的蚀刻速率比(R1/R2)。
在本发明的蚀刻方法中，在供应蚀刻剂的步骤中，蚀刻剂中的臭氧浓度优选是1-50ppm。
这样可以调节Si和SiO2的蚀刻速率比(R1/R2)。
在本发明的蚀刻方法中，在供应蚀刻剂的步骤中，蚀刻剂的温度优选是0-100℃。
这样可以确保形成尺寸精度高的台阶，同时还能够防止蚀刻速率下降。
另一方面，本发明涉及在半导体基板表面上形成沟槽隔离结构的方法。半导体基板由作为主材料的硅构成。该方法包括下述步骤：
第一步，在半导体基板表面上形成沟槽；
第二步，将绝缘材料供应在半导体基板表面上，在沟槽内填充绝缘材料。绝缘材料由作为主材料的SiO2构成；
第三步，通过除去一部分绝缘材料平整半导体基板表面侧；
第四步，通过除去基本恒定厚度的绝缘材料将半导体基板的表面暴露；和
第五步，用权利要求1定义的蚀刻法对半导体基板表面进行蚀刻，以此在半导体基板和绝缘材料之间形成台阶，从而得到沟槽隔离结构。
这样容易精确地形成沟槽隔离结构。
在本发明的沟槽隔离结构的形成方法中，第五步优选包括通过设置至少一种下述条件调节要在半导体基板和绝缘材料之间形成的台阶高度的步骤：蚀刻剂中的氟化氢浓度、蚀刻剂中的臭氧浓度、蚀刻剂的温度和蚀刻剂的蚀刻时间。
这样可以保证将在多个器件形成区域中形成的相邻半导体器件绝缘。
在本发明的沟槽隔离结构的形成方法中，第三步中绝缘材料的去除优选用CMP(化学机械抛光)法进行。
用CMP法可以有效去除由作为主材料的SiO2构成的绝缘材料。
在本发明的沟槽隔离结构的形成方法中，第四步中绝缘材料的去除优选用含氟化氢的蚀刻剂进行。
这样可以有效去除由作为主材料的SiO2构成的绝缘材料。
在本发明的沟槽隔离结构的形成方法中，蚀刻剂优选还含有臭氧。
在本发明的沟槽隔离结构的形成方法中，第四步和第五步优选用相同的蚀刻剂进行。
这样可以简化生产工艺，可以在较短时间内形成沟槽隔离结构。
在本发明的沟槽隔离结构的形成方法中，在第一步之前，该方法优选还包括氧化半导体基板表面的步骤和/或在半导体基板表面上形成氧化物膜的步骤。在这种情况下，氧化物膜由作为主材料的SiO2构成。
这样可以在形成沟槽的同时保护半导体基板(即，Si基板)表面。
在本发明的沟槽隔离结构的形成方法中，半导体基板的表面取向优选是Si(100)。
这样可以适当防止半导体基板(Si基板)的表面糙化。另外，对半导体基板的蚀刻易于在其厚度方向上进行。从而可以更容易且更保险地形成沟槽隔离结构。
另一方面，本发明涉及由作为主材料的Si构成的半导体基板。该半导体基板包括：
用上述本发明的沟槽隔离结构的形成方法在半导体基板表面上形成的沟槽隔离结构；和
多个用于形成器件的区域，这些区域是由沟槽隔离结构隔离地形成的。
这样可以保证使得到的半导体基板将在多个器件形成区域中形成的相邻半导体器件隔绝(绝缘)。
另一方面，本发明涉及半导体装置，该半导体装置包括：
上述本发明的半导体基板；和
在半导体基板的用于形成器件的区域中分别形成的多个半导体器件。
这样可以得到可靠性高的半导体装置。
附图说明
通过下面结合附图对本发明优选实施方案的详述可以更清楚本发明的上述目的、特征和优点及其他目的、特征和优点。
图1是示意性地示出本发明一个实施方案的半导体装置的透视图。
图2是用于说明形成图1所示半导体装置的第一种方法的视图(垂直横截面图)。
图3是示出未处理基板和处理基板的表面粗糙度Ra之间的关系的座标图。
图4是示出硅蚀刻速率的变化与氟化氢和臭氧在蚀刻剂中的浓度之间关系的座标图。
图5是示出SiO2蚀刻速率的变化与氟化氢和臭氧在蚀刻剂中的浓度之间关系的座标图。
图6是示出实施例中生产的半导体装置的晶体管性能的座标图。
图7是示出对比例中生产的半导体装置的晶体管性能的座标图。
图8是用于说明传统的形成半导体装置的方法的视图(垂直横截面图)。
具体实施方式
下面参考附图详细说明蚀刻方法、沟槽隔离结构形成方法、半导体基板和半导体装置的优选实施方案。
(半导体装置的结构)
首先描述本发明的半导体装置。图1是示意性地示出本发明一个实施方案的半导体装置的透视图。下面在用图1进行说明时，为方便起见，将图1中的上侧和下侧分别称为“上”和“下”。
图1所示的半导体装置1上装备有半导体基板(本发明的半导体基板)2和半导体器件5。在由作为主材料的硅构成的基板20的表面23上形成沟槽隔离结构(即，器件隔离区域)21。沟槽隔离结构21由绝缘部分4建构而成，绝缘部分4填充在形成于基板20的表面23上的沟槽3内并且从基板20的表面23向外突出。绝缘部分4由含作为主材料的SiO2(二氧化硅)的绝缘材料构成。这样可以利用绝缘部分4防止相邻的半导体器件5相互连通。
在该实施方案中，在用于形成器件的每一个区域22中形成(提供)作为半导体器件5的MOS晶体管(MOSFET)。更具体地说，通过在邻近基板20的表面23的预定部分内(在图1所示的结构中，对应于源54和漏55的区域)喷射(或导入)杂质离子，形成一对相互隔离的杂质分散层。在MOS晶体管中，这两个杂质分散层分别作为源54和漏55。
源电极和漏电极(图中未示出)分别与源54和漏55连接。另外，门绝缘膜52和门电极53以层压方式形成在对应于通道区域的位置处，即，源54和漏55之间。另外，在门绝缘膜52和门电极53中的每一侧上形成侧表面绝缘膜56。
在这样的MOS晶体管中，通过改变门电极53上施加的电压值，可以控制源54和漏55之间流动的电流量。
换句话说，即使在没有电压施加于门电极53上的OFF状态下在源54和漏55之间施加电压，这时候在源54和漏55之间也没有电流流过。相反，在预定电压值高于电压阈值的电压施加于门电极53上的ON状态下，在朝向门绝缘膜52的基板20部分上感应电荷，从而形成通道区域(即，载荷子流动通道)。当在这种条件下将电压施加在源54和漏55之间时，电流会流经通道区域。
在上述半导体装置1中，除了如MOS晶体管外，还可以在半导体基板2的其他器件形成区域22中形成各种器件，如二极管元件、电容元件(电容器)和电阻元件(电阻器)。
半导体装置1适合用在(或应用于)如各种电子装置中，如个人电脑(膝上型电脑或移动型个人电脑)、喷墨式喷射装置(如喷墨打印机)、电视、摄像机、数字照相机、磁带录像机、汽车导航设施、便携式电话(移动电话)、寻呼机、电子笔记本(包括那些具有通讯功能的电子笔记本)、电子辞典、袖珍计算器、电子游戏机、文字处理器、工作站、可视电话、防止犯罪用的电视监视器、电子眼、POS(销售点)终端、医疗装置(如：电子温度计、血压计、血糖计、电子心电测试计、超声诊断计、电子内窥镜)、鱼群探测器、各种测试仪、仪表(如：用于汽车、飞机、轮船等的仪表)、飞行模拟器等。
(半导体装置的生产方法)
下面说明图1所示的半导体装置1的生产方法。得到图1所示半导体装置1的方法是：用本发明的蚀刻法生产半导体基板2，在半导体基板2的器件形成区域22中分别形成各个半导体器件5。下面详细描述半导体装置1的生产方法。
《第一种生产方法》
下面说明半导体装置1的第一种生产方法。图2是用于说明形成图1所示半导体装置的第一种方法的视图(垂直横截面图)。下面在用图2进行说明时，为方便起见，将图2中的上侧和下侧分别称为“上”和“下”。
<1A>形成衬垫氧化物膜的步骤
首先准备用作为主材料的硅构成的基板20。如图2(a)所示，然后在基板20的表面23上形成用作为主材料的SiO2构成的衬垫氧化物膜(牺牲膜)6。提供衬垫氧化物膜6的目的例如是为了保护基板20的表面23。
对形成的衬垫氧化物膜6的平均厚度T1没有特别限制，平均厚度T1优选约为5-30nm。衬垫氧化物膜6的形成方法可以是将基板20的表面23氧化的方法和/或在基板20的表面23上沉积用作为主材料的SiO2构成的膜材料的方法。在这方面，这两种方法一起使用。
作为将基板20的表面23氧化的方法，可以提及将基板20的表面23热处理的方法，其中，表面23在750-1100℃下加热5-50分钟。另一方面，作为在基板20的表面23上沉积用作为主材料的SiO2构成的膜材料的方法，例如可以利用化学气相沉积法如等离子体CVD法、热CVD法、激光CVD法。在这方面，因为衬垫氧化物膜6是根据需要而提供，所以可以省略。
<2A>形成沟槽的步骤(第一步)
然后如图2(b)所示，通过将抗蚀剂材料涂覆在衬垫氧化物膜6上后利用掩膜将抗蚀剂材料曝光和显影，形成其开孔形状分别对应于器件形成区域22的抗蚀剂层7。用抗蚀剂层7作为掩膜蚀刻衬垫氧化物膜6和基板20，然后除去抗蚀剂层7。从而如图2(c)所示形成沟槽(凹槽部分)3。在这方面，可以用下述方法形成沟槽3：对衬垫氧化物膜6蚀刻后除去抗蚀剂层7，然后用衬垫氧化物膜6作为掩膜蚀刻基板20。
作为蚀刻方法，例如可以提及各种干蚀刻法如等离子体蚀刻法、反应离子蚀刻法、电子束蚀刻法、光辅助蚀刻法和湿蚀刻法。特别优选使用具有高各向异性的干蚀刻法。
另外，因为沟槽3距基板20的表面23的深度D随半导体装置的类型等略有变化，所以对其没有特别限制。在该实施方案中，沟槽3的深度D优选约为50-1000nm，更优选约为200-600nm。在这方面，所需的深度D可以根据在随后工序中形成台阶41时基板20的蚀刻量来设定。
<3A>供应绝缘材料的步骤(第二步)
然后如图2(d)所示，将用作为主材料的SiO2构成的绝缘材料40供应到基板20上，以填充在每一个沟槽3中。供应绝缘材料40，使其至少填充在每一个沟槽3中，绝缘材料40的表面要高于基板20的表面23，并且绝缘材料40的表面能够在下一个平整步骤中得以平整。
供应绝缘材料40，优选使除每一个沟槽3内部以外的部分处的平均厚度T2大于100nm。平均厚度T2更优选约为200-1000nm，甚至更优选约为350-600nm。作为供应绝缘材料40的方法，例如可以利用各种化学气相沉积(CVD)法，如等离子体CVD法、热CVD法、激光CVD法。
<4A>平整步骤(第三步)
然后如图2(e)所示，通过除去一部分绝缘材料40平整绝缘材料40的表面。除了前面步骤(2A)提及的蚀刻法外，还可以用化学机械抛光(CMP)法等中的任何一种除去绝缘材料40。特别优选用CMP法除去绝缘材料40。用CMP法可以有效除去绝缘材料40。还可以精确平整绝缘材料40的表面。
<5A>暴露基板的步骤(第四步)
然后如图2(f)所示，通过除去基本恒定厚度的绝缘材料40和衬垫氧化物膜6将基板20的表面23暴露。例如用包括氟化氢的蚀刻剂除去绝缘材料40和衬垫氧化物膜6。因为SiO2在这种蚀刻剂中的溶解度高，所以可以有效除去绝缘材料40和衬垫氧化物膜6。
尽管氟化氢在蚀刻剂中的浓度随蚀刻剂的其他条件略有变化，但是氟化氢浓度优选约为0.05-5wt％，更优选约为0.1-2wt％。在氟化氢浓度太低的情况下，除去绝缘材料40和衬垫氧化物膜6的速度恐怕会极度下降。另一方面，在氟化氢浓度太高的情况下，因为蚀刻速率太快而无法精确控制蚀刻量，所以恐怕暴露基板20的表面23糙化，或者绝缘材料40的表面比基板20的表面23低的太多。
氟化氢可以溶解在用于该蚀刻剂的溶剂中。在该蚀刻剂中，只要具有较低的沸点，任何溶剂都可以使用。作为这样的溶剂，例如可以提及各种水如蒸馏水、离子交换水、纯水、超纯水和反渗析水；低级醇如甲醇和乙醇；丙酮；乙基和乙酸乙酯。可以使用其中的一种，也可以组合使用其中的两种或多种。其中，优选用任何一种包括水的溶剂作为溶剂。这样还可以改善对SiO2的蚀刻速率。
另外，在蚀刻剂中的氟化氢浓度在上述范围内的情况下，除去绝缘材料40和衬垫氧化物膜6时的蚀刻剂温度优选约为20-50℃。优选在蚀刻剂温度保持在基本恒定于上述范围内的状态下(即，温度变化很小)进行蚀刻工序。这样可以更有效地除去绝缘材料40和衬垫氧化物膜6。
在上述蚀刻工序条件下，蚀刻剂与绝缘膜40和衬垫氧化物膜6接触，直至基板20的表面23暴露。
在这方面，尽管该实施方案描述的情况是用含有氟化氢的蚀刻剂作为蚀刻剂，但是也可以用包括氟化氢(氟化氢气体)的气体作为蚀刻剂。在这种情况下，从提高对SiO2的蚀刻速率方面考虑，优选在用作蚀刻剂的气体中混入水蒸汽。
<6A>形成台阶的步骤(第五步)
然后用本发明的蚀刻法对基板20的表面23进行蚀刻。本发明的蚀刻法使用含有氟化氢和臭氧的蚀刻剂，利用蚀刻剂对Si的蚀刻速率高于蚀刻剂对SiO2的蚀刻速率这一特征。
蚀刻速率的差异使基板20(即，用作为主材料的硅构成的第一区域)比绝缘材料40(即，用作为主材料的SiO2构成的第二区域)更快被蚀刻。从而如图2(g)所示，形成多个绝缘部分4(即，沟槽隔离结构21)和各自被相邻的绝缘部分4隔开的多个器件形成区域22。在这方面，绝缘部分4的表面高于器件形成区域22的表面，从而在相邻的第一区域4(或21)和第二区域22之间形成台阶41。
由含有氟化氢和臭氧的蚀刻剂进行的蚀刻工序在由硅构成的基板20和由SiO2构成的绝缘部分4之间具有很大的选择比，所以难以使蚀刻进行到绝缘部分4。因此，可以在绝缘部分4和基板20之间的每一个边缘处形成台阶。换句话说，可以防止在绝缘部分4和基板20之间的边缘处形成拐角部分。这样可以省去在传统蚀刻方法中进行的诸如圆整氧化的步骤，还可以简化半导体装置1的生产方法。
另外，这种蚀刻剂还具有难以将基板20的表面23(即，器件形成区域22)糙化的特征。图3是一个座标图，示出未处理的基板20的表面粗糙度Ra、用含有0.25wt％氟化氢和10ppm臭氧的蚀刻剂对其在25℃下蚀刻10分钟的处理后基板20的表面粗糙度Ra和用含有氨水、双氧水和纯水的混合液体(APM)在50摄氏度对其清洁10分钟的处理后基板20的表面粗糙度Ra。如图3所示，用APM(含有氨水、双氧水和纯水的混合液体)处理后，基板20的表面粗糙度Ra增加，而用含有氟化氢和臭氧的蚀刻剂处理后，基板20的表面粗糙度Ra下降。
因此，用含有氟化氢和臭氧的蚀刻剂可以使器件形成区域22的表面23的表面形态变得极高。
另外，在使用这种蚀刻剂的情况下，在硅的各种表面取向中，基板20的表面取向特别优选是Si(100)。这样易于使基板20的蚀刻在其厚度方向上进行，还更易于保证形成台阶41。
例如，优选将蚀刻剂对基板20和绝缘材料40的蚀刻速率设置如下。即，如果将蚀刻剂对基板20(即，硅)的蚀刻速率定义为R1，将蚀刻剂对绝缘材料40(即，SiO2)的蚀刻速率定义为R2，则R1和R2优选满足关系式：R1/R2为1.2-200。R1和R2更优选满足关系式：R1/R2为3-30。在R1/R2太小的情况下，在基板20和绝缘材料40之间形成台阶41需要很长时间，从而降低半导体装置1的生产效率。相反，在R1/R2太大的情况下，对基板20的蚀刻进行得太快，从而难以控制台阶41的高度(即，器件形成区域22的表面和绝缘材料4的表面之间的距离)。
蚀刻速率之比(R1/R2)在很大程度上取决于蚀刻剂中氟化氢和臭氧的浓度等因素。图4是一个座标图，示出硅蚀刻速率的变化与蚀刻剂中氟化氢浓度和臭氧的浓度之间的关系，图5是一个座标图，示出SiO2蚀刻速率的变化与蚀刻剂中氟化氢浓度和臭氧的浓度之间的关系。
蚀刻剂中的臭氧浓度主要影响基板(硅)20的蚀刻速率。即，如图4(a)所示，在蚀刻剂中的臭氧浓度恒定的情况下，即使改变氟化氢的浓度，硅的蚀刻速率也不变化。如图4(b)所示，在蚀刻剂中的氟化氢浓度恒定而臭氧浓度变化的情况下，硅的蚀刻速率随臭氧浓度而变化。
相反，蚀刻剂中的氟化氢浓度主要影响绝缘材料(SiO2)40的蚀刻速率。即，如图5(a)所示，在蚀刻剂中的氟化氢浓度恒定的情况下，即使改变臭氧的浓度，SiO2的蚀刻速率也不变化。如图5(b)所示，在蚀刻剂中的臭氧浓度恒定而氟化氢浓度变化的情况下，SiO2的蚀刻速率随氟化氢浓度而变化。
因此，通过适当设置氟化氢浓度或臭氧的浓度，可以在上述范围内调节R1/R2值。
更具体地说，蚀刻剂中的氟化氢浓度优选约为0.05-5wt％，更优选约为0.15-2wt％。另外，蚀刻剂中的臭氧浓度优选约为1-50ppm，更优选约为3-30ppm。
氟化氢和臭氧可以溶解在用于该蚀刻剂的溶剂中。在该蚀刻剂中，只要具有较低的沸点，任何溶剂都可以使用。作为这样的溶剂，例如可以提及各种水如蒸馏水、离子交换水、纯水、超纯水和反渗析水；低级醇如甲醇和乙醇；丙酮；乙基和乙酸乙酯。可以使用其中的一种，也可以组合使用其中的两种或多种。其中，优选用任何一种包括水的溶剂作为溶剂。这样还可以改善对硅和SiO2的蚀刻速率。
另外，蚀刻工序中的蚀刻剂温度优选约为0-100℃，更优选约为20-50℃。特别优选在蚀刻剂温度保持在基本恒定于上述温度范围内的状态下(即，温度变化很小)进行蚀刻工序。这样保证能够形成尺寸精度高的台阶41，同时还能够防止在基板20和绝缘材料40之间形成台阶41所需时间的延长。
在上述蚀刻工序条件下，蚀刻剂与基板20的表面23接触，直至台阶41的高度H达到预定高度(即，半导体器件的生产方法在后续步骤中需要的高度)。在这方面，可以通过适当设置至少一种下述条件调节台阶41的高度H：蚀刻剂中的氟化氢浓度、蚀刻剂中的臭氧浓度、蚀刻剂的温度和蚀刻剂的处理时间(即，基板20的表面23与蚀刻剂的接触时间)。
因为台阶41的高度H随半导体装置的类型等略有变化，所以对其没有特别限制。在该实施方案中，台阶41的高度H优选约为5-150nm，更优选约为20-100nm。在台阶41的高度H太小的情况下，绝缘部分4(即，器件隔离区域21)对器件的隔离恐怕不完全。相反，在台阶41的高度H太大的情况下，例如，在后续步骤中通过使多晶硅形成图案而在其上形成门电极时，在照相平板印刷法中由于焦点位移恐怕会导致不能形成图案。
在这方面，尽管该实施方案描述的情况是用含有氟化氢和臭氧的蚀刻剂作为蚀刻剂，但是也可以用包括氟化氢(氟化氢气体)和臭氧的气体作为蚀刻剂。在这种情况下，从提高对硅和SiO2的蚀刻速率方面考虑，优选在用作蚀刻剂的气体中混入水蒸汽。
通过上述步骤得到本发明的半导体基板2。
<7A>形成半导体器件的步骤
然后在半导体基板2的每一个器件形成区域22内形成MOS晶体管(半导体器件5)。
首先用通过照相平板印刷法形成的蚀刻剂掩膜通过离子注入法在几乎所有的器件形成区域22上注入预定种类的杂质离子。从而在基板20的表面23附近形成很多井。然后例如用热氧化法形成热氧化膜，以完全覆盖基板20的表面23侧。
然后例如用CVD等方法在热氧化膜上形成多晶硅膜。
然后例如用照相平板印刷法和干蚀刻法将多晶硅膜形成门电极53形式的图案，从而形成门电极53。
然后，例如用CVD法形成硅氧化物膜以覆盖基板20的所有的表面23侧后，例如用干蚀刻法将基板20的表面23深蚀刻。从而在门电极53的每一个侧表面处形成侧表面绝缘膜56。
然后用其上形成有侧表面绝缘膜56和绝缘部分4(即，沟槽隔离结构21)的门电极53作为掩膜通过离子注入法在器件形成区域22(即，井)的预定部分上注入预定种类的杂质离子。从而在基板20的表面23附近形成源54和漏55(即，杂质分散层)。
然后形成与源54和漏55连接的布线(包括图中未示出的源电极和漏电极)。
通过上述步骤，在半导体基板2的每一个器件形成区域22内形成MOS晶体管。从而得到本发明的半导体装置1。如上所述，在半导体基板2中，可以防止在器件形成区域22的沟槽隔离结构21(绝缘部分4)的边缘处产生拐角部分。可以防止电场集中在边缘附近的门电极53处，从而能够防止(或控制)泄漏电流在侧表面绝缘膜56等中流动。从而可以得到性能优异的MOS晶体管(半导体装置1)。
如上所述，本发明利用蚀刻剂对硅的蚀刻速率高于蚀刻剂对SiO2的蚀刻速率这一特征在用作为主材料的硅构成的第一区域和用作为主材料的SiO2构成的第二区域之间形成台阶，从而形成沟槽隔离结构和器件形成区域。所以，为了形成台阶，不需要像形成沟槽隔离结构的传统方法那样事先在用于形成沟槽隔离结构和器件形成区域的区域处提供SiN膜等。
因为不需要形成和去除SiN膜，所以能够简化半导体装置1的生产方法。
另外，因为不提供SiN膜，SiN膜的蚀刻速率与SiO2膜的蚀刻速率的差异导致的取决于其面积比的凹陷不会在SiO2膜中发生。从而可以形成均具有精确形状的器件形成区域21，保证能够隔离相邻的半导体器件5。可以保证台阶41所能影响的步骤(工序)的稳定性，例如，后续步骤中的照相平板印刷方法。
《第二种生产方法》
下面说明半导体装置1的第二种生产方法。
下面说明半导体装置1的第二种生产方法；但是，主要描述半导体装置1的第一种生产方法和半导体装置1的第二种生产方法之间的不同，略去对相似部分的说明。半导体装置1的第二种生产方法与半导体装置1的第一种生产方法类似，不同之处是在暴露基板的步骤中使用的蚀刻剂的不同。
<1B>形成衬垫氧化物膜的步骤
进行与上述步骤<1A>类似的步骤。
<2B>形成沟槽的步骤(第一步)
进行与上述步骤<2A>类似的步骤。
<3B>供应绝缘材料的步骤(第二步)
进行与上述步骤<3A>类似的步骤。
<4B>平整步骤(第三步)
进行与上述步骤<4A>类似的步骤。
<5B>暴露基板的步骤(第四步)
在该实施方案中，例如用含有氟化氢和臭氧的蚀刻剂除去绝缘材料40和衬垫氧化物膜6。
尽管该蚀刻剂中的氟化氢浓度和/或臭氧浓度与下一个步骤<6B>中使用的蚀刻剂中的不同，但是，该蚀刻剂中的氟化氢浓度和臭氧浓度优选与步骤<6B>中的相同(即，步骤<5B>中的蚀刻剂与步骤<6B>中的蚀刻剂相同)。这样可以连续进行步骤<5B>和<6B>，从而还可以简化半导体基板2(即，半导体装置1)的生产方法。
在这种情况下，在蚀刻工序中的蚀刻剂温度优选与上述步骤<6A>中的蚀刻剂温度相同(或近似)。
在这方面，尽管该实施方案描述的情况是用含有氟化氢和臭氧的蚀刻剂作为蚀刻剂，但是也可以用包括氟化氢(氟化氢气体)和臭氧的气体作为蚀刻剂。在这种情况下，从提高对硅和SiO2的蚀刻速率方面考虑，优选在用作蚀刻剂的气体中混入水蒸汽。
<6B>形成台阶的步骤(第五步)
进行与上述步骤<6A>类似的步骤。
<7B>形成半导体器件的步骤
进行与上述步骤<7A>类似的步骤。
即使用第二种生产方法，也能够得到与第一种生产方法类似的功能(或作用)和效果。
本发明的蚀刻方法、形成沟槽隔离结构的方法、半导体基板和半导体装置已经基于附图所示的实施方案进行了描述，但是应当注意的是，本发明不限于这些实施方案。例如，如果需要，可以在本发明的蚀刻方法中添加其他的一个或多个步骤。另外，本发明的蚀刻方法不限于在形成沟槽隔离结构中的应用。它适合将本发明的蚀刻方法应用于下述情况：在具有用作为主材料的硅构成的区域和用作为主材料的SiO2构成的区域的基础材料中，需要对用作为主材料的硅构成的区域进行选择性蚀刻。
实施例
下面说明本发明的具体例子。
(实施例)
首先准备取向为(100)的p型单晶硅基板(下面简称为“硅基板”)。
<1>然后对硅基板进行热氧化处理，其中，在包括O2和N2的气氛中将硅基板在900℃下加热20分钟。从而在硅基板表面上形成平均厚度为10nm的SiO2膜(即，衬垫氧化物膜)。
<2>然后用照相平板印刷法在SiO2膜上形成其开孔形状分别对应于器件形成区域的抗蚀剂层。用抗蚀剂层作为掩膜通过反应离子蚀刻法除去SiO2膜和硅基板。从而形成距硅基板表面的深度均为400nm的沟槽。
<3>然后，除去抗蚀剂层后，用等离子CVD法将绝缘材料(SiO2)供应到硅基板上，以填充在每一个沟槽中。除每一个沟槽内部以外部分处的SiO2平均厚度设置为550nm。
<4>然后通过用CMP法除去一部分SiO2平整绝缘材料的表面一侧。
<5>然后用含有氟化氢和臭氧的混合溶液(蚀刻剂)除去(即，进行蚀刻)厚度基本恒定的SiO2(即，绝缘材料和衬垫氧化物膜)，从而将硅基板的表面暴露出来。在这方面，蚀刻工序在下述条件下进行：氟化氢在蚀刻剂中的浓度为0.5wt％，臭氧在蚀刻剂中的浓度为10ppm，蚀刻剂温度为23℃。
<6>然后用含有氟化氢和臭氧的混合溶液(蚀刻剂)蚀刻硅基板表面。从而在SiO2和硅基板之间形成每个高度都为10nm的台阶，从而得到具有沟槽隔离结构的半导体基板。在这方面，蚀刻工序在下述条件下进行：氟化氢在蚀刻剂中的浓度为0.5wt％，臭氧在蚀刻剂中的浓度为10ppm，蚀刻剂温度为23℃。另外，蚀刻剂对硅的蚀刻速率R1与蚀刻剂对SiO2的蚀刻速率R2之间的比(R1/R2)为20。
<7>然后在硅基板上形成门绝缘膜、门电极、上表面绝缘层和侧表面绝缘层。然后用As(砷)离子的离子注入法在预定区域内形成源区域和漏区域。最后形成与源区域和漏区域连接的布线。从而生产出图1所示的具有多个MOS晶体管的半导体装置。
(对比例)
首先准备取向为(100)的p型单晶硅基板(下面简称为“硅基板”)。
<1’>然后进行与上述步骤<1>类似的步骤。然后用LP-CVD法对硅基板在780℃下处理50分钟。从而在SiO2膜上形成平均厚度为130nm的SiN膜。
<2’>然后进行与上述步骤<2>类似的步骤。从而形成距硅基板表面的深度均为400nm的沟槽。
<3’>然后进行与上述步骤<3>类似的步骤。
<4’>然后用SiN膜作为阻止膜进行与上述步骤<4>类似的步骤。
<5’>然后用160℃的磷酸热溶液除去SiN膜。
<6’>然后用氟化氢溶液(蚀刻剂)除去(即，蚀刻)厚度基本恒定的SiO2(即，绝缘材料和衬垫氧化物膜)，从而在SiO2和硅基板之间的边缘处分别形成高度均为50nm的台阶，从而得到具有沟槽隔离结构的半导体基板。在这方面，蚀刻工序在下述条件下进行：氟化氢在蚀刻剂中的浓度为0.5wt％，蚀刻剂温度为23℃。
<7>然后进行与上述步骤<7>类似的步骤。从而生产出类似于图1所示的具有多个MOS晶体管的半导体装置。
(评价)
通过改变施加在每一个实施例和对比例生产的半导体装置门电极上的电压值，测量在源电极和漏电极之间流过的电流值的变化情况(即，晶体管的性能)。这些结果示于图6和7。图6是示出实施例中生产的半导体装置的晶体管性能的座标图。
图7是示出对比例中生产的半导体装置的晶体管性能的座标图。在这方面，在图6和7中，每一个水平轴都表示施加在门电极上的电压值(门电压：V)，每一个纵轴都表示在源电极和漏电极之间流过的电流值(A)(对数标度)。
如图6所示，在实施例生产的半导体装置中，相对于门电压的变化，电流值的变化是平缓而光滑的曲线。
相反，如图7所示，在对比例生产的半导体装置中，相对于门电压的变化，电流值的变化具有双相特征。这种结果表示，有可能发生泄漏电流。

Claims (16)

1、一种用含有氟化氢和臭氧的蚀刻剂蚀刻基础材料的蚀刻方法，基础材料具有用作为主材料的Si构成的第一区域和用作为主材料的SiO2构成的第二区域，该方法包括下述步骤：
准备基础材料；和
将蚀刻剂供应到基础材料上，以利用蚀刻剂对Si的蚀刻速率高于蚀刻剂对SiO2的蚀刻速率这一特征在第一区域和第二区域之间形成台阶，使第一区域的表面高度低于第二区域的表面高度。
2、根据权利要求1的方法，其中，蚀刻剂包括含有氟化氢和臭氧的蚀刻剂。
3、根据权利要求2的方法，其中，如果将蚀刻剂对Si的蚀刻速率定义为R1，将蚀刻剂对SiO2的蚀刻速率定义为R2，则R1和R2满足关系式：R1/R2为1.2-200。
4、根据权利要求3的方法，其中，在供应蚀刻剂的步骤中，蚀刻剂中的氟化氢浓度是0.05-5wt％。
5、根据权利要求3的方法，其中，在供应蚀刻剂的步骤中，蚀刻剂中的臭氧浓度是1-50ppm。
6、根据权利要求2的方法，其中，在供应蚀刻剂的步骤中，蚀刻剂的温度是0-100℃。
7、一种在半导体基板表面上形成沟槽隔离结构的方法，半导体基板由作为主材料的Si构成，该方法包括下述步骤：
第一步，在半导体基板表面上形成沟槽；
第二步，将绝缘材料供应在半导体基板表面上，在沟槽内填充绝缘材料，绝缘材料由作为主材料的SiO2构成；
第三步，通过除去一部分绝缘材料平整绝缘材料的表面侧；
第四步，通过除去基本恒定厚度的绝缘材料将半导体基板的表面暴露；和
第五步，用权利要求1定义的蚀刻方法对半导体基板表面进行蚀刻，以此在半导体基板和绝缘材料之间形成台阶，从而得到沟槽隔离结构。
8、根据权利要求7的方法，其中，第五步包括通过设置至少一种下述条件调节要形成在半导体基板和绝缘材料之间的台阶高度的步骤：蚀刻剂中的氟化氢浓度、蚀刻剂中的臭氧浓度、蚀刻剂的温度和蚀刻剂的处理时间。
9、根据权利要求7的方法，其中，第三步中绝缘材料的去除用CMP(化学机械抛光)法进行。
10、根据权利要求7的方法，其中，第四步中绝缘材料的去除用含氟化氢的蚀刻剂进行。
11、根据权利要求10的方法，其中，蚀刻剂还含有臭氧。
12、根据权利要求11的方法，其中，第四步和第五步用相同的蚀刻剂进行。
13、根据权利要求7的方法，在第一步之前，该方法还包括氧化半导体基板表面的步骤和/或在半导体基板表面上形成氧化物膜的步骤，氧化物膜由作为主材料的SiO2构成。
14、根据权利要求7的方法，其中，半导体基板的表面取向是Si(100)。
15、一种由作为主材料的Si构成的半导体基板，其包括：用权利要求7定义的方法在半导体基板表面上形成的沟槽隔离结构；和多个用于形成器件的区域，这些区域是由沟槽隔离结构隔离地形成的。
16、一种半导体装置，其包括：
权利要求15定义的半导体基板；和
在半导体基板的用于形成器件的区域中分别形成的多个半导体器件。
CNB2005100919873A 2004-08-13 2005-08-15 形成沟槽隔离结构的方法 Expired - Fee Related CN100364059C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004236181A JP4859355B2 (ja) 2004-08-13 2004-08-13 トレンチ素子分離構造の形成方法、半導体基板および半導体装置
JP2004236181 2004-08-13

Publications (2)

Publication Number Publication Date
CN1734722A true CN1734722A (zh) 2006-02-15
CN100364059C CN100364059C (zh) 2008-01-23

Family

ID=35799216

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100919873A Expired - Fee Related CN100364059C (zh) 2004-08-13 2005-08-15 形成沟槽隔离结构的方法

Country Status (5)

Country Link
US (1) US7365012B2 (zh)
JP (1) JP4859355B2 (zh)
KR (1) KR100729945B1 (zh)
CN (1) CN100364059C (zh)
TW (1) TWI270167B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776713B2 (en) 2007-05-30 2010-08-17 Macronix International Co., Ltd. Etching solution, method of surface modification of semiconductor substrate and method of forming shallow trench isolation
CN104752310A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN113651294A (zh) * 2021-07-02 2021-11-16 北京化工大学 电子级氢氟酸的连续化制备系统及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677998B1 (ko) * 2005-09-30 2007-02-02 동부일렉트로닉스 주식회사 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
US9054025B2 (en) * 2008-11-03 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Process for controlling shallow trench isolation step height
US11824099B2 (en) * 2020-06-15 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drains in semiconductor devices and methods of forming thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168922A (ja) * 1992-06-25 1994-06-14 Texas Instr Inc <Ti> シリコンの気相エッチング法
JP2760418B2 (ja) * 1994-07-29 1998-05-28 住友シチックス株式会社 半導体ウエーハの洗浄液及びこれを用いた半導体ウエーハの洗浄方法
JP3575859B2 (ja) * 1995-03-10 2004-10-13 株式会社東芝 半導体基板の表面処理方法及び表面処理装置
JP3649534B2 (ja) 1996-09-19 2005-05-18 シルトロニック・ジャパン株式会社 シリコンウェハおよびシリコン酸化物の洗浄液
US5721173A (en) * 1997-02-25 1998-02-24 Kabushiki Kaisha Toshiba Method of forming a shallow trench isolation structure
US20030209514A1 (en) * 1997-04-04 2003-11-13 Infineon Technologies North America Corp. Etching composition and use thereof with feedback control of HF in BEOL clean
US6630074B1 (en) * 1997-04-04 2003-10-07 International Business Machines Corporation Etching composition and use thereof
JPH10340876A (ja) 1997-06-10 1998-12-22 Shibaura Eng Works Co Ltd 洗浄処理方法および洗浄処理装置
US6348157B1 (en) * 1997-06-13 2002-02-19 Tadahiro Ohmi Cleaning method
JPH11176792A (ja) 1997-12-09 1999-07-02 Sony Corp 半導体基板用洗浄液の製造装置および半導体基板の洗浄方法
JP2000003963A (ja) * 1998-06-12 2000-01-07 Oki Lsi Technology Kansai:Kk 半導体集積回路のレイアウト設計方法および半導体集積回路
KR100540477B1 (ko) * 1998-06-30 2006-03-17 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
US6537461B1 (en) * 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
JP2001044167A (ja) 1999-07-30 2001-02-16 Sony Corp エッチング方法
JP2001189380A (ja) * 1999-12-28 2001-07-10 Nec Corp 半導体装置の製造方法及び半導体装置
JP2001237308A (ja) 2000-02-22 2001-08-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001332614A (ja) * 2000-03-17 2001-11-30 Mitsubishi Electric Corp トレンチ型素子分離構造の製造方法
WO2002003432A2 (en) 2000-06-30 2002-01-10 Memc Electronic Materials, Inc. Process for etching silicon wafers
JP2002024514A (ja) * 2000-07-07 2002-01-25 Settsu:Kk 販売促進支援システム
JP4045731B2 (ja) 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
JP3957264B2 (ja) 2001-12-04 2007-08-15 シルトロニック・ジャパン株式会社 半導体基板の洗浄方法
JP3957268B2 (ja) 2002-01-17 2007-08-15 シルトロニック・ジャパン株式会社 半導体基板の洗浄方法
JP4280022B2 (ja) 2002-04-02 2009-06-17 バイエルクロップサイエンス株式会社 顆粒状水和剤

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776713B2 (en) 2007-05-30 2010-08-17 Macronix International Co., Ltd. Etching solution, method of surface modification of semiconductor substrate and method of forming shallow trench isolation
CN104752310A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN113651294A (zh) * 2021-07-02 2021-11-16 北京化工大学 电子级氢氟酸的连续化制备系统及方法
CN113651294B (zh) * 2021-07-02 2024-01-02 北京化工大学 电子级氢氟酸的连续化制备系统及方法

Also Published As

Publication number Publication date
TWI270167B (en) 2007-01-01
CN100364059C (zh) 2008-01-23
KR20060050417A (ko) 2006-05-19
KR100729945B1 (ko) 2007-06-20
TW200618166A (en) 2006-06-01
JP4859355B2 (ja) 2012-01-25
JP2006054380A (ja) 2006-02-23
US7365012B2 (en) 2008-04-29
US20060033178A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
CN1205664C (zh) 半导体装置及其制造方法
CN1218403C (zh) 半导体装置
CN1118867C (zh) 制造半导体器件的方法和设备
CN1206737C (zh) 半导体器件及其制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1645562A (zh) 调准方法、半导体装置的制造方法、半导体装置用基板、电子设备
CN1725511A (zh) 半导体器件及其制造方法
CN1722468A (zh) 便携式信息终端
CN1734722A (zh) 蚀刻方法、形成沟槽隔离结构的方法、半导体基板和半导体装置
CN1155072C (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1674222A (zh) 半导体基板、半导体装置、及它们的制造方法
CN1351762A (zh) 在氧化生长侧壁衬层之前淀积沟槽填充氧化物的改进的沟槽隔离工艺
CN1542980A (zh) 固体摄像装置
CN1367636A (zh) 掩模、掩模的制造方法、有机电致发光装置的制造方法、有机电致发光装置
CN1945835A (zh) 半导体装置及其制造方法
CN100347854C (zh) 半导体器件及其制造方法
CN1681081A (zh) 半导体晶片及其制造方法
CN1797216A (zh) 蚀刻方法及使用该方法的接触孔的形成方法
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法
CN1115716C (zh) 半导体衬底的处理方法和半导体衬底
CN1303127A (zh) 非易失性半导体存储器及其制造方法
CN1728388A (zh) 半导体存储装置及其制造方法
CN1663045A (zh) 半导体器件及其制造方法
CN1684226A (zh) 半导体器件及其制造方法
CN1168148C (zh) 制造半导体装置和液晶显示装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEIKO EPSON CORP.

Free format text: FORMER OWNER: SEIKO EPSON CORP.; TOSHIBA CORPORATION

Effective date: 20080530

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080530

Address after: Tokyo, Japan

Patentee after: Seiko Epson Corp.

Address before: Tokyo, Japan

Co-patentee before: Toshiba Corp

Patentee before: Seiko Epson

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123

Termination date: 20160815

CF01 Termination of patent right due to non-payment of annual fee