CN1728694A - Rf接收机失配校准系统和方法 - Google Patents

Abstract

一种用于包括能够以正常方式和校准方式工作的RF接收机的RF系统的校准系统。所述校准系统包括设置在RF接收机的I通路输出端和Q通路输出端中的至少一个上的相位延迟单元。所述系统还包括配置成检测RF接收机的I通路输出和RF接收机的Q通路输出之间相位差的相位检测器。所述系统还包括配置成根据相位检测器提供的相位差，将数字校准控制信号提供给RF接收机的校准控制单元。

Description

RF接收机失配校准系统和方法

技术领域

本发明一般涉及无线通信领域。更准确地说，本发明涉及RF接收机失配的校准。

背景技术

最近，对无线通信(例如，无线局域网(LAN)、家用无线控制系统和无线多媒体中心)的需求已经有了相当大的增长。随着这种需求的增长，对更宽的带宽、功能更强和更便宜的芯片的兴趣也已经有了增长。例如，由IEEE 802.11b标准提供的最大11Mb/s的带宽不能满足在更高带宽上正在增长的需求。相反，优选的是由802.11g或11a标准提供的54Mb/s的速率。为了在所述带宽上以仅仅20MHz宽的信道传输，应该采用更先进的调制方法，而不是简单的二进制相移键控(BPSK)或正交相移键控(QPSK)。在IEEE 802.11a/g的广域的局域网(WLAN)系统中，用BPSK、QPSK、16QAM(正交幅度调制)或64QAM调制数据，并且还将数据映射到正交频分多路复用(OFDM)信号的52个副载波中。

为了利用高带宽，基于OFDM的无线系统和用复杂调制方法的其他无线电系统提出了有意义的实现的挑战。这些挑战包括需要低的带内相位噪音、高线性度和在RF芯片内的精确的正交匹配。在它们中，正交匹配是最复杂的问题，因为它由装置的失配而引起，并且因为它从芯片到芯片之间是变化的。同样，对失配的要求一般是非常严格的。例如，在有3dB实现余量(implementation margin)的WLAN系统中对54Mb/s方式为了满足接收机的误差矢量幅度(EVM)(其表示数字调制信号的质量)的规格，系统模拟表明需要小于1°/0.2dB的I/Q失配。

用于无线系统的RF接收机执行RF信号解调、信号的下变换、邻近干扰的抑制和基带信号的放大。与没变化的发射机的实现比较，在RF接收机的实现中，有许多要寻址的参数。这是由于对接收机的设计有更多的考虑，例如，噪音、线性度、干扰抑制和频带选择。虽然零拍(直接变换)接收机的结构已经使用了许多年，但是，首先广泛使用的是外差式接收机的结构。外差式接收机结构利用混频器将中心在高频上的滤波通道转换到更低得多的中频，以便放宽所需的通道选择滤波器的品质要求。由于混频器的本地振荡(LO)频率与输入的RF频率不同，它不得不处理在接收过程中出现的图像问题。利用图像载波抑制滤波器和其他布局(例如，二重IF结构)来改善接收。然而，如果在RF芯片内出现I/Q分离，那么，同相与正交(I/Q)分支之间的失配会降低接收机的性能。由于I/Q分离出现在往往具有较小失配的较低频路径上，所以二重IF结构具有缓解所述问题的优点。与分离出现在较高频路径相比，对于相位失配，情况尤其是这样。

如果RF接收机的下变换混频器将高频信号直接变换成零中频，所述RF接收机称作零拍无线接收机，其还称为“直接变换”或“零-IF”接收机。它避免了在外差式接收机结构中出现的图像问题，但是，它在接收期间引入了DC失调电压，失调电压是由接收机和发射机的LO信号和LO泄漏之间的自混频产生的。而且，由于在零拍接收机结构中I/Q分离出现在RF频率上，所以它遭受更大的相位失配。

控制图像抑制滤波器在外差式接收机结构中的使用的折衷办法已激发RF设计人员去寻找其他用于抑制图像的技术。Hartley结构和Weaver结构是两个这样的例子。由于这些结构利用正交分支中的信号进行图像抑制，所以，与零拍和外差式接收机结构相比，它们更倾向于失配。同样，在数字域中执行I/Q分离的数字IF接收机消除RF接收机中的失配，但是增加数字处理电路的复杂性。

图1至图3示出上面的传统情况。图1示出RF接收机，在所述接收机中，在高频域出现正交信号的分离。一步直接变换接收机和图像抑制接收机(例如，Weaver或Hartley型)采用所述变换方法。图1示出的结构对正交失配最敏感。如图1所示，由接收机天线110接收输入RF信号f_LO+f_s(f_s是由RF发射机(未示出)调制在载波频率f_LO上的输入信号)，并提供给低噪音放大器(LNA)120。LNA 120的输出提供给I/O混频器125，由此输入的RF信号与本地振荡器127输出的本地振荡器信号LO混频，以提供由滤波器130滤波的基带I和Q信号，以便消除邻近干扰。因此，获得输入信号f_s，并提供给可变增益放大器VGA 140，由此VGA 140的输出对应于解调的RF信号。然后，给数字基带电路提供解调的RF信号供另外的处理用(例如，数字信号处理)。

图2示出RF接收机200，与图1中的RF接收机100相比，其中正交信号的分离出现在相对较低的频率上。与图1的RF接收机100相比，图2的RF接收机200具有较小的正交失配问题，由此，二重IF直接变换接收机系统或外差式接收机系统可使用图2的RF接收机200。如图2所示，接收机天线210接收输入RF信号f_LO1+f_LO2+f_s(f_s是由RF发射机(未示出)调制在载波f_LO1和f_LO2上的输入信号)，并提供给LNA 220。LNA 220的输出提供给第一混频器225，由此，输入的RF信号与由第一本地振荡器227输出的第一本地振荡器信号LO1混频，以提供中频(IF)信号f_LO2+f_s(和它的边带图像)。由芯片外滤波器230滤波边带图像，然后，将中频信号提供给第二混频器(I/Q混频器)240，由此，I/Q分离出现在IF上。第二混频器240将IF信号与由第二本地振荡器242输出的第二本地振荡器信号LO2混频，以提供基带信号(和它的边带图像)。滤波器250滤除邻近干扰，从而将输入信号f_s提供给VGA 260，由此VGA 260的输出对应于解调的RF信号。然后，给数字基带单元(未示出)提供解调的RF信号，用于接收到的数据(例如，数字信号处理)的进一步处理。

图3示出RF接收机300，其中在RF接收机之后并且在量化后在数字基带电路中出现正交信号的分离。图3的方法没有正交失配(在这也简称为“失配”)。RF接收机300和图2的RF接收机200之间的差别在于，I/Q分离出现在图3中的VGA 360的输出(数字I/Q分离)，由此I/Q分离出现在图2中的第二混频器240的输出(模拟I/Q分离)。在图3的RF接收机300中，第二混频器340不是I/Q混频器。

已经利用了不同校准方法来执行传统的RF收发信机的校准。某些校准方法使用已经校准过的本地发射机，给RF接收机发送测试矢量，并通过RF收发信机的数字基带电路中的数字信号处理(DSP)机计算失配补偿因子。这称作“本地校准”，且一般在系统加电过程期间或空闲时间(例如，当数据从RF发射机发送给RF接收机的时间之间)执行。如果在RF收发机的RF芯片中有检测的失配补偿，那么补偿因子可以应用于RF收发信机，或者在数字域中的模数变换(ADC)后能直接应用它们。

在另一种类型的校准方法中，远程发射机将特殊信息(例如，预定数据)加到传输序列中，以帮助在RF接收机上的接收机校准。这种类型的校准可以实时进行，由此，它导致降低的信道效率(由执行校准花费的额外编码引起)。这种校准方法一般称作为“远程校准”。

根据失配检测和校准位置，传统的校准方法可以分成两个子类型。在第一子类型中，由RF收发信机的数字基带电路进行失配检测和校准。如图4所示，数字基带电路410向RF芯片(RF收发信机)420发送引导序列，从而通过发射机(包括在数字基带电路410中)将引导序列调制到高频信号中。RF芯片420通过RF天线450向远程RF收发信机空中发送信号和/或通过RF天线450从远程RF收发信机空中接收信号。在校准期间，RF芯片420将数字基带电路410的发射机输出连接到它的接收机输入(经由芯片上的RF开关，未示出)。那样，本地数字基带能够接收从RF芯片420(经由A/D变换器440)输出的解调信号，同时，它给RF芯片420(经由本地回路)提供校准数据。从本地回路(其对应于原始校准信号的数字表示)中的A/D变换器440的A/D输出减去由数字基带电路410输出的误差信号，从而给数字基带电路410(其用于校准RF芯片420)提供校正信号。

数字基带电路410中功能强大的DSP机需要计算RF链路的相位和幅度失配，并产生校准RF链路的“误差”信号。虽然在数字域中容易控制校准，但是它强加了几个缺点：1)使DSP机变复杂且为了达到所希望的精度要花长时间的计算；2)没有RF发射机它不能工作；3)由于发射机的失配不能完全消除，不得不考虑由发射机引入的失配；4)硬件失配原封未动，由这些失配引起的性能下降(例如，二阶互调)仍然存在；以及5)RF芯片420的发射机和接收机之间的额外连接使设计变复杂。

图5示出用于执行校准的第二子类型，由此所述系统使用数字基带电路以检测信号失配，而RF芯片(RF收发信机)内的电路520执行校准(根据数字基带电路510提供的信息)。象图4的系统一样，包括D/A变换器530和A/D变换器540的本地回路用于提供往返于数字基带电路510和RF芯片520校准数据。在正常的应用期间，RF芯片520通过RF天线550向远程RF收发信机空中发送信号和/或从远程RF收发信机空中接收信号。在校准期间，RF芯片520通过芯片上RF开关(未示出)接收由它自己发送的信号。应当指出，图5的系统利用从数字基带电路510输出的直接到RF芯片520的校准命令，其与在图4的系统中执行的校准方法不同。

所述第二子类型校准的缺点是：1)使DSP机变复杂，并需要相当大的计算能力；2)依赖于RF发射机；3)由于不能完全校准发射机的失配，因而引入了发射机失配；以及4)RF芯片内的接收机和发射机之间的额外连接使设计变复杂。

对于上面讨论的第一和第二校准子类型，由于失配的检测或校准是由基带数字电路完成的，所以，即使对一个单一频率并在具体的测试矢量下校准失配，它们的影响仍然会在其他频带或以不同的输入信号表现出来。为了改进现有的校准方法，把不同的补偿因子应用到各频带和各种输入信号中，其利用额外的外存储器，例如，随机访问存储器(RAM)或电可擦可编程只读存储器(EEPROM)，以便存储补偿查找表。同样，由于应优选地在不同条件下计算失配，因此，校准周期变得更长。

在上述所有传统的校准方法中，一起校准相位失配和幅度失配，由此，在它们之间做区分是困难的。实际上，在RF接收机中，相位失配比幅度失配更严重。相位失配是由本地振荡(LO)信号和下变换混频器促成的，且很难使其最小化。这是因为在高频，小的装置失配被变换成相当大的相位偏移，在RF域中工作的电路不能容许太大的寄生电容，太大的寄生电容会限制布局的最佳方法(例如，交叉(crossing)或叉指式(interdigitation))的应用。Monte Carlo模拟显示，在5GHz，LO信号容易有1.5度的相位失配，而下变换混频器贡献1度。因此，有总共至少2.5度的相位失配。

发明内容

本发明的一个方面提供在不需要发射机或数字基带的情况下校准RF收发信机的相位失配。

本发明的另一个方面提供利用滑动混频技术来执行RF接收机的下变换混频器的自校准。

本发明的又一个方面提供独立的校准回路来执行RF接收机链的LO发生器、混频器和/或二分频电路的相位失配校准。

本发明还有一个方面是通过高频相位失配到低频定时失配提供提高了的校准精度。在定时失配转换中使用的频率越低，获得的校准精度越高(但是所需的的校准时间越长)。

本发明的另一个方面提供本地振荡器和/或下变换混频器的相位失配校准，其中既减小了增益失配又减小了相位失配。

根据本发明的至少一个方面，提供用于RF系统的校准系统，其包括能以正常方式和校准方式工作的RF接收机。所述RF系统还包括设置在RF接收机的I通路输出端和Q通路输出端中的至少一个上的相位延迟单元。所述RF系统还包括相位检测器，其配置成检测RF接收机的I通路输出和RF接收机的Q通路输出之间的相位差。所述RF系统还包括校准控制单元，其配置成基于相位检测器提供的相位差，给RF接收机提供数字校准控制信号。

根据本发明的另一方面，提供校准RF接收机的方法，其包括在正常方式期间，给RF接收机的输入提供作为校准输入信号的第一本地振荡信号。所述方法还包括将校准输入信号与其频率与第一本地振荡信号相同的第二本地振荡信号混频，以及将校准输入信号与其频率比第一和第二本地振荡信号低的第三本地振荡信号混频。所述方法还包括延迟RF接收机的I和Q通路输出端上的信号中的至少一个。所述方法还包括检测在I和Q通路上延迟了的至少一个信号间的相位差。所述方法还包括基于检测到的相位差给RF接收机提供校准信号。

对本领域的技术人员来说，从以下的详细说明将明白本发明其他特征和优点。然而，应该明白，所述详细说明和具体实例在表示本发明的优选实施例时是为了说明而不是限制给出的。在不脱离本发明的精神的情况下，在本发明的范围内可以做许多变化和修改，且本发明包括所有这样的修改。

附图说明

参照以下的详细说明和附图，本发明的前述优点和特征将变得更加明显，附图中：

图1说明传统的RF接收机中的高频IQ分离；

图2说明传统的RF接收机中的低频IQ分离；

图3说明传统的数字基带接收机中的IQ分离；

图4说明用于接收机失配的第一传统类型的数字基带校准；

图5说明用于接收机失配的第二传统类型的数字基带校准；

图6说明根据本发明第一实施例的校准系统；

图7A和7B分别说明接收到的由相位失配和幅度失配引起的QPSK星座(constellation)；

图8说明根据本发明至少一个实施例的LO发生器中的相位内插法；

图9说明根据本发明的至少一个实施例，二分频电路中通过偏置电流的相位和幅度调整；

图10说明根据本发明的至少一个实施例，通过偏置电流执行失配校准的下变换混频器；

图11说明根据本发明至少一个实施例的增益失配校准电路；

图12说明根据本发明至少一个实施例的带有校准设置的NMOS下变换混频器；

图13说明根据本发明至少一个实施例的用于执行失配校准的接收机的结构；

图14说明以校准方式工作的图13的接收机的结构；

图15说明以正常方式工作的图13的接收机的结构；

图16说明图13的接收机结构的VCDL校准设置部分；以及

图17A和17B分别说明VCDL和接收机失配的校准流程。

具体实施方式

图6示出根据本发明第一实施例的接收机相位失配校准系统。在第一实施例中，RF接收机610中的下变换混频器能够以校准方式工作，校准方式将LO信号(f_LO)与另一个低频信号(f_LO2，图6中未示出)混频。在校准期间，来自RF接收机610内的频率合成器的LO信号用作给RF接收机610的测试输入音调(f_LO)。下变换混频器(RF接收机610内)设置成校准方式，由此，下变换混频器把输入的RF信号与第一LO信号(具有与输入的RF信号相同频率)和另一个用作第二LO信号的低频信号混频，由此，这种混频称作为“滑动混频”。这样，下变换混频器产生具有频率等于第二LO频率的正交输出。

在根据第一实施例的系统和方法，把所述各LO信号和下变换混频器自身的相位失配加一起，从而，相位失配被叠加到输出的正交信号中。由于低频的LO信号有微小的相位失配，因此，输出的正交信号的相位失配主要来自高频LO信号和下变换混频器，从而，通过滑动混频技术相位失配被转换到低频域。

事前最好已经校准过的电压控制延迟电路(VCDL)给低频正交信号中的一个添加一定量的延迟，使得如果没有失配，I和Q信号具有相等的相位。VCDL电路被表示为图6中的四分之一周期相位延迟电路620。在这种情况下，导致Q通路延迟90度的VCDL使I通路的信号延迟90度，从而，在假设不存在相位失配的情况下，Q通路与延迟信号同相位。当确实存在相位失配时，相位检测器(PD)电路630以高精度测量延迟了的正交信号之间的相位差，并调节LO信号和下变换混频器中的的相位延迟，以降低失配。例如，如果使用0.18um CMOS技术，则PD电路630的精度可以精确到10微微秒或更低。

代替图6所示的结构，在RF接收机610的Q路径的输出端上可以设置四分之三周期相位延迟单元，代替图6中所示的系统，后者在RF接收机610的I路径的输出端上有四分之一周期相位延迟单元。在另外又一个可供选择的结构中，可以在I和Q的路径上设置两根分离的相位延迟线，从而，预先确定它们之间的不同(例如，在I路径上有二分之一周期相位延迟而在Q路径上有四分之一周期延迟；在I路径上有四分之三周期相位延迟而在Q路径上有二分之一周期相位延迟)。应当指出，本发明的这个实施例，没有限制Q通路比I通路超前四分之一周期这种情况。它也能用于I通路比Q通路超前四分之一周期的情况。

图6还示出了校准控制逻辑单元640，所述逻辑单元接收PD电路630输出的检测的相位，并给RF接收机610提供校准控制(经由校准位)。校准控制逻辑单元640可以包括硬件部件(例如，逻辑门电路)和/或经由微处理器执行的软件。

假设在校准方式中，1MHz的低频信号用作为低频信号(F_LO2)，且校准的VCDL电路620远离四分之一周期0.3纳秒的延迟偏差，那么，所述延迟偏差与通常的VCDL电路相比不小，校准的定时精度估计为0.31纳秒，对于1MHz的信号其相当于的0.13度。因此，RF接收机610的校准的相位失配理论上能够小到0.13度。根据第一实施例的校准系统和方法，利用滑动混频技术将不能测量的高频相位失配转换到可测量的低速定时失配，以便提高校准精度。如果需要较小的相位失配，可以使用甚至更低频率的第二LO信号(例如，500KHz)。然而，在校准方式中这将需要另外的操作时间，以确定和校正相位失配。

与前面描述的传统的校准方法比较，根据第一实施例的校准系统和方法具有以下优点：1)不需要发射机和基带DSP的孤立的校准电路；2)对于接收机电路，校准电路引入的额外失配小；3)能将接收机校准到最小的相位失配；4)芯片面积小；5)校准速度快，不存在稳定性问题；以及6)如果增益(幅度)失配的要求严格，则可以在数字基带电路中利用的额外的电路，所述额外的电路还为孤立的接收机芯片工作并且在不用关心相位失配的情况下变得非常简单。

无线接收机的失配主要是不对称的布局和由不完善的光刻和掺杂工艺引入的器件失配的结果。虽然通过更好的严格的制造技术可以避免布局中的不对称，但是器件的失配不能完全去除。在高频域中尤其是这样，在高频域中布局优化技术(例如，交叉、叉指式)的应用和有更大有效面积的器件可能限制电路的速度。

差动电路之间和I/Q分支之间存在失配，使得输出信号既不是完全差分的也不是完全正交的。失配的差分信号可以分解成公共信号和带有另外的失调DC电压的全差分信号的总和。在滤波器电路和可变增益放大器(VGA)内，共模反馈电路以大的共模抑制比(CMRR)衰减接收机中的公共信号失配，其不会降低信号的接收能力。同样，可以用DC失调取消电路去除失调DC电压。因此，在接收机设计中电路的差分失配不是严重问题，它不会使接收信号恶化。然而，如果采用比BPSK(例如，8-ary PSK、16-aryPSK、64QAM)更高的调制方法，则电路的正交失配将使输入信号失真。

图7A和7B示出在I和Q分支之间分别存在相位失配和幅度失配时，接收的QPSK信号星座。因此，接收信号的EVM退化了。

假设，LNA的输出信号为Acos(ω_LOt+ω_st)，且正交LO信号之间的相位失配为φ_iq1，以及下变换混频器具有增益失配a_iq2和相位失配φ_iq2。那么，下变换混频器的输出信号可以表示为

$S_I=\frac{A}{2}[\cos ({2\mathrm{\ω}}_{\mathrm{LO}}t+{\mathrm{\ω}}_{s}t)+\cos \left({\mathrm{\ω}}_{s}t\right)]$

$S_Q=\frac{A(1+a_{\mathrm{iq}2})}{2}[\sin (2_{\mathrm{LO}}t+{\mathrm{\ω}}_{s}t+{\mathrm{\φ}}_{\mathrm{iq}1}+{\mathrm{\φ}}_{\mathrm{iq}2})+\sin (-{\mathrm{\ω}}_{s}t+{\mathrm{\φ}}_{\mathrm{iq}1}+{\mathrm{\φ}}_{\mathrm{iq}2})]$

现在，假设包括低通滤波器和可变增益放大器(VGA)的基带电路具有有增益失配a_iq3和相位失配φ_iq3的增益B，有比传输RF频率更低很多的低通角(low pass conner)。在所述情况下，RF芯片的输出正交信号可以表示为

$S_I=\frac{\mathrm{AB}}{2}\cos \left({\mathrm{\ω}}_{s}t\right)$

$S_Q=\frac{\mathrm{AB}(1+a_{\mathrm{iq}2})(1+a_{\mathrm{iq}3})}{2}\sin (-{\mathrm{\ω}}_{s}t+{\mathrm{\φ}}_{\mathrm{iq}1}+{\mathrm{\φ}}_{\mathrm{iq}2}+{\mathrm{\φ}}_{\mathrm{iq}3})]$

如较早说明的，无线接收机的失配主要是不对称的布局和由不完善的处理光刻和搀杂处理引入的器件失配的结果。根据第一实施例，用一种自校准方式在RF收发信机芯片本身内，校正相位失配和增益失配。由于在接收机链中，LO信号和下变换混频器促成大多数相位失配，故LO发生器优选地是执行相位失配校准的最好候选者。

图8示出调整LO信号的正交失配的电路，以便在LO发生器中执行相位内插法。在分别施加给I和Q通路的电流偏置信号CAL_I和CAL_Q的控制下，经由电流偏置源810、815、820、825实现LO发生器800的校准。I信号的输入显示为差分对IP、IN(“P”表示正信号线，“N”表示负信号线)，而Q信号输入显示为差分对QP、QN。LO信号显示为I通路上的差分LO信号对LOIP、LOIN和Q通路上的差分LO信号对LOQP、LOQN。I通路的输入信号的差分对IP、IN分别施加给第一对晶体管830和第二对晶体管840的控制极，从而，由第一对晶体管分别产生LOIP、LOIN，由此由第三对晶体管850分别产生LOQP、LOQN。关于第三对晶体管850和第四对晶体管860，对Q通路的输入信号差分对QP、QN，存在类似的结构。

图9示出了另一个电路，用于通过增加或减少正交LO信号发生器的I或Q分支中的偏置电流单独地校正相位失配，由此，LO信号发生器对应于二分频电路900。在图9中，经由BIAS信号和电流偏置信号CAL_I和CAL_Q，通过偏置电流控制相位和幅度调整。可以用类似方法去除由下变换混频器产生的相位失配。

图10示出根据本发明第二实施例的下变换混频器1000，由此，通过改变下变换混频器1000中的偏置电流来调整I和Q分支的相位延迟。这不仅改变了相位失配，而且改变了I和Q分支之间的幅度失配。由于下变换混频器的相位失配和增益失配起源于下变换混频器内相同器件的失配，所以它们往往相互跟踪。

如在图11的电路1100中所示的，通过VGA内的数字微调的反馈电阻器能校正RF接收机的增益失配，根据由发明人完成的模拟，其可获得直到0.1dB的精度。如图13、14和15所示，在基带I单元和基带Q单元可实现图11的电路1100，由此，这些单元还包括频率滤波器和VGA。电路1100包括OP Amp 1120、微调电阻器1130和1140以及输入电阻器1150和1160。

对于传统的校准方法，通过发射机和接收机对之间的协作，检测接收机的失配。同样，在传统方法的数字基带电路中做失配的检测，其需要相当大的计算能力，并且在校准过程中，其中发射机的基带电路还需要发送出测试引导信号。在这里说明的本发明的每一个实施例中，以高精度在RF芯片自身(被校准的装置)内检测相位失配，由此，从RF芯片自身内的频率合成器产生用于校准的所有测试信号。这些信号是来自标准信号发生器的LO信号和低频信号，由此，低频信号例如可以是1MHz信号。其他低频值可以用于低频信号，例如50KHz和5MHz之间的值。

图12示出根据本发明第三实施例的具有校准设置特征的NMOS下变换混频器1200。在正常工作方式(例如，非校准方式)下，启动信号EN为高，输入SIP、SIN、SQP和SQN为低，于是用LO调制输入RF信号，并通过启动晶体管给电阻器负载发送输入RF信号。在校准方式下，启动信号EN为低，因此，输入信号不能通过启动晶体管。在校准方式下，用低频正交信号置入输入SIP、SIN、SQP和SQN。在校准方式下，由高频LO(LOIP、LOIN、LOQP、LOQN)和低频LO(SQP、SQN、SIP、SIN)调制RF的输入信号对RFP、RFN。假设高频LO信号为sin(ω_LOt)/cos(ω_LOt)，且低频LO信号为sin(ω_Lt)/cos(ω_Lt)，则在校准期间，在所述混频器中的等效LO信号可以表示为：

Q分支LO信号＝sin(ω_LOt+ω_Lt)

I分支LO信号＝cos(ω_LOt+ω_Lt)

用等效LO信号sin(ω_LOt+ω_Lt)/cos(ω_LOt+ω_Lt)调制输入的RF信号，在下变换混频器中其称为滑动混频。由于第二低频LO信号SQP、SQN、SIP、SIN具有很小的正交失配，并且来自所述低频混频的失配贡献很小，所以由所述第二低频LO引入的失配就可以忽略。根据第三实施例的下变换混频器的结构还可用于PMOS、BiPolar和BiCMOS技术的混频器中。

在校准期间，给LNA的输入发送作为接收机的输入信号的高频LO信号sin(ω_LOt)。如图12所示，带有校准设置的下变换混频器处于校准方式。因此，混频器的输出信号分别为 $\frac{1}{2}[\sin ({2\mathrm{\ω}}_{\mathrm{LO}}t+{\mathrm{\ω}}_{L}t)-\sin \left({\mathrm{\ω}}_{L}t\right)]$ 和 $\frac{1}{2}[\cos ({2\mathrm{\ω}}_{\mathrm{LO}}t+{\mathrm{\ω}}_{L}t)+\cos \left({\mathrm{\ω}}_{L}t\right)].$ 考虑高频LO信号的相位失配φ_iq1和高频混频引入的相位失配φ_iq2，并且忽略滤波器和VGA的小相位失配，来自基带电路的输出信号可以表示为 $\frac{1}{2}\sin (-{\mathrm{\ω}}_{L}t+{\mathrm{\φ}}_{\mathrm{iq}1}+{\mathrm{\φ}}_{\mathrm{iq}2})$ 和 $\frac{1}{2}\cos \left({\mathrm{\ω}}_{L}t\right).$ 这里，还没有给电路增益和小增益失配乘以因子。

通过滑动混频的使用，将高频相位失配转换到低频相位失配，而没有引入额外相位误差。例如，如果利用1MHz低频LO信号，且高频LO信号和下变换混频器总的相位失配为2度，输出信号为有2度正交相位失配的1MHz正交信号，其等效于I和Q输出信号(1/1×10⁶*2/360)之间的5.56ns定时失配。如果使用更低的第二LO信号(例如，低于1MHz)，从相位失配到输出定时失配的变换率甚至变得更大。

图12的电路中间所示的部件提供下变换混频器1200的校准。具体地说，在校准控制逻辑单元(例如，见图6)的控制下，偏置电流源1220、1225、1230、1240接收偏置电流信号CAL_I、CAL_Q。

图13示出根据本发明第四实施例的带有相位失配校准电路的接收机的结构。当做校准时(把校准/正常操作信号“S”设置为表示校准模式方式的值)，输入到LNA 1305的是频率合成器电路产生的高频LO信号。这是经由将开关1302设置为校准方式获得的，由此，在正常操作期间，给LNA 1305直接提供RF天线1304的输出，而在校准方式期间，给LNA 1305直接提供高频LO发生器1330输出的LO信号。用作为第一LO的从高频LO发生器1330输出的高频LO信号和作为第二LO的从标准信号发生器电路(未示出)输出的低频信号，将下变换混频器1350设置为校准方式。通过滑动混频的使用，输出为带有高频LO信号和下变换混频器1350的相位失配的正交信号，其频率等于标准信号发生器电路输出的低频信号的频率。在另一种配置中，LO发生器1330可以将高频LO信号和低频LO信号提供给下变换混频器1350，由此，在所述情况下，不需要单独的标准信号发生器电路。

经由举例而不是限制，高频LO信号可以具有一般用作无线rf信号(例如，100MHz和15GHz之间的频率值)的值。例如，2.4GHz和2.5GHz之间的值或4.9GHz和6.0GHz之间的值可以用于无线LAN系统。

由于低频基带电路引入可忽略的失配，在通过I和Q模拟基带电路1365、1370后，信号的失配保持相同。当在校准方式时，由校准电压控制延迟线(VCDL)1310将I分支信号延迟270度，由此，如果在I和Q信号之间没有相位失配，则它与Q分支信号有相同的相位。当在校准方式时，相位检测器电路(PD)1320检测I和Q信号之间的相位失调，其实际是它们之间的相位失配，并将相位失配信息传送给失配控制电路1340。在校准/正常操作信号S的控制下，开关1375和1377或者在校准方式下把I基带单元1365和Q基带单元1370各自的输出分别发送给VCDL 1310和PD 1320，或者在正常操作方式下发送给基带处理单元(例如，数字信号处理器，未示出)。

失配控制电路1340调节高频LO发生器1330和下变换混频器1350内的失配校准设置，以便消除它们的失配。在一种可能的实现中，利用Monte Carlo模拟，依据它们的失配贡献确定高频LO发生器1330和下变换混频器1350之间的抵消比。一旦校准回路控制电路(其包括与失配控制电路1340一起的计数器1360)搜索到具有最小相位失配的设置，就终止校准过程，且中止外围校准电路(例如，VCDL1310)。用数字形式保存和应用所述优化设置，直到下一次校准。

例如，高频LO发生器1330可对应于图8和9中所示结构的任一个，以及例如，下变换混频器1350可对应于图10和12中所示结构的任一个。

图14示出在校准期间的图13的接收机结构，由此，设置在基带I单元和VCDL 1310之间的开关1375处于校准设置中。此处出现根据第一实施例的失配消除并使过程变化引入的物理失配最小，其对温度和回路境不敏感。因此，它可以在系统加电时执行一次，由此不需要再次执行。

在正常操作中，LNA 1305从天线接收输入信号，并将它发送给设置在正常操作方式的下变换混频器1350。LO发生器1330将LO信号供给下变换混频器1350，基带I单元1365和基带Q单元1370中的基带电路放大和滤波来自混频器1350的I/Q输出信号，并将它们发送给数字基带单元(未示出)。由于在校准方式期间校准了LO发生器1330和下变换混频器1350，它们没有失配，由此在图15中示出了在正常操作期间的信号流。在正常操作方式，给LO发生器1330和混频器1350提供固定电压设置，由此在校准方式期间确定固定电压设置。

主要通过PD 1320和通过VCDL 1310来确定本发明的至少一个实施例的校准精度。可以利用具有非常高的相位检测精度的数字相位检测器。例如，用0.18umCMOS技术设计的相位检测器能确定小于10psec的定时失配。如果对于接收机校准，采用1MHz低频信号，10psec的定时失配等效于3.6mdeg，与RF接收机要求的1度相位失配相比，其是小的。因此，如果采取极小的LO信号和下变换混频器的校准精度，则由VCDL的90度相位延迟的精度来确定本发明的至少一个实施例的可能的校准精度。

图16示出在进行接收机失配校准之前执行VCDL校准的电路，其中使用与先前各图所示的相同的相位检测器。在校准后，VCDL 1310具有270度的相位延迟，事实上没有定时失调。两个低频正交信号作为I和Q信号(图16标注为S)被发送，由VCDL延迟一个，另一个直接馈送给PD。计数器1360用于对I和Q通路上的信号间的时差进行计数，以便确定这些信号之间的定时失配。如果使用0.18umCMOS技术，则离开四分之三周期的失调时间小于100psec，当使用1MHz低频校准信号时其等效于36mdeg。因此，如果采用1MHz低频校准音调，理论上的校准精度小于0.1度，且使用的校准音调越低，可能的校准精度越高。

图17A和17B分别示出根据本发明优选的实施例的VCDL校准流程和接收机校准流程。例如，可以用图6所示的校准控制逻辑单元实现这些流程。在图17A所示的VCDL校准流程中，在步骤1710设置VCDL校准方式，并在步骤1720发送低频测试音调。在步骤1730，测量VCDL的相位延迟，然后，在步骤1740确定是否获得90度的相位延迟。如果没有，在步骤1750更新VCDL设置，且进程返回步骤1730。更新方法可以是穷举搜索，或根据VCDL延迟比预定延迟长或者短来增加或减少VCDL的延迟。如果实现了90度的相位延迟，就保存设置，并在步骤1755禁止对VCDL校准。

在图17B所示的接收机校准流程中，在步骤1760，将接收机设置为校准方式。在步骤1770，给LNA发送高频LO信号，且给混频器发送低频测试音调。在步骤1780，测量I和Q通路之间的相位延迟。然后，在步骤1785，确定I和Q通路之间是否实现90度的相位延迟。如果没有，在步骤1788，更新LO和混频器的校准设置，且进程返回步骤1780。更新方法可以是穷举搜索，或根据I和Q通路输出之间的关系来增加或减少失配的设置。例如，如果测量的I和Q通路输出之间的相位延迟小于预定的90度相位延迟，将更新在LO发生器和混频器中的失配设置，以增加正交信号之间的相位失配。如果实现了90度的相位延迟，在步骤1790，就保存设置，并禁止接收机的校准方式，由此，现在就能以正常操作方式操作接收机。

为了例证和说明，已经介绍了本发明实施例的前述说明。它不是用来穷尽本发明或将本发明限制于所公开的精确的形式，且根据上述教导的修改和变化是可能的，或者从本发明的实现中可以得到修改和变化。为了说明本发明的原理，选择和描述了实施例，并且它的实际应用使本领域的技术人员能够在各种实施例中、并以适于预期的具体用途的各种修改来利用本发明。

Claims (15)

1.一种用于包括能够在正常方式和校准方式工作的RF接收机的RF系统的校准系统，所述校准系统包括：

相位延迟单元，它设置在所述RF接收机的I通路输出端和Q通路输出端中的至少一个上；

相位检测器，它配置成检测所述RF接收机的I通路输出和所述RF接收机的Q通路输出之间的相位差；以及

校准控制单元，它配置成根据由所述相位检测器提供的所述相位差，给所述RF接收机提供校准控制信号。

2.如权利要求1所述的校准系统，其中所述RF接收机包括：

频率发生器单元，它配置成当在校准方式时向所述RF接收机的输入端提供第一LO信号，并且第二LO信号的频率低于所述第一LO信号的频率；以及

混频器，它配置成在输入端口接收向所述RF接收机的输入、在校准方式时把所述输入信号与所述第一和第二LO信号混频、以及提供作为结果的混频输出信号。

3.如权利要求2所述的校准系统，其中还包括：

RF天线，它配置成在正常方式时接收无线信号；以及

低噪音放大器，它配置成在正常方式时接收从所述RF天线输出的所述无线信号，并在校准方式时接收作为向所述RF接收机的输入信号从所述频率发生器单元输出的所述第一LO信号，所述低噪音放大器配置成向所述RF接收机提供低噪音放大的输出信号。

4.如权利要求1所述的校准系统，其中所述相位延迟单元包括电压控制延迟单元。

5.如权利要求1所述的校准系统，其中所述相位延迟单元包括设置在所述RF接收机的I通路或Q通路输出端上的四分之一相位延迟单元。

6.如权利要求1所述的校准系统，其中所述相位延迟单元包括设置在所述RF接收机的I通路或Q通路输出端上的四分之三相位延迟单元。

7.如权利要求1所述的校准系统，其中所述校准控制单元包括：

计数器，它配置成根据由所述相位检测器提供给所述计数器的所述相位检测输出，给所述相位延迟单元提供作为时间延迟信号的计数值。

8.如权利要求2所述的校准系统，其中基于由所述相位检测器提供的所述相位检测输出所述校准控制单元给所述频率发生器单元提供第一校准信号，并且给所述混频器提供第二校准信号。

9.如权利要求1所述的校准系统，其中还包括：

基带I滤波器，它设置在所述RF接收机前端的I通路输出端与所述相位延迟单元之间；

基带Q滤波器，它设置在所述RF接收机前端的Q通路输出端与所述相位延迟单元之间；以及

增益失配控制单元，它设置在所述基带I滤波器和所述基带Q滤波器中的至少一个上。

10.如权利要求9所述的校准系统，其中所述增益失配控制单元包括：

运算放大器；以及

反馈电阻器，它设置在所述运算放大器的输入端和输出端之间。

11.如权利要求1所述的校准系统，其中所述校准信号为数字校准信号。

12.一种校准RF接收机的方法，所述方法包括：

在校准方式期间向所述RF接收机的输入端提供第一本地振荡信号，作为校准输入信号；

将所述校准输入信号与其频率与所述第一本地振荡信号相同的第二本地振荡信号混频，并且将所述校准输入信号与其频率低于所述第一和第二本地振荡信号的第三本地振荡信号混频；

延迟所述RF接收机的I和Q通路的输出端上的信号中的至少一个；

检测所述I和Q通路上各信号中延迟的至少一个信号间的相位差；以及

基于所述检测到的相位差向所述RF接收机提供校准信号。

13.如权利要求12所述的方法，其中所述延迟步骤包括：

将所述I通路的输出信号延迟所述第三本地振荡信号的四分之一周期。

14.如权利要求12所述的方法，其中所述提供步骤包括：

向所述RF接收机提供作为所述校准信号的数字校准位。

15.如权利要求12所述的方法，其中所述提供步骤包括：

向所述RF接收机的混频器和本地振荡器中的至少一个提供所述数字校准位。

Images