JPH1127337A

JPH1127337A - 折返防止型ディジタル位相復調器

Info

Publication number: JPH1127337A
Application number: JP9179216A
Authority: JP
Inventors: Atsushi Yamashita; 淳山下
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1997-07-04
Filing date: 1997-07-04
Publication date: 1999-01-29

Abstract

(57)【要約】【課題】入力搬送波信号の平均位相軸を検出し、理想検
波軸との誤差角データを算出し、該入力搬送波信号の位
相角を補正するディジタル位相復調器を構築する。【解決手段】位相変調された多位相軸の搬送波信号と同
期した混合信号で平衡変調する混合部２ｉ、２ｑと、入
力搬送波信号に同期した混合信号を発生するＰＬＬ部５
と、受信搬送波信号の平均位相軸の誤差を検出する位相
誤差検出部８と、ＰＬＬ部で発生した混合信号の位相
を、位相誤差検出部８が検出した位相誤差により、位相
シフトするＶＰＳ９と、混合信号の一方の位相を任意角
度シフトするπ／２位相器６と、多位相軸用混合器の出
力信号より搬送成分を分離するＬＰＦ３ｉ、３ｑと、搬
送波成分を分離した多位相軸信号を復調しディジタルデ
ータを出力するＩ／Ｑ復調部４とで構成する。

Description

【発明の詳細な説明】

【０００１】

【本発明の技術分野】受信したディジタル位相変調信号
の位相誤差補正機能を有するディジタル位相復調器に係
わる。

【０００２】

【従来の技術】従来技術によるディジタル位相復調器は
図６に示すように、直角２位相変調された入力搬送波信
号と該入力搬送波信号と同期した混合信号とで平衡変調
する混合部と、入力搬送波信号に同期した混合信号を発
生するＰＬＬ部と、前記混合信号の一方の位相を９０度
シフトするπ／２位相器と、前記混合部の出力信号より
搬送成分を分離するＬＰＦと、搬送波成分を分離した多
位相軸信号を復調しディジタルデータを出力するＩ／Ｑ
復調部とで構成される。前記ディジタル位相変調された
入力搬送波信号は、伝送路で発生するノイズや伝送歪み
により、図５（イ）に示す如く、受信した信号の位相ベ
クトルは、Ｉ軸およびＱ軸の平面に展開表示され、網掛
け部a,b で示すような分布となる。この信号の主要部a
は、Ｉ−Ｑ軸の第１象限に分布するが、一部ｂは第２象
限に掛かっている。この受信信号の平均位相軸ｄは、理
想的検波軸ｅよりΔθずれている。このような受信した
搬送波信号で前記合成信号を生成して位相復調すると、
第２象限に分布する信号は、実際の復調器内では第１象
限に折返され贋信号ｂ’として変換され、分散値が大き
くなると言う問題点が発生する。

【０００３】

【発明が解決しようとする課題】この問題点に鑑み、本
発明は、ディジタル多位相変調された入力搬送波信号の
平均位相軸を検出し、理想検波軸との誤差角データを算
出し、前記誤差角データにより前記平均位相軸を補正す
るディジタル位相復調器の提案を目的とする。

【０００４】

【課題を解決するための手段】位相変調された多位相軸
の搬送波信号と同期した混合信号で平衡変調する混合部
と、入力搬送波信号に同期した混合信号を発生するＰＬ
Ｌ部と、受信した搬送波信号の平均位相軸の誤差を検出
する位相誤差検出部と、ＰＬＬ部で発生した混合信号の
位相を、位相誤差検出部が検出した位相誤差により、位
相シフトするＶＰＳと、混合信号の一方の位相を任意角
度シフトするπ／２位相器と、多位相軸用混合器の出力
信号より搬送成分を分離するＬＰＦと、搬送波成分を分
離した多位相軸信号を復調しディジタルデータを出力す
るＩ／Ｑ復調部とで構成する。

【０００５】さらに、位相誤差検出部を、搬送波成分を
分離した多位相軸の搬送波信号の位相角を検出する位相
検出部と、検出した位相角を位相データとして、任意設
定された回数分記憶する検出位相メモリと、検出位相メ
モリに記憶した位相データを平均値演算し、受信した搬
送波信号の平均位相データを出力する平均値演算部と、
位相誤差と補正量の関係データを記憶している補正量メ
モリと、平均位相データと理想位相軸の位相データとの
誤差分を演算し位相補正量を演算出力する位相補正演算
器とで構成する。

【０００６】さらに、位相誤差検出部を、搬送波成分を
分離した多位相軸の搬送波信号の位相角を検出する位相
検出部と、検出した位相角を位相データとして、任意設
定された回数分記憶する検出位相メモリと、位相データ
の内廃棄すべき位相閾値を記憶していいる閾値メモリ
と、検出位相メモリに記憶されている位相データを前記
閾値メモリの位相閾値と比較演算し、該位相データの廃
棄の可否を比較演算する位相閾値比較演算部と、位相検
出メモリの位相データを読出し、廃棄否の位相データの
みを通過させるゲートと、検出位相メモリに記憶した位
相データの内、ゲートを通過した位相データで平均値演
算し、受信信号の平均位相データを出力する平均値演算
部と、位相誤差と補正量の関係データを記憶している補
正量メモリと、平均位相データと理想位相軸の位相デー
タとの誤差分を演算し位相補正量を演算出力する位相補
正演算器とで構成する。

【０００７】さらに、位相誤差検出部に、位相検出メモ
リに記憶するデータ数を任意に設定する選択範囲設定部
を追加設置する。さらに、位相誤差検出部に、廃棄すべ
き位相の閾値の範囲を任意に設定する閾値範囲設定部を
追加設置する。

【０００８】さらに、混合部を、２つの信号入力を平衡
変調し両信号の和差信号を出力する平衡変調器とする。
さらに、混合部を、２つの信号入力をダイオードブリッ
ジ部により、平衡変調し両信号の和差信号を出力するダ
イオードブリッジ型平衡変調器とする。さらに、混合部
を、デジタル手段により２信号の平衡変調機能をもたせ
るディジタル型平衡変調部とする。さらに、ディジタル
型平衡変調部を、Ａ／Ｄと、クロック信号より搬送波信
号周波数の２／ｍの周波数のサンプリングパルスを計数
する２ｆ／ｍ出力カウンタと、該クロックの１／２の出
力パルスを計数する１／２カウンタと、出力パルスによ
りＡ／Ｄの出力データの極性を反転する極性反転器で構
成する。

【０００９】さらに、ＰＬＬを、入力ディジタル搬送波
信号と、内部発振信号の位相を比較し誤差信号を出力す
る位相比較器と、誤差信号を所要帯域に制限するフィル
タと、発振周波数の制御可能なＶＣＯと、該ＶＣＯの発
振信号を分周する分周器とで構成する。ＶＰＳを、該発
振信号をクロック入力としシフト量を外部制御可能とし
たシフトレジスタと、波形成形のためのゲートとで構成
する。

【００１０】さらに、ＶＰＳを、前記合成信号を時間遅
延し、該遅延量を多段階で選択出力可能な遅延部と、多
段階で選択出力した信号より任意の信号を選択出力する
マルチプレクサとで構成する。さらに、ＶＰＳを、合成
信号の時間遅延制御可能なＭＭＶと、位相補正量をアナ
ログ制御電圧に変換するＤ／Ａとで構成する。

【００１１】

【発明の実施の形態】位相誤差検出部は、多位相変調さ
れた入力搬送波信号の平均位相軸を検出し、理想位相軸
との位相誤差を演算する。該位相誤差により補正位相量
を演算出力し、ＶＰＳにより混合信号の位相を補正制御
する。補正制御された混合信号と入力搬送波信号とを、
混合部で平衡変調し、該搬送波信号の平均位相軸を補正
する。

【００１２】

【実施例】図１は本発明によるディジタル位相復調器の
１実施例の要部ブロック図である。図２（イ）は位相誤
差検出部の第１の実施例、（ロ）は位相誤差検出部の他
の実施例の要部ブロック図である。図３は本発明による
混合部の各種実施例の要部ブロック図である。図４は本
発明によるＰＬＬ部とＶＰＳの各種実施例の要部ブロッ
ク図である。図１において、ディジタルデータで搬送波
をディジタル直角二相変調した入力搬送波信号１は、Ｉ
検波軸用混合部２ｉおよびＱ検波軸用混合部２ｑに入力
される。一方ＰＬＬ部５は該入力搬送波信号に同期した
混合信号を発振する。該混合信号はＱ検波軸用混合部２
ｑにはその儘入力され、一方、Ｉ検波軸用混合部２ｉに
はπ／２位相器６により９０度位相遅延されて入力され
る。両混合部２ｉ、２ｑでは、入力搬送波信号と混合信
号とが平衡変調され、両信号の和信号と差分信号が出力
される。入力搬送波信号と混合信号は位相同期した信号
であるため、和信号および差分信号には搬送波成分が原
則として含まれない。前記差分信号はＬＰＦ３ｉ、３ｑ
により分離出力され、Ｉ信号およびＱ信号としてＩ／Ｑ
復調部４にそれぞれ入力される。Ｉ／Ｑ復調部４は、Ｉ
信号およびＱ信号の信号極性の組合わせで２ビット分の
ディジタルデータを復調出力する。

【００１３】図２（イ）において、９０度位相の異なる
Ｉ信号I(t)およびＱ信号Q(t)により、位相検出部８１は
受信信号の位相角〔図５（イ）ａ参照〕を検出する。こ
の検出さた位相データは、６４回分検出位相メモリ８２
に巡回的に記憶される。平均値演算器８３は、該位相デ
ータを平均値演算ｄし、理想検波軸ｅとの差分角を補正
位相角（Δθ）として演算すると共に、該補正位相角
（Δθ）と前記ＶＰＳの補正量の関係テーブルを記憶し
ている補正量メモリ８５の補正量と比較演算し、補正量
データを出力する。この補正により、図５の受信した搬
送波信号ａ、ｂは補正された信号部ａ’となり、第２象
限にある信号の折返し部ｂは全て第１象限に変換され
る。さらに、検出位相メモリ８２に記憶する検出位相デ
ータの母数を設定する、選択範囲設定部８２ａを追加設
置し、受信信号の検出位相データの母数を６４から３２
に設定替えし、位相補正の精度を上げるか、もしくは、
６４から１２８に換え安定度を増すかの選択を可能とす
る。

【００１４】図２（ロ）において、（イ）の移送誤差検
出部に、検出位相が閾値メモリ８８に予め記憶している
閾値より大きい位相差の場合、平均値演算器８３の入力
としないよう、検出位相データと閾値とを比較演算し、
検出位相データが閾値を越える時にはのゲートオフの演
算出力を出す位相閾値比較演算部８７と、演算部出力に
より検出位相データメモリの８２の位相データのをゲー
ト制御するゲート８９を追加設置する。これらにより、
図５のｂの範囲の位相データを廃棄する。この機能によ
り、バースト雑音などが生じた場合平均値算出データか
ら除外することが出来る。さらに、閾値メモリ８８の閾
値データの上限値を任意に設定する閾値範囲設定部８８
ａを設け、伝送回線の環境や受信信号の内容により閾値
の設定を選択可能とする。

【００１５】図３において、（イ）２１は良く知られた
ＩＣ回路の平衡変調器２１で、搬送波信号１と、該搬送
波信号に位相同期した合成信号をπ／２位相器６により
９０度位相遅延された合成信号とで平衡変調し両信号の
和信号と差分信号を出力する混合部２ｉを構成する。
（ロ）混合部２ｉは、駆動部２６と、ダシオードブリッ
ジ２８と、平衡型駆動部２７と、直流阻止よう容量Ｃ１
とで構成される、ダイオードブリッジ型平衡変調器であ
る。

【００１６】図３（ハ）混合部２ｉは、ディジタル手段
による、ディジタル型平衡変調部である。ディジタル型
平衡変調部２ｉのＡ／Ｄ２２には、搬送波信号１が入力
され、デジタル信号に変換される。２ｆ／ｍカウンタ２
３は、ＶＣＯ５３の発振信号を分周して、搬送波信号周
波数の２／ｍ（ｍ＝奇数）の周波数のサンプリングクロ
ックを生成し、Ａ／Ｄ２２に供給する。搬送波信号周波
数の２／ｍの周波数でサンプルホールドされたデータ
は、極性反転器２５によりサンプリングクロック２倍の
周期でデータの正負の値を反転出力する。

【００１７】図４（イ）において、５３は制御電圧によ
り発振周波数の制御が可能なＶＣＯ、５４はＶＣＯの発
振周波数を搬送波の周波数に分周する分周器、５１は搬
送信号入力と分周器出力信号の位相を比較しエラー電圧
を出力する位相比較器、５２はエラー電圧を所定の帯域
制限を加えるフィルタである。これらによりＰＬＬ５を
構成している。分周器の一方の出力９０は、ＶＣＯの
発振信号をクロック信号ＣＬＫとするシフトレジスタ９
１に入力される。シフトレジスタ９１のシフト量は位相
補正演算器８４の出力により制御される。このため分周
器よりの搬送波信号に同期した合成信号９０のシフト量
は、位相補正演算器８４の出力により制御されることに
なる。

【００１８】（ロ）は時間遅延量を多段階で選択出力可
能なディレイライン、ＣＣＤ（Charge Coupled Divice)
などの遅延部９６と、前記多段階で選択出力した信号よ
り任意の信号を選択出力するマルチプレクサ９７とで構
成した多段階選択型のＶＰＳ９である。合成信号９０は
駆動部９５で遅延部９６に駆動入力される。遅延部９６
は５段の出力端子を有し、各端子はマルチプレクサ９４
の入力端子に接続されており、マルチプレクサは位相補
正演算器の出力８６により選択制御された端子の信号を
出力９３する。

【００１９】（ハ）では、合成信号９０で、電圧を制御
することにより前記遅延時間の制御可能な制御端子を有
するＭＭＶ９８の入力をトリーガし、一定時間遅延した
パルスを出力する。位相補正演算器の出力８６は、Ｄ／
Ａによりアナログ変換されＭＭＶの制御端子に入力さ
れ、合成信号の遅延量を制御する。

【００２０】（ニ）では、ＶＣＯの発振信号をクロック
信号ＣＬＫとするリング型のクロックカウンタ１００を
設け、該クロックカウンタンのリング個数を制御する端
子に位相補正演算器の出力８６を加え、遅延信号を出力
する。論理演算器１０１は合成信号９０と該遅延信号と
を演算し、遅延した合成信号９３を出力する。

【００２１】

【発明の効果】本発明は、以上に説明した実施例の形態
で実施され、以下に述べる効果を奏する。位相誤差検出
部は、多位相変調された搬送波信号の平均位相軸を検出
し、理想位相軸との位相誤差を演算する。該位相誤差に
より補正位相量を演算出力し、ＶＰＳにより混合信号の
位相を補正制御する。補正制御された混合信号と入力搬
送波信号とを、混合部で平衡変調し、受信した搬送波信
号の平均位相軸の補正が可能となる。これにより低ＣＮ
Ｒであっても受信エラーの少ない折返防止型ディジタル
位相復調器の提案が出来た。

【図面の簡単な説明】

【図１】本発明によるディジタル位相復調器の１実施例
の要部ブロック図である。

【図２】（イ）は本発明による位相誤差検出部の第１の
実施例、（ロ）は位相誤差検出部の他の実施例の要部ブ
ロック図である。

【図３】本発明による混合部の各種実施例の要部ブロッ
ク図である。

【図４】本発明によるＰＬＬ部とＶＰＳの各種実施例の
要部ブロック図である。

【図５】従来技術および本発明による受信信号のベクト
ル図および受信位相角データの説明図である。

【図６】従来技術によるディジタル位相復調器の要部ブ
ロック図である。

【符号の説明】

１搬送波信号２ｉ、２ｑ混合部３ｉ、３ｑＬＰＦ４Ｉ／Ｑ復調部５ＰＬＬ６ π／２位相器７出力部８位相誤差検出部９ＶＰＳ２１平衡変調器２２Ａ／Ｄ２３２ｆ／ｍ出力カウンタ２４１／２カウンタ２５極性反転器２７平衡駆動部２８ダイオードブリッジ５１位相比較器５２フィルタ５３ＶＣＯ５４分周器８１位相検出部８２検出位相メモリ８２ａ選択範囲設定部８３平均値演算器８４位相補正演算器８５補正量メモリ８７位相閾値比較演算器８８閾値メモリ８８ａ閾値範囲設定部８９ゲート９１シフトレジスタ９６遅延部９７マルチプレクサ９８ＭＭＶ９９Ｄ／Ａ１００クロックカウンタ１０１論理演算器

Claims

【特許請求の範囲】

【請求項１】ディジタルデータで搬送波をディジタル多
位相変調した信号を復調するディジタル復調器におい
て、位相変調された多位相軸の搬送波信号と同期した混
合信号で平衡変調する混合部と、入力搬送波信号に同期
した混合信号を発生するＰＬＬ部と、受信搬送波信号の
平均的位相軸の誤差を検出する位相誤差検出部と、前記
ＰＬＬ部で発生した前記混合信号の位相を、前記位相誤
差検出部が検出した位相誤差により、位相シフトするＶ
ＰＳ(Variable Phase Shifter)と、前記混合信号の一方
の位相を任意角度シフトするπ／２位相器と、前記多位
相軸用混合器の出力信号より搬送成分を分離するＬＰＦ
（Low Pass Filter)と、搬送波成分を分離した多位相軸
信号を復調しディジタルデータを出力部に出力するＩ／
Ｑ復調部とで構成し、前記多軸位相変調された受信信号
の平均位相軸を検出し、理想位相軸との位相誤差を演算
し、前記位相誤差により補正位相量を演算出力し、前記
混合信号の位相を補正制御して前記混合部入力とするこ
とを特徴とする折返防止型ディジタル位相復調器。
【請求項２】前記位相誤差検出部を、搬送波成分を分離
した多位相軸の搬送波信号の位相角を検出する位相検出
部と、前記検出した位相角を位相データとして、任意設
定された回数分記憶する検出位相メモリと、前記検出位
相メモリに記憶した位相データを平均値演算し、入力し
た搬送波信号の平均位相データを出力する平均値演算部
と、位相誤差と補正量の関係データを記憶している補正
量メモリと、前記平均位相データと理想位相軸の位相デ
ータとの誤差分を演算し位相補正量を演算出力する位相
補正演算器とで構成し、前記位相補正量を前記ＶＰＳの
制御入力とするこを特徴とする請求項１に記載の折返防
止型ディジタル位相復調器。
【請求項３】前記位相誤差検出部を、搬送波成分を分離
した多位相軸の搬送波信号の位相角を検出する位相検出
部と、前記検出した位相角を位相データとして、任意設
定された回数分記憶する検出位相メモリと、前記位相デ
ータの内廃棄すべき位相閾値を記憶していいる閾値メモ
リと、前記検出位相メモリに記憶されている前記位相デ
ータを前記閾値メモリの位相閾値と比較演算し、該位相
データの廃棄の可否を比較演算する位相閾値比較演算部
と、前記位相検出メモリの位相データを読出し、廃棄否
の位相データのみを通過させるゲートと、前記検出位相
メモリに記憶した位相データの内、前記ゲートを通過し
た位相データで平均値演算し、入力した搬送波信号の平
均位相データを出力する平均値演算部と、位相誤差と補
正量の関係データを記憶している補正量メモリと、前記
平均位相データと理想位相軸の位相データとの誤差分を
演算し位相補正量を演算出力する位相補正演算器とで構
成し、前記位相補正量を前記ＶＰＳの制御入力とするこ
を特徴とする請求項１に記載の折返防止型ディジタル位
相復調器。
【請求項４】前記位相誤差検出部に、前記位相検出メモ
リに記憶するデータ数を任意に設定する選択範囲設定部
を追加設置し、前記受信信号の平均位相の演算の母数を
前記ディジタル多位相変調した搬送波信号の伝送ライン
の特性により選択可能としたことを特徴とする請求項２
または３に記載の折返防止型ディジタル位相復調器。
【請求項５】前記位相誤差検出部に、前記廃棄すべき位
相の閾値の範囲を任意に設定する閾値範囲設定部を追加
設置し、前記受信信号の廃棄すべき位相の範囲を、前記
ディジタル多位相変調した搬送波信号の伝送ラインの特
性により、選択可能としたことを特徴とする請求項３に
記載の折返防止型ディジタル位相復調器。
【請求項６】前記混合部を、２つの信号入力を平衡変調
し両信号の和差信号を出力する平衡変調器とし、ディジ
タル多位相変調した搬送波信号より非搬送波成分を分離
可能とすることを特徴とする請求項１に記載の折返防止
型ディジタル位相復調器。
【請求項７】前記混合部を、２つの信号入力をダイオー
ドブリッジ部により、平衡変調し両信号の和差信号を出
力するダイオードブリッジ型平衡変調器とし、デジタル
変調信号より非変調信号成分を分離可能とすることを特
徴とする請求項１に記載の折返防止型ディジタル位相復
調器。
【請求項８】前記混合部を、ディジタル手段により２つ
の信号の平衡変調機能をもたせるディジタル型平衡変調
部とし、ディジタル多位相変調した搬送波信号より非搬
送波成分を分離可能とすることを特徴とする請求項１に
記載の折返防止型ディジタル位相復調器。
【請求項９】前記ディジタル型平衡変調部を、Ａ／Ｄ
（アナログ／ディジタルコンバータ）と、クロック信号
より搬送波信号周波数の２／ｍ（ｍ＝奇数の整数）の周
波数のサンプリングパルスを計数する２ｆ／ｍ出力カウ
ンタと、前記２ｆ／ｍ出力カウンタ出力の１／２周波数
の出力パルスを計数する１／２カウンタと、前記出力パ
ルスにより前記Ａ／Ｄの出力データの極性（正および
負）を反転する極性反転器で構成し、前記ディジタル位
相変調信号は前記Ａ／Ｄにて搬送周波数の２／ｍのサン
プリングクロックでサンプリングされディジタル変換さ
れることを特徴とする請求項８に記載の折返防止型ディ
ジタル位相復調器。
【請求項１０】前記ＰＬＬを、入力ディジタル多位相変
調された搬送波信号と、内部発振信号の位相を比較し誤
差信号を出力する位相比較器と、前記誤差信号を所要帯
域に制限するフィルタと、発振周波数の電圧制御可能な
ＶＣＯ(Voltage Contorolled Oscillator)と、前記ＶＣ
Ｏの発振信号を分周する分周器とで構成し、前記ＶＰＳを、該発振信号をクロック入力としシフト量
を外部制御可能としたシフトレジスタと、波形成形のた
めのゲートとで構成し、前記入力の搬送波信号に位相同期した合成信号を生成
し、前記シフトレジスタにより任意に遅延した合成信号
を生成することを特徴とする請求項１に記載の折返防止
型ディジタル位相復調器。
【請求項１１】前記ＶＰＳを、前記合成信号の時間遅延
量を多段階で選択出力可能な遅延部と、前記多段階で選
択出力した信号より任意の信号を選択出力するマルチプ
レクサとで構成し、該マルチプレクサの選択制御を前記
位相補正量で行うことを特徴とする請求項１に記載の折
返防止型ディジタル位相復調器。
【請求項１２】前記ＶＰＳを、前記合成信号の時間遅延
制御可能なＭＭＶ（Monostable Multi-Vibｒater)と、
前記位相補正量をアナログ制御電圧に変換するＤ／Ａ(D
igital/Analoge Converter) とで構成し、前記アナログ
制御電圧によりＭＭＶの遅延時間を制御し、前記合成信
号の位相制御とすることを特徴とする請求項１に記載の
折返防止型ディジタル位相復調器。
【請求項１３】前記ＶＰＳを、任意の計数選択が可能な
クロックカウンタと、前記クロックカウンタ出力信号と
前記内部搬送波信号とを論理演算する論理演算器とで構
成し、前記位相補正量により前記クロックカウンタの計
数選択を行い、前記合成信号の位相制御とすることを特
徴とする請求項１に記載の折返防止型ディジタル位相復
調器。