KR20060049973A

KR20060049973A - Ｒｆ 수신기 오정합 교정 시스템 및 방법

Info

Publication number: KR20060049973A
Application number: KR1020050061603A
Authority: KR
Inventors: 지웨이 수; 샨 지앙; 찰스 치엔
Original assignee: 에스에스티 커뮤니케이션즈 코포레이션
Priority date: 2004-07-09
Filing date: 2005-07-08
Publication date: 2006-05-19
Also published as: CN1728694B; US20060009180A1; CN1728694A; US7254379B2; TW200616359A; TWI370625B; JP2006025425A; JP4616093B2; KR101114271B1

Abstract

RF 시스템용 교정 시스템은 정상 모드 및 교정 모드에서 동작할 수 있는 RF 수신기를 포함한다. 상기 교정 시스템은 RF 수신기의 I 채널 출력 및 Q 채널 출력중 적어도 한 출력 상에 제공되는 위상 지연 유닛을 포함한다. 상기 시스템은 상기 RF 수신기의 I 채널 출력과 상기 RF 수신기의 Q 채널 출력 간의 위상 차를 검출하도록 구성된 위상 검출기를 더 포함한다. 상기 시스템은 또한 상기 위상 검출기에 의해 제공되는 상기 위상 차에 기초하여 상기 RF 수신기에 디지털 교정 제어 신호를 제공하도록 구성된 교정 제어 유닛을 포함한다.

RF 수신기, 위상 지연 유닛, 위상 검출기, 교정 제어 유닛, I 및 Q 채널

Description

ＲＦ 수신기 오정합 교정 시스템 및 방법{RF receiver mismatch calibration system and method}

도1은 종래의 RF 수신기에서 고주파수 IQ 분리를 도시한 도면.

도2는 종래의 RF 수신기에서 저주파수 IQ 분리를 도시한 도면.

도3은 종래의 디지털 기저대역 수신기에서 IQ 분리를 도시한 도면.

도4는 수신기 오정합을 위한 제1 종래 유형의 디지털 기저대역 교정을 도시한 도면.

도5는 수신기 오정합을 위한 제2 종래 유형의 디지털 기저대역 교정을 도시한 도면.

도6은 본 발명의 제1 실시예를 따른 교정 시스템을 도시한 도면.

도7a 및 도7b는 위상 오정합 및 진폭 오정합으로 인해 수신된 QPSK 컨스텔레이션(constellation)을 각각 도시한 도면.

도8은 본 발명의 적어도 한 실시예를 따른 LO 발생기에서 위상 보간을 도시한 도면.

도9는 본 발명의 적어도 일 실시예를 따른 바이어스 전류를 통해서 2 분할 회로에서 위상 및 진폭 동조를 도시한 도면.

도10은 본 발명의 적어도 일 실시예를 따른 바이어스 전류를 통해서 오정합 교정을 수행하는 다운 변환 혼합기를 도시한 도면.

도11은 본 발명의 적어도 일 실시예를 따른 이득 오정합 교정을 도시한 도면.

도12는 본 발명의 적어도 일 실시예를 따른 교정 설정과 NMOS 다운 변환 혼합기를 도시한 도면.

도13은 본 발명의 적어도 일 실시예를 따른 오정합 교정을 수행하는 수신기 아키텍쳐를 도시한 도면.

도14는 교정 모드에서 동작하는 도13의 수신기 아키텍쳐를 도시한 도면.

도15는 정상 동작 모드에서 동작하는 도13의 수신기 아키텍쳐를 도시한 도면.

도16은 도13의 수신기 아키텍쳐의 VCDL 교정 설정 부분을 도시한 도면.

도17a 및 도17b는 VCDL 및 수신기 오정합에 대한 교정 흐름을 각각 도시한 도면.

*도면의 주요 부분에 대한 부호의 설명*

610: 수신기

620: 1/4 주기 위상 지연 회로

630: 위상 검출기 회로

640: 교정 제어 논리 유닛

본 발명은 일반적으로 무선 통신 분야에 관한 것이다. 특히, 본 발명은 RF 수신기 오정합 교정에 관한 것이다.

최근에, 무선 구내 통신 망(LAN), 홈 무선 제어 시스템 및 무선 멀티미디어 센터와 같은 무선 통신에 대한 요구가 크게 증가하고 있다. 이 수요의 증가와 더불어, 더욱 큰 대역폭, 더욱 강력하면서 값싼 칩에 대한 관심이 증가하여 왔다. 예를 들어, IEEE 802.11b 표준에 의해 제공되는 최대 11Mb/s 대역폭은 더 높은 대역폭에 대한 증대하고 있는 요구를 충족시킬 수 없다. 오히려, 802.11g 또는 11a 표준에 의해 제공된 54Mb/s 레이트가 바람직하다. 단지 20MHz 폭의 채널을 지닌 이 대역폭에서 전송하기 위해선, 간단한 2진 위상 시프트 키잉(BPSK) 또는 직교 위상 시프트 키잉(QPSK) 이외의 더욱 향상된 변조 방법들이 채택되어야 만 된다. IEEE 802.11a/g 폭 구내 통신망(WLAN) 시스템에서, 데이터는 BPSK, QPSK, 16QAM(직교 진폭 변조) 또는 64QAM으로 변조되고 직교 주파수 분할 다중(OFDM) 신호의 52개의 서브캐리어들 상으로 매핑된다.

고 대역폭을 이용하기 위하여, OFDM-기반으로 한 무선 시스템 및 복잡한 변조 방법들을 지닌 다른 무선 시스템들을 구현하는데 상당히 큰 문제들에 직면하였다. 이들 문제들로서 저 동대역 위상 잡음, 고 선형성 및 RF 칩 내부에서 정확한 직교 정합을 들 수 있다. 이들 중, 직교 정합이 가장 복잡한 문제인데, 그 이유는 이것이 장치를 오정합시키고 칩 전체를 변화시키기 때문이다. 또한, 오정합 요건은 통상적으로 매우 타이트하다. 예를 들어, 디지털 변조된 신호의 품질을 표시하는 3-dB 수행 마진을 지닌 WLAN 시스템에서 544Mb/s 모드 수신기 에러 벡터 크기(EVM)의 사양에 부합하기 위해선, 시스템 시뮬레이션은 1°/0.2dB보다 작은 I/Q 오정합이 필요로 된다는 것을 보여주고 있다.

무선 시스템에서 RF 수신기는 RF 신호 복조, 신호의 다운 변환, 인접 간섭 거부 및 기저대 신호 증폭을 수행한다. 불변의 송신기 구현방식과 비교하면, RF 수신기 실현시에 처리될 많은 파라미터들이 존재한다. 이는 잡음, 선형성, 간섭 거부 및 대역 선택과 같은 수신기 설계에 대해서 많은 고려사항들이 존재하기 때문이다. 호모다인(직접 변환) 수신기 아키텍쳐가 오랫동안 사용되어 왔지만, 헤테로다인 수신기 아키텍쳐가 가장 먼저 폭넓게 사용되었다. 헤테로다인 수신기 아키텍쳐는 혼합기를 사용하여 고주파수에서 집중된 필터링된 채널을 훨씬 낮은 중간 주파수로 변환시켜 채널 선택 필터의 필요로되는 품질을 릴랙스(relax)한다. 혼합기의 국부 발진(LO) 주파수는 입력 RF 주파수와 상이하기 때문에, 수신 공정 동안 발생되는 이미지 문제를 처리하여야만 한다. 이미지 거부 필터 및 이중-IF 아키텍쳐와 같은 다른 토폴로지들이 수신도를 개선시키기 위하여 개발되었다. 그러나, 동위상과 직교(I/Q) 분기들 간의 오정합은 I/Q 분리가 RF 칩 내부에서 발생되는 경우 수신기 수행성능을 저하시킨다. 이중 IF 아키텍쳐는 더욱 작은 오정합을 갖는 경향이 있는 저주파수 경로에서 I/Q 분리가 발생되기 때문에 이 문제를 경감시키는 이점을 갖는다. 이는 고주파수 경로에서 발생되는 분리와 비교하여 위상 오정합에 대해서 특히 그러하다.

RF 수신기의 다운 변환 혼합기가 고주파수 신호를 직접 제로 중간 주파수로 변환시키면, RF 수신기를 호모다인 무선 수신기라 칭하며, 이는 또한 "직접 변환(direct conversion)" 또는 " 제로-IF(zero-IF)" 수신기라 칭한다. 헤테로다인 수신기 아키텍쳐에서의 이미지 문제를 피하게 하지만 이는 수신 동안 DC 오프셋 전압을 발생시키는데, 이 오프셋 전압은 수신기 및 송신기 둘 다로부터의 LO 신호들과 LO 누설간의 자체 혼합에 의해 발생된다. 게다가, 호모다인 수신기 아키텍쳐에서 I/Q 분리가 RF 주파수에서 발생되기 때문에, 이는 더욱 큰 위상 오정합을 겪는다.

헤테로다인 수신기 아키텍쳐에서 이미지-거부 필터들의 사용을 관리하는 트레이드-오프들은 RF 설계자들이 이미지들을 억압하는 다른 기술들을 찾도록 하는 동기가 된다. Hartley 아키텍쳐들 및 Weaver 아키텍쳐는 2개의 이와 같은 예들이다. 이들 아키텍쳐들이 직교 분기들에서 신호들을 사용하여 이미지 거부를 행하기 때문에, 이들 아키텍쳐들은 호모다인 및 헤테로다인 수신기 아키텍쳐들과 비교하여 더욱 오정합 되기 쉽다. 또한, 디지털 도메인에서 I/Q 분리를 수행하는 디지털 IF 수신기들은 RF 수신기에서 오정합을 제거하지만, 디지털 처리 회로의 복잡도를 증가시킨다.

도1 내지 도3은 상기 종래 경우들을 도시한 것이다. 도1은 직교 신호들 분리가 고주파수 도메인에서 발생되는 RF 수신기를 도시한 것이다. 이 변환 방법은 Weaver 또는 Hartley 유형과 같은 이미지 거부 수신기 및 일 단계 직접 변환 수신기 및에 의해 채택된다. 도1에 도시된 아키텍쳐는 직교 오정합들에 가장 민감하다. 도1에 도시된 바와 같이, 입력 RF 신호(f_LO+f_s)(여기서 f_s는 도시되지 않은 RF 송신 기에 의해 캐리어 주파수(f_LO)로 변조되는 입력 신호이다)는 수신기 안테나(110)에 의해 수신되어 저 잡음 증폭기(LNA)(120)에 제공된다. LNA(120)의 출력은 I/Q 혼합기(125)에 제공됨으로써, 입력 RF 신호는 국부 발진기(127)에 출력되는 국부 발진 신호(LO)와 혼합되어 인접 간섭을 제거하기 위하여 필터(130)에 의해 필터링되는 기저대역 (I 및 Q) 신호를 제공한다. 따라서, 입력 신호(f_s)가 얻어져 가변 이득 증폭기(VGA)(140)에 제공됨으로써, VGA(140)의 출력은 복조된 RF 신호에 대응하게 된다. 복조된다. 그 후, 복조된 RF 신호는 디지털 기저대역 회로에 제공되어 부가 처리된다(예를 들어, 디지털 신호 처리).

도2는 직교 신호들 분리가 도1의 RF 수신기(100)와 비교하여 상대적으로 낮은 주파수에서 발생되는 RF 수신기(200)를 도시한 것이다. 도2의 RF 수신기(200)는 도1의 RF 수신기(100)와 비교하여 직교 오정합 문제가 적은데, 이로 인해 도2의 RF 수신기(200)는 이중 IF 직접 변환 수신기 시스템 또는 헤테로다인 수신기 시스템 중 어느 한 시스템에 의해 사용된다. 도2에 도시된 바와 같이, 입력 RF 신호(f_LO1+f_LO2+f_S)(여기서 f_s는 도시되지 않은 RF 송신기에 의해 캐리어들 f_LO1 및 f_LO2에 의해 변조되는 입력 신호이다)는 수신기 안테나(210)에 의해 수신되어 LNA(220)에 제공된다. LNA(220)의 출력은 제1 혼합기(225)에 제공됨으로써, 입력 RF 신호는 제1 국부 발진기(227)에 의해 출력되는 제1 국부 발진기 신호(LO1)와 혼합되어 중간 주파수(IF) 신호(f_LO2+f_s)(이의 측대역 이미지)를 제공한다. 측대역 이미지는 오프-칩 필터(230)에 의해 필터링되고 나서, 중간 주파수 신호는 제2 혼합기(I/Q 혼합 기)(240)에 제공됨으로써, I/Q 분리가 IF에서 발생된다. 제2 혼합기(240)는 IF 신호를 제2 국부 발진기(242)에 의해 출력되는 제2 국부 발진기 신호(LO2)와 혼합하여 기저대역 신호(및 이의 측대역 이미지)을 제공한다. 필터(250)는 인접 간섭을 필터링하여 VGA(260)에 입력 신호(f_s)를 제공함으로써, VGA(260)의 출력이 복조된 RF 신호에 대응하도록 한다. 그 후, 복조된 RF 신호는 디지털 기저대역 유닛(도시되지 않음)에 제공되어 수신된 데이터를 부가 처리된다(예를 들어, 디지털 신호 처리).

도3은 직교 신호들 분리가 RF 수신기 후 그리고 양자화 후 디지털 기저대역 회로에서 발생되는 RF 수신기(300)를 도시한 것이다. 도3의 방법은 직교 오정합(또한, 본원에선 간단히 "오정합(mismatch)"이라 칭한다)이 없다. RF 수신기(300)와 도2의 RF 수신기(200) 간의 차이는 I/Q 분리가 도3(디지털 I/Q 분리)의 VGA(360)의 출력에서 발생됨으로써, I/Q 분리가 도2(아날로그 I/Q 분리)의 제2 혼합기(240)의 출력에서 발생된다. 도3의 RF 수신기(300)에서, 제2 혼합기(340)는 I/Q 혼합기가 아니다.

여러 교정 방법들이 종래의 RF 송수신기들에 대한 교정을 수행하도록 사용되어 왔다. 일부 교정 방법들은 이미 교정된 국부 송신기를 사용하여 테스트 벡터들을 RF 수신기로 전송하여 RF 송수신기의 디지털 기저대역 회로에서 디지털 신호 처리(DSP) 기계를 통해서 오정합 보상 벡터를 계산한다. 이는 "국부 교정(local calibration)"이라 칭하고 전형적으로 시스템 전력 업 공정 동안 또는 유휴 시간 동안(예를 들어, 데이터가 RF 송신기로부터 RF 수신기로 전송될 때의 시간들 간에 서) 수행된다. RF 송수신기의 RF 칩 내에서 검출되는 오정합 보상이 존재하면 보상 팩터들은 RF 송수신기에 인가될 수 있거나, 이들 보상 팩터들은 디지털 도메인에서 아날로그-디지털 변환(ACD) 후 직접 인가될 수 있다.

또 다른 유형의 교정 방법에서, 원격 송신기는 전송 시퀀스에서 특정 정보(예를 들어, 소정의 데이터)를 부가하여 RF 수신기에서 수신기 교정을 지원한다. 이런 유형의 교정이 실시간으로 행해짐으로써, 이는 채널 효율성(교정을 수행하는데 소비되는 과도한 코딩으로 인해)을 저하시킨다. 이 교정 방법은 통상적으로 "원격 교정(remote calibration)"이라 칭한다.

오정합 검출 및 교정 탐색들과 관련하여, 종래의 교정 방법들은 2가지 서브타입들로 분류될 수 있다. 제1 서브타입에서, 오정합 검출 및 교정 둘 다는 RF 송수신기의 디지털 기저대역 회로에 의해 행해진다. 도4에 도시된 바와 같이, 디지털 기저대역 회로(410)는 파일럿(pilot) 시퀀스를 RF 칩(RF 송수신기)(420)에 전송함으로써, 파일럿 시퀀스가 송신기(디지털 기저대역 회로(410)에 포함됨)에 의해 고주파수 신호로 변조된다. RF 칩(420)은 공중을 통해서 RF 안테나(450)를 거쳐서 원격 RF 송수신기에/로부터 신호들을 수신 및 송신한다. 교정 동안, RF 칩(420)은 디지털 기저대역 회로(410)의 송신기 출력을 (도시되지 않은 칩 상의 RF 스위치에 의해) 자신의 수신기 입력에 결합된다. 이 방식으로, 국부 디지털 기저대역은 (국부 로프에 의해) RF 칩(420)에 교정 데이터를 제공함과 동시에 (A/D 변환기(440)에 의해) RF 칩(420)으로부터 출력되는 복조된 신호를 수신할 수 있다. 디지털 기저대역 회로(410)에 의해 출력되는 에러 신호는 로컬 루프내의 A/D 변환기(440)의 A/D 출 력(이는 원래 교정 신호의 디지털 표현에 대응)으로부터 감산됨으로써, 디지털 기저대역 회로(410)(이는 RF 칩(420)을 교정하기 위하여 사용된다)에 정정 신호를 제공한다.

디지털 기저대역 회로(410) 내의 강력한 DSP 기계는 RF 링크의 위상 및 진폭 오정합을 계산하여 "에러(error)" 신호들을 발생시켜 RF 링크를 교정하는데 필요로 된다. 디지털 도메인에서 이 교정을 제어하기 쉽지만, 이는 여러 가지 단점들을 지니고 있다: 1) DSP 기계는 복잡하고 이 계산은 원하는 정확도를 얻는데 오랜 시간이 걸린다; 2) 이는 RF 송신기 없이 작업할 수 없다; 3) 송신기 오정합이 완전히 소거될 수 없기 때문에 송신기에 의해 발생된 오정합을 고려하여야만 한다; 4) 하드웨어 오정합은 원래 그대로이고 2차 상호변조와 같은 이들 오정합들에 의해 발생된 수행성능 저하가 여전히 하드웨어에 존재한다; 및, 5) RF 칩(420)의 송신기와 수신기 간의 과다 접속이 설계를 복잡하게 한다.

도5는 교정을 수행하기 위한 제2 서브타입을 도시한 것인데, 이로 인해 이 시스템은 디지털 기저대역 회로를 사용하여 RF 칩(RF 송수신기)(520) 내의 회로들이 (디지털 기저대역 회로(510)에 의해 제공되는 정보에 기초하여)을 교정을 수행하는 동안 신호 오정합을 검출한다. 도4의 시스템과 유사하게, D/A 변환기(530) 및 A/D 변환기(540)를 포함하는 로컬 루프는 디지털 기저대역 회로(510) 및 RF 칩(520) 에/으로부터 교정 데이터를 제공하도록 사용된다. RF 칩(520)은 정상 애플리케이셔 동안 공중을 통해서 RF 안테나(550)를 거쳐서 원격 RF 송수신기에/로부터 신호들을 수신 및 송신한다. 교정 동안, RF 칩(520)은 칩 상의 RF 스위치(도시되지 않음)을 통해서 전송된 신호를 수신한다. 도5의 시스템은 디지털 기저대역 회로(510)로부터 RF 칩(520)으로 직접 출력되는 교정 명령을 사용한다는 점에 유의하고, 이는 도4의 시스템에서 수행되는 교정 방식과 상이하다.

이 제2 서브타입의 교정의 단점들은 다음과 같다: 1) 복잡한 DSP 기계 AC 필요로되는 상당한 계산력; 2)RF 송신기에 대한 종속성; 3) 송신기 오정합이 완전히 교정되어 출력될 수 없기 때문에 송신기 오정합 발생; 및, 4) 설계를 복잡하게 하는 칩 내부의 송신기와 수신기 간에 필요로 되는 여분의 접속.

오정합 검출 또는 교정이 상술된 제1 및 제2 교정 서브타입들 둘 다를 위한 기저대역 디지털 회로에 의해 행해지기 때문에, 오정합이 하나의 단일 주파수에 대해서 교정되어 출력되고 특정 테스트 벡터들 하에 있는 경우조차도, 이들의 작용들은 다른 주파수 대역들에서 또는 여러 입력 신호들로 나타난다. 기존 교정 방법들을 개선하기 위하여, 여러 보상 팩터들이 각종 입력 신호들과 함께 각 주파수 대역에 인가되는데, 이는 랜덤 액세스 메모리(RAM) 또는 전기 소거 프로그램가능한 판독 전용 메모리(EEPROM)와 같은 여분의 메모리를 사용하여 보상 룩업 테이블을 저장하게 한다. 또한, 오정합들이 여러 조건들하에서 바람직하게 게산되어야만 되기 때문에 이에 따라서 교정 주기가 더욱 길게 된다.

모든 상술된 교정 방법들 중에서, 위상 오정합 및 진폭 오정합은 함께 교정됨으로써, 이들 간을 구별하는 것을 어렵게 한다. 실제로, RF 수신기에서, 위상 오정합은 진폭 오정합 보다 더욱 심각하다. 위상 오정합은 국부 발진(LO) 신호들 및 다운 변환 혼합기에 의해 영향받아 최소화하는 것이 어렵다. 이는 소형 장치 오정 합이 고주파수에서 상대적으로 큰 위상 오프셋으로 변환되고 RF 도메인에서 회로 작동은 크로싱 또는 인터디지테이션(crossing or interdigitation)과 같은 레이아웃 최적화 방법의 애플리케이션을 제한하는 너무 많은 기생 용량을 허용할 수 없기 때문이다. Monte Carlo 시뮬레이션은 LO 신호들이 5GHz에서 1.5도 위상 오정합을 손쉽게 갖는 한편 다운 변환 혼합기가 1도 기여한다는 것을 보여준다. 따라서, 적어도 총 2.5도 위상 오정합이 존재한다.

본 발명의 한 양상은 송신기 또는 디지털 기저대역을 필요로 함이 없이 RF 송수신기의 위상 오정합을 교정하기 위한 것이다.

본 발명의 다른 양상은 RF 수신기의 다운 변환 혼합기의 자체-교정을 수행하기 위하여 슬라이드 혼합 기술을 사용하는 것이다.

본 발명의 또 다른 양상은 LO 발생기, 혼합기, 및/또는 RF 수신기 체인의 2분할 회로의 위상 오정합 교정을 수행하기 위한 독립적인 교정 루프를 위한 것이다.

본 발명의 또한 다른 양상은 고주파수 위상 오정합 내지 저주파수 타이밍 오정합까지 교정 정확도를 증가시키기 위한 것이다. 타이밍 오정합 변환에 사용되는 주파수가 낮으면 낮을수록, 높은 교정 정확도가 얻어진다(그러나, 교정 시간이 길게 걸린다).

본 발명의 또 다른 부가 양상은 국부 발진기 및/또는 다운 변환 혼합기의 위상 오정합 교정을 위한 것인데, 여기서 이득 오정합 및 위상 오정합 둘 다가 감소 된다.

본 발명의 적어도 한 양상을 따르면, 정상 모드 및 교정 모드에서 동작할 수 있는 RF 수신기를 포함하는 RF 시스템용 교정 시스템이 제공된다. RF 시스템은 또한 RF 수신기의 I 채널 출력 및 Q 채널 출력중 적어도 하나의 출력 상에 제공되는 위상 지연 유닛을 포함한다. RF 시스템은 RF 수신기의 I 채널 출력과 RF 수신기의 Q 채널 출력 간의 위상 차를 검출하도록 구성된 위상 검출기를 더 포함한다. RF 시스템은 또한 위상 검출기에 의해 제공되는 위상 차에 기초하여 RF 수신기에 디지털 교정 제어 신호를 제공하도록 구성된 교정 제어 유닛을 더 포함한다.

본 발명의 또 다른 양상을 따르면, 교정 모드 동안, RF 수신기의 입력에 제1 국부 발진 신호를 교정 입력 신호로서 제공하는 단계를 포함하는 RF 수신기를 교정하는 방법이 제공된다. 이 방법은 또한 교정 입력 신호를 제1 국부 발진 신호와 동일한 주파수의 제2 국부 발진 신호 및 제1과 제2 국부 발진 신호들보다 낮은 주파수의 제3 국부 발진 신호와 혼합시키는 단계를 포함한다. 이 방법은 RF 수신기의 I 및 Q 채널 출력들 상의 신호들 중 적어도 한 신호를 지연시키는 단계를 더 포함한다. 이 방법은 또한 I 및 Q 채널들 상의 신호들 중 지연된 적어도 한 신호 간의 위상 차를 검출하는 단계를 더 포함한다. 이 방법은 또한 검출된 위상 차에 기초하여 RF 수신기에 교정 신호를 제공하는 단계를 더 포함한다.

본 발명의 다른 특징들 및 장점들은 이하의 상세한 설명으로부터 당업자에게 명백하게 될 것이다. 그러나, 본 발명의 바람직한 실시예를 포함하는 상세한 설명 및 특정 예들이 예로서 제공된 것이지 제한하기 위한 것이 아니라는 것을 이해하여 야만 한다. 본 발명의 범위 내에서 많은 변경들 및 수정들이 본 발명의 원리를 벗어남이 없이 이루어질 수 있고 본 발명은 이와 같은 모든 수정들을 포함한다.

본 발명의 상기 장점들 및 특징들이 이하의 상세한 설명 및 첨부한 도면들을 통해서 명백하게 될 것이다.

도6은 본 발명의 제1 실시예를 따른 수신기 위상 오정합용 교정 시스템을 도시한 것이다. 제1 실시예에서, RF 수신기(610)에서 다운 변환 혼합기는 LO 신호(f_LO) 및 또 다른 저주파수 신호(f_LO2: 도6에 도시되지 않음) 모두를 혼합하는 교정 모드에서 동작할 수 있다. 교정 동안, RF 수신기(610) 내의 주파수 합성기로부터의 LO 신호는 RF 수신기(610)에 대한 테스트 입력 톤(f_LO)으로서 사용된다. 다운-변환 혼합기(RF 수신기(610)내부)는 교정 모드로 설정됨으로써, 입력 RF 신호를 제1 LO 신호(입력 RF 신호와 동일한 주파수를 갖는다) 및 제2 LO 신호로서 작용하는 또 다른 저주파수 신호와 혼합하는데, 이로 인해 이 혼합을 '슬라이드 혼합(slide mixing')이라 칭한다. 이 방식으로, 다운 변환 혼합기는 제2 LO 주파수와 동일한 주파수를 갖는 직교 출력들을 발생시킨다.

LO 신호들 및 다운 변환 혼합기 자체의 위상 오정합들은 모두 제1 실시예를 따른 시스템 및 방법에 부가됨으로써, 위상 오정합들은 출력 직교 신호들에 중첩된다. 저주파수 LO 신호가 미미한 위상 오정합을 갖기 때문에, 출력 직교 신호들의 위상 오정합은 주로 고주파수 LO 신호들 및 다운 변환 혼합기로부터 야기됨으로써, 위상 오정합은 슬라이드 혼합 기술을 통해서 저주파수 도메인으로 변환된다.

미리 바람직하게 교정된 전압 제어 지연 회로(VCDL) 회로는 특정 량의 지연을 저주파수 직교 신호들 중 한 신호에 부가하여, 오정합이 존재하지 않는 경우 I 및 Q 신호들이 동일한 위상을 갖도록 한다. VCDL 회로는 도6의 1/4 주기 위상 지연 회로(620)로 도시된다. 이 경우에, VCDL은 I 채널 신호를 90°만큼 지연시키는데, 이것이 Q 채널을 90°만큼 지연시킴으로써, 위상 오정합이 존재하지 않는다면 Q 채널이 지연된 신호와 동위상이 되게 한다. 위상 오정합이 존재할 때, 위상 검출기(PD) 회로(630)는 고 정확도로 지연된 직교 신호들 간의 위상 차를 측정하여 LO 신호들 및 다운 변환 혼합기에서 위상 지연을 조절하여 오정합을 감소시킨다. 예를 들어, 0.18㎛ CMOS 기술이 사용되면, PD 회로(630)의 정확도는 10피코초 또는 그보다 낮은 정확도로 될 수 있다.

도6에 도시된 구조에 대한 대안으로, 3/4 주기 위상 지연 유닛은, RF(610)의 I 경로 출력 상에 제공된 1/4 주기 위상 지연 유닛을 지닌 도6에 도시된 시스템 대신에, RF 수신기(610)의 Q 경로 출력 상에 제공될 수 있다. 또 다른 대안적이 구조에서, 2개의 분리된 위상 지연 라인들은 I 및 Q 경로들 상에 제공됨으로써, 이들 간의 차를 결정한다(예를 들어, I 경로 상의 1/2 주기 위상 지연 및 Q 경로 상의 1/4 주기 위상 지연; I 경로 상의 3/4 주기 위상 지연 및 Q 경로 사의 1/2 위상 경로 지연, 등). 본 발명의 이 실시예는 Q 채널이 1/4 주기만큼 I 채널 보다 앞서 있는 경우로 제한되지 않는다. 이는 또한 I 채널이 1/4 주기만큼 Q 채널을 앞서 있는 경우에 사용될 수 있다.

PD 회로(630)의 위상 검출된 출력을 수신하고 RF 수신기(610)로 교정 제어(교정 비트들에 의해) 제공하는 교정 제어 논리 유닛(640)이 도6에 또한 도시되어 있다.이 교정 제어 논리 유닛(640)은 하드웨어 구성요소들(예를 들어, 논리 게이트들) 및/또는 마이크로프로세서에 의해 수행되는 소프트웨어를 포함할 수 있다.

1MHz 저주파수 신호가 교정 모드에서 저주파수 신호(F_LO2)로서 사용되고 교정된 VCDL 회로(620)가 일반적인 VCDL 회로와 비교하여 작지 않은 1/4 주기로부터 벗어나서 0.3 나노초 오프셋 지연을 갖는다면, 교정 타이밍 정확도는 1MHz 신호에 대해 0.13과 등가인 0.31 나노초가 되도록 추정된다. 따라서, RF 수신기(610)의 교정된 위상 오정합은 이론적으로 0.13도 만큼 작게될 수 있다. 제1 실시예를 따른 교정 시스템 및 방법은 슬라이드 혼합 기술을 사용하여 측정할 수 없는 고주파수 위상 오정합을 측정가능한 저속 타이밍 오정합으로 변환시켜 교정 정확도를 증가시킨다. 더욱 적은 위상 오정합이 요구되면, 훨씬 낮은 주파수 제2 LO 신호(예를 들어, 500KHz)가 사용될 수 있다. 그러나, 이는 위상 오정합을 결정하고 정정하기 위해선 교정 모드에서 동작하는 부가적인 시간을 필요로 한다

상술된 종래의 교정 방법들과 비교하면, 제1 실시예를 따른 교정 시스템 및 방법은 다음과 같은 장점들을 갖는다: 1) 송신기 및 기저대역 DSP가 필요로 되지 않는 독립형 교정 회로; 2) 교정 회로에 의해 발생된 수신기에 대한 작은 과다 오정합; 3) 수신기의 최소 위상 오정합에 대한 교정 성능; 4) 작은 칩 면적; 5) 고속 교정 및 안정성 문제가 없음; 5) 이득(진폭) 오정합 요건이 타이트한 경우, 여분의 회로가 디지털 기저대역 회로에서 사용될 수 있으며, 이는 또한 독립형 수신기 칩 에 대해서 작동하고 위상 오정합에 대한 걱정 없이 훨씬 간단하게 된다.

무선 수신기에서 오정합은 주로 비대칭 레이아웃 및 불완전한 공정 리소그래피 및 도핑에 의해 초래되는 장치 오정합들로부터 야기된다. 레이아웃에서 비대칭이 보다 철저한 제조 기술들에 의해 피해질 수 있지만, 장치 오정합들은 완전히 제거될 수 없다. 이는 크로싱, 인터디지테이션과 같은 레이아웃 최적화 기술들의 적용 및 보다 큰 활성 면적을 지닌 장치들이 회로 속도를 제한하는 고주파수 도메인에서 특히 그러하다.

출력 신호들을 완전히 차동되지 않게 하거나 완전히 직교되지 않게 하는 I/Q 분기들 간에 그리고 차동 회로들 간에 오정합들이 존재한다. 이 오정합된 차동 신호들은 공통 신호 및 완전히 차동 신호와 부가적인 오프셋 DC 전압의 합으로 분해될 수 있다. 수신기에서 공통 신호 오정합은 필터 회로 및 가변 이득 증폭기(VGA) 내의 큰 공통 모드 거부 비(CMRR)를 지닌 공통 모드 피드백 회로에 의해 감쇄되는데, 이는 신호 수신 성능을 저하시킨다. 또한, 오프셋 DC 전압은 DC 오프셋 소거 회로에 의해 제거될 수 있다. 따라서, 회로 차동 오정합은 수신기 설계에서 중대한 문제가 아니고 수신 신호들을 파괴하지 않는다. 그러나, 회로 직교 오정합들은 BPSK(예를 들어, 8-ary PSK, 16-ary P나 64QAM) 보다 높은 변조 방법이 채택되는 경우 인입 신호들을 왜곡시킨다.

도7a 및 도7b는 I 및 Q 분기들 간의 위상 오정합 및 진폭 오정합이 존재할 때 수신 QPSK 신호 컨스텔레이션을 각각 도시한다. 수신된 신호의 EVM은 이에 따라서 저하된다.

LNA 출력 신호가 Acos(ω_LOf+ω_Sf)라고 가정하면, 직교 LO 신호들 간의 위상 오정합은 φ_iq1이고 다운 변환 혼합기는 이득 오정합 (a_iq2) 및 위상 오정합(φ_iq2)을 갖는다. 다운 변환 혼합기로부터의 출력 신호들을 다음과 같이 표현될 수 있다.

지금부터, 저역 통과 필터 및 가변 이득 증폭기(VGA)를 포함하는 기저대역 회로가 전송 RF 주파수보다 훨씬 낮은 저역 통과 코너와 함게 이득 오정합(a_iq3) 및 위상 오정합(φ_iq3)을 지닌 이득(B)을 갖는다 라고 하자. 이 경우에, RF 칩으로부터의 출력 직교 신호는 다음과 같이 표현될 수 있다.

앞서 설명된 바와 같이, 무선 수신기에서 오정합들은 비대칭 레이아웃 및 불완전한 공정 리소그래피 및 도핑에 의해 야기되는 장치 오정합들로부터 주로 초래된다. 제1 실시예를 따르면, 위상 오정합 및 이득 오정합은 일종의 자체 교체 모드 로 송수신기 칩 자체 내에서 정정된다. LO 신호들 및 다운 변환 혼합기가 수신기 체인에서 대부분의 위상 오정합에 기여하기 때문에, LO 발생기는 위상 오정합 교정을 수행하는 것에 대한 최적의 후보가 되는 것이 바람직하다.

도8은 LO 발생기에서 위상 보간을 수행하기 위하여 LO 신호들의 직교 오정합을 동조시키는 회로를 도시한다. LO 발생기(800)의 교정은 I 및 Q 채널들 각각에 인가되는 전류 바이어스 신호들 CAL_1 및 CAL_Q의 제어하에서 전류 바이어스 소스들(810, 815, 820, 825)에 의해 성취된다. I 신호 입력은 차동 쌍(IP, IN)으로서 도시되고("P"는 정의 신호선을 표시하며, "N"은 부의 신호선을 표시한다), Q 신호 입력은 차동 쌍(QP, QN)으로서 도시된다. LO 신호들은 I 채널 상의 차동 LO 신호 쌍에 대한 LOIP, LOIN으로서 도시되고 Q 채널 상의 차동 LO 신호 쌍에 대해서 LOQP, LOQN으로서 도시된다. I 채널 입력 신호 차동 쌍(IP, IN) 각각은 제1 쌍의 트랜지스터들(830) 및 제2 쌍의 트랜지스터들(840)의 게이트들에 각각 인가됨으로써, LOIP, LOIN 각각은 제1 쌍의 트랜지스터들에 의해 발생되고 LOQP, LOQN 각각은 제3 쌍의 트랜지스터들(850)에 의해 발생된다. 유사한 구조는 제3 쌍의 트랜지스터들(850) 및 제4 쌍의 트랜지스터들(860)에 대해서 Q 채널 입력 신호 차동쌍(QP, 부)DP 대해서 존재한다.

도9는 직교 LO 신호 발생기의 I 또는 Q 분기에서 바이어스 전류를 증가 또는 감소시킴으로써 위상 오정합을 개별적으로 정정하는데 사용되는 또 다른 회로를 도시하는데, 이로 인해 LO 신호 발생기는 2 분할 회로(900)에 대응한다. 도9에서, 위상 및 진폭 동조는 바이어스 전류를 통해서 BLAS 신호 및 전류 바이어스 신호 (CAL_I 및 CAL_Q)를 거쳐서 제어된다. 다운 변환 혼합기에 의해 발생된 위상 오정합은 유사한 방식으로 제거될 수 있다.

도10은 다운 변환 혼합기(1000)를 도시하는데, 이로 인해 I 및 Q 분기들의 위상 지연은 본 발명의 제2 실시예를 따른 다운 변환 혼합기(1000)에서 바이어스 전류를 변경시킴으로써 동조된다. 이는 I 및 Q 분기들 간의 위상 오정합 뿐만 아니라 진폭 오정합을 변경시킨다. 다운 변환 혼합기의 위상 오정합 및 이득 오정합은 다운 변환 혼합기 내의 동일한 장치 오정합들로부터 야기되기 때문에, 이들은 서로추적되는 경향이 있다.

RF 수신기의 이득 오정합은 도11의 회로(1100)에 도시된 바와 같은 VGA 내의 피드백 저항기를 디지털적으로 트리밍함으로써 정정되는데, 이는 본 발명가들에 의해 수행되는 시뮬레이션들에 기초하여 최대 0.1dB까지 성취될 수 있다. 도11의 회로(1100)는 도13, 14, 및 15에 도시된 바와 같은 기저대역 I 유닛 또는 기저대역 Q 유닛으로 구현됨으로써, 이들 유닛들이 또한 주파수 필터 및 VGA를 포함하도록 한다. 회로(1100)는 OP Amp(1120), 트리밍 저항기들(1130, 1140) 및 입력 저항기들(1150, 1160)을 포함한다.

종래의 교정 방법들에 대해서, 수신기 오정합은 송신기와 수신기 쌍 간의 협동을 통해서 검출된다. 또한, 오정합 검출은 종래 방법들을 위한 디지털 기저대역 회로에서 행해지는데, 이는 실질적인 계산력을 필요로 하고 송신기 기저대역 회로는 또한 교정 동안 테스트 파일럿 신호를 송출할 필요가 있다. 본원에 서술된 본 발명의 실시예들 각각에서, 위상 오정합은 고 정밀도로 RF 칩 자체(교정될 장치) 내부에서 검출되고, 교정을 위하여 사용되는 테스트 신호들 모두는 RF 칩 자체 내에서 주파수 합성기로부터 발생된다. 이들 신호들은 기준 발생기로부터의 저주파수 신호 및 LO 신호들인데, 이로 인해 저주파수 신호는 예를 들어 1MHz일 수 있다. 다른 저주파수 값들은 예를 들어 50kHz 내지 5MHz 간의 값과 같은 저주파수 신호에 대해서 사용될 수 있다.

도12는 본 발명의 제3 실시예를 따른 교정 설정 특징을 갖는 NMOS 다운 변환 혼합기(1200)를 도시한 것이다. 정상 작업 모드(예를 들어, 비교정 모드)에서, 인에이블 신호(EN)는 하이 이고 입력들(SIP, SIN, SQP 및 SQN)은 로우로 되어, 입력 RF 신호가 LO로 변조되어 인에이블 트랜지스터들을 통해서 저항기 부하로 전송되도록 한다. 교정 모드에서, 인에이블 신호(EN)는 로우임으로, 입력 신호들은 인에이블 트랜지스터들을 통과할 수 없다. 입력들(SIP, SIN, SQP, 및 SQN)은 교정 모드에서 저주파수 직교 신호들로 주입된다. 교정 모드에서, RF 입력 신호 쌍(RFP, RFN)은 고주파수 LO(LOIP, LOIN, LOQP, LOQN) 및 저주파수 LO(SQP, SQN, SIP, SIN) 둘 다에 의해 변조된다. 고주파수 LO 신호가 sin(ω_LOt)/cos(ω_LOt)이고 저주파수 LO 신호가 sin(ω_Lt)/cos(ω_Lt)라고 하면, 교정 동안 이 혼합기에서 등가의 LO 신호는 다음과 같이 표현된다.

Q 분기 LO 신호=sin(ω_LOt+ω_Lt)

I 분기 LO 신호=cos(ω_LOt+ω_Lt)

입력 RF 신호는 등가의 LO 신호들 sin(ω_LOt+ω_Lt)/cos(ω_LOt+ω_Lt)로 변조되 는데, 이는 다운 변환 혼합기에서 슬라이드 혼합기라 칭한다. 제2 저주파수 LO 신호들(SQP, SQN, SIP, SIN)이 거의 직교 오정합을 갖지 않고 이 저주파수 혼합으로부터의 오정합 영향이 매우 작기 때문에, 제2 저주파수(LO)에 의해 초래되는 무시할 수 있는 오정합이 존재하게 된다. 제3 실시예를 따른 다운 변환 혼합기 아키텍쳐는 또한 PMOS, BiPolar 및 BiCMOS 기술 혼합기들에 사용될 수 있다.

교정 동안, 고주파수 LO 신호 sin(ω_LOt)는 수신기 입력 신호로서 LNA 입력으로 전송된다. 도12에 도시된 바와 같은 교정 설정을 지닌 다운 변환 혼합기는 측정 모드에 있다. 따라서, 혼합기 출력 신호들은 1/2[sin(ω_LOt+ω_Lt)-sin(ω_Lt)] 및 1/2[cos(ω_LOt+ω_Lt)+cos(ω_Lt)] 각각이다. 고주파수 LO 신호의 위상 오정합(φ_iq1) 및 고주파수 혼합에 의해 발생된 위상 오정합(φ_iq2)를 고려하고 필터 및 VGA의 작은 위상 오정합을 생략하면, 기저대역 회로로부터의 출력 신호들은 1/2sin(-ω_Lt+φ_iq1+φ_iq2) 및 1/2cos(ω_Lt)로 표현될 수 있다. 여기서, 회로 이득 및 작은 이득 오정합은 아직 팩터화되지 않았다.

슬라이드 혼합의 사용을 통해서, 고주파수 위상 오정합은 과다 발생된 위상 에러 없이 저주파수 위상 오정합으로 변환된다. 예를 들어, 1MHz 저주파수 LO 신호가 사용되고 고주파수 LO 신호 및 다운 변환 혼합기의 전체 위상 오정합이 2도이면, 출력 신호들은 2도 직교 위상 오정합을 지닌 1MHz 직교 신호들이며, 이는 I 및 Q 출력 신호들(1/1×10⁶*2/360)간에서 5.56ns 타이밍 오정합과 등가가 된다. 더욱 낮은 제2 LO 신호가 사용되면(예를 들어 1MHz 보다 낮다), 위상 오정합으로부터 출력 타이밍 오정합으로의 변환 레이트는 훨씬 크게 된다.

도12의 회로의 중간에 도시된 구성요소들은 다운 변환 혼합기(1200)의 교정을 위하여 제공된다. 특히, 바이어스 전류원들(1220, 1225, 1230, 1240)은 교정 제어 논리 유닛의 제어하에서 바이어스 전류 신호들(CAL_1, CAL_Q)을 수신한다(예를 들어, 도6 참조).

도13은 본 발명의 제4 실시예를 다른 위상 오정합 교정 회로를 지닌 수신기 아키텍쳐를 도시한 것이다. 교정을 행할 때(교정/정상 동작 신호 "S"는 교정 모드를 표시하는 값으로 설정된다), LNA(1305)로의 입력은 주파수 합성기 회로로부터 발생된 고주파수 LO 신호이다. 이는 교정 모드로 설정된 스위치(1302)에 의해 성취됨으로써, 정상 동작 동안, RF 안테나(1304)의 출력은 직접 LNA(1305)에 제공되고 교정 모드 동안 고주파수 LO 발생기(1330)로부터 출력되는 LO 신호는 LNA(1305)로 직접 제공된다. 다운 변환 혼합기(1350)는 제1 LO로서 고주파수 LO 발생기(1330)로부터 출력되는 고주파수 LO 신호 및 제2 LO로서 기준 발생기 회로(도시되지 않음)으로부터 출력되는 저주파수 신호를 지닌 교정 모드로 설정된다. 슬라이드 혼합의 사용을 통해서, 출력들은, 주파수가 기준 발생기 회로로부터 출력되는 저주파수 신호의 주파수와 동일하게 되는 다운 변환 혼합기(1350) 및 고주파수 LO 신호들의 위상 오정합을 지닌 직교 신호들이 된다. 대안적인 구성에서, LO 발생기(1330)는 고주파수 LO신호 및 저주파수 LO 신호를 다운 변환 혼합기(1350)에 제공할 수 있는데, 이로 인해 분리된 기준 발생기 회로는 이 경우에 필요로 되지 않는다.

예를 들어 그리고 이로 제한되지 않고, 고주파수 LO 신호는 10MHz 내지 15GHz 간의 주파수 값과 같은 통상적으로 무선 rf 신호로서 사용되는 값을 가질 수 있다. 예를 들어, 2.4 내지 2.5GHz간의 값 또는 4.9 내지 6.0GHz 간의 값이 무선 LAN 시스템들에 사용될 수 있다.

신호들의 오정합은 I 및 Q 아날로그 기저대역 회로(1365, 1370)를 통과한 후 동일하게 유지되는데, 그 이유는 저주파수 기저대역 회로가 무시할 수 있는 오정합들을 발생시키기 때문이다. I 분기 신호는 교정 모드에 있을 때 교정된 전압 제어 지연 라인(VCDL)(1310)에 의해 270도 지연됨으로써, I 및 Q 신호들간의 위상 오정합이 존재하지 않기 때문에 Q 분기 신호와 동일한 위상을 갖게 된다. 교정 모드에 있을 때, 위상 검출기 회로(PD)(1320)는 실제로 위상 오정합이 존재하는 I 및 Q 신호들간의 위상 오프셋을 감지하여 위상 오정합 정보를 오정합 제어 회로(1340)로 통과시킨다. 교정/정상 동작 신호(S)의 제어하에 있는 스위치들(1375 및 1377)은 I 기저대역 유닛(1365) 및 Q 기저대역 유닛(1370)의 각 출력들을 교정 모드에 있을 때 VCDL(1310) 및 PD(1320) 각각에 전송하거나 정상 동작 모드에 있을 때 기저대역 처리 유닛(예를 들어, 도시되지 않은 디지털 신호 처리기)로 전송한다.

오정합 제어 회로(1340)는 고주파수 LO 발생기(1330) 및 다운 변환 혼합기(1350) 내부의 오정합 교정 설정들을 조절하여 자신들의 오정합들을 소거한다. 고주파수 LO 발생기(1330)와 다운 변환 혼합기(1350) 간의 소거비는 한가지 가능한 수행 방식으로서 Monte Carlo 시뮬레이션을 사용하여 이들로부터의 오정합 영향에 의해 결정된다. 교정 루프 제어 회로(이는 오정합 제어 회로(1340)와 함께 카운터 (1360)을 포함)가 최소 위상 오정합으로 설정을 탐색하면, 교정 처리는 중지되고 VCDL(1310)과 같은 주변 교정 회로들은 디스에이블 된다. 이 최적화된 설정은 다음 교정 때까지 디지털적으로 저장되고 인가된다.

고주파수 LO 발생기(1330)는 예를 들어 도8 및 도9에 도시된 구조들중 어느 한 구조에 대응할 수 있고 다운 변환 혼합기(1350)은 예를 들어 도10 및 도12에 도시된 구조들중 어느 한 구조에 대응할 수 있다.

도14는 교정 동안 도13의 수신기 아키텍쳐를 도시한 것인데, 교정 설정시에 기저대역 I와 VCDL(1310) 간에 스위치(1375)가 제공된다. 제1 실시예를 따른 오정합 소거는 국부적으로 발생되고 온도 및 환경에 민감하지 않는 공정 변화에 의해 초래되는 물리적 오정합을 최소화한다. 따라서, 이는 시스템 파워 업 동안 1회 행해짐으로써 또다시 수행될 필요가 없다.

정상 동작 동안, LNA(1305)는 안테나로부터 입력 신호를 수신하여 이를 정상 동작 모드에서 설정되는 다운 변환 혼합기(1350)로 전송한다. LO 발생기(1330)는 LO 신호들을 다운 변환 혼합기(1350)에 공급하고 기저대역 I 유닛(1365) 및 기저대역 Q 유닛(1370) 내의 기저대역 회로들은 혼합기(1350)로부터의 I/Q 출력 신호들을 증폭 및 필터링하여 이들을 디지털 기저대역 유닛(도시되지 않음)으로 전송한다. LO 발생기(1330) 및 다운 변환 혼합기(1350)는 교정 모드 동안 교정되는 것으로 인해 오정합들이 없게됨으로써, 정상 동작 동안의 신호 흐름은 도15에 도시된 바와 같이 된다. 고정된 전압 설정은 정상 동작 모드에서 LO 발생기(1330) 및 혼합기(1350)에 제공됨으로써, 고정된 전압 설정은 교정 모드 동안 결정된다.

본 발명의 적어도 일 실시예의 교정 정확도는 PD(1320) 및 VC이(1310)에 의해 주로 결정된다. 디지털 위상 검출기가 사용되는데, 이는 매우 높은 위상 검출 정확도를 갖는다. 예를 들어, 0.18㎛ CMOS 기술로 설계되는 위상 검출기는 10psec 보다 작은 타이밍 오정합을 결정할 수 있다. 1MHz 저주파수 신호가 수신기 교정을 위하여 사용되면, 10psec 타이밍 오정합은 3.6mdeg와 등가가 되며, 이는 RF 수신기의 1°위상 오정합 요건과 비교되어 작다. 따라서, 본 발명의 적어도 일 실시예에 대한 잠재적인 교정 정확도는 한 실시예가 극미한 LO 신호 및 다운 변환 혼합기 교정 정확도라고 추정되면 VCDL의 90°위상 지연의 정확도에 의해 결정된다.

도16은 이전 도면들에 도시된 바와 같은 동일한 위상 검출기가 사용되는 경우 수신기 오정합 교정을 행하기 전 VCDL 교정을 수행하는 회로를 도시한 것이다. 교정 후, VCDL(1310)은 실질적으로 타이밍 오프셋이 없는 270°위상 지연을 갖는다. 2개의 저주파수 직교 신호들은 I 및 Q 신호들(도16에서 S로 라벨됨)로서 전송되며, 하나의 신호들은 VCDL에 의해 지연되고 다른 한 신호는 PD로 직접 공급된다. 카운터(1360)는 I 및 Q 채널들상의 신호들 간의 시간 차를 카운트하도록 사용되어, 이들 신호들 간의 타이밍 오정합을 결정한다. 0.18㎛ CMOS 기술이 사용되면, 3/4 주기로부터 벗어난 오프셋 시간은 100psec보다 작게 되는데, 이는 1MHz 저주파수 교정 신호가 사용될 때 36mdeg와 등가가 된다. 따라서, 1MHz 저주파수 교정 톤이 채택되면 이론적인 교정 정확도는 0.1°보다 작게되며, 낮은 교정 톤이 사용되면 될수록 잠재적인 교정 정확도는 높게 된다.

도17a 및 도17b 각각은 본 발명의 바람직한 실시예를 따른 VCDL 교정 흐름 방법 및 수신기 교정 흐름 방법을 도시한 것이다. 이들 흐름들은 예를 들어 도6에 도시된 바와 같이 교정 제어 논리 유닛에 의해 구현될 수 있다. 도17a에 도시된 바와 같은 VCDL 교정 흐름에서, VCDL 교정 모드는 단계(1710)에서 설정되며, 저주파수 테스트 톤은 단계(1720)에서 전송된다. VCDL의 위상 지연은 단계(1730)에서 측정되고 나서, 90°위상 지연이 단계(1740)에서 성취되는지를 결정한다. 만일 아니오라면, VCDL 설정은 단계(1750)에서 갱신되고 공정은 단계(1730)로 복귀한다. 갱신 방법은 소모적인 탐색일 수 있거나, VCDL의 지연이 소정 지연보다 길거나 짧은지 여부에 따라서 VCDL의 지연을 증가 또는 감소시킨다. 만일 예라면, 이 설정들은 저장되고 VCDL 교정은 단계(1755)에서 디스에이블된다.

도17b에 도시된 바와 같은 수신기 교정 흐름에서, 수신기는 단계(1760)에서 교정 모드로 설정된다. 고주파수 LO 신호는 LNA로 전송되고 저주파수 테스트 톤은 단계(1770)에서 혼합기로 전송된다. I 및 Q 채널들 간의 위상 지연은 단계(1780)에서 측정된다. 그 후, 90°위상 지연이 I 및 Q 채널들 간에서 성취되는지가 단계(1785)에서 결정된다. 만일 아니오라면, LO 및 혼합기 교정 설정들은 단계(1788)에서 갱신되고 이 공정은 단계(1780)로 복귀한다. 갱신 방법은 소모적인 탐색일 수 있거나, I 및 Q 채널 출력들 가의 관계들에 따라서 오정합 설정을 증가 또는 감소시킨다. 예를 들어, I 및 Q 채널 출력들 간의 측정된 위상 지연이 소정 90° 위상 지연보다 작다면, LO 발생기 및 혼합기에서 오정합 설정들은 직교 신호들 간의 위상 오정합을 증가시키도록 갱신될 것이다. 만일 예라면, 이 설정들은 저장되고 수신기 교정 모드는 단계(1790)에서 디스에이블됨으로써, 수신기는 현재 정상 동작 모드에서 동작하게 될 수 있다.

본 발명의 실시예들의 상기 설명은 예시 및 설명을 위하여 제공되었다. 본 발명을 서술된 형태로 제한하고자 하는 것이 아니고, 상기 개시내용 또는 본 발명의 실시로부터 수정들 및 변형들을 행할 수 있다. 이 실시예들은 본 발명의 원리들을 설명하기 위하여 선택되어 설명되었고, 당업자는 여러 실시예들 및 여러 수정들의 본 발명을 고려되는 특정 용도에 적합하게 실제 적용할 수 있다.

본 발명은 송신기 또는 디지털 기저대역을 필요로 함이 없이 RF 송수신기의 위상 오정합을 교정하고, RF 수신기의 다운 변환 혼합기의 자체-교정을 수행하기 위하여 슬라이드 혼합 기술을 사용하고, LO 발생기, 혼합기, 및/또는 RF 수신기 체인의 2분할 회로의 위상 오정합 교정을 수행하기 위한 독립적인 교정 루프를 제공하며, 고주파수 위상 오정합 내지 저주파수 타이밍 오정합까지 교정 정확도를 증가시킨다. 또한, 국부 발진기 및/또는 다운 변환 혼합기의 위상 오정합 교정을 하여, 이득 오정합 및 위상 오정합 둘 다가 감소된다.

Claims

정상 모드 및 교정 모드에서 동작할 수 있는 RF 수신기를 포함하는 RF 시스템용 교정 시스템에 있어서,

상기 RF 수신기의 I 채널 출력 및 Q 채널 출력중 적어도 한 출력 상에 제공되는 위상 지연 유닛;

상기 RF 수신기의 상기 I 채널 출력과 상기 RF 수신기의 상기 Q 채널 출력 간의 위상 차를 검출하도록 구성된 위상 검출기; 및

상기 위상 검출기에 의해 제공되는 상기 위상 차에 기초하여 상기 RF 수신기에 교정 제어 신호를 제공하도록 구성된 교정 제어 유닛을 포함하는 교정 시스템.
제1항에 있어서, 상기 RF 수신기는:

상기 교정 모드에 있을 때, 상기 RF 수신기의 입력에 제1 LO 신호 및 상기 제1 LO 신호보다 낮은 주파수의 제2 LO 신호를 제공하도록 구성된 주파수 발생기 유닛; 및

상기 RF 수신기로의 입력을 입력 포트 상에서 수신하고, 상기 교정 모드에 있을 때, 상기 입력 신호를 상기 제1 및 제2 LO 신호들과 혼합하고, 결과로서 혼합된 출력 신호를 제공하도록 구성된 혼합기(mixer)를 포함하는, 교정 시스템.
제2항에 있어서,

상기 정상 모드에 있을 때, 무선 신호를 수신하도록 구성된 RF 안테나; 및

상기 정상 모드에 있을 때, 상기 RF 안테나로부터 출력된 상기 무선 신호를 수신하고, 상기 교정 모드에 있을 때, 상기 RF 수신기로의 입력으로서 상기 주파수 발생기 유닛으로부터 출력된 상기 제1 LO 신호를 수신하도록 구성된 저 잡음 증폭기로서, 상기 RF 수신기에 저 잡음 증폭된 출력을 제공하도록 구성된, 상기 저 잡음 증폭기를 더 포함하는, 교정 시스템.
제1항에 있어서, 상기 위상 지연 유닛은 전압 제어형 지연 유닛을 포함하는, 교정 시스템.
제1항에 있어서, 상기 위상 지연 유닛은 상기 RF 수신기의 상기 I 채널 또는 상기 Q 채널 출력 상에 제공되는 1/4 위상 지연 유닛을 포함하는, 교정 시스템.
제1항에 있어서, 상기 위상 지연 유닛은 상기 RF 수신기의 상기 Q 채널 또는 상기 I 채널 출력 상에 제공되는 3/4 위상 지연 유닛을 포함하는, 교정 시스템.
제1항에 있어서, 상기 교정 제어 유닛은:

상기 위상 검출기에 의해 카운터에 제공되는 상기 위상 검출된 출력에 따라서, 상기 위상 지연 유닛에 시간 지연 신호로서 카운트 값을 제공하도록 구성된 상기 카운터를 포함하는, 교정 시스템.
제2항에 있어서, 상기 교정 제어 유닛은 상기 위상 검출기에 의해 제공되는 상기 위상 검출된 출력에 기초하여 제1 교정 신호를 상기 주파수 발생기 유닛에 제공하고 제2 교정 신호를 상기 혼합기에 제공하는, 교정 시스템.
제1항에 있어서,

상기 RF 수신기의 선두의 I 채널 출력과 상기 위상 지연 유닛간에 제공되는 기저대역 I 필터;

상기 RF 수신기의 상기 선두의 상기 Q 채널 출력과 상기 위상 지연 유닛 간에 제공되는 기저대역 Q 필터; 및

상기 기저대역 I 필터 및 상기 기저대역 Q 필터중 적어도 한 필터에 제공되는 이득 오정합 제어 유닛을 더 포함하는, 교정 시스템.
제9항에 있어서, 상기 이득 오정합 제어 유닛은:

연산 증폭기; 및

상기 연산 증폭기의 입력 포트와 출력 포트 간에 제공되는 피드백 저항기를 포함하는, 교정 시스템.
제1항에 있어서, 상기 교정 신호는 디지털 교정 신호인, 교정 시스템.
RF 수신기를 교정하는 방법에 있어서,

교정 모드 동안, 상기 RF 수신기의 입력에 제1 국부 발진 신호를 교정 입력 신호로서 제공하는 단계;

상기 교정 입력 신호를 상기 제1 국부 발진 신호와 동일한 주파수의 제2 국부 발진 신호, 및 상기 제1 및 제2 국부 발진 신호들보다 낮은 주파수의 제3 국부 발진 신호와 혼합하는 단계;

상기 RF 수신기의 I 및 Q 채널 출력들 상의 신호들 중 적어도 한 신호를 지연시키는 단계; 및

상기 검출된 위상 차에 기초하여 상기 RF 수신기에 교정 신호를 제공하는 단계를 포함하는 RF 수신기 교정 방법.
제12항에 있어서, 상기 지연 단계는 상기 제3 국부 발진 신호 주기의 1/4 만큼 상기 I 채널 출력을 지연시키는 단계를 포함하는, RF 수신기 교정 방법.
제12항에 있어서, 상기 제공 단계는 상기 RF 수신기에 상기 교정 신호로서 디지털 교정 비트들을 제공하는 단계를 포함하는, RF 수신기 교정 방법.
제12항에 있어서, 상기 제공 단계는 상기 RF 수신기의 국부 발진기 및 혼합기 중 적어도 하나에 상기 디지털 교정 비트들을 제공하는 단계를 포함하는, RF 수신기 교정 방법.