CN1722302B - 根据电阻状态存储多位信息的存储器设备 - Google Patents

根据电阻状态存储多位信息的存储器设备 Download PDF

Info

Publication number
CN1722302B
CN1722302B CN200510069790XA CN200510069790A CN1722302B CN 1722302 B CN1722302 B CN 1722302B CN 200510069790X A CN200510069790X A CN 200510069790XA CN 200510069790 A CN200510069790 A CN 200510069790A CN 1722302 B CN1722302 B CN 1722302B
Authority
CN
China
Prior art keywords
memory
memory component
voltage
component
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200510069790XA
Other languages
English (en)
Other versions
CN1722302A (zh
Inventor
对马朋人
荒谷胜久
河内山彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1722302A publication Critical patent/CN1722302A/zh
Application granted granted Critical
Publication of CN1722302B publication Critical patent/CN1722302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/0401—Gullies for use in roads or pavements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/06—Gully gratings
    • E03F2005/066—Gully gratings with means for protecting against vandalism
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

本发明提供一种在高速条件下能记录多值数据和利用具有相对简单配置的驱动电路进行多值数据记录的存储器设备。存储器设备由包括根据电阻值状态保存信息的存储器元件和作为负载串联连接到存储器元件上的MIS晶体管的存储器单元构成；当分别把存储器单元由高阻值状态到低阻值状态的操作定义为写入和把存储器单元由低阻值状态改变到高阻值状态的操作定义为擦除时，通过控制在写入时施加到MIS晶体管上的栅极电压VG1、VG2和VG3等等，把写入之后的存储器元件的电阻值设置为多个不同的级别，以致分别把不同信息分配到多个级别的每一个中，并且在擦除之后分配到高阻值状态来分别存储三个值或更多值信息到每个存储器单元的存储器元件中。

Description

根据电阻状态存储多位信息的存储器设备
技术领域
本发明涉及一种存储器设备，其中利用根据电阻状态存储信息的存储器元件所形成的存储器单元。
背景技术
由于诸如闪存的半导体非易失性存储器尺寸小和断电后依然能维持记录的数据，它作为移动图片和音频的记录媒介而被广泛使用。
关于非易失性存储器，需要更大的存储容量和存储密度。
一种具有能多值记录的结构的非易失性存储器，特别是可以在一个存储器单元上存储两位或更多数据的非易失性存储器，作为一种可获得上述目的的结构而被提出。
此时，在可记录两位数据的情况下，例如，组成存储器单元的存储器元件可维持四种状态。
闪存或者通过存储器元件中的电阻值的改变来记录信息的电阻变化型存储器，已知作为获得多值记录技术的存储器。
在电阻改变型存储器中，例如，通过施加电压脉冲对存储器元件来执行信息记录(参见非专利参考1)。
因而，使得存储器元件的电阻值通过改变该电压脉冲的应用次数来变化，以获得多值记录。
[非专利参考1]“Novel Colossal磁阻薄膜非易失性电阻随机存取存储器(RRAM)”由W.W.Zhuang等著于技术文摘“国际电子器件会议”，2002年，193页。
然而，由于闪存中的写操作是通过分级地将电荷注入被称为浮栅(floatinggate)的端子而执行的，因此当使用闪存执行多值记录时与执行一字节记录(单值记录)的情况相比需要相当多的时间。
而且，当也使用上述的电阻改变型存储器来执行多值记录时，通过端子上的电压脉冲应用次数来控制分级地改变电阻来得到多值记录，然而它同样花费时间并且难于加速操作速度。
当执行关于一个能执行上述的多值记录的存储器单元的信息记录操作时，需要输入多个位和执行电荷注入或执行相应于多个输入位的脉冲应用次数，因此希望使用一个不复杂和良好面积效率的电路，根据多个输入位和要记录的多值信息之间的关系来执行记录操作(电荷注入或脉冲应用次数)。
因此，期望获得存储器设备，其中可高速执行多值记录且其驱动电路具有简单电路结构和良好面积效率。
为了解决上述问题，本发明提供一种存储器设备，其中可高速执行多值数据的记录且可以使用相对简单配置的驱动电路进行多值数据的记录。
发明内容
本发明的存储器设备包括由根据电阻状态存储信息的存储元件和作为负载串联到存储元件的电路元件所形成的存储器单元，其中当将存储元件由高阻值状态改变到低阻值状态的操作定义为写入，且将存储元件由低阻值状态改变到高阻值状态的操作定义为擦除时，通过控制在写入时施加到电路元件或存储器元件上的电压或电流，设定写入之后存储元件的电阻值为多个不同的级别；不同的信息被分别分配到存储器元件中低电阻值状态的各个多个级别中和在擦除之后被分配到高电阻值状态；并且可将三个值或更多值信息分别存储到每个存储器单元的存储元件中。
根据本发明的上述存储器设备的结构，由于将存储器单元形成为将作为负载的电路元件串联连接到存储器元件，当在存储器单元两端之间施加等于或大于存储器元件的写入阈值电压的电压时，存储器元件的电阻值改变以执行存储器元件中的写入；但是在写入之后将存储器元件的电阻值设定为由存储器元件的电流-电压特性(I-V特性)和电路元件的电流-电压特性(I-V特性)二者所决定的状态(操作点)，并且电阻值不再改变。以致通过改变施加到电路元件或存储器元件上电压或电流的大小能改变写入后设置到存储器元件的电阻值。
此外，根据本发明的存储器设备，通过控制在写入时施加到电路元件或存储器元件上的电压或电流，设置写入后的存储器元件的电阻值为多个不同的级别；不同的信息被分别分配到存储器元件的低电阻值状态的各个多个级别(N种；N≥2)中和擦除之后的高电阻值状态；并且可将三个值或更多值信息分别存储到每个存储器单元的存储元件中。因此在信息记录之后对于存储器元件的电阻值能被控制到低阻值状态的多个级别(N种)和高阻值状态的总的状态类型(N+1)。因此，在存储器元件中可存储(N+1)或更多值，即三个值或更多值的信息。
因而，有可能执行被称为三个值或更多的多值记录，其中通常两个以上值(数据“0”和“1”)可被存储于存储器元件中。
因此，无需改变施加到存储器单元两端上的电压脉冲数，利用单一的电压脉冲应用可将三个值或更多值信息被记录到存储器元件中，例如，通过控制施加到电路元件或存储器元件上的电压或电流，并且在脉冲宽度或多次脉冲应用上的控制变得不必要。
因此，可在短时间内执行多值记录。
在本发明的上述存储器设备中，还得到这样结构，其中串联连接到存储器元件的电路元件是由MIS晶体管T构成的；通过该MIS晶体管T控制对每个存储器单元的存储器元件的存取；在写入时控制施加到MIS晶体管T的栅极上的栅极电压；因此写入之后的存储器元件的电阻值能被设置为多个不同级别。
当存储器设备是如此构成时，通过改变栅极电压可改变MIS晶体管的导通电阻(on-resistance)，且可改变在写入之后存储器元件的电阻值状态，因此，可以执行上述的多值记录。
此外，由于MIS晶体管还充当来存取执行存储器单元的选择的有源元件，无需特别增加另一个电路元件到存储器单元即可记录多值信息。
此外，在本发明的上述存储器设备中，得到这样结构，其中将存储器单元布置为矩阵形状，将导线(例如，字线)共同连接到在行的方向上排列的存储器单元的栅极上，从与存储器单元的每一行连接的导线提供选择装置(例如，行解码器)，以选择特定导线，并且将导线的电位控制电路连接到选择装置，或者选择装置包括导线的电位控制电路。
当存储器设备被如此构成时，可以通过利用简单配置控制存储器单元中的MIS晶体管的栅极电压来执行多值记录，因为导线的电位控制电路被连接到选择装置，或者选择装置包括(合成)导线的电位控制电路。
在本发明的上述存储器设备中，也获得这样的结构，其中由MIS晶体管构成串联连接到存储器元件的电路元件；通过该MIS晶体管控制对每个存储器单元的存储器元件的存取；并且控制在写入时施加到MIS晶体管源极-漏极或存储器元件上的电压或电流；因此写入之后的存储器元件的电阻值被设置为多个不同的级别。
当存储器设备被如此构成时，通过改变施加到源极-漏极或存储器元件的电压或电流来改变施加到存储器单元两端上的电压(电势差)且可改变在写入之后存储器元件电阻值状态，因此可以执行上述的多值记录。
此外，由于MIS晶体管T还充当存取以执行存储器单元的选择的有源器件，在无需特别增加另一个电路到存储器单元的情况下能记录多值信息。
此外，在本发明的上述存储器设备中，可以获得这样的结构，其中将存储器单元布置为矩阵形状，从与排列在行方向的存储器单元或排列在列方向的存储器单元(例如，位线和源极线)共同连接的导线提供选择部件(例如，位解码器或源解码器)以选择特定导线，并且在选择装置中通过改变开关元件或可变电阻元件的电阻值，来控制施加到MIS晶体管的源极-漏极或存储器元件上的电压或电流。
当存储器设备被如此构成时，可以利用相对简单的配置在选择装置中通过改变开关元件或可变电阻元件的电阻值来控制施加到存储器单元两端上的电压或流过存储器单元的电流，一般在选择装置中提供该电压或电流来执行多值记录。
此外，在本发明的上述存储器设备中，也获得这样的结构，从共同连接到在行的方向上的上述的存储器单元的栅极的第二导线(例如，字线)提供第二选择装置(例如，行解码器)以选择特定第二导线，并且将第二导线的电势控制电路连接到第二选择装置或者第二选择装置包括(合成)第二导线的电势控制电路。
当存储器设备被如此构成时，能利用简单配置来控制存储器单元中的MIS晶体管的栅极电压，因为第二导线的电势控制电路被连接到第二选择装置或者第二选择装置包括(合成)第二导线的电势控制电路。因而，通过控制施加到存储器单元两端上的电压或在存储器单元中流过的电流，并且也通过控制存储器单元中MIS晶体管的栅极电压来执行多值记录。
根据上述的本发明，可能在短时间内执行多值记录，并因此能高速执行多值记录。
此外，通过使用电路元件以简单配置来执行多值记录，诸如用于选择存储器单元的有源元件，用于导线的电势控制电路，可变电阻元件或开关元件等。
因而，根据本发明，可能以高速执行多值记录，并且可以获得能够以相对简单配置的驱动电路进行多值记录的存储器设备。
附图说明
图1是示出根据本发明的存储器设备的一个实施例中的用于存储器设备的电阻改变型存储器元件的电压-电流变化的图；
图2是根据本发明的存储器设备的一个实施例中由电阻改变型存储器元件组成的存储器单元的电路图；
图3是根据本发明的存储器设备的一个实施例的电路图；
图4是解释当改变图2中MIS晶体管栅极电压时操作点变化的图；
图5是解释当改变在图2中施加到存储器单元两端的电压时操作点变化的图；
图6A是当控制位解码器的电阻值时存储器设备的电路图，而图6B是当控制位解码器的电阻值和字线的电位时存储器设备的电路图；和
图7A是示出在操作点的MIS晶体管的栅极电压和存储器元件的电阻值之间的关系图，而图7B是示出在操作点的MIS晶体管的导通电阻值和存储器元件电阻值之间的关系图。
具体实施方式
接下来，说明根据本发明的存储器设备的实施例。在本发明中，电阻改变型存储器元件作为组成存储器设备的存储器单元。
首先，图1示出了根据本发明的存储器设备的一个实施例中存储器设备中所使用的电阻改变型存储器元件的电压-电流变化。
具体地，由于初始状态的电阻值大，因此该电阻改变型存储器元件处于一个电流不能轻易流动的状态(ST1)；但是，当施加等于或大于写入阈值电压(例如，图1的+1.1X[v]，数百毫伏)的电压时，电流流动并且电阻值下降(ST2)。
然后，存储器元件改变以具有欧姆特性(ST3)并且进入电流流动和电压成比例的状态。
之后，即使电压返回到零伏，其维持电阻值(低阻值)。
然后，当向存储器设备施加负电压和施加的电压逐渐增高时，电流降低到擦除阈值电压(例如，图1的-1.1X[v]，数百毫伏)(ST4)以改变到与初始状态相同的高电阻。
之后，即使电压返回到零伏，仍维持其电阻值(高阻值)(ST5)。
注意：尽管在图1中施加的电压范围设置在-2X到+2X之间，存储器设备中即使应用电压设定为比该值大，电阻值也几乎没有变化。
由于该电阻变化型存储器元件具有上述的电压-电流特性，与传统的电阻改变型存储器元件近似，能够获得记录一位信息的非易失性存储器。该电阻改变型存储器元件能单独组成存储器设备的存储器单元C。
如具有图1所示的I-V特性的电阻改变型存储器元件，例如，可以列出将存储层插入在第一电极和第二电极之间的存储器元件(例如，在下电极和上电极之间)，并且存储层由例如稀土氧化膜等非晶形薄膜形成。
在这种结构的存储器元件的情况下，期望在稀土氧化膜中包含容易离子化的诸如铜、银或锌等金属。
在此实施例，MIS晶体管特别地作为用于控制对关于该电阻变化型存储器元件的该存储元件存取的有源元件。此外，在图2所示的电路图中，MIS晶体管T串联连接到电阻变化型存储器元件A来形成存储器设备的存储器单元C。结果，MIS晶体管T也充当电阻变化型存储器元件A的负载。
特别地，如图2所示，将端子电压V1施加到与连接至MIS晶体管T的端子对面上的电阻变化型存储器元件A的端子；将端子电压V2施加到连接至电阻变化型存储器元件A的端子对面一侧的MIS晶体管T的端子(例如，在源极一侧)上；并且栅极电压VGS被施加到MIS晶体管T的栅极上。
然后，通过分别施加端子电压V1和V2到组成存储器单元C的电阻变化型存储器元件A和MIS晶体管T的两端，在两个端子之间产生电势差V(＝|V2-V1|)。
此外，期望MIS晶体管T的导通电阻值低于电阻变化型存储器元件A的高电阻值。更加期望MIS晶体管T的导通电阻值低于电阻变化型存储器元件A的高电阻值的小部分，例如，足够的低。
这是由于当MIS晶体管T的导通电阻值高时，施加到端子之间的电势差大部分施加给MIS晶体管T并且引起电能损失，因此施加的电压不能有效地用于存储器元件A中的电阻变化。
接下来，根据该实施例的存储器设备的电路图示于图3中。该电路图包括电压控制电路以施加图2中所示的每个电压(V1、V2和VGS)。
存储器设备100由布置为矩阵形状的(m+1)列和(n+1)行的存储器单元C构成。存储器单元C具有如图2所示的结构：其中电阻变化型存储器元件A的一端被连接到MIS晶体管T的一端(在此，漏极)。
晶体管T(T00到Tmn)的栅极被连接到字线W(W0到Wm)。电阻变化型存储器元件A的另一端被连接到位线B(B0到Bn)。此外，晶体管T的另一端(源极)被连接到源极线S(S0到Sm)。
此外，位线B(B0到Bn)被连接到其为电压控制电路的位解码器BD(BD0到BDn)。字线W(W0到Wm)被连接到其为电压控制电路的行解码器RD(RD0到RDm)。源极线S(S0到Sm)被连接到其为电压控制电路的源解码器SD(SD0到SDm)。
在被如此构成的该实施例的存储器设备100中，信息记录能按以下方式来执行，例如。
通过行解码器RD将栅极电压VGS施加到相应于存储器单元C的字线W上，在其上应该执行信息记录以导通MIS晶体管T的栅极。此外，通过位解码器BD和源解码器SD将图2中所示的端子电压V1和V2分别施加到和存储器单元C对应的位线B和源极线S上。因此，电压V能被施加到存储器单元C的电阻变化型存储器元件A和MIS晶体管T上。
当这样施加电压V时，如果施加到电阻变化型存储器元件A的两端之间的电压大于电阻变化型存储器元件A的上述的写入阈值电压，电阻变化型存储器元件A的电阻值从高阻态下降并且向低阻态转变。
因此，可在电阻变化型存储器元件A上执行信息记录(以下称为写入)。
此外，当电阻变化型存储器元件A的电阻值在低阻态时，并且当MIS晶体管T的栅极导通并将电压V施加到存储器单元C中的电阻变化型存储器元件A和MIS晶体管T上，该电压V具有和写入时相反的极性时，如果施加到电阻变化型存储器元件A的两端之间的电压大于上述电阻变化型存储器元件A的擦除阈值电压，则电阻变化型存储器元件A的电阻值从低阻态增加以向高阻态转变。
因此，在电阻变化型存储器元件A上可以执行信息记录(以下称为擦除)。
此外，由于字线W与每一行的存储器单元C共享，在这时相同行的所有的存储器单元C中的MIS晶体管T的栅极导通。
因此，例如，在仅仅部分存储器单元C上，如果执行信息记录，相对于在同一行的存储器单元C中没有执行信息记录的其他存储器单元C，将位线B的电势设置为与源极线S的电势相同或设置为使得从源极线S的电势差变得比电阻变化型存储器元件A的阈值电压(写入阈值电压或擦除阈值电压)足够小，并且其上没有执行记录。
接下来，当电压施加到存储器单元C的两端时，作出关于变化的图表解释。
将施加到存储器单元C的两端的电压V分开并且施加到存储器元件A和MIS晶体管T。
在那时，如果MIS晶体管T的导通电阻值比上述的存储器元件A的高阻值足够低，在存储器元件A的电阻值高的状态中几乎所有的施加电压都施加到存储器元件A的两端。更具体地，对应于施加到存储器元件A的两端上的电压VA，大致得到VA＝V。
因此，当施加电压V大于存储器元件A的阈值电压Vth(V＞Vth)时，记录操作开始且存储器元件A的电阻值R1开始下降。存储器元件A两端之间的电压VA也随着存储器元件A的电阻值R1的下降而降低。
然后，当存储器元件A两端之间的电压VA降低到某一个电压Vmin(≥Vth)时，存储器元件A的电阻值R1停止降低并且电阻值R1不再降低。因此，存储器元件A两端之间的电压VA也在Vmin处停止。
这是由于如下原因：当存储器元件A两端之间的电压VA由于存储器元件A的电阻值R1的下降而降低时，在存储器元件A中流动的电流I和存储器元件A两端之间的电压VA之间的关系接近于存储器元件A的I-V特性；并且当达到存储器元件A的I-V特性时，不可能再变化。换句话说，为了在达到存储器元件A的I-V特性以后进一步降低存储器元件A的电阻值R1，此时需要增加存储器元件A两端之间的电压VA；但是电压VA增加，存储器元件A中流动的电流I也增加，并且由于相同的电流I也在与存储器元件A串联的MIS晶体管T中流动，施加于MIS晶体管T两端的电压(V-VA)也对应电流I的增加而增加。但是，由于施加到存储器单元C上的电压V是常数并且分别施加到元件A和T的每个的两端之间的电压(VA，V-VA)通过划分施加电压V而得到，二者不可能同时增加。
因此，达到存储器元件A的I-V特性状态的存储器元件A的电阻值R1停止降低，并且分别施加到元件A和T的每个的两端之间电压(VA，V-VA)变为常数值。
接下来，这一状态被称为存储器单元C的操作点。在根据该实施例的存储器设备100的存储器单元C中，信息的记录操作(写入操作)停止在这一操作点。
从存储器元件A的I-V特性和MIS晶体管T的I-V特性可以得到每个元件A和T上的两端之间的电压和在此操作点下存储器单元C中流动的电流。具体地，当例如以0的一端设置为开始点绘制电阻变化型存储器元件A的I-V特性(电压-电流变化)，而例如以V端设置为开始点绘制MIS晶体管T的I-V特性(电压-电流变化)，那些I-V特性(电压-电流 变化)曲线的交叉点成为操作点。此外，相反地，当MIS晶体管T的I-V特性(电压-电流变化)以从0的一端作为起始点绘制而电阻变化型存储器元件A的I-V特性(电压电流变化)以从V的一端设置为起始点绘制，一样可以得到操作点。
下一步，当通过使施加电压V的极性反向来执行信息的记录(擦除)时，由于存储器元件A的电阻值低，施加电压V被如下设置：施加到存储器元件A两端上的电压VA可变得比存储器元件A的擦除阈值电压大。
当施加到存储器元件A的两端上的电压VA大于存储器元件A的擦除阈值电压时，信息的记录(擦除)开始，并且存储器元件A的电阻值增加。由于存储器元件A上划分的电压，也就是施加到存储器元件A两端上的电压VA随着存储器元件A的电阻值的增加而增加，存储器元件A的电阻值进一步增加。当存储器元件A上的电阻值变得大(高电阻)到某种程度时，电阻值不再进一步增加，因此信息的记录操作(擦除操作)在这一点停止。
与上述的操作点相近似能从存储器元件A的I-V特性和MIS晶体管T的I-V特性这两者获得每个存储器元件A和T的两端上的电压和在这一状态下存储器单元C中流动的电流。
因而通过向存储器单元C的两端上施加电压V，可以在该存储器单元C的存储器元件A上执行信息的记录，即写入或擦除。
在关于上述信息记录的解释中，由于使用两种状态来执行信息的记录：存储器元件A的电阻值是高的状态和存储器元件A的电阻值是低的状态，可执行诸如数据“0”和数据“1”的两个值(1位)的信息的记录。
在该实施例的存储器设备中，执行该应用，由此可执行三个值、四个值(2-位)或更多值的记录。
下面，根据本实施例对多值记录进行说明。
关于MIS晶体管T，导通电阻的改变依赖于施加到栅极上的栅极电压VGS的大小，并且I-V特性也发生变化。
因此，改变存储器单元C中的MIS晶体管T的栅极电压VGS来改变MIS晶体管T的I-V特性，以便可改变操作点的位置。
特别地，如图4所示，当改变MIS晶体管T的栅极电压VGS到VG1、VG2和VG3(VG1＞VG2＞VG3)时，MIS晶体管T的I-V特性改变，MIS晶体管T的栅极电压VGS越大，电流流动越多，且导通电阻变得越低，因此在图4中I-V特性曲线移动到较上面的位置。
此外，当改变MIS晶体管T的栅极电压VGS到VG1、VG2和VG3时，操作点也分别变为不同的点P1、P2和P3，并且在操作点的存储器元件A的电阻值也变得不同。
此外，例如，将每个操作点P1、P2和P3分别分配到2位的信息“11”、“10”和“01”，并且将高阻态(写入之前和擦除之后)分配到“00”，以便2位信息能被存储到存储器元件A中。
因而，通过把多个位信息项分配到执行写入的元件的电阻值，可获得多值记录。
注意：由于在实际的存储器设备中，每一个存储器单元C的MIS晶体管T中或许都存在一些特性的差异，考虑到这些差异，不但图4中示出的操作点P1、P2和P3，而且在每个操作点P1、P2和P3附近的具有某种程度的宽度的范围(存储器元件A的电阻值范围)被分配给各个信息(例如，每个数据“01”、“10”和“11”)。
例如，当存储器元件A的电阻值是3千欧或更小，则分配到2位信息“11”，当存储器元件A的电阻值是3千欧到6千欧时，则分配到2位信息“10”，当存储器元件A的电阻值是6千欧到9千欧时，则分配到2位信息“01”，当存储器元件A的电阻值是9千欧或更大，则分配到2位信息“00”。
近似地，通过进一步划分电阻值范围，可以记录3位信息(8个值)和4位信息(16个值)。
当读取在存储器元件A上记录的信息对其如上述执行的多值记录时，在存储器单元C中流过用于读出的电流，并且由于该电流和存储器元件A的电阻值成比例，检测存储器元件A的电阻值来获得信息的内容。
但是，当执行读出时，存储器元件A的电阻值必须防止下降。
因此，当执行读出时，其为电源电压VDD，相对高的电压，例如，被施加到MIS晶体管的栅极。因此，由于MIS晶体管T的导通阻态变小，当读出电流流动时，施加到存储器元件A两端上的电压VA变小，从而避免存储器元件A的电阻值降低。
此外，还可以考虑，例如，当执行读出时施加到存储器单元C两端上的电压小于当在相应于该信息的记录的操作点写入时施加到存储器单元C两端上的电压；但是上述的应用电源电压到栅极电压的方法的优点在于使用该方法电压能更容易控制电压的点。
此外，当存储器元件A从低阻态向高阻态转变时，换句话说，当进行擦除时，也期望MIS晶体管T的栅极电压VGS，例如，能达到电源电压VDD的相对高压。结果，由于MIS晶体管T的导通阻态变小，不用把施加到存储器单元C两端上的电压V变大，施加到存储器元件A两端上的电压VA可大于擦除阈值电压。
因此，由于能够通过施加比较小的电压V来执行擦除，施加到擦除所需的存储器单元C的电压V能被降低以减小导线或元件上的负载。
此外，如图5所示，如果施加到存储器单元C两端上的电压变化，可以类似地改变操作点以执行多值记录。
在图5中，通过分别改变施加到存储器单元C两端上的电压V到2.0V、1.0V和0.65V，使得操作点变化到P1、P2和P3。
此外，同样可以改变MIS晶体管T上的栅极电压VGS和施加到存储器单元C两端上的电压V。
即使以这种方式，也能执行多值记录。例如，这种结构适合于当施加到存储器单元C两端上的电压V难以很大地(在宽范围内)变化的情况。
此外，根据本实施例，由于存储器元件A具有图1中所示的I-V特性，通过在使存储器元件A电阻值变小的方向来改变栅极电压VGS或施加电压V到存储器单元C，使存储器元件A电阻值变小，从而可以如图4中P2到P1的转变那样在操作点之间能进行直接转变。
另一方面，即使栅极电压VGS或施加到存储器单元C上的电压V变化，在使存储器元件A的电阻值变高(例如，图4中从P1到P2的转变)的方向存储器元件A的电阻值也不变高，并且因此在操作点之间不能作出直接转变。
然后，通过施加一次相反极性的电压，进行从低阻态(欧姆特性)向高阻态转变，此后进一步转变为期望的电阻值。在这种情况下，尽管需要两级转变，与具有由脉冲次数决定电阻值的结构的存储器设备相比，信息的记录能在足够短的时间期间被执行。
根据本实施例的上述的存储器设备100，存储器单元由电阻变化型存储器元件A和MIS晶体管T串联构成，在多个级别(点或范围设置)的信息的记录(写入或擦除)之后，通过改变MIS晶体管T的栅极电压VGS或施加到存储器单元C的两端上的电压V来控制存储元件A的电阻值来改变操作点，以便三个值或更多的信息被记录，即多值记录能在存储器元件A上执行。
此外，根据本实施例的存储器设备，信息记录之后只有通过改变MIS晶体管T的栅极电压VGS或施加到存储器单元C两端上的电压V能够改变存储器元件A的电阻值，因此如果即使执行多值记录，仅仅要求一个时钟的电压脉冲和电流脉冲，而不需要控制脉冲宽度和脉冲数。
因此，多值记录可以在短的时间期间内被执行。
此外，根据本实施例的存储器设备，由于用于存取以便选择一个存储器单元C在存储器单元C中提供的MIS晶体管T，是用作为控制存储器单元C的操作点的电路元件，无需在存储器单元C中进一步增加电路元件就能执行多值信息的记录。
换句话说，根据本实施例的存储器设备通过简单配置，就能执行多值记录。
此外，根据本实施例的存储器设备，如图3中所示的字线W共同连接至每一行的存储器单元C中的MIS晶体管T的栅极，并且该字线被连接到行解码器RD上。
基于上述，通过连接执行字线W的电位控制的电路到该行解码器RD或通过合成在行解码器RD中执行字线W的电势控制的电路，通过简单配置就能控制存储器单元C中MIS晶体管T的栅极电压VGS。
此外，如上所述，通过改变存储器单元C中MIS晶体管T的栅极电压VGS来改变MIS晶体管T的I-V特性和导通电阻，从而改变操作点以执行多值记录。
换句话说，根据本实施例的存储器设备，通过控制存储器单元C中MIS晶体管T的栅极电压VGS，通过简单配置就可执行多值记录。
此外，由于提供行解码器RD以执行字线W的电位控制的电路，字线W的电位可为常量，可共同地读出相同行的存储器单元。
此外，为了改变如图5中所示的施加到存储器单元C两端上的电压V，仅要求图6A所示的电路图的结构，例如，提供解码器电阻控制信号SDR0到位解码器BD0来控制可变电阻元件R0的电阻值，或通过该解码器电阻控制信号SDR0来控制在位解码器BD0中的开关元件的电阻值。可变电阻元件R0或位解码器中的开关元件也可成为负载电阻和对应于存储器元件A00的MIS晶体管T00。
此外，由于位解码器BD0内通常被提供有可变电阻元件R0或开关元件，无需增加新结构，通过简单配置就可改变施加到存储器单元C两端上的电压V。
注意：相似地有可能通过提供与源解码器SD有关的，执行源极线S的电位控制电路，该源解码器SD选择在行方向来自共同连接到存储器单元C的源极线S的特定源极线S，或通过控制可变电阻元件的电阻值或源解码器SD中的开关元件的电阻值来控制施加到存储器单元C两端的电压V。
此外，当改变施加到存储器单元C两端上的电压V和MIS晶体管T的栅极电压VGS这二者时，仅要求图6B的电路图所示的结构，近似于图6A的情况那样解码器电阻控制信号SDR0被提供到位解码器BD0，并且，例如，从执行连接到行解码器RD0的字线W0的电势控制的电路(未示出)，控制字线W0的电势的信号SW0被提供到行解码器RD0，来控制MIS晶体管T的栅极电压VGS。或者，执行字线W0的电势控制的电路可合成在行解码器RD0中。
注意：为方便起见的简化图，在图6A和6B的每个电路图中只有一个存储器单元结构被示出，但是其他行或其他列的存储器元件以相同方法构成。
因此，根据本实施例，可得到具有简单配置且可执行多值记录的存储器设备。
[实施例]
下面，实际制造存储器设备中的存储器单元并且执行多值记录。
如图2的电路图所示，制造包括存储器元件A和串联连接的MIS晶体管T的存储器单元C。
然后，近似于那些在图4所示的，施加常压(1.0伏)到存储器单元C的两端，将MIS晶体管T的栅极电压VGS改变到四个值(0.74V，0.76V，0.80V和1.20V)，在该存储器单元C中执行写的各个条件下，存储器元件A从高阻态到低阻态变化。
结果，获得相应于每个栅极电压VGS值的四个操作点。
此外，分别在各个操作点测量存储器元件A的电阻值(写后的电阻值)和MIS晶体管T的导通电阻。
MIS晶体管T的栅极电压VGS和存储器元件A的电阻值之间的关系示于图7A中。
由图7A可知，存储器元件A的电阻值随着MIS晶体管T的栅极电压VGS的增加而下降。
此外，MIS晶体管T的导通电阻值和存储器元件A的电阻值(写之后的电阻值)之间的关系示于图7B中。
由图7B可知，MIS晶体管T的导通电阻越大，记录后的存储器元件A的电阻值越大。
注意：尽管上述实施例中存储器单元C由和存储器元件A串联连接的MIS晶体管T构成，在本发明中与存储器元件串联连接的电路元件不限于MIS晶体管。
也可能使用双极晶体管，例如，作为电路元件串联连接到存储器单元。那样的话，通过改变双极晶体管的基极电流或施加到存储器单元两端上的电压，也能执行多值记录。
此外，也可以使用诸如二极管或电阻元件等有源元件，例如，作为与存储器元件串联连接的电路元件。
当使用二极管或电阻元件时，通过改变施加到存储器单元两端上的电压多值记录也能被执行。
此外，当诸如晶体管或二极管等有源元件被用做电路元件与存储器元件串联连接时，使用有源元件可以执行对存储元件的选择。
在上面声明的实施例中，尽管存储器元件A被如图1所示的I-V特性所构成，组成存储器单元的存储器元件的结构不限于特性近似趋向于根据本发明图1所示I-V特性的存储器元件；但是通常也可使用电阻变化型存储器。
参考附图描述了本发明的优选实施例，应当理解本发明不限于那些精确的实施例，在不脱离如权利要求限定的本发明的精神或范围，本领域的技术人员可以实现各种变化和修改。

Claims (7)

1.一种存储器设备，包括：
多个存储器单元，每个存储器单元包括根据电阻状态存储信息的存储器元件、以及作为负载串联连接到所述存储器元件的电路元件，所述电路元件由一个MIS晶体管构成，其中
当把所述存储器元件从高阻值状态改变到低阻值状态的操作定义为写入时，并且当把所述存储器元件从低阻值状态改变到高阻值状态的操作定义为擦除时，
通过所述MIS晶体管控制对每个所述存储器单元中所述的存储器元件的存取，并且在所述写入的时候通过提高向所述MIS晶体管栅极施加的电压来降低在所述存储器元件中设置的阻值，以致所述写入之后所述存储器元件的电阻值被设置为多个不同的级别，其中所施加的电压大于或等于所述存储器元件的写入阈值电压，
在所述的存储器元件中，将不同的信息赋予低电阻值状态下的多个级别、以及所述擦除之后的高电阻值状态，并且
在每个所述的存储器单元中的所述的存储器元件中分别保存三个值或更多值的信息。
2.根据权利要求1所述的存储器设备，其中
当读取所述存储器元件中记录的信息时，把电源电压施加到所述栅极上来判断所述存储器元件的电阻值的状态。
3.根据权利要求1所述的存储器设备，其中
在所述擦除时施加电源电压到所述栅极上。
4.根据权利要求1所述的存储器设备，其中
所述存储器单元布置为矩阵形状，多条导线中的每一条共同连接到在相应的一行上排列的各个存储器单元中的MIS晶体管的所述栅极上，提供分别连接到每条导线的多个选择装置，用于从所述导线中选择特定导线，并且所述导线的电势控制电路被连接到所述选择装置或者所述选择装置包括所述导线的电势控制电路。
5.一种存储器设备，包括：
多个存储器单元，每个存储器单元包括根据电阻状态存储信息的存储器元件、以及作为负载串联连接到所述存储器元件的电路元件，所述电路元件由MIS晶体管构成，其中
当把所述存储器元件从高阻值状态改变到低阻值状态的操作定义为写入时，并且当把所述存储器元件从低阻值状态改变到高阻值状态的操作定义为擦除时，
通过所述MIS晶体管控制对每一个所述存储器单元中所述的存储器元件的存取，并且在所述写入的时候通过提高向所述MIS晶体管的源极-漏极或所述存储器元件施加的电压来降低在所述存储器元件中设置的阻值，以致在所述写入之后所述存储器元件的电阻值被设置为所述多个不同级别，其中所施加的电压大于或等于所述存储器元件的写入阈值电压，
在所述的存储器元件中，将不同的信息赋予低电阻值状态下的多个级别、以及所述擦除之后的高电阻值状态，并且
在每个所述的存储器单元中的所述的存储器元件中分别保存三个值或更多值的信息。
6.根据权利要求5所述的存储器设备，其中
所述存储器单元布置为矩阵形状，多条第一导线中的每一条共同连接到在相应的一行上排列的各个存储器单元中的MIS晶体管的源极，多条第二导线中的每一条共同连接到在相应的一列上排列的各个存储器单元，分别为所述第一和第二导线提供多个第一选择装置和第二选择装置，用于从所述导线中选择特定导线，并且通过在所述第一和第二选择装置至少其中之一中改变开关元件或可变电阻元件的电阻值来控制施加到所述MIS晶体管的源极-漏极或所述存储器元件上的电压或电流。
7.根据权利要求6所述的存储器设备，还包括分别共同连接到在每一行上排列的存储器单元中的MIS晶体管的所述栅极的多条第三导线，以及用于从所述第三导线中选择特定导线的多个第三选择装置，其中
所述第三导线的电势控制电路被连接到所述第三选择装置或所述第三选择装置包括所述第三导线的电势控制电路。
CN200510069790XA 2004-01-20 2005-01-20 根据电阻状态存储多位信息的存储器设备 Active CN1722302B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004012288 2004-01-20
JP012288/04 2004-01-20
JP124543/04 2004-04-20
JP2004124543A JP4670252B2 (ja) 2004-01-20 2004-04-20 記憶装置

Publications (2)

Publication Number Publication Date
CN1722302A CN1722302A (zh) 2006-01-18
CN1722302B true CN1722302B (zh) 2010-06-16

Family

ID=34635681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510069790XA Active CN1722302B (zh) 2004-01-20 2005-01-20 根据电阻状态存储多位信息的存储器设备

Country Status (7)

Country Link
US (1) US7184295B2 (zh)
EP (1) EP1557841B1 (zh)
JP (1) JP4670252B2 (zh)
KR (1) KR101089947B1 (zh)
CN (1) CN1722302B (zh)
DE (1) DE602005011876D1 (zh)
TW (1) TWI261838B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385778B2 (ja) 2004-01-29 2009-12-16 ソニー株式会社 記憶装置
WO2006137111A1 (ja) 2005-06-20 2006-12-28 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
KR100684908B1 (ko) 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
JP4297136B2 (ja) 2006-06-07 2009-07-15 ソニー株式会社 記憶装置
US7626858B2 (en) 2006-06-09 2009-12-01 Qimonda North America Corp. Integrated circuit having a precharging circuit
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
JP5207081B2 (ja) * 2006-07-31 2013-06-12 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニー マルチレベル受動素子メモリセルアレイを読出す方法および機器
US8279704B2 (en) 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
JP4344372B2 (ja) * 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
US8085615B2 (en) 2006-12-29 2011-12-27 Spansion Llc Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
KR100855965B1 (ko) * 2007-01-04 2008-09-02 삼성전자주식회사 서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법
JP4221031B2 (ja) 2007-02-09 2009-02-12 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP5151439B2 (ja) * 2007-12-12 2013-02-27 ソニー株式会社 記憶装置および情報再記録方法
JP4356786B2 (ja) 2007-12-12 2009-11-04 ソニー株式会社 記憶装置および情報再記録方法
US20100191923A1 (en) * 2009-01-29 2010-07-29 International Business Machines Corporation Data Processing In A Computing Environment
JP2010182373A (ja) 2009-02-05 2010-08-19 Sony Corp 不揮発性半導体メモリデバイスと、そのベリファイ書き込み方法
JP2010225227A (ja) 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
WO2010119671A1 (ja) 2009-04-15 2010-10-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置
US8305795B2 (en) 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
WO2010143396A1 (ja) 2009-06-08 2010-12-16 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
US8325508B2 (en) 2009-06-08 2012-12-04 Panasonic Corporation Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8675387B2 (en) 2009-07-28 2014-03-18 Panasonic Corporation Variable resistance nonvolatile memory device and programming method for same
WO2011045886A1 (ja) 2009-10-15 2011-04-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP2014075159A (ja) * 2011-01-27 2014-04-24 Panasonic Corp 不揮発性記憶装置及び不揮発性記憶装置の駆動方法
US8730752B1 (en) 2012-04-02 2014-05-20 Adesto Technologies Corporation Circuits and methods for placing programmable impedance memory elements in high impedance states
EP2736044B1 (en) * 2012-11-22 2017-11-15 Technische Universität Wien Rram implication logic gates
US9336881B2 (en) 2014-06-16 2016-05-10 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory device including a variable resistance layer that changes reversibly between a low resistance state and a high resistance state according to an applied electrical signal
US10770140B2 (en) 2016-01-27 2020-09-08 Hewlett Packard Enterprise Development Lp Memristive array with parallel reset control devices
US9805770B1 (en) * 2016-07-22 2017-10-31 Hewlett Packard Enterprise Development Lp Memristor access transistor controlled non-volatile memory programming methods
US11062772B2 (en) 2017-12-29 2021-07-13 Panasonic Corporation Variable resistance non-volatile memory device
CN109660250B (zh) * 2018-12-03 2023-03-24 北京大学深圳研究生院 一种基于阻变存储器的多态门

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226088A (zh) * 1997-09-26 1999-08-18 日本电气株式会社 高阻负载静态随机存取存储器
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
WO2002091385A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell
US20030035314A1 (en) * 1998-12-04 2003-02-20 Kozicki Michael N. Programmable microelectronic devices and methods of forming and programming same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US174854A (en) * 1876-03-14 Improvement in propellers for vessels
JP3397516B2 (ja) * 1995-06-08 2003-04-14 三菱電機株式会社 半導体記憶装置及び半導体集積回路装置
DE60034663D1 (de) * 1999-02-11 2007-06-14 Univ Arizona Programmierbare mikroelektronische struktur sowie verfahren zu ihrer herstellung und programmierung
CN100337333C (zh) * 2002-04-10 2007-09-12 松下电器产业株式会社 非易失性触发器
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
JP4282314B2 (ja) * 2002-06-25 2009-06-17 シャープ株式会社 記憶装置
US7129531B2 (en) * 2002-08-08 2006-10-31 Ovonyx, Inc. Programmable resistance memory element with titanium rich adhesion layer
JP4205938B2 (ja) 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
US7348245B2 (en) * 2003-04-28 2008-03-25 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
JP4385778B2 (ja) 2004-01-29 2009-12-16 ソニー株式会社 記憶装置
JP2005252068A (ja) * 2004-03-05 2005-09-15 Sony Corp 記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226088A (zh) * 1997-09-26 1999-08-18 日本电气株式会社 高阻负载静态随机存取存储器
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US20030035314A1 (en) * 1998-12-04 2003-02-20 Kozicki Michael N. Programmable microelectronic devices and methods of forming and programming same
WO2002091385A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell

Also Published As

Publication number Publication date
KR101089947B1 (ko) 2011-12-05
KR20050076686A (ko) 2005-07-26
TWI261838B (en) 2006-09-11
US7184295B2 (en) 2007-02-27
DE602005011876D1 (de) 2009-02-05
US20050174840A1 (en) 2005-08-11
EP1557841A3 (en) 2006-10-25
JP4670252B2 (ja) 2011-04-13
CN1722302A (zh) 2006-01-18
TW200605075A (en) 2006-02-01
EP1557841A2 (en) 2005-07-27
EP1557841B1 (en) 2008-12-24
JP2005235360A (ja) 2005-09-02

Similar Documents

Publication Publication Date Title
CN1722302B (zh) 根据电阻状态存储多位信息的存储器设备
JP4297136B2 (ja) 記憶装置
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
KR100952088B1 (ko) 불휘발성 반도체 기억 장치
CN101847437B (zh) 半导体存储器件的操作方法
CN100481254C (zh) 存储装置及半导体装置
US7035141B1 (en) Diode array architecture for addressing nanoscale resistive memory arrays
CN100354977C (zh) 半导体存储装置及存储单元阵列的擦除方法
JP5404683B2 (ja) 抵抗変化メモリ
CN1897160B (zh) 包含存储单元与限流器的半导体元件
JP4157582B1 (ja) 半導体記憶装置
US20100014343A1 (en) Nonvolatile memory apparatus and nonvolatile data storage medium
CN1574076A (zh) 非易失性半导体存储装置及其控制方法
JP4854729B2 (ja) 追記型メモリ
CN101123120A (zh) 一种采用电阻存储介质的一次编程存储器及其操作方法
JP4189269B2 (ja) 不揮発性半導体記憶装置、その書き込み・リセット方法、及び、その読み出し方法
CN100595923C (zh) 集成半导体非易失性存储器的控制方法
US9472272B2 (en) Resistive switching memory with cell access by analog signal controlled transmission gate
US7355886B1 (en) Method of programming, erasing and reading memory cells in a resistive memory array
JP4252183B2 (ja) 不揮発性半導体記憶装置、該不揮発性半導体記憶装置からのデータの読み出し方法及び、該不揮発性半導体記憶装置へのデータの書き込み方法
JPH0729382A (ja) 不揮発性半導体メモリ及びそのデータ書込み方法
JPH07105150B2 (ja) 不揮発性半導体記憶装置
WO2013180022A1 (ja) 半導体記憶装置、及び、メモリセルアレイの駆動方法
JP2009217918A (ja) 半導体記憶装置及びその使用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant