CN1694258A - Soi晶片及其制造方法 - Google Patents

Soi晶片及其制造方法 Download PDF

Info

Publication number
CN1694258A
CN1694258A CNA2005100668663A CN200510066866A CN1694258A CN 1694258 A CN1694258 A CN 1694258A CN A2005100668663 A CNA2005100668663 A CN A2005100668663A CN 200510066866 A CN200510066866 A CN 200510066866A CN 1694258 A CN1694258 A CN 1694258A
Authority
CN
China
Prior art keywords
wafer
silicon
layer
thickness
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100668663A
Other languages
English (en)
Other versions
CN100379006C (zh
Inventor
迪特尔·格雷夫
马库斯·布利茨
赖因霍尔德·瓦利希
阿尔弗雷德·米勒
迪尔克·策姆克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1694258A publication Critical patent/CN1694258A/zh
Application granted granted Critical
Publication of CN100379006C publication Critical patent/CN100379006C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种SOI晶片，其包括一个载体晶片和一个厚度小于500纳米的单晶硅层，其中该硅层的整个体积内具有过量的间隙硅原子。本发明还涉及一种制造本发明SOI晶片的方法，其包括以下步骤：通过Czochralski坩埚拉晶法制造一种硅单晶，其中整个晶体横截面的结晶锋面处满足条件v/G＜(v/G)临界＝1.3×10－3平方厘米/(绝对温度×分钟)，因而在产生的硅单晶内具有过量的间隙硅原子，从该硅单晶切割出至少一个供体晶片，将该供体晶片与一个载体晶片粘合，以及使该供体晶片的厚度减薄，从而使一个厚度小于500纳米的硅层留下并与载体晶片粘合。

Description

SOI晶片及其制造方法
技术领域
本发明涉及一种SOI晶片以及通过将一个硅层从一个供体晶片转移至一个载体晶片以制造该SOI晶片的方法。
背景技术
SOI晶片(“绝缘体硅”)通常是将一个硅层从一个所谓的供体晶片转移至一个载体晶片(“操作晶片”或“基底晶片”)上而制得的。通过转移硅层制造SOI晶片的方法，例如商标名为Smart Cut(EP 533551 A1)或Genesis Process是已知的。WO 03/003430 A2中描述了另一种方法。这些SOI晶片包括一个载体晶片和一个与其相连的硅覆盖层(“顶层”或“器件层”)，该层为预计用于制造电子元件的所谓活性层。全部载体晶片是由诸如玻璃或蓝宝石的电绝缘材料组成，或者该硅覆盖层是通过一个电绝缘中间层与载体晶片相连，例如该中间层由氧化硅组成(在此种情况下，该中间层称作“埋氧层”BOX)。在后者情况下，该载体晶片不必为绝缘体，例如，可为半导体晶片，优选为硅晶片。
一般对硅覆盖层的要求非常高。例如，覆盖层不应具有所谓的HF缺陷。此外，覆盖层内的“小洞”是由于从供体晶片转移的层含有超过临界尺寸的COP(“晶体原生颗粒”；空位聚集体)所产生的。在使用氢氟酸水溶液(HF)处理该覆盖层时，氢氟酸会穿透这些小洞而深入至氧化硅层，并局部溶解氧化硅层。氢氟酸缺陷的出现减弱覆盖层上所制元件的功能(A.J.Auberton-Hervé，T.Barge，F.Metral，M.Bruel，B.Aspar，H.Moriceau，The Electrochem.Soc.PV98-1(1998)1341)。
通常由于出现点缺陷，即空位或间隙硅原子，而在硅晶片中形成以下的缺陷类型：
根据制备或检测方法，空位的聚集体是指“流动图形缺陷”(FPD)、“栅极氧化物完整性(GOI)缺陷”或“晶体原生颗粒”(COP)(D.Grf，M.Suhren，U.Lambert，R.Schmolke，A.Ehlert，W.v.Ammon，P.Wagner，J.Electrochem.Soc.145(1998)275)。
在空位富集区域内，这些空位不聚集，由于未聚集的空位促进氧化作用，额外地形成氧化诱生层错(OSF)(G.Kissinger，J.Vanhellemont，U.Lambert，D.Grf，E.Dornberger，H.Richter；J.Electrochem.Soc.145(1998)L75)。OSF核的形成及OSF的尺寸随硅晶片的氧含量而增加。所以，在使用空位富集的完整硅晶片时，额外地需要低氧含量，以避免这些对SOI晶片有害的缺陷。为达到此目的，必须采用一种复杂的拉晶方法，例如使用磁场。对于完整硅晶片，理解为整个表面由一个所谓的中性区域组成的晶片，在该区域内具有点缺陷(空位和/或间隙硅原子)却未出现这些点缺陷的聚集体。
空位聚集体和OSF缺陷导致SOI晶片的硅覆盖层内产生小洞或导致有效层厚度的减小，因而导致这些位置上相应元件的失效。
间隙硅原子的聚集体在硅晶体内导致数微米范围的位错环(R.Schmolke，W.Angelberger，W.von Ammon，H.Bender，Solid StatePhenomena Vols.82-84(2002)231)，同样对在此处制造的元件的功能造成负面影响。
为减少在SOI晶片的硅覆盖层上制造电子元件时产生的所述不同缺陷的问题，通常使用外延涂覆硅晶片(R.Schmolke，D.Grf TheElectrochem.Soc.PV99-1(1999)386)或所谓的“完整硅晶片”(参阅US6342725B2)作为供体晶片。特别地，由外延涂覆晶片得知，这些晶片具有低缺陷密度的优越材料特性。所以，外延涂覆晶片用于特别高要求的元件(S.S.Kim，W.Wijaranakula，J.Electrochem.Soc.141(1994)1872)。
用外延涂覆硅晶片作为供体晶片导致以下列缺点：硅层转移至载体晶片上之后，为使制造SOI晶片的成本尽可能低，该供体晶片通常重复使用多次。若使用外延涂覆硅晶片作为供体晶片，在第一次使用前必须沉积一个非常厚的外延层，或每次作为供体晶片使用之后必须再实供一次新的外延沉积。两种可能性均耗费高，因此是不经济的。此外，外延涂覆硅晶片具有结构的缺陷，如小丘、尖峰和外延层错(F.Passek，R.Schmolke，U.Lambert，G.Puppe，P.Wagner，The Electrochem.Soc.PV97-22(1997)40)，这些缺陷在供体晶片与载体晶片粘合时导致问题。
EP 1170405 A1和US 6342725 B2描述了源自利用Czochralski坩埚拉晶法(以下称为CZ法)所制单晶的供体晶片的用途。CZ法的参数应使得所形成的单晶具有一个所谓的中性区域，该区域内虽然存在点缺陷(空位或间隙硅原子)，但这些点缺陷不发生聚集。然而，即使完整硅晶片也可能具有小的空位聚集体。为制造不具有聚集点缺陷的完整硅单晶，在实施CZ法过程中必须满足以下条件：
v/G＝(v/G)临界                                   (1)
其中v是拉晶速度，而G是在结晶锋面处的轴向温度梯度。(v/G)临界＝1.3×10-3平方厘米/(绝对温度×分钟)是由模拟计算推导(T.Mori，T.Sinno，R.Brown，The Electrochem.Soc.PV99-1(1999)425)并由经验证实的比值，若遵照该值则不会产生聚集的点缺陷，从而可制得所谓的“完整”材料。因此，在拉晶期间仅有一个极窄的加工窗口可供使用。该狭窄的加工窗口致使CZ法中的产率低，并且为保证晶体质量符合必需的要求，需要使用复杂的测试方法。在此情况下，还有一个强烈倾向：至少径向缺陷的性能是不均匀的。这意谓着在一个硅晶片中既产生空位富集区域(具有潜在的OSF缺陷)，还产生具有间隙硅原子的区域。
保持供体晶片内的缺陷尽可能小并降低缺陷密度的另一个方法是使用以氮作为共掺杂质的空位富集晶体(D.Grf，M.Suhren，U.Lambert，R.Schmolke，Al Ehlert，W.v.Ammon，P.Wagner，The Electrochem.Soc.Proc.Vol.96-13(1996)117)。通过与氮共掺杂，可抑制空位富集晶体中存在的空位聚集体(空洞)尺寸的生长，从而降低对SOI结构的有害影响(EP969505 A2)。然而，即使小的空位聚集体也导致对SOI结构的负面影响，尤其当硅覆盖层的厚度为100纳米或更薄时。首先对于用以制造所谓“部分耗尽型”以及尤其是“全部耗尽型”SOI结构的SOI晶片是该情况。
发明内容
因此，本发明的目的是提供一种合适的供体晶片，其可以高产率制造，且在所制SOI晶片上制作元件时保证低缺陷率。
利用SOI晶片可达成该目的，该SOI晶片包括一个载体晶片和一个厚度小于500纳米的单晶硅层，其中该硅层的整个体积内具有过量的间隙硅原子。
与现有技术的教导相反，本发明不使用完整硅晶片(如上所述)作为供体晶片，而是具有过量间隙硅原子的硅晶片硅。供体晶片以及因此由其所制SOI晶片的硅覆盖层，至少在部分区域内优选具有过量的聚集间隙硅原子。该供体晶片可依照元件应用的要求而具有任意的晶体取向，例如<100>、<110>、<111>或<113>。
众所周知，在以间隙硅原子为主要缺陷类型的硅晶片内形成大位错环，而位错环使这些晶片不能用于电子元件的制造(R.Winkler，M.Sano；J.Electrochem.Soc.141(1994)1398)。US 6342725 B2也描述了两种类型的聚集点缺陷(空位和间隙硅原子)对元件的效能具有负面影响。因为可以预计这些缺陷也以同样的方式对SOI晶片的硅覆盖层内具有负面影响，使用这些晶片作为供体晶片以制造SOI晶片并非显而易见。如以上所述，更确切地说，根据现有技术经常使用外延涂覆硅晶片、具有中性区域的硅晶片或完整硅晶片作为供体晶片。
实现本发明的研究工作表明，聚集间隙硅原子仅在大块硅中具有负面影响，其中在硅晶格内由聚集作用所引起的应力通过形成大体积位错环而得到补偿。若层的厚度小于500纳米，如本发明的情况，则不适宜通过直接位于表面下方的绝缘体(电绝缘载体晶片或电绝缘层，BOX)使这些位错环的生长限制在小于500纳米的范围。
本发明还涉及一种制造本发明SOI晶片的方法，其包括以下步骤：
-通过Czochralski坩埚拉晶法制造一种硅单晶，其中整个晶体横截面的结晶锋面处满足条件v/G＜(v/G)临界＝1.3×10-3平方厘米/(绝对温度×分钟)，因而在产生的硅单晶内具有过量的间隙硅原子，
-从该硅单晶切割出至少一个供体晶片，
-将该供体晶片与一个载体晶片粘合，以及
-使该供体晶片的厚度减薄，从而留下一个与载体晶片粘合的厚度小于500纳米的硅层。
为制造具有间隙硅原子在整个体积内作为主要缺陷类型的硅单晶(且其中过量聚集间隙硅原子优选为主要分布在一部分区域内)，在实施CZ法的过程中必须满足以下条件：
v/G＜(v/G)临界                                 (2)
其中这些参数的定义与方程式(1)相同(E.Dornberger，W.von Ammon，J.Electrochem.Soc.143(1996)1648)。对于制造完整单晶，该条件基本上比方程式(1)更容易满足。
然后以传统的方式方法，例如利用内孔锯或钢丝锯将单晶切割成晶片。然后对这些晶片实施许多通常的机械和/或化学去除步骤，例如选自：研磨、磨削、圆边、蚀刻和抛光，并以适当的方式方法依次实施。
通过供体晶片与载体晶片之间产生一个牢固的连接，使制得的供体晶片与载体晶片粘合。在本发明方法的最后一步中，利用传统方法使该供体晶片仅留下一个与载体晶片牢固粘合的厚度低于500纳米的硅层，从而减少供体晶片的厚度。
厚度减薄可利用适当的已知减薄法，例如通过磨削、蚀刻、抛光或其组合实施。但在与载体晶片粘合之前，优选在该供体晶片中制成一个分离层。在此情况下，与载体晶片粘合之后，优选通过沿分离层的切割实施供体晶片厚度的减薄。该分离层优选通过注入诸如氢离子或氦离子的离子而制成。此外，也可通过注入氩离子或硅离子制成一个吸气层，然后使氢扩散入吸气层内并由此界定分离层。可通过热处理或机械力作用或其组合而实现沿分离层的切割。EP 533 551 A1描述了制造分离层和沿该分离层切割的优选的方法。
与现有技术的供体晶片，即与外延涂覆硅晶片或完整硅晶片相比，具有间隙硅原子作为主要缺陷类型的供体晶片具有以下不同优点：
因为取消了外延涂覆的加工步骤，本发明的供体晶片与外延涂覆硅晶片相比基本上可以成本更低地制造。此外，本发明的供体晶片不具有对于外延涂覆硅晶片典型的结构缺陷，在与载体晶片粘合时这些缺陷会引起一些问题。另一个优点在于，本发明的供体晶片基本上可以较容易地重复使用。所述硅层转移至载体晶片上之后，在这些供体晶片可以作为供体晶片重复使用之前，必须实施专门的再加工过程。该加工过程还包括诸如抛光的损耗材料的表面平整处理。若将外延涂覆硅晶片作为供体晶片使用，通常将外延层的残留物去除。因此对于作为供体晶片重复使用，需要重新实施耗费的外延涂覆。使用本发明的供体晶片则省去该步骤。
与完整硅晶片或具有中性区域的硅晶片相反，本发明供体晶片在检测极限范围内(约1×103/立方厘米；参见图5)的突出特点是：完全不含有害的空位聚集体和OSF缺陷。借助于SC1处理测定CPS，其中根据处理时间甚至可以检测出非常小的缺陷(D.Grf，M.Suhren，U.Lambert，R.Schmolke，A.Ehlert，W.Von Ammon，P.Wagner；J.Electrochem.Soc.145(1998)275)。在此情况下，利用SC1处理不仅可以检测空位聚集体，而且可检测具有氧化物的缺陷，与COP(凹陷)相反，SC1处理之后这些具有氧化物的缺陷呈现凸起状(M.Hourai，H.Nishikawa，T.Tanaka，S.Umeno，E.Asayama，T.Nomachi，G.Kelly；The Electrochem.Soc.PV98-1(1998)453)。OSF缺陷仅在空位富集的区域内产生，而不在间隙硅原子占主导地位的区域内产生(D.Zemke，P.Gerlach，W.Zulehner，K.Jacobs，Journal of Crystal Growth；Volume 139，Issues 1-2(1994)，37)。
间隙硅原子占主导地位的硅晶片也具有不易产生氧沉淀而保持预定氧含量的优点(图1至3)。因此抑制供体晶片内形成氧沉淀物，所述氧沉淀物例如在供体晶片与载体晶片粘合后，为加强粘合力而实施热处理(“粘合退火”)的过程中产生。此外，与既具有空位占主导地位的区域又具有间隙硅原子占主导地位区域的完整硅晶片相比，使用本发明的供体晶片使得BMD密度和氧沉淀径向更均匀。尤其在多次重复使用供体晶片时，氧沉淀物会导致表面附近的缺陷，总体上这与大量的材料损耗有关。这会在SOI晶片的硅覆盖层内损害在其上制造的元件的功能。即使在氧含量较高时，使用间隙硅原子占主导地位的供体晶片有效地抑制BMD的形成。因为例如在拉晶时可省去复杂的磁场装置，在制造该种晶片时具有额外的优点。因此，例如可使用由氧含量为3×1017/立方厘米至7×1017/立方厘米，优选为5×1017/立方厘米至7×1017/立方厘米，特别优选为5×1017/立方厘米至6×1017/立方厘米的单晶制造的供体晶片。所述氧含量依照标准ASTM F 121-83测量。
间隙硅原子占主导地位的硅在氧化作用中的氧化物生长速度小于空位富集的硅。所以具有两种径向区域的完整硅晶片以非均匀的方式实施氧化作用，其中氧化物层在空位富集的区域生长较快，因此得到的厚度大于间隙硅原子占主导地位的区域。因为本发明供体晶片在其总体积内具有间隙硅原子，所以这些晶片的氧化作用明显比完整硅晶片更均匀。因此，氧化过程中在硅晶片的整个表面上形成均匀的氧化物层。
若使供体晶片表面氧化且随后将供体晶片与例如由硅组成的载体晶片粘合，该特性则特别地具有正面效果。在此情况下，硅氧化物层(BOX)为绝缘体。一个层厚度尽可能均匀的硅氧化物层是值得期待的。本发明可制造一种SOI晶片，其中在硅层与载体晶片之间有一个硅氧化物层，在该硅氧化物层中厚度在3纳米至30纳米范围内的层厚度均匀性少于1％，或厚度在1纳米至小于3纳米范围内的层厚度均匀性少于2％。层厚度均匀性是指每个晶片基于平均层厚度的最大与最小层厚度之差。氧化作用优选在700至900℃的温度范围内及在纯氧气氛中或在氧和水蒸汽的混合物中实施5至60分钟。通过选择温度、时间和氧气氛中水蒸汽含量这些重要参数控制目标厚度。
总的来说，本发明供体晶片中所测缺陷密度(＝由聚集间隙硅原子导致的缺陷密度)小于104/立方厘米，因此其尺寸的量级低于典型空位缺陷密度或由所谓SIMOX法所制SOI晶片的典型空位缺陷密度。对于间隙硅原子聚集体的缺陷密度，文献中给出的值为1×103/立方厘米至8×103/立方厘米(R.Winkler，M.Sano；J.Electrochem.Soc.141(1994)1398)或3.6×103/立方厘米(R.Schmolke，W.Angelberger，W.vonAmmon，H.Bender，Gadest(2001))。低于104/立方厘米的缺陷密度相当于厚度为100纳米且缺陷面密度低于0.1/平方厘米的硅覆盖层。本发明供体晶片的缺陷密度可与外延层或硅晶片中的缺陷密度相比较，所述硅晶片由依照“浮区”法(FZ法)所制硅单晶制成(D.Grf，M.Suhren，U.Lambert，R.Schmolke，A.Ehlert，W.v.Ammon，P.Wagner；J.Electrochem.Soc.145(1998)275；R.Schmolke，D.Grf，The Electrochem.Soc.PV 99-1(1999)386)。尤其由外延涂覆硅晶片得知：其缺陷密度对大规模集成元件的制造和使用无损害。
而且，本发明的供体晶片与完整硅晶片相比，可以基本上更高的产率从而更经济地制造。制造完整硅单晶需精确符合方程式(1)，但对于该晶片的整个长度和/或整个横截面，这是不可能的。所以，完整硅晶片仅可以相对较低的产率制得。相反地，制造本发明的供体晶片仅需满足不等式(2)。可使明显更大的加工窗口，因此稳定的CZ法使得预期产品的产率高。
其整个体积内出现间隙硅原子的本发明供体晶片可在用以制造SOI晶片的所有方法的范围内使用，其中将一个硅层从一个供体晶片转移至一个载体晶片上。
附图说明
图1所示为直径200毫米、具有一个空位占主导地位的区域和一个间隙硅原子占主导地位区域的硅单晶的各纵截面。
图2所示为直径200毫米、具有一个空位占主导地位的区域和一个间隙硅原子占主导地位区域的硅晶片横截面，在BMD测试之后。
图3所示为对空位富集硅晶片1和间隙硅原子占主导地位的硅晶片3实施BMD测试之后初始氧含量O与沉淀氧含量dO之间的关系。
图4所示为其整个体积内聚集间隙硅原子占主导地位的硅晶片上尺寸超过90纳米的光散射中心的数目作为SC1溶液处理时间的函数。
图5所示为其整个体积内聚集间隙硅原子占主导地位的硅晶片的缺陷密度DD与外延涂覆硅晶片的比较。
图6所示为每个SOI晶片缺陷数目ND作为硅覆盖层厚度d的函数。
图7所示为在一个外延涂覆硅晶片和一个聚集间隙硅原子占主导地位的硅晶片上均实施栅极氧化物测试的结果。
图8所示为对空位富集硅晶片和具有聚集间隙硅原子硅晶片的氧化物层厚度的统计结果。
具体实施方式
实施例1
直径为200毫米的硅单晶是依照预定的v/G变化制造，为以预定方式沿轴向设定从一个完全空位富集区域1(图1)至一个具有径向分离且具有过量的空位或间隙硅原子区域的环晶片2以及至一个仅出现间隙硅原子的区域3的过渡作用。在间隙硅原子占主导地位的区域内，所选择的拉晶速度小于0.4毫米/分钟。以此拉晶速度，所用拉晶方法和结晶锋面处的温度梯度满足条件v/G＜(v/G)临界＝1.3×10-3平方厘米/(绝对温度×分钟)(E.Dornberger and W.v.Ammon，J.Electrochem.Soc.143(1996)1648)。
对这些晶体的纵截面实施两步热处理，从而可以预定的方式制造BMD(在780℃下3小时，然后在1000℃下16小时；“东芝BMD测试法”)。为制备BMD，随后对这些纵截面实施光亮蚀刻，去除200微米的材料，然后实施Secco处理8分钟。在图1的对比中可清晰地看出，空位富集区域的沉淀较高，环区域内沉淀的径向不均匀性以及间隙硅原子占主导地位的区域内BMD的均匀的低数目。实施Secco蚀刻之后，间隙硅原子占主导地位区域的缺陷密度约为3×103/立方厘米至4×103/立方厘米。
在这些晶体中的一个晶体不同位置的晶片上，测定氧浓度(Oi间隙氧)并依照东芝BMD测试法(3小时/780℃+16小时/1000℃)测定平均BMD密度(表1)。
表1
   杆位置/厘米      Oi/1×1017/立方厘米   BMD密度/1×108/立方厘米  缺陷区域
    8     5.67     1.52     2
    35     5.79     1.10     3
    62     5.53     1.01     3
以杆位置8厘米所制硅晶片是出自图1内标记2所示区域的所谓环晶片。出自35和65厘米位置硅晶片的突出特征为间隙硅原子占主导地位(图1，区域3)。虽然所有晶片具有相似的氧含量Oi，出自区域3晶片的平均BMD密度明显低于出自区域2的晶片。比较平均BMD密度时可考虑：所研究的环晶片的OSF环位置约在二分之一半径处，因此间隙硅原子占主导地位的较低程度发生沉淀的外部区域与强烈发生沉淀的空位富集的内部区域的面积比约为3∶1。
实施例2
BMD测试(3小时/780℃+16小时/1000℃)后，出自环区域2的硅晶片(参见图1)被破坏，并用Secco蚀刻处理，以初步蚀刻BMD。图2所示为从空位富集区域1至间隙硅原子占主导地位的区域3的过渡部分沉淀作用的明显变化：区域3内的BMD密度明显低于区域1内。
实施例3
依据BMD测试(3小时/780℃+16小时/1000℃)处理出自区域1或3、具有不同氧含量O的硅晶片(参见图1)，并检测其沉淀。图3所示为该检测结果。将间隙氧含量的变化dO用作沉淀的量测标准。间隙氧含量dO减幅愈大，相关硅晶片的沉淀和BMD密度愈高。在间隙氧浓度明显较高的情况下，间隙富集晶片3内所形成的沉淀可与氧含量明显较低的空位富集晶片1相比较。所示S曲线描述了出自区域1硅晶片的变化dO，W.v.Ammon，A.Ehlert，W.Hensel，The Electrochem.Soc.Proc.Vol.93-15(1993)36中进行了更详细的叙述。
实施例4
在85℃下，用SC1溶液(NH4OH∶H2O2∶H2O＝1∶1∶5)以不同长度的时间处理直径200毫米的间隙富集的硅晶片。然后，用一个表面检测装置(SP1-TBI；DWO通道；LLS＞90纳米)检测这些晶片。作为结果，图4中每个硅晶片的缺陷数目N作为硅去除量的函数。点4被设置在未经SC1溶液处理的硅晶片上。点5和6所示为硅晶片的缺陷密度，在这些硅晶片中，用所述SC1溶液从表面去除360纳米或1000纳米的材料。量测结果为：该硅晶片的缺陷数目低，该缺陷数目随去除材料的厚度呈线性增加。由此所测得的缺陷密度为7.5×103/立方厘米。
实施例5
在85℃下用实施例4中所用SC1溶液处理直径为300毫米的间隙富集硅晶片，其中被去除的材料为720纳米。然后以与实施例4类似的方法检测这些晶片并测定其缺陷密度。其结果为图5中的点8。测量结果为缺陷数目低，由其测定的缺陷密度DD为7.8×103/立方厘米。该值可与实施例4的直径为200毫米的间隙富集晶片(图5中的点7)相比较，并可与文献(R.S chmolke，D.Grf，The Electrochem.Soc.PV99-1(1999)386)所公开的直径为200毫米的外延涂覆硅晶片的缺陷密度相比较(图5中的点9)。
实施例6
测得直径为200毫米或300毫米的硅晶片的缺陷密度约为8×103/立方厘米(参见实施例4和5)，导致为制造具有厚度d为100纳米硅覆盖层(图6)的SOI晶片而作为供体晶片使用时的缺陷密度为0.08/平方厘米。层厚度为20纳米时缺陷密度小于0.02/平方厘米，该值相当于晶片直径为200毫米(曲线10)时数目ND少于每个晶片10个缺陷以及晶片直径为300毫米(曲线11)时数目ND少于每个晶片15个缺陷。
实施例7
对直径均为约200毫米的一个间隙富集硅晶片12(图7)和一个外延涂覆硅晶片13实施栅极氧化物测试。为此在表面上使这些晶片氧化，制得厚度为25纳米的氧化物层。随着8平方毫米接触面上的电荷密度J×t暂时地逐渐提高而进行量测。两种晶片类型显示出可比较的击穿特性和缺陷特性。两种晶片类型可测得小于0.1/平方厘米的非常低的缺陷密度。在图7中，F代表在给定的电荷密度下出现击穿现象的电容器的比例。
实施例8
使直径为200毫米的间隙富集硅晶片14和空位富集硅晶片15(图8)氧化至约50(＝5纳米)的预定厚度。该氧化作用是在含15％水蒸汽含量的纯氧中在800℃下实施9分钟。所得氧化物的厚度是利用一个商购椭圆仪在每个晶片49个量测点且边缘磨耗为2毫米的情况下测得。
间隙富集材料和空位富集材料的性能不同。框图及细线的统计结果表明两组材料所得氧化物的厚度具有显著差异。因此，点缺陷径向不均匀的材料产生径向不同的氧化物厚度。

Claims (11)

1、一种SOI晶片，其包括一个载体晶片和一个厚度小于500纳米的单晶硅层，其中所述硅层的整个体积内具有过量的间隙硅原子。
2、如权利要求1的SOI晶片，其特征在于至少在所述硅层的部分区域内具有过量的聚集间隙硅原子。
3、如权利要求1或2的SOI晶片，其硅层的氧含量为3×1017/立方厘米至7×1017/立方厘米。
4、如权利要求3的SOI晶片，其硅层的氧含量为5×1017/立方厘米至7×1017/立方厘米。
5、如权利要求4的SOI晶片，其硅层的氧含量为5×1017/立方厘米至6×1017/立方厘米。
6、如权利要求1至5之一的SOI晶片，其特征在于，在所述硅层与载体晶片之间有一个硅氧化物层，在该硅氧化物层中厚度在3纳米至30纳米范围内的层厚度均匀性小于1％，或厚度在1纳米至小于3纳米范围内的层厚度均匀性小于2％。
7、一种用以制造如权利要求1至6之一的SOI晶片的方法，其包括以下步骤：
-通过Czochralski坩埚拉晶法制造一种硅单晶，其中整个晶体横截面的结晶锋面处满足条件v/G＜(v/G)临界＝1.3×10-3平方厘米/(绝对温度×分钟)，因而在产生的硅单晶内具有过量的间隙硅原子，
-从该硅单晶切割出至少一个供体晶片，
-将该供体晶片与一个载体晶片粘合，以及
-使该供体晶片的厚度减薄，因而留下一个与载体晶片粘合的厚度小于500纳米的硅层。
8、如权利要求7的方法，其特征在于，在供体晶片与载体晶片粘合之前，在供体晶片中制造一个分离层，并在供体晶片与载体晶片粘合之后，通过沿该分离层的切割以减薄供体晶片的厚度。
9、如权利要求8的方法，其特征在于所述分离层的制造包括离子注入。
10、如权利要求8或9的方法，其特征在于所述沿分离层的切割是通过热处理或机械力作用或其组合实现的。
11、如权利要求7至10之一的方法，其特征在于，将供体晶片中未与载体晶片粘合的切除部分在表面磨光之后作为供体晶片重复使用。
CNB2005100668663A 2004-04-29 2005-04-29 Soi晶片及其制造方法 Expired - Fee Related CN100379006C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004021113.2 2004-04-29
DE102004021113A DE102004021113B4 (de) 2004-04-29 2004-04-29 SOI-Scheibe und Verfahren zu ihrer Herstellung

Publications (2)

Publication Number Publication Date
CN1694258A true CN1694258A (zh) 2005-11-09
CN100379006C CN100379006C (zh) 2008-04-02

Family

ID=35169514

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100668663A Expired - Fee Related CN100379006C (zh) 2004-04-29 2005-04-29 Soi晶片及其制造方法

Country Status (7)

Country Link
US (2) US7394129B2 (zh)
JP (1) JP2005317973A (zh)
KR (1) KR20060043458A (zh)
CN (1) CN100379006C (zh)
DE (1) DE102004021113B4 (zh)
FR (1) FR2869720B1 (zh)
TW (1) TWI273644B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
CN101432849B (zh) * 2006-04-27 2011-03-16 信越半导体股份有限公司 Soi晶片的制造方法
DE102006053942A1 (de) * 2006-11-15 2008-05-21 Siltronic Ag Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP5499455B2 (ja) * 2007-10-22 2014-05-21 株式会社デンソー ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
KR101678872B1 (ko) * 2009-09-07 2016-11-23 고쿠리츠다이가쿠호진 니이가타 다이가쿠 실리콘 웨이퍼 중에 존재하는 원자 공공 농도의 정량 평가 방법, 실리콘 웨이퍼의 제조 방법, 및 이 제조 방법에 의해 제조된 실리콘 웨이퍼
FR2986106B1 (fr) 2012-01-20 2014-08-22 Soitec Silicon On Insulator Procede de fabrication de substrats semi-conducteur, et substrats semi-conducteur
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752799B2 (ja) * 1991-03-27 1998-05-18 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69232757T2 (de) 1992-01-21 2003-02-06 Fujitsu Ltd., Kawasaki Optisches Plattengerät mit reduzierten Abmessungen
IT1280041B1 (it) * 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
DE4414947C2 (de) * 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5982018A (en) 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6224668B1 (en) 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
EP1114454A2 (en) * 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
KR100331552B1 (ko) 1999-05-26 2002-04-06 윤종용 잉곳-용융물 경계의 중앙 및 가장자리에서의 온도구배의 조절에 의한 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러, 상기 초크랄스키 풀러용 열차단체 및 상기 초크랄스키 풀러의 개량방법.
JP2001044398A (ja) 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
KR20010016973A (ko) 1999-08-06 2001-03-05 윤종용 퍼펙트 풀리 디플레션 스마트컷 웨이퍼의 제조방법
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
US6767801B2 (en) * 2000-03-10 2004-07-27 Nippon Steel Corporation Simox substrate and method for production thereof
AU6004101A (en) * 2000-04-24 2001-11-07 Beijing Normal University Method for fabricating silicon-on-insulator
US6663708B1 (en) 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
KR100381797B1 (ko) 2000-09-25 2003-05-01 손원근 오폐수와 벙커 씨유를 이용한 에멀젼 연료유의 제조장치
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
KR100445190B1 (ko) 2001-11-13 2004-08-21 주식회사 실트론 단결정 실리콘 잉곳 제조 방법
US6911380B2 (en) * 2002-07-22 2005-06-28 Intel Corporation Method of forming silicon on insulator wafers
US6800518B2 (en) * 2002-12-30 2004-10-05 International Business Machines Corporation Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering

Also Published As

Publication number Publication date
TW200535996A (en) 2005-11-01
TWI273644B (en) 2007-02-11
US7394129B2 (en) 2008-07-01
DE102004021113A1 (de) 2005-11-24
FR2869720A1 (fr) 2005-11-04
KR20060043458A (ko) 2006-05-15
US20080153259A1 (en) 2008-06-26
US20050245048A1 (en) 2005-11-03
JP2005317973A (ja) 2005-11-10
CN100379006C (zh) 2008-04-02
FR2869720B1 (fr) 2006-08-25
US8323403B2 (en) 2012-12-04
DE102004021113B4 (de) 2006-04-20

Similar Documents

Publication Publication Date Title
CN100379006C (zh) Soi晶片及其制造方法
KR100685161B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
US20050229842A1 (en) Manufacturing method of silicon wafer
US7186628B2 (en) Method of manufacturing an SOI wafer where COP&#39;s are eliminated within the base wafer
KR20060017676A (ko) 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼와 ｓｏｉ웨이퍼
CN1502135A (zh) Soi晶片及其制造方法
KR20090130872A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
KR20140016255A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼
JP2010517286A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
JP4013276B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR100834231B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법
CN105390392B (zh) 用于处理含氧半导体主体的方法
KR100965510B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
JP5541136B2 (ja) 貼り合わせｓｏｉウエーハの製造方法
JP2019110276A (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
EP1675166A2 (en) Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
JP2006332689A (ja) シリコンエピタキシャルウェーハの製造方法
US7902043B2 (en) Method of producing bonded wafer
CN111279461B (zh) 由单晶硅组成的半导体晶片
JP4617751B2 (ja) シリコンウェーハおよびその製造方法
JP6236198B2 (ja) 単結晶シリコンウェハ
CN106917143A (zh) 一种改善硅片内部氧沉淀及获得表面洁净区的方法
JP2652346B2 (ja) シリコンウエーハの製造方法
JP2652344B2 (ja) シリコンウエーハ
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402