TWI273644B - SOI wafer and method for producing it - Google Patents
SOI wafer and method for producing it Download PDFInfo
- Publication number
- TWI273644B TWI273644B TW094113360A TW94113360A TWI273644B TW I273644 B TWI273644 B TW I273644B TW 094113360 A TW094113360 A TW 094113360A TW 94113360 A TW94113360 A TW 94113360A TW I273644 B TWI273644 B TW I273644B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- layer
- crystal
- thickness
- donor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000013078 crystal Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000000926 separation method Methods 0.000 claims abstract description 10
- 239000012212 insulator Substances 0.000 claims description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 26
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000001069 Raman spectroscopy Methods 0.000 claims 1
- 210000002858 crystal cell Anatomy 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000002425 crystallisation Methods 0.000 abstract description 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 101100537665 Trypanosoma cruzi TOR gene Proteins 0.000 abstract 1
- 230000008025 crystallization Effects 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract 1
- 150000003376 silicon Chemical class 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 184
- 230000007547 defect Effects 0.000 description 83
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 24
- 229910052732 germanium Inorganic materials 0.000 description 21
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 13
- 229910052707 ruthenium Inorganic materials 0.000 description 12
- 238000012545 processing Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 238000001556 precipitation Methods 0.000 description 8
- 230000001939 inductive effect Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000000149 argon plasma sintering Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005518 electrochemistry Effects 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000010972 statistical evaluation Methods 0.000 description 3
- 229920002160 Celluloid Polymers 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical group [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical group [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- YKEZAUVHAKSIIU-UHFFFAOYSA-N cesium ruthenium Chemical group [Ru].[Cs] YKEZAUVHAKSIIU-UHFFFAOYSA-N 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008710 crystal-8 Substances 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000002320 enamel (paints) Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical group [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- FTIMWVSQXCWTAW-UHFFFAOYSA-N ruthenium Chemical group [Ru].[Ru] FTIMWVSQXCWTAW-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010129 solution processing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
1273644 九、發明說明: 【發明所屬之技術領域】 SOI晶圓類("矽絕緣體")通常係藉將一矽層自一所謂之施 體晶圓轉移至一載體晶圓(Π把柄晶圓"或••基底晶圓")而製得。舉 例言之,商標名稱為Smart Cut®(歐洲專利EP 533551 A1) 或Genesis Process^曾經公開藉助於轉移矽層以製造矽絕緣 體晶圓之方法。世界專利WO 03/003430 A2中曾述及另一種方 φ 法。該等矽絕緣體晶圓包括一載體晶圓及一與其相連之矽覆蓋層 ("頂層"或"裝置層"),該層代表供以製作電子元件之有效層。其 結構有兩種形式··整個載體係由電絕緣材料(例如··玻璃或藍寶石) 所組成或該矽覆蓋層係藉助於一電絕緣中間層(例如:由氧化矽所 組成,在此種情況,該中間層稱作Η埋氧化物層Η Β〇χ)黏合在載 體晶圓上。在後述情形,該載體晶圓不必為絕緣體;舉例言之, 可以是一半導體晶圓,尤以一發晶圓更佳。 • 【先前技術】 一般對矽覆蓋層之要求極高。舉例言之,該覆蓋層不應具有 所謂之氮氟酸缺陷類。其中包括覆蓋層内之"電洞類",除了別的 因素以外,該等電洞係由於自施體轉移之覆蓋層含有超過臨界尺 寸之COPS("晶體起因微粒類"空位集塊類)所致。若用氫氟酸水 性溶液(HF)處理該覆蓋層,該氫氟酸會穿透該等電洞而抵達氧化 矽層並局部溶解該氧化矽層。氫氟酸缺陷之出現有損覆蓋層上所 製元件之功能(奥伯頓·赫費、巴爾基、梅特爾、布魯爾、艾斯帕 1273644 爾、莫里修’電化學學會學報,pv98-1(1998)341)。 通常,下列由於點缺陷出現所形成之缺陷類型(亦即空位類 或晶隙梦原子類)發生在發晶圓内: 視製造或偵檢方法而定,空位類之集塊係指••流動圖案缺陷 類"(FPDS),"閘極氧化物整體性(GOI)缺陷類"或"晶體起因微 粒類"(COPs)(格萊福、蘇倫、蘭伯特、史穆爾克、艾勒特、安孟、 華格納,電化學學會學報 • 275) 〇 在空位富有區内,該等空位不聚集,由於未聚集之諸空位促 進氧化作用,乃另外形成氧化感應積層缺陷(〇SF)(季辛吉'范赫 勒象、蘭伯特、格萊福、杜恩堡、瑞奇特;電化學學會 145U"8)l75)。氧化感應積層缺陷核之形成及氧化感應積層缺 陷之大小隨梦晶圓之氧含量而增加。所以,若使用空位富有之完 美矽晶圓類,另外氧含量要低,以避免對矽絕緣體晶圓類有害之 該等缺陷。為達成此目的,需要採用一種繁複之拉晶方法,例如·· 使用一磁場。應了解的是,完美矽晶圓類之整個表面包括一所謂 之中性區,在該區内僅有點缺陷類(空位類及/或晶隙矽原子類) 並無該等點缺陷之集塊類。 空位集塊類及氧化感應積層缺陷類會導致一發絕緣體麥覆 蓋層内產生電洞類或導致有效層厚度減小,因而導致該等部位對 應元件之報廢。 1273644 在矽晶體類内,晶隙矽原子類之集塊會導致產生大至數微米 之位錯(差排)環類(史穆爾克、安琪爾堡、馮安孟、班德爾,固態 現象82-84卷(2〇〇2)231),同樣對製作在該處之元件功能造成 不良影響。 為減少於一矽絕緣體晶圓之矽覆蓋層上製作電子元件時造 成所述各種缺陷之問題,通常係使用磊晶塗覆矽晶圓(史穆爾克、 格萊福,電化學學會學報PV99-1 (1999) 386)或所謂之·•完美 矽晶圓類"(請參閱美國專利US 6342725 B2)作為施體晶圓類。 尤其,由磊晶塗覆晶圓類得知,該等晶圓具有具有低缺陷密度之 優越材料特性。所以,磊晶塗覆晶圓類係用於特別需求之元件(金 氏、韋嘉拉納庫拉,電化學學會學報141 (1994) 1872)。 用遙晶塗覆矽晶圓類作為施體晶圓類具有下列諸缺點:矽晶 圓經轉移至載體晶圓之後,為使待製矽絕緣體晶圓類儘可能發揮 有效成本效益’該施體晶圓通常係重複使用許多次。若使用^一蠢 日日塗覆發日日圓作為一施體晶圓,在第一次使用前必須沉積一極厚 之蠢晶層或每次用作一施體晶圓之後必須實施一次新磊晶沉積作 用。該兩種可能均化費不貲,不經濟。再者,磊晶塗覆矽晶圓類 具有結構性缺陷,例如:小丘類、尖峰類及磊晶積層缺陷類(帕赛 克、史穆爾克、蘭伯特、溥佩、華格納,電化學學會學報 PV97-22 (1997)4〇),該等缺陷在施體晶圓與載體晶圓黏合期間 會發生問題。 1273644 歐洲專利EP 1170405 A1及美國專利us 6342725 B2 曾述及使用源自藉助左科拉斯基坩堝拉晶法(以下簡稱cz法)所 製單晶體之施體晶圓。該cz法之諸參數係經適當選擇,俾所形成 之單晶體具有-所謂之中性區,在該區内容許點缺陷類(空位類或 晶隙矽原子類)存在,但在該區内該等點缺陷不發生聚集作用。然 而,即使完美發晶圓類亦可能具有小型空位集塊類。為製造一不 含聚集點缺陷類之完美矽單晶體,在實施cz法期間,必須符合下 鲁列條件: ° V/G= (V/G) ^ ⑴ 其中V係拉晶速率及G係在結晶鋒面處之軸向溫度梯度。 (V/G)料=1·3χ10-3平方公分以絕對溫度父分鐘)係一商值乃自 模擬計算導來(莫瑞、新納、伯朗,電化學學會學報, PV99-1 (1999) 42S)並經實驗確認,若依照該標準,則具有不會 產生聚焦點缺陷類之效果,而能製得所謂之·•完美••材料。因此, 修在拉晶期間僅有一個非常狹窄之加工窗口。該狹窄加工窗口會導 致CZ方法中之產率極低而且為確保晶體品質符合要求,必須使用 繁複之測試方法。在此情況下,更有一強烈傾向:至少軸向缺陷 性狀呈不均勻現象。此乃意謂在一矽晶圓中空位富有區(具有潛在 氧化感應積層缺陷)及具有晶隙矽原子類區均會發生。 保持施體内缺陷儘可能小及減低缺陷密度之另一方法包括 使用以氮為共摻質之空位富有晶體類(格萊福、蘇倫、蘭伯特、史 9 1273644 穆爾克、艾勒特、馮安孟、華格納,電化學學會論文集,第96-13 卷(1996) II7)。由於以氮為共摻質,可壓制空位富有晶體所含 空位集塊類(電洞類)之大小成長,因而減低對砍絕緣體結構類之 傷害(歐洲專利EP 9695〇5 A2)。但,即使小型空位集塊亦會導 致對矽絕緣體結構類之不良影響,尤以矽覆蓋層之厚度為1〇〇奈 米或更薄時為甚。此種情形主要與用以製造所謂之"部分耗乏"及 尤其”全部耗乏··矽絕緣體結構類之矽絕緣體晶圓類有關。 【發明内容】 本發明之内容係一種矽絕緣體晶圓以及藉將一矽層自一施 體晶圓轉移至一載體晶圓以製造該矽絕緣體晶圓之方法。 本發明之目的係提供一種適當之施體晶圓,該施體晶圓可以 極高之產率製造而且可確保在用所製矽絕緣體晶圓製作元件時缺 陷頻率偏低。 本發明之另一内容係一種用以製造本發明矽絕緣體晶圓之 方法,該方法包括下列諸步驟: 藉左科拉斯基掛禍拉晶法製造一發單晶體,整個晶體橫斷面 之結晶鋒Φ處符合V/G<(v/GWl.3xl()_3付公紹絕對溫 度X分鐘)之條件,結果在所製 象, -自财單晶體分出至少―個施體晶圓, •將該施體晶圓黏合在-載體晶圓上,及 10 1273644 -將該施體晶圓之厚度減薄,結果使厚度低於500奈米之矽層 與載體晶圓仍黏合在一起。 【實施方式】 藉助於一矽絕緣體晶圓可達成該目的,該矽絕緣體晶圓包括 一載體晶圓及一厚度低於500奈米之單晶矽層,該矽層整個體積 内普遍具有過多之晶隙矽原子類。 與既有技術教旨相反的是,本發明所用施體晶圓並非一個完 ❿美矽晶圓(如以上所述),而係一個晶隙矽原子顯然過多之矽晶 圓。最好,該施體晶圓(因此由其所製矽絕緣體晶圓之發覆蓋層) 至少在其部分區内具有過量之聚集晶隙矽原子類。該施體晶圓可 依照元件用途需求所具有之任意晶體取向,例如· <1〇〇>、 <110>、<1114<113> 〇 如眾所週知者,在以晶隙矽原子類為主要缺陷類型之發晶圓 内有大型位錯環形成而使該等晶圓不能用以製作電子元件類(文 •克勒、佐野;電化學學會報141(1外4) I398)。美國專利耶 5342*72S Β2亦曾述及兩種類型之聚集點缺陷類(空位類及晶隙 矽原子類)對元件類之功能具有不良影響。因預期該等缺陷同樣對 魏緣體晶_覆蓋層内具有不良影響,使用該等晶圓作為施體 晶圓以製造矽絕緣體晶圓類並非顯而易行,不具進步性。其實(如 以上所述)既有技術經常使用蠢晶塗覆發晶圓類、具有中性區之梦 晶圓類或完美矽晶圓類作為施體晶圓類。 達成本發明之諸研究工作曾顯示:聚集晶隙矽原子類僅對整 11 1273644 體矽(其中矽晶格内由聚集作用所引起之諸應力由大體積位錯環 之形成而予以補償)具有不良影響。若層之厚度低於5〇〇奈米(如 同本發明之情形),此種情形則不適用。直接位於表面下方之絕緣 體(電絕緣載體晶圓或電絕緣層,BOX)可限制該等位錯環類之生 長至低於500奈米之大小。 為製得一矽單晶體(該單晶體具有晶隙矽原子類作為整個體 積内之主要缺陷類型,且其中過多之聚集晶隙矽原子類最好主要 分饰在一部分區内)’在實施CZ方法期間必須符合下列條件·· V/G < (V/G)臨界 ⑵ 其中該等參數之定義與第(1)方程式者相同(杜恩堡、馮安孟,電 化學學會學報I43 (1996) 1648)。對製造完美單晶體而言,該條 件遠較第(1)方程式容易滿足。 隨後以傳統方式(例如:藉助於一環型或鋼絲鑛將該單晶體 分割成晶圓類。之後,對該等晶圓類施以許多機械及/或化學移除 步驟,舉例言之,該等步驟係選自一個族群,該族群包括:精研、 研磨、圓邊、蝕刻及拋光且係以適當之方式依序實施。 該製得之施體晶圓係以適當方式黏合在一載體晶圓上,俾於 該施體晶圓與該載體晶圓間產生一牢固之連接。在本發明方法之 最後一個步驟内,該施體晶圓之厚度係藉助於一傳統方法以適當 之方式予以減薄,俾該施體晶圓之所有剩餘部分係一厚度低於 500奈米且牢固黏合在該載體晶圓上之矽層。 12 1273644 舉例言之,厚度減薄工作可藉助於一適當習知減薄法(例 如:研磨、#刻、抛光或該等方法之組合)加以實施。但,最好, 在該施艘晶圓黏合在載體晶圓上之前,於該施體晶圓内製成一分 離層。在此情況下,黏合在載體晶圓之後,施體晶圓厚度減薄工 作之實施最好係沿分離層切開。該分離層係藉植入氫離子或氦離 子而製成。再者,亦可藉植入氬或矽離子以製造一吸氣層,之後 將氫擴散至吸氣層内並如此界定一分離層。沿分離層之切開可藉 # 熱處理或機械力作用或兩者之結合而達成。歐洲專利EP 533551 A1中曾述及製造分離層及沿該分離層切開之合適方法。 與既有技術之施體晶圓類(亦即蠢晶塗覆晶圓或完美發晶圓) 相較,具有晶隙矽原子類作為主要缺陷類型之施體晶圓類具有多 種不同優點。 因磊晶塗覆之加工步驟業經除去,與磊晶塗覆矽晶圓類相 較,本發明之施體晶圓類可以成本效益高的方式製得。再者,本 發明之施體晶圓類無蠢晶塗覆梦晶圓之典型結構性缺陷而且在與 載體晶圓黏合期間不會有問題。另一優點是,本發明之施體晶圓 再度使用更容易。該矽層經轉移至該載體晶圓之後,在該施體晶 圓可再度用作施體晶圓之前,必須施以再加工。該加工亦包含一 整平、表面材料移除處理,例如:拋光。若使用一磊晶塗覆矽晶 圓作為該施體晶圓,在此情況下通常會將該磊晶層之殘留物移 除。若再度用作一施體晶圓則需要重新施以繁複之磊晶塗覆。若 13 1273644 使用本發明之施體晶圓類則可省掉該塗覆工作。 與完美發晶®類或具有-巾舰之㈣圓相比,本發明施體 晶圓類(在偵測極限範圍内,約1χ1〇3/立方公分,·請參閱第5圖) 之特點是:全無有害之空位集塊類及氧化感應積層缺陷類。測定 晶體起因微粒之工作係藉助於SCI處理(視處理工作歷時長短而 定,該等處理甚至可摘檢出極小之缺陷)(格萊福、蘇偷、蘭伯特、 史穆爾克、艾勒特、馮安孟、華格納,電化學學會學報, I45 (I"8) 275)。在此情況下,該等SC1處理不僅可用以偵檢 空位集塊類而且可偵檢具有氧化物之缺陷,與晶體起因微粒(凹陷) 不同,依照SCI該等具有氧化物之缺陷呈凸起體狀(何萊、西川、 田中、梅野、淺山、諾瑪琪、凱利;電化學學會學報 PV98-1(1998)453)。氧化感應積層缺陷僅發生於空位_富有 區,不發生於晶隙矽原子多之區域(澤穆克、格爾拉赫、蘇萊納、 雷克布,晶體生長學報;第I39卷,第1至2期(1994) , 37)。 晶隙矽原子多之矽晶圓類亦具有不易產生氧沉澱作用保持 預定氧含量之優點(第1至3圖)。此種情形可遏制該施體晶圓内 氧沉澱物之形成[舉例言之,為加強黏合力,在該施體晶圓與該栽 體晶圓黏合後實施熱處理("黏合退火")期間會發生]。再者,使 用本發明之施體晶圓類可導致··表體微細缺陷(BMD)密度及氧沉 澱較具有空位多區及晶隙矽原子多區之完美矽晶圓更為徑向均 勻。氧沉澱物可導致表面附近產生缺陷(尤其在一再重複使用施體 14 1273644 晶圓之情況下,完全與大量移除材料有關)。該等缺陷(在矽絕緣 艘晶圓之發覆蓋層内)會損及製作在上面之元件功能。即使氧含量 相對地高,使用晶隙矽原子多之施體晶圓類可有效地遏制表體微 細缺陷類之形成。此種情形對製造該等晶圓更為有利,蓋因(舉例 言之)在拉晶期間可省去複雜之磁場裝置。因此(舉例言之)可使用 施體晶圓類,該等施體晶圓係由氧含量為3χ1〇ΐ7個/立方公分至 7X1017個/立方公分(但以5χ1〇ΐ7個/立方公分至7χ1〇17個/立方 么分較佳’尤以5x10個/立方公分至17個/立方公分更佳) 之施體晶圓類。該氧含量係依照美國材料試驗學會astm F121_83標準量測者。 在氧化作用期間晶隙矽原子多之發,其氧化物之生長速率低 於空位-富有之矽者。所以具有該兩種徑向區之完美矽晶圓類以非 均勻的方式實施氧化作用,該氧化物層生長得較為快速,因此在 空位-富有區達成之厚度較在晶隙矽原子多之區内為大。因該等本 發明施體晶圓類之整個體積内具有晶隙矽原子,所以該等晶圓之 氧化作用遠較完美珍晶圓類者更為均勻。因此,在氧化作用進行 期間,該發晶圓之整個面上達成一均勻之氧化物層。 尤其當氧化施體晶圓表面及隨後將該施體晶圓黏合在一載 體晶圓(例如:由矽組成者)上時,該特性具有一正面效果。在此 情況下,該矽氧化物層(B0X)代表該絕緣體。一個層厚儘可能均 勻之矽氧化物層乃所期望者。本發明可製造一矽絕緣體晶圓,其 15 1273644 中於該梦層與該載體之間置—々氧化物層,财氧錄層係:層 厚均勻度為1%者厚度為3奈米至3〇奈米或層厚均勻度為低於2% 者厚度為1奈米至低於3奈米。"層厚均勻度詞係指每個晶圓 最大及最小層厚之差相對於平均層厚。氧化作用之實施最好係在 至9〇crc溫度下及純氧環境或包括氧及水氣之混合物内,歷 時5至6〇分鐘。在此情況下,預期厚度係以適當選擇溫度、時間 及氧環境中水氣含量等重要參數而加以控制。 總之,缺陷密度(==引起聚集晶隙矽原子之缺陷密度,在本發 明施體晶圓内所測得者)係低於104個/立方公分,因此數量低於 典型空位缺陷密度或其他由氧氣植入分離(SIM0X)法所製S0I晶 圓之典型位錯岔度。對於晶隙發原子集塊之缺陷密度,文獻中所 列舉之值為1X103個/立方公分至8χ103個/立方公分(溫克勒、 佐野,電化學學會學報,ΐκυ94);^98)或3·6χ1〇3個/立方 公分(史穆爾克、女琪爾堡、馮安孟、班德爾,Gadest (2001))。 若矽覆蓋層之厚度為100奈米,低於1〇4個/立方公分之缺陷密 度對應於低於0 · 1個/立方公分之面積-相關缺陷密度。本發明施 體晶圓之缺陷密度與一蠢晶層内或一依照"浮區u法(FZ法)所 製矽單晶體所製矽晶圓之缺陷密度不相上下(格萊福、蘇倫、蘭伯 特、史穆爾克、艾勒特、馮安孟、華格納;電化學學會學報 PV99-1(1999) 386)。尤其自磊晶塗覆矽晶圓類得知··其缺陷密 度對大型積體電路元件類之製造及使用均安全無虞。而且,本發 16 1273644 明之施體晶圓類可以大幅更高之產率製造,所以遠較完美發晶圓 類更經濟。製造一完美矽單晶體需精確符合方程式(1),但對該晶 圓之整個長度及/或整個橫斷面而言,此種情形實不可能。所以, 完美發晶圓類僅可以較低之產率製得。相反地,製造本發明之施 體晶圓僅需滿足不等式(2)。如此可使更大規模之加工窗口及(因 此)穩定之CZ加工得以實現,提高預期產品之產率。 就所有方法而言,本發明之施體晶圓類(其中整個體積内出 現晶隙矽原子)可用以製造矽絕緣體晶圓類(其中係將一矽層自一 施體晶圓轉移至一載體晶圓)。 圖式簡要說明: 第1圖所示係直徑200公厘、具有一空位多區及一晶隙矽原 子多區之矽單晶體類諸縱斷面。 第2圖所示係通過一直徑2〇〇公厘、具有一空位多區及一晶 隙梦原子多&之發晶艘橫斷面(於表體微細缺陷測試之後)。 第3圖所示者係對空位-富有矽晶體類1及矽晶圓類3 (其中 晶隙矽原子多)實施表鱧微細缺陷測試之後初始氧含量〇與沉澱 氧含量DO間之關係。 第4圖所不係一矽晶圓(其整個體積内聚集晶隙矽原子均多) 上大小超過90奈米光散射中心之數目隨SCI溶液處理時段長短 之變化。 第5圖所示係矽晶圓類(其整個體積内聚集晶隙矽原子均多) 17 1273644 之缺陷密度DD與一磊晶塗覆矽晶圓之比較。 第6圖所示係每個矽絕緣體晶圓缺陷數目ND隨梦覆蓋層厚 度d之變化。 第7圖所示者係總是在一蟲晶塗覆砍晶圓及一聚集晶隙秒原 子多之矽晶圓上所實施閘極氧化物測試之結果。 第8圖所示係對空位-富有矽晶圓類及具有聚集晶隙矽原子 矽晶圓類上氧化物層厚度之統計評價。 鲁諸實施例: 實施例1 :
直徑200公厘之碎單晶體類係依照預定之V/G變化製造, 俾以預定方式沿軸向設定:自一完全空位-富有區域i(第1圖) 至一具有徑向分離諸區域(該等區域具有過多空位或晶隙矽原子) 之環晶圓2及至一僅出現晶隙梦原子之區域3之過渡作用。在晶 隙碎原子多之區域内所選擇之拉晶速率低於〇·4公厘/分鐘。以 此拉晶速率,所用拉晶方法及在此情況下結晶鋒面處之溫度梯度 可滿足V/G<(V/GU界=1·3Χ10_3平方公分/(絕對溫度〆分鐘)之 條件(杜恩堡及安孟,電化學學會學報143 (1996) 1648)。 該等晶體之諸縱斷面係施以兩步驟熱處理俾以預定之方气 (3小時在780°c溫度下,之後I6小時在以㈧它溫度下;曰立 表體微細缺陷測試)製造表體微細缺陷。為製造表體微細缺陷,隨 後將該等縱斷面施以光亮蝕刻(若材料移除量為200微米),之後 18 Ϊ273644 施以赛寇處理,歷時8分鐘。空位-富有區域之較高沉澱,環區域 内沉澱之徑向不均勻性及晶隙矽原子多之區域内表體微細缺陷類 之均勻低數目,在第1圖内之對比中可清晰地辨別出來。實施赛 虺蝕刻之後,晶隙矽原子多之區域内缺陷密度約為3χ1〇3個/立方 公分至4χ103個/立方公分。 在來自該等晶體中一個晶體不同位置之晶圓上,該等氧濃度 (〇i to隙氧)加以測定及該等平均表體微細缺陷密度係依照日立表 _ 體微細缺陷測試法(3小時/78〇°C+16小時/1〇〇(Γ(:)測定(表 1) 〇 表1 晶體值置 /公分 Oi/lXlO17/立方公分 表體微細缺陷密度/ Ιχίο8/立方公分 缺陷區域 8 5.67 —-——_一 1.52 -----~~ —2_ 〇 35 5.79 ~~—_ 1.10 62 5.53 ~~_ 1.〇1 —_ 3 ――—一
由晶體8公分位置所製梦晶圓係來自第工圖内標示編號2區 域之所謂環晶圓。來自.35及65公分位置切晶圓類其特徵為 晶隙矽原子多(第1圖,區域3)。雖然所有晶圓之氧含量〇相/ 來自區域3之晶圓類,其平均表體微細缺 19 !273644 為低作平均表體微細缺陷密度比較時,應納入考量的是:在 所研究之環晶圓巾’氧化感應積層缺陷環之位置係位於約二分之 一半徑處,俾晶隙矽原子多之外區(該區發生沉澱(凝結)之程度較 低)與空位-富有之内區(該區發生沉澱(凝結)之程度較高)面積 比約為3 : 1。 實施例2 : 依據表體微細缺陷測試(3小時/78〇。〇+16小時/1〇〇〇〇c) 一來自環區2之妙晶體(請參閱第丄圖)受到損傷並用一赛寇蝕刻 加以處理俾初步蝕刻該等表體微細缺陷。第2圖所示係自空位_ 虽有區域1至晶隙矽原子多之區域3之過渡期間沉澱作用之大幅 變化··區域3内之表體微細缺陷遠較區域1内者為低。 實施例3 依據表體微細缺陷測試(3小時/78〇°C+16小時/1000。〇 將來自區域1及3、具有不同氧含量〇之矽晶圓類(請參閱第工 圖)加以處理並檢查其沉澱。第3圖所示係該檢查之結果。晶隙氧 含量之dO變化係用作沉澱之量測標準。晶隙氧含量之d0減幅愈 大,相關矽晶圓類之沉澱及表體微細缺陷密度愈高。在晶隙氧濃 度極高之情況下’晶隙-富有晶圓類3内所達成之沉殿與氧含量極 低情況下’空位-富有晶圓類1者相若。圖示之S曲線說明來自區 域1矽晶圓之dO變化並於安孟、艾勒特、韓赛爾,電化學學會學 術論文集第93-15卷(1"3)36中予以更詳細之敘述。 20 1273644 實施例4 在 8S°C 溫度下,用 SCI 溶液(NH4〇H ·· H2〇2 ·· H2〇=s1 ··工: 5)將直徑200公厘之晶隙-富有矽晶圓類處理以不同長度之時 間。之後,用一表面檢查裝置(SP1_TBI ; DWO通道;局部化光 散射點(LLS)>9〇奈米)檢查該等晶圓類。結果,第4圖係示每個 矽晶圓缺陷數目N隨矽移除量之變化。點4係配置在一未經SC1 ✓谷液處理之發晶圓上。點5及6所示者係兩種發晶圓之缺陷密度, 在該等矽晶圓内,曾用該sci溶液分別自表面移除之材料為360 奈米及1000奈米。量測結果是·該發晶圓上缺陷之數目低,該 缺陷數目隨移除材料之厚度呈線性增加。由此所測得之缺陷密度 為7·5Χ103個/立方公分。 實施例5 在85°C溫度下,以實施例4内所用之SCI溶液處理直徑為 300公厘之晶隙-富有矽晶圓類,經移除之材料為720奈米。隨 後以類似於實施例4之方法檢查該等晶圓並測定其缺陷密度。該 結果經圖示為第5圖内之點8。所測得缺陷數目甚低,由其測定 之缺陷密度DD為7·8χ103個/立方公分。此值與實施例4内直徑 為200公厘之晶隙-畐有晶圓類(第5圖内點7)及文獻(史穆爾 克、格萊福,電化學學會學報Ρν"-ΐ(ΐ999) 386)所公開之缺 陷密度相若(就直徑為2〇〇公厘之轰晶塗覆矽晶圓而論(第5圖内 表 9)) 〇 21 1273644 實施例6 直徑200公厘及300公厘矽晶圓類經測定約為8χ103個/ 立方公分之缺陷密度(請參閱實施例4及S)可導致:製造矽絕緣 體晶圓類所用施體晶圓類具有〇·〇8個/平方公分之缺陷密度,該 等矽絕緣體晶圓類具有一厚度d為1〇〇奈米之梦覆蓋層(第6 圖)。若矽覆蓋層厚度為2〇奈米,該缺陷密度則低於〇·〇2個/ 平方公分,此值對應於:缺陷數目ND少於每個晶圓1〇個缺陷(若 晶圓直徑為200公厘(曲線10))及缺陷數目师少於每個晶圓15 個缺陷(若晶圓直徑為300公厘(曲線11))。 實施例7 將一晶隙_富有矽晶圓12(第7圖)及一磊晶塗覆矽晶圓 13(直徑約為200公厘)施以閘極氧化物測試。為達成此目的,在 表面上將該等晶圓加以氧化,製得一厚度為25奈米之氧化物層。 用接觸面為8平方公厘處之溫和逐步提升電荷密度Jxt實施量測 工作。該兩種類型晶圓均顯示一相當之崩潰及缺陷性狀。該兩種 類型之晶圓可測得低於0 · 1個/平方公分之極低缺陷密度。在第7 圖内,F代表在已知電荷密度下顯示一崩潰現象之電容器類比例。 實施例8 將直徑為2〇0公厘之晶隙-富有矽晶圓類I4及空位_富有梦 晶圓類I5 (第8圖)氧化至約為5〇太(=5奈米)之預定厚度。氧化 作用係在純氧附有I5%水氣含量之環境内、8〇〇。〇溫度下實施9 22 1273644 分鐘。所得氧化物厚度係藉助於一商購橢圓儀,每個晶圓49個量 測點及邊緣磨耗寬度2公厘之情況下測得。 在此情況下,晶隙-富有材料及空位-富有材料之表現不同。 用框圖及細線所作之統計評價顯示兩組材料所得氧化物厚度具有 顯著差異。因此,點缺陷類呈徑向不均勻之材料會產生徑向不同 之氧化物厚度。
23 1273644 【圖式簡單說明】 第1圖所示係直徑200公厘、具有一空位多區及一晶隙發原 子多區之矽單晶體類諸縱斷面。 第2圖所示係通過一直徑200公厘、具有一空位多區及一晶 隙發原子多區之梦晶體橫斷面(於表體微細缺陷測試之後)。 第3圖所示者係對空位_富有發晶體類1及梦晶圓類3 (其中 晶隙矽原子多)實施表體微細缺陷測試之後初始氧含量〇與沉殿 • 氧含量DO間之關係。 第4圖所示係一梦晶圓(其整個體積内聚集晶隙矽原子均多) 上大小超過9〇奈米光散射中心之數目隨SCI溶液處理時段長短 之變化。 第5圖所示係矽晶圓類(其整個體積内聚集晶隙矽原子均多) 之缺陷密度DD與一磊晶塗覆矽晶圓之比較。 第6圖所示係每個矽絕緣體晶圓缺陷數目ND隨發覆蓋層厚 • 度d之變化。 第7圖所示者係總是在一磊晶塗覆矽晶圓及一聚集晶隙梦原 子多之矽晶圓上所實施閘極氧化物測試之結果。 第8圖所示係對空位-富有矽晶圓類及具有聚集晶隙矽原子 矽晶圓類上氧化物層厚度之統計評價。 24
Claims (1)
1273644 煩3 ϋ节奶年VT月 趣超出原説_書 或W式所揭露之範圈 (\ ti 申請專利範圍 3修(象)正本: 1 · 一種魏緣體晶圓,其中包括:一載艘晶圓及一厚度低於5〇〇 奈米之單晶㈣,財層之整個體内具有過多之晶_原子。 2·如申請專利範圍第λ項之魏緣體晶圓,其中至少在該發層 之部分輯具有過多之聚集㈣子。 3 ·如申請專利範圍第1或2項之魏緣體晶圓,其之 •為3_17個/立方公分至鳩立方公分。 4·如申明專利範圍第3項之發絕緣體晶目,其發層之氧含量為S Χ1017個/立方公分至7χ1〇17個/立方公分。 5·如申請專利_第4項之魏緣體晶Η,其發層之氧含量為5 Χ10個/立方公分至6χ1〇17個/立方公分。 6·如申睛專利範圍第丄或2項之發絕緣體晶圓,其中於該發層及 載體晶圓之間置—魏化物層,該魏化物層之層厚度均勻度低 鲁於1%者之厚度為3奈米至30奈米或層厚度均勻度低於2%者之厚度 為1奈米至低於3奈米。 7 ·種用以製造如申請專利範圍第1或2項矽絕緣體晶圓之方 法,該方法包括下列諸步驟: 藉左科拉斯基_拉晶法製造-料晶體,整個晶體橫斷面 之、、%日a鋒面處符合平方公分/(絕對溫 度X刀鐘)之條件’結果在所細單晶體内造成晶财原子過多現 象, 25 1273644 -自該料晶體分出至少―個施體晶圓, "將該施體晶圓黏合在一載體晶圓上,及 將該施體晶圓之厚度減薄,、结果厚度低於5〇〇奈米之發層與 載體晶圓仍黏合在一起。 8·如申請專利範圍第7項之方法,其中在施體晶圓黏合在載鱧 晶圓上之前’於施體晶圓㈣造—分離層,及在施體晶圓黏合在
載體晶圓之後,沿該分離層藉切割以減薄施體晶圓之厚度。 9.如申請專利範圍第8項之方法,其中分離層之製处括離子 之植入。 10·如中請專利範圍第8或9項之方法,其中沿分離層之切割作 用係藉熱處理或機械力作用或兩者之組合而完成。 L如中料概@第7或8項之方法,其中該表面經加以光滑 後’未與載體晶圓黏合之施體晶圓切割部分則再度用作一施體晶
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004021113A DE102004021113B4 (de) | 2004-04-29 | 2004-04-29 | SOI-Scheibe und Verfahren zu ihrer Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200535996A TW200535996A (en) | 2005-11-01 |
TWI273644B true TWI273644B (en) | 2007-02-11 |
Family
ID=35169514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094113360A TWI273644B (en) | 2004-04-29 | 2005-04-27 | SOI wafer and method for producing it |
Country Status (7)
Country | Link |
---|---|
US (2) | US7394129B2 (zh) |
JP (1) | JP2005317973A (zh) |
KR (1) | KR20060043458A (zh) |
CN (1) | CN100379006C (zh) |
DE (1) | DE102004021113B4 (zh) |
FR (1) | FR2869720B1 (zh) |
TW (1) | TWI273644B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4715470B2 (ja) * | 2005-11-28 | 2011-07-06 | 株式会社Sumco | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ |
CN101432849B (zh) * | 2006-04-27 | 2011-03-16 | 信越半导体股份有限公司 | Soi晶片的制造方法 |
DE102006053942A1 (de) * | 2006-11-15 | 2008-05-21 | Siltronic Ag | Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe |
JP2008263087A (ja) * | 2007-04-12 | 2008-10-30 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
JP5499455B2 (ja) * | 2007-10-22 | 2014-05-21 | 株式会社デンソー | SOI(Silicononinsulator)構造の半導体装置およびその製造方法 |
KR101678872B1 (ko) * | 2009-09-07 | 2016-11-23 | 고쿠리츠다이가쿠호진 니이가타 다이가쿠 | 실리콘 웨이퍼 중에 존재하는 원자 공공 농도의 정량 평가 방법, 실리콘 웨이퍼의 제조 방법, 및 이 제조 방법에 의해 제조된 실리콘 웨이퍼 |
FR2986106B1 (fr) | 2012-01-20 | 2014-08-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats semi-conducteur, et substrats semi-conducteur |
US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
US9064823B2 (en) * | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
US10943813B2 (en) | 2018-07-13 | 2021-03-09 | Globalwafers Co., Ltd. | Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2752799B2 (ja) * | 1991-03-27 | 1998-05-18 | 三菱マテリアル株式会社 | Soi基板の製造方法 |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
DE69232757T2 (de) | 1992-01-21 | 2003-02-06 | Fujitsu Ltd., Kawasaki | Optisches Plattengerät mit reduzierten Abmessungen |
IT1280041B1 (it) * | 1993-12-16 | 1997-12-29 | Wacker Chemitronic | Procedimento per il tiraggio di un monocristallo di silicio |
DE4414947C2 (de) * | 1993-12-16 | 1998-12-17 | Wacker Siltronic Halbleitermat | Verfahren zum Ziehen eines Einkristalls aus Silicium |
US6045610A (en) | 1997-02-13 | 2000-04-04 | Samsung Electronics Co., Ltd. | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance |
SG64470A1 (en) | 1997-02-13 | 1999-04-27 | Samsung Electronics Co Ltd | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby |
US5982018A (en) | 1997-05-23 | 1999-11-09 | Micron Technology, Inc. | Thin film capacitor coupons for memory modules and multi-chip modules |
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Soi基板およびその製造方法 |
US6224668B1 (en) | 1998-06-02 | 2001-05-01 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
EP1114454A2 (en) * | 1998-09-02 | 2001-07-11 | MEMC Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
KR100331552B1 (ko) | 1999-05-26 | 2002-04-06 | 윤종용 | 잉곳-용융물 경계의 중앙 및 가장자리에서의 온도구배의 조절에 의한 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러, 상기 초크랄스키 풀러용 열차단체 및 상기 초크랄스키 풀러의 개량방법. |
JP2001044398A (ja) | 1999-07-30 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 張り合わせ基板およびその製造方法 |
KR20010016973A (ko) | 1999-08-06 | 2001-03-05 | 윤종용 | 퍼펙트 풀리 디플레션 스마트컷 웨이퍼의 제조방법 |
JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ |
JP3994602B2 (ja) | 1999-11-12 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ |
US6352909B1 (en) * | 2000-01-06 | 2002-03-05 | Silicon Wafer Technologies, Inc. | Process for lift-off of a layer from a substrate |
US6767801B2 (en) * | 2000-03-10 | 2004-07-27 | Nippon Steel Corporation | Simox substrate and method for production thereof |
AU6004101A (en) * | 2000-04-24 | 2001-11-07 | Beijing Normal University | Method for fabricating silicon-on-insulator |
US6663708B1 (en) | 2000-09-22 | 2003-12-16 | Mitsubishi Materials Silicon Corporation | Silicon wafer, and manufacturing method and heat treatment method of the same |
KR100381797B1 (ko) | 2000-09-25 | 2003-05-01 | 손원근 | 오폐수와 벙커 씨유를 이용한 에멀젼 연료유의 제조장치 |
DE10131249A1 (de) * | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
KR100445190B1 (ko) | 2001-11-13 | 2004-08-21 | 주식회사 실트론 | 단결정 실리콘 잉곳 제조 방법 |
US6911380B2 (en) * | 2002-07-22 | 2005-06-28 | Intel Corporation | Method of forming silicon on insulator wafers |
US6800518B2 (en) * | 2002-12-30 | 2004-10-05 | International Business Machines Corporation | Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering |
-
2004
- 2004-04-29 DE DE102004021113A patent/DE102004021113B4/de not_active Expired - Fee Related
-
2005
- 2005-03-07 KR KR1020050018686A patent/KR20060043458A/ko not_active Application Discontinuation
- 2005-04-13 US US11/104,715 patent/US7394129B2/en active Active
- 2005-04-27 JP JP2005130160A patent/JP2005317973A/ja active Pending
- 2005-04-27 FR FR0504225A patent/FR2869720B1/fr not_active Expired - Fee Related
- 2005-04-27 TW TW094113360A patent/TWI273644B/zh not_active IP Right Cessation
- 2005-04-29 CN CNB2005100668663A patent/CN100379006C/zh not_active Expired - Fee Related
-
2008
- 2008-01-18 US US12/016,225 patent/US8323403B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW200535996A (en) | 2005-11-01 |
US7394129B2 (en) | 2008-07-01 |
DE102004021113A1 (de) | 2005-11-24 |
FR2869720A1 (fr) | 2005-11-04 |
KR20060043458A (ko) | 2006-05-15 |
US20080153259A1 (en) | 2008-06-26 |
US20050245048A1 (en) | 2005-11-03 |
JP2005317973A (ja) | 2005-11-10 |
CN100379006C (zh) | 2008-04-02 |
FR2869720B1 (fr) | 2006-08-25 |
US8323403B2 (en) | 2012-12-04 |
CN1694258A (zh) | 2005-11-09 |
DE102004021113B4 (de) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI273644B (en) | SOI wafer and method for producing it | |
US6680260B2 (en) | Method of producing a bonded wafer and the bonded wafer | |
US7704318B2 (en) | Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate | |
KR100753754B1 (ko) | 에스 오 아이 기판의 제조 방법 및 제조시 층 이송된웨이퍼의 재생 방법 | |
KR20070112261A (ko) | 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼 | |
US7186628B2 (en) | Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer | |
US7129123B2 (en) | SOI wafer and a method for producing an SOI wafer | |
EP1906450A1 (en) | Process for producing simox substrate, and simox substrate produced by said process | |
WO1999039380A1 (fr) | Substrat soi et procede de fabrication dudit substrat | |
EP1605510A1 (en) | Soi wafer and method for manufacturing same | |
EP1589580B1 (en) | An soi wafer and method for producing the same | |
EP3007204B1 (en) | Method for manufacturing bonded wafer | |
EP1557883A1 (en) | Soi wafer and method for manufacturing soi wafer | |
US20100052093A1 (en) | Semiconductor substrate and method of manufacturing the same | |
KR20100127682A (ko) | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 | |
EP3370249B1 (en) | Bonded soi wafer manufacturing method | |
KR20210020024A (ko) | 첩합soi웨이퍼의 제조방법 및 첩합soi웨이퍼 | |
JP4069554B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
KR101383608B1 (ko) | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 | |
JP2005286282A (ja) | Simox基板の製造方法及び該方法により得られるsimox基板 | |
JP2000178098A (ja) | シリコンウエハの熱処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |