CN1663027B - 使用硅化物接触制造半导体器件的方法 - Google Patents

使用硅化物接触制造半导体器件的方法 Download PDF

Info

Publication number
CN1663027B
CN1663027B CN038149540A CN03814954A CN1663027B CN 1663027 B CN1663027 B CN 1663027B CN 038149540 A CN038149540 A CN 038149540A CN 03814954 A CN03814954 A CN 03814954A CN 1663027 B CN1663027 B CN 1663027B
Authority
CN
China
Prior art keywords
silicide
metal
area
formation
nisi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038149540A
Other languages
English (en)
Other versions
CN1663027A (zh
Inventor
P·R·贝瑟
S·S·尚
D·E·布朗
E·N·佩顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN1663027A publication Critical patent/CN1663027A/zh
Application granted granted Critical
Publication of CN1663027B publication Critical patent/CN1663027B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种形成硅化物接触的方法,包括将一层形成于含硅的有源器件区域上,譬如源极、漏极与栅极区域。该层包含能够形成一种或者更多种金属硅化物的金属(例如,镍),以及可溶于第一金属硅化物而不可溶于第二金属硅化物,或者较易溶于第一金属硅化物(例如,硅化镍),较不易溶于第二金属硅化物(例如,二硅化镍)的物质(例如,若该金属为镍时,则该物质为锗、钛、铼、钽、氮、钒、铱、铬、锆)。该层可能经由气相沉积方法而形成,譬如物理气相沉积、化学气相沉积、蒸发、激光蒸镀或者其它沉积方法。一种形成硅化物接触的方法,包括形成一金属层,随后注入该金属层,并且/或者置于具有譬如上述的物质的硅层以下。该物质可能在该金属层形成以前注入于硅层中。所形成的接触包括第一金属硅化物以及较易溶于第一金属硅化物而较不易溶于第二金属硅化物的物质。该接触可能是包括衬底、含硅的有源区域、以及配置于有源区域上的硅化物接触的半导体器件的一部分,其可能将该有源区域电耦合到譬如金属线的其它区域。

Description

使用硅化物接触制造半导体器件的方法
技术领域
本发明涉及一种制造半导体器件的领域。更具体地,涉及硅化物的形成,包括自对准硅化物(salicides)。
背景技术
硅化物是金属与硅形成的化合物,其一般使用作半导体器件中的接触。硅化物接触提供许多个优点,优于从譬如铝或多晶硅的其它物质所形成的接触。硅化物接触热性稳定,具有比多晶硅还低的电阻率,并且提供当作完全的欧姆接触。因为硅化反应消除了接触与器件特征之间界面上的许多缺陷,所以硅化物接触也是可值得信赖的。
使用于半导体制造工业中的一般技术是自对准硅化物(salicide)工艺。自对准硅化物(salicide)工艺包含金属的沉积,该金属经历与硅而非与二氧化硅或者氮化硅的硅化反应。为了在半导体晶片的源极、漏极与栅极区域上形成自对准硅化物接触,邻近栅极区域设置氧化物间隔。该金属随后覆盖式地沉积于晶片上。在将晶片加热到将金属与源极、漏极以及栅极区域的硅反应以形成接触的温度以后,将不反应的金属移除。硅化物接触区域残留在源极、漏极与栅极区域上,然而不反应的金属则自其它区域移除。自对准硅化物工艺在本领域中是已知的,其例如在一般被受让的美国专利第6,165,903号中被说明。
一般被使用的自对准硅化物物质包括TiSi2,CoSi2以及NiSi。虽然NiSi提供一些超过TiSi2与CoSi2的优点,譬如硅化期间内较低的硅耗损,但是由于形成NiSi的难度超过形成较高电阻率的二硅化镍NiSi2的困难度,故NiSi并没有受到广泛地使用。既使现在可得到500℃以下的后段工艺(BEOL)温度,但是因为已经在如大约450℃低的温度上见到NiSi2的形成,所以在不具有明显数量NiSi2之下形成NiSi却仍然是一种挑战。因此,一种有助于NiSi形成以及不利于NiSi2形成的方法则会令人希望。
发明内容
根据本发明的具体实施例,一种在譬如晶体管源极、漏极与栅极区域的有源器件区域上形成硅化物接触区域的方法,有助于第一硅化物的形成,并且不助于第二硅化物的形成。
包含硅的第一区域形成于半导体衬底上。包括金属的层形成于第一区域上,在此该金属能够形成一种或者多种金属硅化物。合适的物质为注入于该层内的离子。沉积于第一区域上的硅化物是由硅与该金属的反应所形成。在硅化以前,基本上所有予以注入的物质可能在该层内,或者至少一部分的注入物质可能在该层下的硅里。
根据本发明的具体实施例,该金属能够形成至少第一硅化物与第二硅化物。该物质可溶于第一硅化物中,而非第二硅化物中。在其它的具体实施例中,该物质更易溶于第一硅化物中,而非第二硅化物。结果,第一硅化物则是非常较佳的。在一具体实施例中,该金属是镍(Ni),第一硅化物是NiSi,而且第二硅化物是NiSi2。该物质可能包括从由锗(Ge)、钛(Ti)、铼(Re)、钽(Ta)、氮(N)、钒(V)、铱(Tr)、铬(Cr)与锆(Zr)组成的族群中选出的元素。所注入物质的数量足以积极地有利于第一硅化物,但非足够大到使该物质与该固态溶液分开。例如,该物质可能小于大约硅化物接触区域的15个原子百分比,或者在大约5个原子百分比与大约10个原子百分比之间。
在将该物质注入以后,将该衬底的温度提高以便在一个或者更多个有源区域上形成硅化物。该硅化物提供接触物,以便使该有源区域能够电性耦合到其它区域,譬如金属线。该硅化物可能是自对准硅化物(salicide)。该有源区域可能是源极区域、漏极区域、或者栅极区域。在硅化物形成以后,将不反应金属例如通过选择性的蚀刻工艺而移除。
根据另一具体实施例,在金属层形成以前,将该物质注入于该有源区域内。
根据另一具体实施例,将该层形成于含硅的有源区域上,在此该层包括第一物质与第二物质。该层可能通过气相沉积而形成,譬如通过蒸发、物理气相沉积、化学气相沉积、激光蒸镀或者其它沉积方法。
第一物质包括能够形成一种或者更多种硅化合物的金属。第二物质可能是可溶于该金属的第一硅化物里,而非该金属的第二硅化物里的物质,以致使第一硅化物非常较佳。第二物质可能更可溶于第一硅化物中,而不是第二硅化物中,以便非常有利于第一硅化物的形成。在具体实施例中,该金属是镍,第一硅化物是NiSi,而且第二硅化物是NiSi2。该物质可能包括从由锗、钛、铼、钽、氮、钒、铱、铬与锆所组成的族群中选出的元素。第二物质的数量足以积极地有利于第一硅化物,但非足够大到使该物质与该固态溶液分开。例如,该物质可能小于大约硅化物接触区域的15个原子百分比,或者在大约5个原子百分比与大约10个原子百分比之间。
在将该层注入以后,将该衬底的温度提高以便在一个或者更多个有源区域上形成硅化物。该硅化物提供一接触物,以便使该有源区域能够电性耦合到其它区域,譬如金属线。该硅化物可能是自对准硅化物(salicide)。该有源区域可能是源极区域、漏极区域、或者栅极区域。在硅化物形成以后,将不反应金属例如通过选择性的蚀刻工艺而移除。
根据本发明的一些具体实施例,该硅化工艺是单一步骤,在此该衬底的温度则提高到足以形成希望硅化物的温度。根据其它具体实施例,可以使用多重步骤的工艺。在第一步骤中,将该衬底的温度提高到第一温度,以形成最初的硅化物。在第二步骤中,该衬底的温度会提高到第二温度,以形成最后的硅化物。
根据本发明的具体实施例,接触区域包含第一金属硅化物与第一物质。第一物质可能可溶于第一金属硅化物中,而非第二金属硅化物中。或者,第一物质可能较溶于第一金属硅化物中,而非第二金属硅化物,以便非常利于第一金属硅化物。第一金属硅化物可能是NiSi,第二金属硅化物可能是NiSi2。第一物质可能包括从由锗、钛、铼、钽、氮、钒、铱、铬与锆所组成的族群中选出的元素。第一物质的数量足以积极地有利于第一硅化物,但非足够大到使该物质与该固态溶液分开。例如,该物质可能包含小于大约该接触的15个原子百分比,或者在大约5个原子百分比与大约10个原子百分比之间。
根据本发明的具体实施例,譬如上述的接触可能是部分的半导体器件,半导体器件包括具有譬如源极、漏极、或者栅极区域的有源区域的衬底,以及沉积于该有源区域上的接触,在此该接触可用于将有源区域耦合到譬如金属线的其它区域。
本发明具体实施例的更完整理解将提供给本领域技术人员,而且通过考虑一个或者更多个具体实施例的以下详细说明,可理解本发明的额外优点。将参考附图,首先将本发明简短地说明。
附图说明
图1显示根据本发明具体实施例,经历形成硅化物接触区域工艺的晶片的截面图,工艺包括注入物质以不利于一种硅化物的形成并促进不同硅化物的形成;
图2A与图2B显示两组件的系统,其中Gibbs自由能则由于与混合熵相等的数量而不同;以及
图3显示根据本发明具体实施例,经历形成硅化物接触区域工艺的晶片的截面图,工艺包括形成包括金属与附加物质的层,以不利于一种硅化物的形成并促进不同硅化物的形成。
在不同图式中,使用相同或者类似参考数字来表示相同或者类似的组件。
具体实施方式
本发明的具体实施例用来在没有形成明显数量的第二硅化物(譬如NiSi2)的情况下形成第一硅化物(譬如NiSi)。
根据本发明的具体实施例,硅化物区域形成于半导体衬底上的有源区域(例如,晶体管)上。例如,硅化物接触形成于硅衬底上所形成的场效晶体管的源极、漏极与栅极区域上。在图1中,晶片10包括衬底100。衬底100为传统的晶体硅衬底,其可能是掺杂的p型或者n型。有源区域120则例如是晶体管源极区域或者漏极区域。传统上,有源区域120通过场氧化物区域110而与其它器件的有源区域绝缘。氧化物区域110可能经由硅的局部氧化(LOCOS)方法来形成,或者例如通过浅沟隔离(STI)方法。有源区域120可能是n-型或者p-型掺杂硅,而且可以根据已知方法而形成。
传统的栅极区域130形成于栅极氧化物135上。栅极区域130可能包含掺杂的多晶硅。可能是氧化物间隔的间隔140,其邻近栅极区域130的侧壁而形成。金属层150沉积于晶片10的表面上。根据本发明的具体实施例,金属层150包含镍,虽然其它金属也可能被使用。
传统上,将物质60注入于金属层150内(详情如下)。随后将温度提高,以造成硅化反应。在硅化期间内,来自有源区域120与栅极区域130的硅扩散进入金属层150内和/或者来自金属层150的金属会扩散进入含硅的有源区域120与栅极区域130内。一个或者更多个金属硅区域由此反应形成。当金属层150包括形成具有元素硅(晶体硅、非晶硅或者多晶硅),但却不具有其它含硅分子的硅化物的金属时,该硅化物则称为自对准硅化物(salicide)。
在硅化之后,将不反应的金属移除;例如,通过选择性蚀刻工艺。在一具体实施例中,金属层150包含镍,在晶片上不起反应的镍则可能通过湿法化学剥离而移除。该晶片可能浸没于硫酸、双氧水与水的溶液(即SPM)或者硝酸、双氧水与水的溶液(即APM)内。根据一具体实施例,不起反应的镍是由将晶片浸没于大约20℃(或者较高,例如约80℃)的1∶1∶10的APM溶液约6分钟而移除,接着将晶片浸没于大约20℃(或者较高)的7∶1的SPM溶液大约10分钟。浸没晶片的顺序可能颠倒。在将不起反应的金属移除以后,剩下的硅化物区域则提供电性接触,用来将有源区域与栅极区域耦合到晶片上的其它特征物,譬如金属化线。
根据本发明的具体实施例,物质60是可溶于包括在金属层150中的第一金属硅化物里,但不可溶于包括在金属层150中的第二金属硅化物里。或者是,物质60可能更可溶于第一硅化物而非第二硅化物,只要溶解度的差异足够积极地帮助第一硅化物形成于第二硅化物上。
例如,假设金属层150包括镍的话,那么就可能会形成复数个不同硅化物,包括NiSi与NiS2。因为NiSi的薄层电阻较低,而且因为形成NiSi比形成NiS2消耗更少的硅,所以作为接触物质NiSi优于NiS2。不过,因为已经显示出在约450℃低的温度上就形成NiSi2,而形成NiSi所需要的温度却是约320℃,故很难避免NiSi2的形成。
因为NiSi/注入物质溶液的Gibbs自由能低于NiSi2与注入物质的分开混合物的Gibbs自由能,所以注入可溶于NiSi而非可溶于NiSi2的物质在热力学上不助于NiSi2的形成。
如图2A所示,考虑以分开容积来存放的两种物质A与B的情形,其当作一简单说明。就内部能量U、压力P、容积V、温度T、与熵S而言,自由能G等于:
G=U+PV-TS            方程式1
就每分子具有自由能GA 0的nA克分子物质A,以及每分子具有自由能GB 0的nB克分子物质B而言,该系统的自由能可能表示为:
G=nAGA 0+nBGB 0       方程式2
假设我们将x定义为物质B分子的分子分数:
x = n B n A + n B 方程式3
那么G则可改写为:
G=(1-x)GA 0+xGB 0    方程式4
图2B显示两物质A与B可混合的情形。就混合时U或V没改变的简单情形而言,当物质A与B可混合时自由能的改变,其刚好相等温度的混合熵倍数,在此处
ΔSmix=-R[xlnx+(1-x)ln(1-x)]            方程式5
其导致如下的自由能改变:
G=(1-x)GA 0+xGB 0+RT[xlnx+(1-x)ln(1-x)]   方程式6
注意,因为x<1,所以该混合物的Gibbs自由能小于分开物质的自由能。因此,通过注入可溶于NiSi但不可溶于NiSi2的物质,而可积极地利于NiSi的形成。
根据本发明的具体实施例,金属层150包含镍,而且物质层60包含锗、钛、铼、钽、氮、钒、铱、铬、锆或者具有上述特征的其它合适物质。予以注入的物质60的数量足以积极地不利于NiSi2的形成,但并不那么大到使物质与固态溶液分开。例如,该物质可能小于大约金属层150的15个原子百分比,或者在大约5个原子百分比与大约10个原子百分比之间。
表1列出在大约150埃的硅离子注入深度上、用于形成约300埃NiSi厚度的离子注入束能量。对于该物质大约是金属层150的10个原子百分比的情形而言,该注入剂量大约是1×1018cm-2。对于该物质大约是金属层150的15个原子百分比的情形而言,该注入剂量大约是1.5×1018cm-2。对于譬如这些高剂量而言,等离子体浸没离子注入可能提供比束线离子注入还更大的产量,虽然任一(或者其它)方法都可使用。
表1
  物质   离子注入束能量
  钒   大约5千电子伏特或者更少
  锗   大约6.5千电子伏特或者更少
  铱   大约7千电子伏特或者更少
  钛   大约5千电子伏特或者更少
  铬   大约5千电子伏特或者更少
  钽   大约8千电子伏特或者更少
  铼   大约8.5千电子伏特或者更少
  锆   大约7千电子伏特或者更少
物质60可被注入于,譬如栅极130与有源区域120的硅区域内,或者金属层150内。在金属层150形成以前或者以后,物质60可能注入于硅区域内。物质60可注入于金属层150与硅区域两者内,只要其数量足以使第一硅化物的形成明显优于第二硅化物的形成。
根据本发明的另一具体实施例,图3显示包括衬底100的晶片10。与图1所示的具体实施例类似地,衬底100是晶体硅衬底,其可能是掺杂的p型或者n型。可能是源极区域或者漏极区域的有源区域120,其通过氧化物区域110而与其它器件的有源区域绝缘。氧化物区域110可能例如通过硅的局部氧化(LOCOS)方法或者通过浅沟隔离(STI)方法而形成。有源区域120可能是n型或者p型的掺杂硅,其可能根据已知的方法而形成。
栅极区域130形成于栅极氧化物135上。栅极区域130可能传统地包含掺杂的多晶硅。可能是氧化物间隔的间隔140邻近栅极区域130而形成。层160沉积于晶片10的表面上(详情如下)。层160包括能够形成硅化物与额外物质的金属。该金属可能能够形成第一硅化物与第二硅化物,而且该额外物质可能可溶于第一硅化物而非第二硅化物中。
例如,该金属可能是镍,该物质可能可溶于NiSi而非NiSi2,以致于能够积极地不利于NiSi2的形成,以允许更可靠的NiSi接触的产生。该额外物质可能是锗、钛、铼、钽、氮、钒、铱、铬、锆,或者其它合适的物质。
层160可能由多数个方法所形成。例如,层160可能使用气相沉积工艺而沉积。气相沉积包括,但不受限于蒸发、物理气相沉积、与激光蒸镀。根据本发明的具体实施例,通过使用溅射靶的物理气相沉积而沉积层160。溅射靶包含成比例的金属与额外物质,以用来避免NiSi2的形成。在溅射靶中额外物质的比例大到足以生效,然而并不大到能够使额外的物质自固体溶液中分离出来。例如,在该金属是镍而且该额外物质能从锗、钛、铼、钽、氮、钒、铱、铬、锆群组中选出的情形下,额外物质的比例可能小于大约15个原子百分比,或者在大约5个原子百分比与大约15个原子百分比之间。
为了沉积层160,将晶片10引入到溅射室内。物质通常从溅射靶溅射并且在晶片10上形成层160。在将层160形成于晶片10上以后,晶片10的温度则会增加,以通过硅与层160的一种或者更多种金属成分的反应而形成硅化物。硅化工艺在下面有更完整的说明。
在本发明的一些具体实施例中,硅化是使用单一快速的热退火(RTA)步骤来进行。在RTA期间内,将晶片的温度提高到足以形成希望硅化物的温度;例如形成NiSi。在其它具体实施例中,则进行两步骤的工艺。
形成NiSi接触区域的两步骤硅化工艺的具体实施例如下。在第一RTA期间内,将温度提高到约320℃与约450℃之间持续约5秒至60秒的时间。硅化二镍Ni2Si是在低到硅无法扩散到间隔(譬如图1与图3的间隔140)的温度上、在第一RTA期间内形成,其可能导致器件中的短路。在第一RTA以后,进行了选择性蚀刻,其消除了未起反应的金属化物(例如,配置于晶片10的间隔140、氧化物区域110、与其它非硅区域上的图1的金属层150或者图3的层160的部分)。随后在温度提高到约400℃与约550℃之间的期间内进行第二RTA持续约5秒至约60秒的时间。在第二RTA期间内形成低电阻NiSi相。
虽然本发明的特别具体实施例已经予以显示并说明,但是对本领域技术人员而言,可能在不背离本发明的情形下,明显地以更广泛的态样来进行改变与变更,因此后附的权利要求因而包含于它们的范围内,而所有的这些改变与变更则落在本发明的真实精神与范围内。

Claims (11)

1.一种半导体制造方法,包含以下步骤:
在半导体衬底(100)上形成第一区域(120,130),该第一区域(120,130)包含硅;
在该第一区域(120,130)上形成一层(150),该层(150)包含金属,该金属能够形成第一和第二硅化物;
将一物质(60)注入于该层(150)内,通过注入该物质使该第一硅化物的形成在热力学上优于该第二硅化物的形成;以及
通过硅与该金属的反应,形成沉积于该第一区域(120,130)上的该第一硅化物,其中,该物质可溶于该第一硅化物中,所注入的该物质的数量足以积极地帮助该第一硅化物形成于该第二硅化物上,但非足够大到使该物质与该固态溶液分开。
2.如权利要求1的方法,其中该物质(60)较易溶于该第一硅化物,而非该第二硅化物。
3.如权利要求2的方法,其中该金属包含镍,该第一硅化物包含NiSi,而且该第二硅化物包含NiSi2
4.如权利要求3的方法,其中该物质(60)包括从由锗、钛、铼、钽、氮、钒、铱、铬与锆组成的族群中选出的元素。
5.如权利要求1所述的方法,其中形成该第一硅化物包含提高该半导体衬底(100)的温度。
6.如权利要求1所述的方法,其中该第一硅化物包含接触,该接触用以提供与该第一区域(120,130)的电性接触。
7.如权利要求1所述的方法,其中该第一硅化物是自对准硅化物。
8.如权利要求1所述的方法,其中该物质(60)在该第一硅化物为少于大约15个原子百分比,且该物质在该第一硅化物的大约5个原子百分比与大约10个原子百分比之间。
9.一种半导体制造方法,包含以下步骤:
在半导体基板(100)上形成第一区域(120,130),该第一区域(120,130)包含硅;
将物质(60)注入该第一区域(120,130);
在该第一区域(120,130)上形成一层(150),该层(150)包含金属,该金属能够形成第一和第二硅化物;以及
通过硅与该金属的反应,形成沉积于该第一区域(120,130)上的该第一硅化物,其中,该物质可溶于该第一硅化物中,所注入的该物质的数量足以积极地帮助该第一硅化物形成于该第二硅化物上,但非足够大到使该物质与该固态溶液分开。
10.如权利要求9的方法,其中该物质较易溶于该第一硅化物,而非该第二硅化物,使第一硅化物的形成在热力学上优于该第二硅化物的形成。
11.如权利要求9的方法,其中该金属包含镍,该第一硅化物包含NiSi,而且该第二硅化物包含NiSi2
CN038149540A 2002-06-25 2003-06-04 使用硅化物接触制造半导体器件的方法 Expired - Fee Related CN1663027B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/180,858 US6689688B2 (en) 2002-06-25 2002-06-25 Method and device using silicide contacts for semiconductor processing
US10/180,858 2002-06-25
PCT/US2003/017599 WO2004001826A1 (en) 2002-06-25 2003-06-04 Method using silicide contacts for semiconductor processing

Publications (2)

Publication Number Publication Date
CN1663027A CN1663027A (zh) 2005-08-31
CN1663027B true CN1663027B (zh) 2010-12-08

Family

ID=29735101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038149540A Expired - Fee Related CN1663027B (zh) 2002-06-25 2003-06-04 使用硅化物接触制造半导体器件的方法

Country Status (8)

Country Link
US (1) US6689688B2 (zh)
EP (1) EP1522093A1 (zh)
JP (1) JP2006516174A (zh)
KR (1) KR20050009761A (zh)
CN (1) CN1663027B (zh)
AU (1) AU2003278824A1 (zh)
TW (1) TWI298521B (zh)
WO (1) WO2004001826A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245607B4 (de) 2002-09-30 2009-07-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
WO2004032217A1 (en) * 2002-09-30 2004-04-15 Advanced Micro Devices, Inc. Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material
JP3840198B2 (ja) * 2003-04-28 2006-11-01 株式会社東芝 半導体装置およびその製造方法
JP4349131B2 (ja) * 2004-01-09 2009-10-21 ソニー株式会社 バイポーラトランジスタの製造方法及び半導体装置の製造方法
US20050212015A1 (en) * 2004-03-25 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate semiconductor device and manufacturing method
JP2005294360A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 半導体装置の製造方法
US20050221612A1 (en) * 2004-04-05 2005-10-06 International Business Machines Corporation A low thermal budget (mol) liner, a semiconductor device comprising said liner and method of forming said semiconductor device
US7241674B2 (en) * 2004-05-13 2007-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming silicided gate structure
US7015126B2 (en) * 2004-06-03 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming silicided gate structure
JP2006013270A (ja) * 2004-06-29 2006-01-12 Renesas Technology Corp 半導体装置およびその製造方法
US7396767B2 (en) * 2004-07-16 2008-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure including silicide regions and method of making same
US7135372B2 (en) * 2004-09-09 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon device manufacturing method
KR100618877B1 (ko) * 2004-11-19 2006-09-08 삼성전자주식회사 멀티비트 비휘발성 메모리 소자, 그 동작 방법 및 그 제조방법
JP2006147897A (ja) * 2004-11-22 2006-06-08 Samsung Electronics Co Ltd 半導体装置の製造方法
JP4146859B2 (ja) * 2004-11-30 2008-09-10 松下電器産業株式会社 半導体装置の製造方法
JP2006261635A (ja) * 2005-02-21 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20060246720A1 (en) * 2005-04-28 2006-11-02 Chii-Ming Wu Method to improve thermal stability of silicides with additives
JP2007067225A (ja) * 2005-08-31 2007-03-15 Toshiba Corp 半導体装置およびその製造方法
CN100434569C (zh) * 2005-10-14 2008-11-19 首都师范大学 一种环保的活塞环表面改性方法
JP2007142347A (ja) 2005-10-19 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4755894B2 (ja) * 2005-12-16 2011-08-24 株式会社東芝 半導体装置およびその製造方法
US20070221993A1 (en) * 2006-03-27 2007-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a thermally stable silicide
TW200910526A (en) * 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
US7981749B2 (en) * 2007-08-20 2011-07-19 GlobalFoundries, Inc. MOS structures that exhibit lower contact resistance and methods for fabricating the same
JP2009094395A (ja) * 2007-10-11 2009-04-30 Renesas Technology Corp 半導体装置およびその製造方法
US8435862B2 (en) * 2010-03-29 2013-05-07 Renesas Electronics Corporation Method of manufacturing semiconductor device
CN102290325A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 金属硅化物的清洗方法
CN102543701B (zh) * 2010-12-24 2014-05-14 中芯国际集成电路制造(上海)有限公司 制作金属硅化物的方法
CN102569054A (zh) * 2012-02-27 2012-07-11 中国科学院微电子研究所 一种t型栅的制备方法
US8927422B2 (en) 2012-06-18 2015-01-06 International Business Machines Corporation Raised silicide contact
US9240454B1 (en) * 2014-10-22 2016-01-19 Stmicroelectronics, Inc. Integrated circuit including a liner silicide with low contact resistance
US20240072125A1 (en) * 2022-08-23 2024-02-29 Wolfspeed, Inc. Electronic devices with reduced ohmic to ohmic dimensions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219771A (zh) * 1997-12-08 1999-06-16 日本电气株式会社 半导体器件及其制造方法
US5950098A (en) * 1995-06-26 1999-09-07 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of a semiconductor device with a silicide layer
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
US6380057B1 (en) * 2001-02-13 2002-04-30 Advanced Micro Devices, Inc. Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3612157B2 (ja) * 1996-11-27 2005-01-19 株式会社ルネサステクノロジ 半導体装置の製造方法
SG71814A1 (en) * 1997-07-03 2000-04-18 Texas Instruments Inc Method of forming a silicide layer using metallic impurites and pre-amorphization
US6165903A (en) * 1998-11-04 2000-12-26 Advanced Micro Devices, Inc. Method of forming ultra-shallow junctions in a semiconductor wafer with deposited silicon layer to reduce silicon consumption during salicidation
JP2001077050A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置の製造方法
US6440851B1 (en) * 1999-10-12 2002-08-27 International Business Machines Corporation Method and structure for controlling the interface roughness of cobalt disilicide
US6413859B1 (en) * 2000-03-06 2002-07-02 International Business Machines Corporation Method and structure for retarding high temperature agglomeration of silicides using alloys
US6890854B2 (en) * 2000-11-29 2005-05-10 Chartered Semiconductor Manufacturing, Inc. Method and apparatus for performing nickel salicidation
US6444578B1 (en) * 2001-02-21 2002-09-03 International Business Machines Corporation Self-aligned silicide process for reduction of Si consumption in shallow junction and thin SOI electronic devices
US6468901B1 (en) * 2001-05-02 2002-10-22 Sharp Laboratories Of America, Inc. Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950098A (en) * 1995-06-26 1999-09-07 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of a semiconductor device with a silicide layer
CN1219771A (zh) * 1997-12-08 1999-06-16 日本电气株式会社 半导体器件及其制造方法
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
US6380057B1 (en) * 2001-02-13 2002-04-30 Advanced Micro Devices, Inc. Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant

Also Published As

Publication number Publication date
WO2004001826A1 (en) 2003-12-31
TWI298521B (en) 2008-07-01
AU2003278824A1 (en) 2004-01-06
JP2006516174A (ja) 2006-06-22
US6689688B2 (en) 2004-02-10
TW200400571A (en) 2004-01-01
CN1663027A (zh) 2005-08-31
KR20050009761A (ko) 2005-01-25
EP1522093A1 (en) 2005-04-13
US20030235984A1 (en) 2003-12-25

Similar Documents

Publication Publication Date Title
CN1663027B (zh) 使用硅化物接触制造半导体器件的方法
KR100397913B1 (ko) 얕은소스/드레인접합을형성하기위한국소적실리사이드화방법
JP2986363B2 (ja) シリサイド接点を有する半導体デバイス及び製造方法
US5545574A (en) Process for forming a semiconductor device having a metal-semiconductor compound
KR20060127270A (ko) 실리사이드화된 게이트 전극을 갖는 반도체 장치를제조하는 방법 및 이 반도체 장치를 포함하는 집적 회로를제조하는 방법
US5384285A (en) Process for fabricating a silicide layer in a semiconductor device
US6555453B1 (en) Fully nickel silicided metal gate with shallow junction formed
TW200950002A (en) CMOS integration scheme employing a silicide electrode and a silicide-germanide alloy electrode
US7078345B2 (en) Method for manufacturing a semiconductor device
US5536683A (en) Method for interconnecting semiconductor devices
US6765269B2 (en) Conformal surface silicide strap on spacer and method of making same
EP0450503A2 (en) Semiconductor devices with borosilicate glass sidewall spacers and method of fabrication
JP4101901B2 (ja) 半導体装置の製造方法
JP3003796B2 (ja) Mos型半導体装置の製造方法
US5844284A (en) Damage free buried contact using salicide technology
US6309937B1 (en) Method of making shallow junction semiconductor devices
JP3129867B2 (ja) 半導体装置の製造方法
US20030235981A1 (en) Method and device using silicide contacts for semiconductor processing
KR100664328B1 (ko) 반도체 디바이스의 제조 방법
JPH08204193A (ja) 半導体装置の製造方法
KR100432789B1 (ko) 반도체 소자의 제조 방법
JP2004022772A (ja) 成膜方法、半導体装置およびその製造方法
JP3400326B2 (ja) 半導体装置およびその製造方法
JPH0564469B2 (zh)
JP2002110586A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES SEMICONDUCTORS CO., LTD

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES CORPORATION

Effective date: 20100721

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, THE USA TO: GRAND CAYMAN ISLAND, BRITISH CAYMAN ISLANDS

TA01 Transfer of patent application right

Effective date of registration: 20100721

Address after: Grand Cayman, Cayman Islands

Applicant after: Globalfoundries Semiconductor Inc.

Address before: American California

Applicant before: Advanced Micro Devices Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20160604