CN1655359A - 三维记忆体的平面解码方法与元件 - Google Patents
三维记忆体的平面解码方法与元件 Download PDFInfo
- Publication number
- CN1655359A CN1655359A CNA2005100073465A CN200510007346A CN1655359A CN 1655359 A CN1655359 A CN 1655359A CN A2005100073465 A CNA2005100073465 A CN A2005100073465A CN 200510007346 A CN200510007346 A CN 200510007346A CN 1655359 A CN1655359 A CN 1655359A
- Authority
- CN
- China
- Prior art keywords
- plane
- same parents
- memory cell
- born
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 213
- 238000000034 method Methods 0.000 title claims description 54
- 239000010410 layer Substances 0.000 claims description 16
- ZQRRBZZVXPVWRB-UHFFFAOYSA-N [S].[Se] Chemical compound [S].[Se] ZQRRBZZVXPVWRB-UHFFFAOYSA-N 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- 229910052714 tellurium Inorganic materials 0.000 claims description 8
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 claims description 4
- 150000004770 chalcogenides Chemical class 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 3
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 description 22
- 238000013461 design Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本发明是关于一种三维记忆体的平面解码方法与元件，该三维多层记忆体元件，包括多数个记忆体核心胞中的多数层膜层。加上一字元平面，是电性连结到与字元平面交接的记忆体核心胞中多数层膜层的每一第一主动端。还有一汲极平面，是大体上垂直于字元平面且电性连结到与汲极平面交接的多数个记忆体核心胞中多数层膜层的每一第二主动端。以及一源极平面，在一单一层级中大体上垂直字元平面与汲极平面，且电性连结多数个记忆体核心胞的每一第三主动端。在一实施例中，这些记忆体核心胞是藉由具有三主动端的元件所定义。
Description
技术领域
本发明涉及一种记忆体元件与解码方法，特别是涉及一种关于一种利用平面解码技术来解码的三维记忆体的平面解码方法与元件。
背景技术
传统记忆体架构应用字元线与位元线来存取由记忆体架构定义的记忆胞。三维记忆体架构包括许多记忆体层且彼此堆叠在一起。图1所示为三维记忆体结构中各自独立的字元线与位元线对应的接触窗开口所需的大面积范围。其中，周边电路104是由穿过接触窗开口102a到102n连结到相对应的导线100a到100n中的字元线与位元线。例如，导线100a-100n用以表示记忆体结构中第一层、第二层、第三层到第n层中的位元线。其中，因为不同膜层的导线100a-100n是各自独立的，因此所对应的接触窗开口102a-102n也是各自独立。相同的，在导线100a-100n为字元线的时候也是一样的情况。此外，多数的接触窗开口需要大范围的空间并会导致阵列效能减低。随着膜层数目增加，则接触窗的面积范围会向外扩张，因此通过三维结构来补偿密度的增加。
通常接触窗开口的数量以Nx*Nz+Ny*Nz表示，Nz代表膜层数，Nx与Ny分别表示在X与Y方向的阵列数。当记忆体结构共享字元线与位元线，接触窗开口的数量可以用2Nx+Ny*Nz表示。所以当膜层数目增加，所需的接触窗开口数目就会显著增加，因此相当浪费晶片面积。
有鉴于此，需要一种记忆体结构及解码方法来限制三维记忆体结构中接触窗开口的数目。
由此可见，上述现有的三维记忆体在记忆体结构及解码方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决三维记忆体存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法及记忆体结构又没有适切的方法及结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的三维记忆体存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的三维记忆体的平面解码方法与元件，能够改进一般现有的三维记忆体，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的三维记忆体存在的缺陷，而提供一种新的三维记忆体的平面解码方法与元件，所要解决的技术问题是使解码架构从字元线与位元线的概念延伸到平面，且此平面是连接于共用字元线与位元线。在本发明所定义的结构使所需要的接触窗开口的数目显著地减少，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种多层记忆体元件，其包括：多数个记忆体核心胞中的多数层膜层；一字元平面，电性连结到与该字元平面交接的该些记忆体核心胞中该些膜层的每一第一主动端；一汲极平面，大体上垂直于该字元平面且电性连结到与该汲极平面交接的该些记忆体核心胞中该些膜层的每一第二主动端；以及一源极平面，在一单一层级中大体上垂直该字元平面与该汲极平面，且电性连结该些记忆体核心胞的每一第三主动端。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的多层记忆体元件，其更包括：多数个介层窗开口连接各该源极平面，其中一连接一第一源极平面的各该接触窗开口的轴是大体上对准一连接相对应于一第二源极平面的各该接触窗开口的轴。
前述的多层记忆体元件，其中各该记忆体核心胞包括具有三个主动端的一元件，该元件是为一金氧半导体场效应晶体管(MOSFET)、一双载子晶体管(BJT)或一单一电极元件(SET)。
前述的多层记忆体元件，其中所述的字元平面的功能为一X-解码器。
前述的多层记忆体元件，其中所述的汲极平面的功能为一Y-解码器。
前述的多层记忆体元件，其中所述的源极平面的功能为一Z-解码器。
前述的多层记忆体元件，其中所述的该些膜层的各该第二主动端是连结到一状态改变元件。
前述的多层记忆体元件，其中所述的状态改变元件是选择自一非保险丝、一保险丝与一硫硒碲玻璃(chalcogenide)元件所组成的族群。
前述的多层记忆体元件，其中相邻接的该些层级的各该主动端共用该字元平面的一手元线。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种多层记忆体元件的平面解码方法，其包括以下步骤：以电性连接到多数个第一主动端来定义一源极平面，且该些第一主动端是连接到该多层记忆体元件的一层级中的多数个记忆体核心胞；连接多数个第二主动端，而该些第二主动端是连接于该多层记忆体元件的该些记忆体核心胞，且该些记忆体核心胞具有交接于该多层记忆体元件中每一层级的一字元平面；以及连接多数个第三主动端，而该些第三主动端是连接于该多层记忆体元件的该些记忆体核心胞，且该些记忆体核心胞具有交接于该多层记忆体元件中每一层级的一汲极平面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的多层记忆体元件的平面解码方法，其更包括：施加一第一电压到该字元平面；施加一第二电压到该汲极平面；以及存取储存在该记忆体核心胞中的一资料，且该记忆体核心胞连接于该源极平面、该字元平面与该汲极平面的一交接处。
前述的多层记忆体元件的平面解码方法，其中施加该第一电压到该字元平面的步骤包括施加一约3伏特的电压。
前述的多层记忆体元件的平面解码方法，其中施加该第二电压到该汲极平面的步骤包括施加一约1伏特的电压。
前述的多层记忆体元件的平面解码方法，其更包括具有该些第三主动端的一状态改变元件。
前述的多层记忆体元件的平面解码方法，其中所述的状态改变元件是选自一保险丝、一非保险丝丝与一硫硒碲玻璃材料所组成的族群。
前述的多层记忆体元件的平面解码方法，其更包括施加一电流到该状态改变元件以程式化连接到该状态改变元件的该记忆体核心胞。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种存取多层记忆体元件中记忆体核心胞的方法，其包括以下步骤：定义多数个记忆体核心胞的一第一平面，且该第一平面连接于一多层记忆体元件的一单一层级；定义该些记忆体核心胞的一第二平面，且该第二平面连接于该多层记忆体元件的多数层膜层，其中该第二平面大体上垂直于该第一平面；定义该些记忆体核心胞的一第三平面，且该第三平面连接于该多层记忆体元件的该些膜层，其中该第三平面大体上垂直于该第一平面与该第二平面；以及施加一电压到多数个第一端及多数个第二端，且该些第一端及该些第二端是连接于该第二平面与该第三平面的各该记忆体核心胞。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的存取多层记忆体元件中记忆体核心胞的方法，其中施加该电压到该些第一端及该些第二端，且该些第一端及该些第二端是连接于该第二平面与该第三平面的各该记忆体核心胞的步骤包括：施加一第一电压到该些记忆体核心胞的该第二平面；以及施加一第二电压到该些记忆体核心胞的该第三平面。
前述的存取多层记忆体元件中记忆体核心胞的方法，其中所述的第一电压大于该第二电压。
前述的存取多层记忆体元件中记忆体核心胞的方法，其中所述的各记忆体核心胞是具有三个主动端。
前述的存取多层记忆体元件中记忆体核心胞的方法，其更包括：施加一电流在该已辨识的记忆体核心元件；以及对施加该电流的反应方法，包括启动一状态改变元件的一电阻变化，且该状态改变元件是连接于该记忆体核心胞的一第三端。
前述的存取多层记忆体元件中记忆体核心胞的方法，其中所述的状态改变元件是选择自一非保险丝、一保险丝与一相改变物质所组成的族群。
前述的存取多层记忆体元件中记忆体核心胞的方法，其中所述的相改变物质包括一硫硒碲玻璃。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明特殊的三维记忆体的平面解码方法与元件，使解码架构从字元线与位元线的概念延伸到平面，且此平面是连接于共用字元线与位元线。在本发明所定义的结构使所需要的接触窗开口的数目显著地减少。其具有上述诸多的优点及实用价值，并在同类方法中未见有类似的设计公开发表或使用而确属创新，其不论在方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的三维记忆体具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1所示为三维记忆体结构中各自独立的字元线与位元线对应的接触窗开口所需的大面积范围。
图2所示为本发明一实施例的平面解码示意图。
图3所示为本发明一实施例的共接地三维罩幕式只读记忆体(MASKROM)的示意图。
图4A至图4D所示为图3的具有多层级结构的三维罩幕式只读记忆体的上视图与剖面图。
图5所示为本发明一较佳实施例中关于具有多层级结构的三维罩幕式只读记忆体的源极平面配置的简化示意图。
图6所示为本发明一较佳实施三维罩幕式只读记忆体解码流程的简化示意图。
图7所示为本发明一较佳实施例中共用字元平面的配置方式的简化示意图。
图8A到8D所示为整合图7中共用字元平面的三维罩幕式只读记忆体的上视图与剖面图。
图9所示为本发明一较佳实施例中整合平面解码结构的三维多次可程式化(MTP)/一次可程式化(OTP)记忆体的简化示意图。
图10所示为本发明另一较佳实施例中整合如记忆体核心胞的三端元件的三维记忆体。
100a：第一位元线
100b：第二位元线
100c：第三位元线
100n：第n位元线
102a：第一接触窗开口
102b：第二接触窗开口
102c：第三接触窗开口
102n：第n接触窗开口
104：周边电路
110、126、128、170：记忆体核心胞
112、114、116：平面
120、120a、120b、120c、120d：源极平面
121、123：膜层
122、122a、122b：字元平面
124、124a、124b、124c、124d、124e、124f：汲极平面
130、130a、130b、130c、130n、130n-1、130n-2：接触窗
140：X-解码器
142：Z-解码器
144：Y-解码器
146：感应放大器
148：主体
150、156：字元线
152、154：膜层
153a、153b、153c、153d：导线
157：汲极平面解码器
158：字元平面解码器
172：状态改变元件
180：三端元件
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的三维记忆体的平面解码方法与元件其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如后。
本发明提供一种多层记忆体元件，即具有多层级(multi-level)记忆体核心胞的记忆体结构，此元件是以平面解码方式取代线解码方式。其中，多层结构的记忆核心胞是在三个平面的交接处进行存取。三面中的两面存取记忆体核心元件的一主动端，在此的记忆体核心元件被定义在每一层级的多层结构中。另外，三面中的一面存取记忆体核心元件的主动端，在此的记忆体核心元件被定义在多层结构的单一层级中。然后，三面中的两面包括字元线或位元线被电性连结到对应的平面，接触窗的接触窗开口可直接堆叠。因此，两平面配置共用接触窗开口，以使得接触窗开口范围可显著地减少。
请参阅图2所示，为本发明一实施例的平面解码示意图。在此，记忆体核心胞110是为平面112、114、116的交点。将传统的字元线与位元线概念延伸到平面112、114、116时，则平面112、114、116分别相当于源极平面、字元平面、汲极平面，其详述如下。由于不同层的众字元线与位元线可通过共用平面而电性连接，因此，资料解码所需的接触窗开口可显著减少，其详细说明如下。通常，接触窗开口的数目以Nx+Ny+Nz表示。本发明可减少接触窗开口的数目是因为多层接触窗可堆叠于另一个接触窗的正上方，即多个接触窗开口具有一共用轴。
请参阅图3所示，是本发明一实施例的共接地三维罩幕式只读记忆体(MASKROM)的示意图。其中，三个彼此相互垂直的平面定义形成此多层级记忆体元件。这三个平面包括字元平面122a与122b、源极平面120a与120b、汲极平面124a至124f。如图3所示，字元平面122a与122b位于yz平面，源极平面120a与120b位于xy平面，汲极平面124a与124f位于xz平面。记忆体核心胞128包括一三端元件，例如：源极、闸极、汲极端。如图3所示，字元平面122a与122b是与多层结构中的这一些字元平面所截切的核心胞的三端元件的第一端(闸极)连接。汲极平面124a至124f，是与汲极平面中的记忆体核心胞的三端元件的第二端(汲极)连接。源极平面120a与120b，是与其所截切的记忆核心胞的三端元件的第三端(源极)连接。此处所述的多层级记忆体结构其每一层具有一个源极平面。然而，图3所示者是以闸极、源极、汲极做为记忆体核心胞的三端元件，然而，本发明可应用于任何合适的三端元件。如图3所示，在字元平面122a施加3伏电压，在汲极平面124b施加1伏电压，并在源极平面120a施加零伏电压可读取记忆体核心胞126的胞汲极电流。并且，在未选择的字元平面122b与其他未选择的字元平面同样施加零伏电压，而未选择的汲极平面与未选择的源极平面则浮置。因此，在一实施例中，记忆体核心胞126的储存值能通过量测电流来决定。甚至，将电压施加到特定的平面，任何记忆体核心胞128也能被读取。
请参阅图4A至图4D所示，是图3的具有多层级结构的三维罩幕式只读记忆体的上视图与剖面图。图4A是绘示对应于三维罩幕式只读记忆体的多层级记忆体结构中一膜层的一源极平面120的上视图。其中，接触窗130被定义在汲极平面124与字元平面122中。图4B到4D是绘示4A的剖面图。图4A是绘示顶切部分。其中，源极平面120、字元平面122与汲极平面124被逐一绘示。如同4B到4D，接触窗130是相互堆叠使平面解码能够执行。如图4A到4D所示，记忆体核心胞128可为晶体管。
请参阅图5所示，是本发明一较佳实施例中关于具有多层级结构的三维罩幕式只读记忆体的源极平面配置的简化示意图。请参阅图4所示，所需要的接触窗开口的面积范围因为字元平面与汲极平面共用接触窗开口的配置方式而大量减少。所以，如图5所示，值得注意的是除了源极平面以外，所有膜层的配置是相同的。既然字元平面与汲极平面的配置是相同的，多层罩幕式只读记忆体的光罩成本可显著降低。如图5所示，源极平面120a到120d是为了与配合窗130a到130n互相配合，而在配置上具有些微的差异。因此，与这些源极平面相关的光罩将有所不同。然而，多数膜层的接触窗可以如图5中所示，藉由接触窗连接源极平面120a到120c的方式进行堆叠。也就是说，接触窗130a到130n是藉由每一膜层中堆叠的接触窗所定义。同样的，当膜层的数量增加时，相对于习知解码方法中字元线/位元线的配置而言，接触窗的面积范围并不会快速的向外扩张。
请参阅图6所示，是本发明一较佳实施三维罩幕式只读记忆体解码流程的简化示意图。其中，在此字元平面被连接(pin out)作为X-解码器140，而汲极平面是作为Y-解码器144。其中，Y-解码器144是与感应放大器146电性连接。源极平面是作为Z-解码器142。熟悉此技术领域者可清楚了解主体148能悬浮或接地以抑制悬浮主体效应(floating body effect)。在一实施例中，Z-解码器衬垫是围绕配置于X-解码器140与Y-解码器144同一边，以使得被Z-解码器衬垫占用的空间可作为其他用途。
请参阅图7所示，是本发明一较佳实施例中共用字元平面的配置方式的简化示意图。其中，字元平面的一字元线150是由多层结构的记忆体核心胞中两相邻接的膜层152及154所共用。此外，熟悉此技术领域者可清楚了解一底闸极薄膜晶体管可被整合于此。很容易了解的，字元平面包括以并联方式电性连接的字元线。也就是说，并联的字元线定义出一平面作为字元平面。字元平面中的字元线150及156是与字元平面解码器158电性连接。换句话说，导线153a到153d可视为位元线，以提供作为汲极平面的基础。此外，汲极平面会与汲极平面解码器157电性连接。
请参阅图8A到8B所示，是整合图7中共用字元平面的三维罩幕式只读记忆体的上视图与剖面图。熟悉此技术领域者可清楚了解共用字元平面将导致较少的制程步骤与光罩。因此，由于较少的制程步骤及光罩将使得生产本发明实施例成本降低。图8A到8D分别相似于图4A到4D。然而，在图8A到8D中字元平面122被膜层121与123共用。
请参阅图9所示，是本发明一较佳实施例中整合平面解码结构的三维多次可程式化(MTP)/一次可程式化(OTP)记忆体的简化示意图。如图9所绘示，记忆体核心胞170包括一三端元件，其中在三端元件的源极的一侧中包括一状态改变元件172。例如，记忆体核心胞可以由薄膜晶体管元件所构成。其中，状态改变元件172可以为非保险丝，保险丝，状态改变材质(如硫硒碲玻璃(chalcogenide))。关于硫硒碲玻璃已揭露于美国专利中，专利申请号为10/465,120，其中详尽说明所有整合运用的方式。此外，记忆体核心胞170的程式化是藉由启动所对应的字元平面、汲极平面与源极平面，且提供电流到所选择的状态改变元件所完成。其中，程式化电流会导致状态改变元件电阻的改变。换句话说，电阻的改变会导致读取电流产生变化且能提供记忆储存。
请参阅图10所示，是本发明另一较佳实施例中整合如记忆体核心胞的三端元件的三维记忆体。在上述说明中，已经描述标准的三端元件，但本发明并不限制用于如金氧半导体场效晶体管与双载子晶体管(bipolarjunction transistor，BJT)等标准半导体元件。另一种三端元件180，如单一电极元件(single electron device，SET)，氮化硅只读记忆体(NROM，具有用以记忆体储存的氧化物-氮化物-氧化物层)，PHINES(Programming byHot Hole Injection Nitride Electron Storage)(与氮化硅只读记忆体相类似但具有不同程式化方法)，且浮置闸极快闪记忆体(闸氧化层内具有多晶硅浮置闸极)等也可作为应用。熟知此技术领域者可以得知，适当偏差配置是仰赖元件特性所决定。一般而言，在图10中邻近的汲极平面内可以合并，因此每一平面是一虚拟接地阵列(在每一记忆层中无须进行场隔离)。在此架构中，可以制造出较高密度的记忆体阵列。然而，虚拟接地阵列的漏电流路径是更大的，而且应在电路设计时列入考虑。
总结来说，本发明提出一种多层记忆体结构，其中是应用平面解码技术以存取核心胞。因为这些平面的其中的二电性连接到多膜层的核心胞，所以多膜层中用于接触窗的堆叠的接触窗开口能极小化接触窗所需的面积范围。此外，关于薄膜晶体管罩幕式只读记忆体，除了源极平面的配置之外，每一膜层中的配置都是相同的。因此，所产生的结果是光罩的成本降低。在一实施例中，两邻近膜层可共用字元平面的一字元线，而能与底闸层薄膜晶体管进行整合。可以清楚知道，记忆胞中的起始电压可藉由离子植入进行提升。此外，记忆胞中的逻辑“1”与“0”是由程式遮罩(code mask)所定义。
综上所述，考虑薄膜晶体管快闪记忆体，记忆胞可以是浮置闸极元件或氮化储存记忆体例如是氮化硅只读记忆体(NROM)与PHINES。本发明的实施例习知字元线与位元线结构式延伸为字元平面，汲极平面，源极平面。在另一实施例中，热电子程式化方法可应用于被三平面交接处定义而选定的记忆胞。其中，热电子程式化方法是为高能热电子藉由通道电场加速而注入浮置闸极。关于一次程式化(one time programming，OTP)/多次程式化(many time programming，MTP)记忆体，薄膜晶体管的汲极的一侧可连接到上述所讨论的状态改变元件。此外，核心胞的程式化是藉由启动的所对应的字元平面、汲极平面与源极平面，且提供电流到所选择的状态改变元件所完成。在一实施例中，抹除机制是藉由对整体区块或区段进行通道抹除来完成。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (23)
1、一种多层记忆体元件，其特征在于其包括：
多数个记忆体核心胞中的多数层膜层；
一字元平面，电性连结到与该字元平面交接的该些记忆体核心胞中该些膜层的每一第一主动端；
一汲极平面，大体上垂直于该字元平面且电性连结到与该汲极平面交接的该些记忆体核心胞中该些膜层的每一第二主动端；以及
一源极平面，在一单一层级中大体上垂直该字元平面与该汲极平面，且电性连结该些记忆体核心胞的每一第三主动端。
2、根据权利要求1所述的多层记忆体元件，其特征在于其更包括：
多数个介层窗开口连接各该源极平面，其中一连接一第一源极平面的各该接触窗开口的轴是大体上对准一连接相对应于一第二源极平面的各该接触窗开口的轴。
3、根据权利要求1所述的多层记忆体元件，其特征在于其中各该记忆体核心胞包括具有三个主动端的一元件，该元件是为一金氧半导体场效应晶体管(MOSFET)、一双载子晶体管(BJT)或一单一电极元件(SET)。
4、根据权利要求1所述的多层记忆体元件，其特征在于其中所述的字元平面的功能为一X-解码器。
5、根据权利要求1所述的多层记忆体元件，其特征在于其中所述的汲极平面的功能为一Y-解码器。
6、根据权利要求1所述的多层记忆体元件，其特征在于其中所述的源极平面的功能为一Z-解码器。
7、根据权利要求1所述的多层记忆体元件，其特征在于其中所述的该些膜层的各该第二主动端是连结到一状态改变元件。
8、根据权利要求7所述的多层记忆体元件，其特征在于其中所述的状态改变元件是选择自一非保险丝、一保险丝与一硫硒碲玻璃(chalcogenide)元件所组成的族群。
9、根据权利要求1所述的多层记忆体元件，其特征在于其中相邻接的该些层级的各该主动端共用该字元平面的一字元线。
10、一种多层记忆体元件的平面解码方法，其特征在于其包括以下步骤：
以电性连接到多数个第一主动端来定义一源极平面，且该些第一主动端是连接到该多层记忆体元件的一层级中的多数个记忆体核心胞；
连接多数个第二主动端，而该些第二主动端是连接于该多层记忆体元件的该些记忆体核心胞，且该些记忆体核心胞具有交接于该多层记忆体元件中每一层级的一字元平面；以及
连接多数个第三主动端，而该些第三主动端是连接于该多层记忆体元件的该些记忆体核心胞，且该些记忆体核心胞具有交接于该多层记忆体元件中每一层级的一汲极平面。
11、根据权利要求10所述的多层记忆体元件的平面解码方法，其特征在于其更包括：
施加一第一电压到该字元平面；
施加一第二电压到该汲极平面；以及
存取储存在该记忆体核心胞中的一资料，且该记忆体核心胞连接于该源极平面、该字元平面与该汲极平面的一交接处。
12、根据权利要求11所述的多层记忆体元件的平面解码方法，其特征在于其中施加该第一电压到该字元平面的步骤包括施加一约3伏特的电压。
13、根据权利要求11所述的多层记忆体元件的平面解码方法，其特征在于其中施加该第二电压到该汲极平面的步骤包括施加一约1伏特的电压。
14、根据权利要求10所述的多层记忆体元件的平面解码方法，其特征在于其更包括具有该些第三主动端的一状态改变元件。
15、根据权利要求14所述的多层记忆体元件的平面解码方法，其特征在于其中所述的状态改变元件是选自一保险丝、一非保险丝丝与一硫硒碲玻璃材料所组成的族群。
16、根据权利要求14所述的多层记忆体元件的平面解码方法，其特征在于其更包括施加一电流到该状态改变元件以程式化连接到该状态改变元件的该记忆体核心胞。
17、一种存取多层记忆体元件中记忆体核心胞的方法，其特征在于其包括以下步骤：
定义多数个记忆体核心胞的一第一平面，且该第一平面连接于一多层记忆体元件的一单一层级；
定义该些记忆体核心胞的一第二平面，且该第二平面连接于该多层记忆体元件的多数层膜层，其中该第二平面大体上垂直于该第一平面；
定义该些记忆体核心胞的一第三平面，且该第三平面连接于该多层记忆体元件的该些膜层，其中该第三平面大体上垂直于该第一平面与该第二平面；以及
施加一电压到多数个第一端及多数个第二端，且该些第一端及该些第二端是连接于该第二平面与该第三平面的各该记忆体核心胞。
18、根据权利要求17所述的存取多层记忆体元件中记忆体核心胞的方法，其特征在于其中施加该电压到该些第一端及该些第二端，且该些第一端及该些第二端是连接于该第二平面与该第三平面的各该记忆体核心胞的步骤包括：施加一第一电压到该些记忆体核心胞的该第二平面；以及
施加一第二电压到该些记忆体核心胞的该第三平面。
19、根据权利要求18所述的存取多层记忆体元件中记忆体核心胞的方法，其特征在于其中所述的第一电压大于该第二电压。
20、根据权利要求17所述的存取多层记忆体元件中记忆体核心胞的方法，其特征在于其中所述的各记忆体核心胞是具有三个主动端。
21、根据权利要求17所述的存取多层记忆体元件中记忆体核心胞的方法，其特征在于其更包括：
施加一电流在该已辨识的记忆体核心元件；以及
对施加该电流的反应方法，包括启动一状态改变元件的一电阻变化，且该状态改变元件是连接于该记忆体核心胞的一第三端。
22、根据权利要求21所述的存取多层记忆体元件中记忆体核心胞的方法，其特征在于其中所述的状态改变元件是选择自一非保险丝、一保险丝与一相改变物质所组成的族群。
23、根据权利要求22所述的存取多层记忆体元件中记忆体核心胞的方法，其特征在于其中所述的相改变物质包括一硫硒碲玻璃。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/779,147 US6906940B1 (en) | 2004-02-12 | 2004-02-12 | Plane decoding method and device for three dimensional memories |
| US10/779,147 | 2004-02-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1655359A true CN1655359A (zh) | 2005-08-17 |
| CN100383973C CN100383973C (zh) | 2008-04-23 |
Family
ID=34634652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100073465A Active CN100383973C (zh) | 2004-02-12 | 2005-02-04 | 三维存储器的平面解码方法与元件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6906940B1 (zh) |
| CN (1) | CN100383973C (zh) |
| TW (1) | TWI257105B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104718625A (zh) * | 2012-08-31 | 2015-06-17 | 美光科技公司 | 三维存储器阵列架构 |
Families Citing this family (120)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060010625A1 (en) * | 2004-07-14 | 2006-01-19 | Zuko, Llc | Cleansing system with disposable pads |
| JP4288376B2 (ja) | 2007-04-24 | 2009-07-01 | スパンション エルエルシー | 不揮発性記憶装置およびその制御方法 |
| JP2008276858A (ja) * | 2007-04-27 | 2008-11-13 | Spansion Llc | 不揮発性記憶装置及びそのバイアス制御方法 |
| US7420832B1 (en) * | 2007-04-30 | 2008-09-02 | International Business Machines Corporation | Array split across three-dimensional interconnected chips |
| US20080266925A1 (en) * | 2007-04-30 | 2008-10-30 | International Business Machines Corporation | Array Split Across Three-Dimensional Interconnected Chips |
| US20080273369A1 (en) * | 2007-05-02 | 2008-11-06 | Michael Angerbauer | Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System |
| TWI433302B (zh) | 2009-03-03 | 2014-04-01 | Macronix Int Co Ltd | 積體電路自對準三度空間記憶陣列及其製作方法 |
| US8203187B2 (en) * | 2009-03-03 | 2012-06-19 | Macronix International Co., Ltd. | 3D memory array arranged for FN tunneling program and erase |
| TWI418020B (zh) * | 2009-03-03 | 2013-12-01 | Macronix Int Co Ltd | 用於ｆｎ穿隧程式化及抹除之三維記憶體陣列 |
| US8373440B2 (en) | 2009-04-06 | 2013-02-12 | Hewlett-Packard Development Company, L.P. | Three dimensional multilayer circuit |
| KR101682662B1 (ko) * | 2009-07-20 | 2016-12-06 | 삼성전자주식회사 | 3차원 메모리 장치 및 그것의 프로그램 방법 |
| WO2011019354A1 (en) * | 2009-08-14 | 2011-02-17 | Hewlett-Packard Development Company, L.P. | Multilayer circuit |
| US8154128B2 (en) * | 2009-10-14 | 2012-04-10 | Macronix International Co., Ltd. | 3D integrated circuit layer interconnect |
| US8383512B2 (en) | 2011-01-19 | 2013-02-26 | Macronix International Co., Ltd. | Method for making multilayer connection structure |
| WO2011093863A1 (en) | 2010-01-29 | 2011-08-04 | Hewlett-Packard Development Company, L.P. | Three dimensional multilayer circuit |
| US7982504B1 (en) | 2010-01-29 | 2011-07-19 | Hewlett Packard Development Company, L.P. | Interconnection architecture for multilayer circuits |
| US8437192B2 (en) | 2010-05-21 | 2013-05-07 | Macronix International Co., Ltd. | 3D two bit-per-cell NAND flash memory |
| US8890233B2 (en) | 2010-07-06 | 2014-11-18 | Macronix International Co., Ltd. | 3D memory array with improved SSL and BL contact layout |
| US8659944B2 (en) | 2010-09-01 | 2014-02-25 | Macronix International Co., Ltd. | Memory architecture of 3D array with diode in memory string |
| US8486791B2 (en) | 2011-01-19 | 2013-07-16 | Macronix International Co., Ltd. | Mufti-layer single crystal 3D stackable memory |
| US8598032B2 (en) | 2011-01-19 | 2013-12-03 | Macronix International Co., Ltd | Reduced number of masks for IC device with stacked contact levels |
| TWI497496B (zh) * | 2011-01-19 | 2015-08-21 | Macronix Int Co Ltd | 三維記憶體陣列架構 |
| US8503213B2 (en) | 2011-01-19 | 2013-08-06 | Macronix International Co., Ltd. | Memory architecture of 3D array with alternating memory string orientation and string select structures |
| US8724390B2 (en) | 2011-01-19 | 2014-05-13 | Macronix International Co., Ltd. | Architecture for a 3D memory array |
| US8630114B2 (en) | 2011-01-19 | 2014-01-14 | Macronix International Co., Ltd. | Memory architecture of 3D NOR array |
| US8836137B2 (en) | 2012-04-19 | 2014-09-16 | Macronix International Co., Ltd. | Method for creating a 3D stacked multichip module |
| JP2012244180A (ja) | 2011-05-24 | 2012-12-10 | Macronix Internatl Co Ltd | 多層接続構造及びその製造方法 |
| US8574992B2 (en) | 2011-09-22 | 2013-11-05 | Macronix International Co., Ltd. | Contact architecture for 3D memory array |
| US8541882B2 (en) | 2011-09-22 | 2013-09-24 | Macronix International Co. Ltd. | Stacked IC device with recessed conductive layers adjacent to interlevel conductors |
| US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
| US9082656B2 (en) | 2011-11-11 | 2015-07-14 | Macronix International Co., Ltd. | NAND flash with non-trapping switch transistors |
| US8723155B2 (en) | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
| US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
| US8570806B2 (en) | 2011-12-13 | 2013-10-29 | Macronix International Co., Ltd. | Z-direction decoding for three dimensional memory array |
| US9035275B2 (en) | 2011-12-19 | 2015-05-19 | Macronix International Co., Ltd. | Three dimensional memory array adjacent to trench sidewalls |
| US8587998B2 (en) | 2012-01-06 | 2013-11-19 | Macronix International Co., Ltd. | 3D memory array with read bit line shielding |
| US8951862B2 (en) * | 2012-01-10 | 2015-02-10 | Macronix International Co., Ltd. | Damascene word line |
| EP2631947B1 (en) | 2012-02-23 | 2014-12-31 | Macronix International Co., Ltd. | Damascene word line |
| US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US8987098B2 (en) | 2012-06-19 | 2015-03-24 | Macronix International Co., Ltd. | Damascene word line |
| US8633099B1 (en) | 2012-07-19 | 2014-01-21 | Macronix International Co., Ltd. | Method for forming interlayer connectors in a three-dimensional stacked IC device |
| US8927957B2 (en) | 2012-08-09 | 2015-01-06 | Macronix International Co., Ltd. | Sidewall diode driving device and memory using same |
| US8736069B2 (en) | 2012-08-23 | 2014-05-27 | Macronix International Co., Ltd. | Multi-level vertical plug formation with stop layers of increasing thicknesses |
| US8841649B2 (en) | 2012-08-31 | 2014-09-23 | Micron Technology, Inc. | Three dimensional memory array architecture |
| US9196315B2 (en) | 2012-11-19 | 2015-11-24 | Macronix International Co., Ltd. | Three dimensional gate structures with horizontal extensions |
| US9219073B2 (en) | 2014-01-17 | 2015-12-22 | Macronix International Co., Ltd. | Parallelogram cell design for high speed vertical channel 3D NAND memory |
| US9437605B2 (en) | 2012-12-24 | 2016-09-06 | Macronix International Co., Ltd. | 3D NAND array architecture |
| US9502349B2 (en) | 2014-01-17 | 2016-11-22 | Macronix International Co., Ltd. | Separated lower select line in 3D NAND architecture |
| US9224474B2 (en) | 2013-01-09 | 2015-12-29 | Macronix International Co., Ltd. | P-channel 3D memory array and methods to program and erase the same at bit level and block level utilizing band-to-band and fowler-nordheim tunneling principals |
| US8759899B1 (en) | 2013-01-11 | 2014-06-24 | Macronix International Co., Ltd. | Integration of 3D stacked IC device with peripheral circuits |
| US9171636B2 (en) | 2013-01-29 | 2015-10-27 | Macronix International Co. Ltd. | Hot carrier generation and programming in NAND flash |
| US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
| US8987914B2 (en) | 2013-02-07 | 2015-03-24 | Macronix International Co., Ltd. | Conductor structure and method |
| US8976600B2 (en) | 2013-03-11 | 2015-03-10 | Macronix International Co., Ltd. | Word line driver circuit for selecting and deselecting word lines |
| US8993429B2 (en) | 2013-03-12 | 2015-03-31 | Macronix International Co., Ltd. | Interlayer conductor structure and method |
| US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
| US9123778B2 (en) | 2013-03-13 | 2015-09-01 | Macronix International Co., Ltd. | Damascene conductor for 3D array |
| US9379126B2 (en) | 2013-03-14 | 2016-06-28 | Macronix International Co., Ltd. | Damascene conductor for a 3D device |
| US9076535B2 (en) | 2013-07-08 | 2015-07-07 | Macronix International Co., Ltd. | Array arrangement including carrier source |
| US9117526B2 (en) | 2013-07-08 | 2015-08-25 | Macronix International Co., Ltd. | Substrate connection of three dimensional NAND for improving erase performance |
| US9443763B2 (en) | 2013-09-12 | 2016-09-13 | Micron Technology, Inc. | Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process |
| US9099538B2 (en) | 2013-09-17 | 2015-08-04 | Macronix International Co., Ltd. | Conductor with a plurality of vertical extensions for a 3D device |
| US8970040B1 (en) | 2013-09-26 | 2015-03-03 | Macronix International Co., Ltd. | Contact structure and forming method |
| US9070447B2 (en) | 2013-09-26 | 2015-06-30 | Macronix International Co., Ltd. | Contact structure and forming method |
| US9875789B2 (en) * | 2013-11-22 | 2018-01-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D structure for advanced SRAM design to avoid half-selected issue |
| US9698156B2 (en) | 2015-03-03 | 2017-07-04 | Macronix International Co., Ltd. | Vertical thin-channel memory |
| US9679849B1 (en) | 2014-01-17 | 2017-06-13 | Macronix International Co., Ltd. | 3D NAND array with sides having undulating shapes |
| US9373632B2 (en) | 2014-01-17 | 2016-06-21 | Macronix International Co., Ltd. | Twisted array design for high speed vertical channel 3D NAND memory |
| US9343322B2 (en) | 2014-01-17 | 2016-05-17 | Macronix International Co., Ltd. | Three dimensional stacking memory film structure |
| US9881971B2 (en) * | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9196628B1 (en) | 2014-05-08 | 2015-11-24 | Macronix International Co., Ltd. | 3D stacked IC device with stepped substack interlayer connectors |
| US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
| US9721964B2 (en) | 2014-06-05 | 2017-08-01 | Macronix International Co., Ltd. | Low dielectric constant insulating material in 3D memory |
| US9356037B2 (en) | 2014-07-07 | 2016-05-31 | Macronix International Co., Ltd. | Memory architecture of 3D array with interleaved control structures |
| US9373409B2 (en) | 2014-07-08 | 2016-06-21 | Macronix International Co., Ltd. | Systems and methods for reduced program disturb for 3D NAND flash |
| US9589642B2 (en) | 2014-08-07 | 2017-03-07 | Macronix International Co., Ltd. | Level shifter and decoder for memory |
| US9620217B2 (en) | 2014-08-12 | 2017-04-11 | Macronix International Co., Ltd. | Sub-block erase |
| US9349745B2 (en) | 2014-08-25 | 2016-05-24 | Macronix International Co., Ltd. | 3D NAND nonvolatile memory with staggered vertical gates |
| US9224473B1 (en) | 2014-09-15 | 2015-12-29 | Macronix International Co., Ltd. | Word line repair for 3D vertical channel memory |
| US9589979B2 (en) | 2014-11-19 | 2017-03-07 | Macronix International Co., Ltd. | Vertical and 3D memory devices and methods of manufacturing the same |
| US9455007B2 (en) | 2014-12-01 | 2016-09-27 | Macronix International Co., Ltd. | Word line driver circuitry and compact memory using same |
| US9741569B2 (en) | 2014-12-16 | 2017-08-22 | Macronix International Co., Ltd. | Forming memory using doped oxide |
| US9356105B1 (en) | 2014-12-29 | 2016-05-31 | Macronix International Co., Ltd. | Ring gate transistor design for flash memory |
| US9418743B1 (en) | 2015-02-17 | 2016-08-16 | Macronix International Co., Ltd. | 3D NAND memory with decoder and local word line drivers |
| US9530503B2 (en) | 2015-02-19 | 2016-12-27 | Macronix International Co., Ltd. | And-type SGVC architecture for 3D NAND flash |
| US9524980B2 (en) | 2015-03-03 | 2016-12-20 | Macronix International Co., Ltd. | U-shaped vertical thin-channel memory |
| US9490017B2 (en) | 2015-03-10 | 2016-11-08 | Macronix International Co., Ltd. | Forced-bias method in sub-block erase |
| US9607702B2 (en) | 2015-03-25 | 2017-03-28 | Macronix International Co., Ltd. | Sub-block page erase in 3D p-channel flash memory |
| US9379129B1 (en) | 2015-04-13 | 2016-06-28 | Macronix International Co., Ltd. | Assist gate structures for three-dimensional (3D) vertical gate array memory structure |
| US9478259B1 (en) | 2015-05-05 | 2016-10-25 | Macronix International Co., Ltd. | 3D voltage switching transistors for 3D vertical gate memory array |
| US9508446B1 (en) | 2015-06-24 | 2016-11-29 | Macronix International Co., Ltd. | Temperature compensated reverse current for memory |
| US9373403B1 (en) | 2015-07-02 | 2016-06-21 | Macronix International Co., Ltd. | 3D NAND memory device and operation thereof |
| US9412752B1 (en) | 2015-09-22 | 2016-08-09 | Macronix International Co., Ltd. | Reference line and bit line structure for 3D memory |
| US9401371B1 (en) | 2015-09-24 | 2016-07-26 | Macronix International Co., Ltd. | Sacrificial spin-on glass for air gap formation after bl isolation process in single gate vertical channel 3D NAND flash |
| TWI582964B (zh) | 2015-12-30 | 2017-05-11 | 旺宏電子股份有限公司 | 記憶體元件及其製作方法 |
| KR101811281B1 (ko) * | 2017-04-17 | 2017-12-22 | 고려대학교 산학협력단 | 층 교차 기반 3차원 터보 곱 코드의 복호 방법 및 그 장치 |
| US10461125B2 (en) | 2017-08-29 | 2019-10-29 | Micron Technology, Inc. | Three dimensional memory arrays |
| US10777566B2 (en) | 2017-11-10 | 2020-09-15 | Macronix International Co., Ltd. | 3D array arranged for memory and in-memory sum-of-products operations |
| US10957392B2 (en) | 2018-01-17 | 2021-03-23 | Macronix International Co., Ltd. | 2D and 3D sum-of-products array for neuromorphic computing system |
| US10719296B2 (en) | 2018-01-17 | 2020-07-21 | Macronix International Co., Ltd. | Sum-of-products accelerator array |
| US10242737B1 (en) | 2018-02-13 | 2019-03-26 | Macronix International Co., Ltd. | Device structure for neuromorphic computing system |
| US10635398B2 (en) | 2018-03-15 | 2020-04-28 | Macronix International Co., Ltd. | Voltage sensing type of matrix multiplication method for neuromorphic computing system |
| US10700004B2 (en) | 2018-04-23 | 2020-06-30 | Macronix International Co., Ltd. | 3D NAND world line connection structure |
| US10840254B2 (en) | 2018-05-22 | 2020-11-17 | Macronix International Co., Ltd. | Pitch scalable 3D NAND |
| US10664746B2 (en) | 2018-07-17 | 2020-05-26 | Macronix International Co., Ltd. | Neural network system |
| US11138497B2 (en) | 2018-07-17 | 2021-10-05 | Macronix International Co., Ltd | In-memory computing devices for neural networks |
| US10629608B2 (en) | 2018-09-26 | 2020-04-21 | Macronix International Co., Ltd. | 3D vertical channel tri-gate NAND memory with tilted hemi-cylindrical structure |
| US11636325B2 (en) | 2018-10-24 | 2023-04-25 | Macronix International Co., Ltd. | In-memory data pooling for machine learning |
| US11562229B2 (en) | 2018-11-30 | 2023-01-24 | Macronix International Co., Ltd. | Convolution accelerator using in-memory computation |
| US10672469B1 (en) | 2018-11-30 | 2020-06-02 | Macronix International Co., Ltd. | In-memory convolution for machine learning |
| US11934480B2 (en) | 2018-12-18 | 2024-03-19 | Macronix International Co., Ltd. | NAND block architecture for in-memory multiply-and-accumulate operations |
| US11119674B2 (en) | 2019-02-19 | 2021-09-14 | Macronix International Co., Ltd. | Memory devices and methods for operating the same |
| US10783963B1 (en) | 2019-03-08 | 2020-09-22 | Macronix International Co., Ltd. | In-memory computation device with inter-page and intra-page data circuits |
| US11132176B2 (en) | 2019-03-20 | 2021-09-28 | Macronix International Co., Ltd. | Non-volatile computing method in flash memory |
| US11037947B2 (en) | 2019-04-15 | 2021-06-15 | Macronix International Co., Ltd. | Array of pillars located in a uniform pattern |
| US10910393B2 (en) | 2019-04-25 | 2021-02-02 | Macronix International Co., Ltd. | 3D NOR memory having vertical source and drain structures |
| US11737274B2 (en) | 2021-02-08 | 2023-08-22 | Macronix International Co., Ltd. | Curved channel 3D memory device |
| US11916011B2 (en) | 2021-04-14 | 2024-02-27 | Macronix International Co., Ltd. | 3D virtual ground memory and manufacturing methods for same |
| US11710519B2 (en) | 2021-07-06 | 2023-07-25 | Macronix International Co., Ltd. | High density memory with reference memory using grouped cells and corresponding operations |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335878B1 (en) * | 1998-07-28 | 2002-01-01 | Hitachi, Ltd. | Non-volatile multi-level semiconductor flash memory device and method of driving same |
| TW406419B (en) * | 1998-01-15 | 2000-09-21 | Siemens Ag | Memory-cells arrangement and its production method |
| US6136650A (en) * | 1999-10-21 | 2000-10-24 | United Semiconductor Corp | Method of forming three-dimensional flash memory structure |
| EP1104023A1 (en) * | 1999-11-26 | 2001-05-30 | STMicroelectronics S.r.l. | Process for manufacturing electronic devices comprising non-volatile memory cells |
| US6882553B2 (en) * | 2002-08-08 | 2005-04-19 | Micron Technology Inc. | Stacked columnar resistive memory structure and its method of formation and operation |
| US6879505B2 (en) * | 2003-03-31 | 2005-04-12 | Matrix Semiconductor, Inc. | Word line arrangement having multi-layer word line segments for three-dimensional memory array |
-
2004
- 2004-02-12 US US10/779,147 patent/US6906940B1/en not_active Expired - Lifetime
- 2004-12-10 TW TW093138338A patent/TWI257105B/zh active
-
2005
- 2005-02-04 CN CNB2005100073465A patent/CN100383973C/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104718625A (zh) * | 2012-08-31 | 2015-06-17 | 美光科技公司 | 三维存储器阵列架构 |
| CN104718625B (zh) * | 2012-08-31 | 2018-04-20 | 美光科技公司 | 三维存储器阵列架构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6906940B1 (en) | 2005-06-14 |
| TWI257105B (en) | 2006-06-21 |
| TW200539193A (en) | 2005-12-01 |
| CN100383973C (zh) | 2008-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1655359A (zh) | 三维记忆体的平面解码方法与元件 | |
| USRE47816E1 (en) | Three-dimensional nonvolatile memory cell structure with upper body connection | |
| CN1677669A (zh) | 积体电路装置与其制造及资料和程式储存方法 | |
| US8369147B2 (en) | Non-volatile multilevel memory cell programming | |
| CN1197163C (zh) | 非挥发性半导体存储器件 | |
| CN1705101A (zh) | p通道电荷捕捉记忆元件的编程与擦除方法 | |
| CN1647215A (zh) | 使用双动态参考的用于多位闪存读取的系统和方法 | |
| CN1228600A (zh) | 具有一个编程区域的非易失性半导体存储器件 | |
| CN1675770A (zh) | Nrom存储器元件,存储器阵列,相关装置和方法 | |
| CN1747060A (zh) | 操作自旋注入操作磁随机存取存储器件的方法及相关器件 | |
| CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
| US5191551A (en) | Non-volatile semiconductor memory device with transistor paralleling floating gate transistor | |
| CN1779982A (zh) | 只读存储器及只读存储单元阵列及其编程与擦除方法 | |
| CN113711355A (zh) | 包含具有至少部分地环绕第二含金属材料并且具有不同于第二含金属材料的结晶度的结晶度的第一含金属材料的字线的组合件 | |
| CN1713372A (zh) | 识别程序化及抹除存储单元中的逻辑信息的方法 | |
| CN1610124A (zh) | 集成电路元件与位元组抹除的方法 | |
| CN1212620C (zh) | 用于字线升压以最小处理升压字线电压变化的微调方法和系统 | |
| CN1832037A (zh) | 非易失存储器和其驱动方法 | |
| CN1797741A (zh) | 记忆胞的操作方法、非挥发性记忆体及其制造方法 | |
| CN1822232A (zh) | 多阶氮化硅只读记忆胞的程序化方法 | |
| CN1389925A (zh) | 非易失性半导体存储器 | |
| CN1879177A (zh) | 具有自对准结构性电荷隔离的nrom闪存 | |
| US11545226B1 (en) | Systems and methods for compensating for erase speed variations due to semi-circle SGD | |
| US20080094917A1 (en) | Method of operating a semiconductor memory device having a recessed control gate electrode | |
| US11569390B2 (en) | Memory cells and integrated assemblies having charge-trapping-material with trap-enhancing-additive |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |