CN1610092A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1610092A
CN1610092A CNA2004100628750A CN200410062875A CN1610092A CN 1610092 A CN1610092 A CN 1610092A CN A2004100628750 A CNA2004100628750 A CN A2004100628750A CN 200410062875 A CN200410062875 A CN 200410062875A CN 1610092 A CN1610092 A CN 1610092A
Authority
CN
China
Prior art keywords
mentioned
ditch
semiconductor device
interlayer dielectric
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100628750A
Other languages
English (en)
Inventor
上杉胜洋
前田清司
田原贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1610092A publication Critical patent/CN1610092A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半导体装置(101)包括：具有主表面的硅基板；在主表面上形成的存储单元；主表面上形成的覆盖存储单元的层间绝缘膜。层间绝缘膜具有顶面和周缘(54)。在层间绝缘膜上，形成位于存储单元和周缘(54)间、与主表面平行延伸且相互间隔并沿规定的方向延伸的沟(11m及11n)和从沟(11m及11n)分支、沿与沟(11m及11n)延伸方向不同的方向延伸的沟(11p)。半导体装置(101)还具备填充沟(11m、11n及11p)的金属膜(12m、12n及12p)。可提供可确实防止层间绝缘膜的周缘向内部传播的裂缝的进展的可靠性高的半导体装置。

Description

半导体装置
技术领域
本发明一般涉及半导体装置，更具体地说，涉及在半导体基板上形成多层层间绝缘膜的半导体装置。
背景技术
以前，以确保保护膜和功能配线的黏连性为目的的半导体晶片及其制造方法公开于特开平8-172062号公报。该文献公开的半导体晶片中，在基板上的半导体装置区域形成的功能配线和由钻石轮划片机切断的划线之间，在保护膜上沿划线形成周缘图案。通过形成这样的周缘图案，由钻石轮划片机进行切断时，可防止沿划线的保护膜的周缘施加的力通过周缘图案传到内侧。
另外，为防止切分晶片以获得半导体芯片时的裂纹进入电子元件区域的内部的半导体芯片及其制造方法公开于特开平3-30357号公报。而且，为防止芯片的内部或周缘部中喷涂膜的覆盖度不良引起膜剥离的半导体装置及其制造方法公开于特开平11-340167号公报。
这样，特开平8-172062号公报公开的半导体晶片中，为减轻由钻石轮划片机切断时产生的损坏，在保护膜上形成周缘图案。但是，损坏波及保护膜不仅仅发生在钻石轮划片机进行切断时。例如，在半导体基板上形成多层的层间绝缘膜时，各层间绝缘膜具有的吸湿性和热膨胀率等的差异导致层间绝缘膜的内部或积层的层间绝缘膜的边界中产生裂缝。另外，半导体装置在高温、多湿的环境下使用时，层间绝缘膜由于吸收水分而产生裂缝。
这些裂缝首先在与大气接触的层间绝缘膜的周缘发生，然后，向层间绝缘膜的内部传播，即使通过特开平8-172062号公报公开的周缘图案也无法确实阻止该裂缝的传播。因而，发生裂缝达到半导体装置的内部而造成半导体装置的可靠性的恶劣影响的问题。另外，特开平3-30357号公报公开的半导体芯片及特开平11-340167号公报公开的半导体装置也无法解决上述问题。
发明内容
因而本发明的目的是解决上述问题，以提供可确实防止层间绝缘膜的周缘向内部传播的裂缝的进展的可靠性高的半导体装置。
本发明的半导体装置包括：具有主表面的半导体基板；主表面上形成的半导体元件以及主表面上形成的用于覆盖半导体元件的层间绝缘膜。层间绝缘膜具有顶面和从顶面连接到主表面的周缘。在层间绝缘膜上，形成位于半导体元件和周缘之间、与主表面平行延伸且相互间隔并沿规定的方向延伸的带状的第1及第2沟部和从第1及第2沟部分支、沿与第1及第2沟部延伸方向不同的方向延伸的多个第3沟部。半导体装置还具备填充第1、第2及第3沟部的金属。
根据本发明，可确实防止从层间绝缘膜的周缘向内部传播的裂缝的进展，提供可靠性高的半导体装置。
通过参照附图理解的本发明的以下详细说明，可以明白本发明的上述及其他目的、特征、方面及优点。
附图说明
图1是从本发明实施例1的半导体装置取出的半导体晶片的透视图。
图2是沿图1中的箭头II-II线的截面图。
图3是沿图2中的箭头III-III线的截面图。
图4是沿图2中的箭头IV-IV线的截面图。
图5-图8是表示图3中的半导体装置的制造方法的工序的截面图。
图9是表示图3中的半导体装置中发生的裂缝的状态的截面图。
图10是表示本发明的实施例2中的半导体装置的截面图。
图11是表示本发明的实施例3中的半导体装置的截面图。
图12是表示本发明的实施例4中的半导体装置的截面图。
图13是表示本发明的实施例5中的半导体装置的截面图。
图14是表示本发明的实施例6中的半导体装置的截面图。
图15是表示本发明的实施例7中的半导体装置的截面图。
具体实施方式
参照图面说明本发明的实施例。
实施例1
参照图1，半导体晶片100由硅基板和其上形成的半导体元件构成。在半导体晶片的表面，形成格子状的菱形线110。通过用钻石轮划片机沿菱形线110切断半导体晶片100，从半导体晶片100取出芯片状的半导体装置101。
参照图2，表示了从图1中的半导体晶片100取出的半导体装置101的规定的一个截面。半导体装置101具有平面的矩形形状，形成其外形的周缘54由沿图1中的菱形线110的切断面构成。2点划线52包围的存储单元区域上形成作为半导体元件的存储单元。
参照图2-图4，在硅基板1的主表面1a上，依次形成层间绝缘膜2及3。层间绝缘膜2在主表面1a上形成，覆盖位于存储单元区域的未图示存储单元。层间绝缘膜2及3分别由不同种类且吸湿性和热膨胀率存在差异的材料形成。作为形成层间绝缘膜2及3的材料，例如有将TEOS(tetrae thyl ortho silicate)、BPTEOS、FSG(F-dopedsilicate glass)、磷(P)或硼(B)以规定的浓度搀杂的硅氧化膜及硅氮化膜等。
层间绝缘膜3具有与主表面1a平行延伸的顶面53。层间绝缘膜2及3具有从其顶面53向主表面1a延伸的周缘54。在层间绝缘膜2及3上，形成位于被2点划线52包围的存储单元区域并从顶面53通到主表面1a的孔31。孔31形成多个并呈矩阵状配置。孔31的内部由钨(W)或铝(Al)等组成的金属膜32填充。
在层间绝缘膜2及3，位于2点划线52包围的存储单元区域的外侧形成沟11m及11n。沟11n沿矩形形状延伸的周缘54而延伸。沟11m在沟11n的内侧，与沟11n平行延伸。沟11m和沟11n以规定的间隔形成。沟11m及11n形成包围存储单元区域。
在层间绝缘膜2及3，形成位于沟11m和沟11n之间的沟11p。沟11p间隔形成多个，与沟11m和沟11n连接。沟11p沿与连接的沟11m及11n延伸方向垂直的方向延伸。沟11m、11n及11p的内部分别由钨或铝等组成的金属膜12m、12n及12p填充。沟11m、11n及11p的内部由与填充孔31的金属膜32相同的材料填充。填充沟11m、11n及11p的金属膜12m、12n及12p构成包围存储单元区域的密封环(seal ring)。该密封环原设置作为防湿机构，防止从周缘54吸收的湿气对半导体装置101造成恶劣影响。
层间绝缘膜3的顶面53上形成多根与金属膜32接触的金属配线33。层间绝缘膜3的顶面53上形成金属配线13m及13n，分别与金属膜12m及12n接触。金属配线13m及13n沿图2所示金属膜12m及12n的延伸线形成。金属配线33、13m及13n由钨或铝等形成。
层间绝缘膜3上形成TEOS等组成的层间绝缘膜4，以覆盖金属配线33、13m及13n。在层间绝缘膜4形成达到金属配线33的孔34。在层间绝缘膜4形成沟14m及14n，分别达到金属配线13m及13n。沟14m及14n分别在平面上与沟11m及11n重叠的位置上形成。孔34以及沟14m、14n的内部分别由钨或铝等组成的金属膜35、15m及15n填充。在层间绝缘膜4，还由金属配线13m及13n以及金属膜15m及15n构成包围存储单元区域的密封环。
在层间绝缘膜4的顶面上，形成多个与金属膜35接触的金属配线36。层间绝缘膜4的顶面上形成金属配线16m及16n，分别与金属膜15m及15n接触。金属配线16m及16n沿图2所示金属膜12m及12n的延伸线而形成。金属配线36、16m及16n由钨或铝等形成。
在层间绝缘膜4上形成TEOS等组成的层间绝缘膜5，以覆盖金属配线36、16m及16n。在层间绝缘膜5，形成多个达到金属配线36的孔37。在层间绝缘膜5形成沟17m及17n，分别达到金属配线16m及16n。沟17m及17n分别在与平面上的沟11m及11n重叠的位置上形成。孔37以及沟17m、17n的内部分别由钨或铝等组成的金属膜38、18m及18n填充。在层间绝缘膜5，还由金属配线16m及16n以及金属膜18m及18n构成包围存储单元区域的密封环。
层间绝缘膜5的顶面上形成与金属膜38接触的多根金属配线39。层间绝缘膜5的顶面上形成金属配线19m及19n，分别与金属膜18m及18n接触。金属配线19m及19n沿图2所示金属膜12m及12n的延伸线形成。金属配线39、19m及19n由钨或铝等形成。
在层间绝缘膜5的顶面上形成例如由聚酰亚胺组成的保护膜6，以覆盖金属配线39、19m及19n。另外，虽然未图示，在保护膜6上形成与金属配线39、19m及19n等电气连接的多个电极。
以下，参照图5到图8及图3说明图3中的半导体装置的制造方法。
参照图5，在硅基板1的主表面1a上依次堆积由不同材料组成的层间绝缘膜2及3。参照图6，通过对层间绝缘膜2及3进行规定的光刻工序及蚀刻工序，形成达到主表面1a的孔31以及沟11m、11n及11p。堆积金属膜，以填充孔31以及沟11m、11n及11p，在孔31以及沟11m、11n及11P的内部分别形成金属膜32、12m、12n及12p。
同时蚀刻相对大面积的部分和相对小面积的部分时，一般地说，相对大面积的部分容易蚀刻。因而，同时蚀刻相对大面积的沟和相对小面积的孔时，两者间的蚀刻速率产生差异。上述的工序中，沟11m及11n虽然与孔31同时蚀刻，但是沟11m和沟11n形成间隔。因而，与形成具有沟11m及11n的2倍沟宽的一个沟的场合比较，本实施例的蚀刻的控制性较佳。
参照图7，在层间绝缘膜3的顶面53上形成规定形状的金属配线33、13m及13n。形成覆盖金属配线33、13m及13n的层间绝缘膜4。
参照图8，通过在层间绝缘膜4执行规定的光刻工序及蚀刻工序，形成达到金属配线33、13m及13n的孔34以及沟14m及14n。孔34以及沟14m、14n的内部分别形成金属膜35、15m及15n，而且，在层间绝缘膜4的顶面上形成规定形状的金属配线36、16m及16n。形成覆盖金属配线36、16m及16n的层间绝缘膜5。
参照图3，通过在层间绝缘膜5执行规定的光刻工序及蚀刻工序，形成达到金属配线36、16m及16n的孔37以及沟17m、17n。孔37以及沟17m、17n的内部分别形成金属膜38、18m及18n，而且，层间绝缘膜5的顶面上形成规定形状的金属配线39、19m及19n。形成保护膜6，以覆盖金属配线39、19m及19n。通过以上工序，完成图3中所示半导体装置。
另外，本实施例中的半导体装置101中，各层间绝缘膜的顶面上形成的金属配线构成包围存储单元区域的密封环的一部分。因而，例如图8所示工序中，若形成达到金属配线13m及13n的沟14m及14n，则可形成在上下层中连续的密封环。此时，与形成达到从层间绝缘膜3的顶面53露出的金属膜12m及12n的沟14m及14n的场合比较，难以发生光刻工序时的掩模偏移。因而，可容易执行沟14m及14n形成时的光刻工序。
本发明的实施例1中的半导体装置101包括：具有主表面1a的半导体基板即硅基板1；在主表面1a上形成的半导体元件即存储单元；主表面1a上形成的覆盖存储单元的层间绝缘膜2及3。层间绝缘膜2及3具有顶面53和从顶面53连接到主表面1a的周缘54。在层间绝缘膜2及3上，形成位于存储单元和周缘54间、与主表面1a平行延伸且相互间隔并沿规定的方向延伸的带状第1及第2沟部即沟11m及11n和从沟11m及11n分支、沿与沟11m及11n延伸方向不同的方向延伸的多个第3沟部即沟11p。半导体装置101还具备填充沟11m、11n及11p的金属膜12m、12n及12p。
沟11p在沟11m和沟11n之间形成。沟11p与沟11m的11n连接。沟11m、11n及11p从顶面53达到主表面1a。沟11m及11n沿周缘54形成，以包围形成存储单元的区域(2点划线52包围的区域)。层间绝缘膜包含不同种类的在主表面1a上依次形成的第1及第2部分，即层间绝缘膜2及3。
另外，本实施例中，将沟11p设置在层间绝缘膜2及3这两层，但是也可将沟11p延伸到层间绝缘膜4及5。该场合，现状的在层间绝缘膜2及3形成的密封环构造构筑成从层间绝缘膜2到5为止的4层结构。
根据这样构成的半导体装置101，在存储单元和周缘54之间，通过向沟11m、11n及11p填充金属膜而形成密封环。因而，可防止周缘54中发生的从周缘54向2点划线52包围的存储单元区域传播的裂缝达到存储单元区域。从而，可防止层间绝缘膜从硅基板1的主表面1a上剥离。
参照图2及图9，周缘54发生的裂缝41首先达到金属膜12n组成的密封环。此时，金属膜12n成为抵抗，裂缝41传播的力减弱。另外，密封环的一部分由从金属膜12m及12n分支的金属膜12p构成。因而，层间绝缘膜2及3和密封环的接触面积增大，密封环形成对层间绝缘膜2及3呈机械啮合的状态。通过这样的锚定效果，密封环在层间绝缘膜2及3中被可靠地支持，因而可增大密封环对裂缝41的抵抗力。根据以上的理由，裂缝41的进展在金属膜12n和金属12m之间的层间绝缘膜中终止，或在金属膜12m组成的密封环中终止。
另外，本实施例中，沟11m和沟11n通过沟11p连接。因而，金属膜12p设置成连接金属膜12n及12m的形态。从而，可获得比上述的锚定效果更大的效果。
另外，由于沟11p位于沟11m和沟11n之间，因而密封环在沟11m和沟11n之间的区域形成。因而，可在保持形成密封环的面积的情况下通过设置金属膜12p获得上述的效果。从而，同时也可实现半导体装置的小型化。
另外，半导体装置101中，从层间绝缘膜3的顶面53到主表面1a连续形成由金属膜12m、12n及12p构成的密封环。而且，该密封环形成完全包围半导体装置101的存储单元区域。根据这些理由，即使周缘54的任意位置发生裂缝，也能够可靠地防止裂缝达到存储单元区域内。
另外，如本实施例，层间绝缘膜2及3用不同的材料形成时，由于其吸湿性和热膨胀率等的差异导致在层间绝缘膜2和层间绝缘膜3的边界容易产生裂缝。因而，本发明可非常有效地利用于这样构成的半导体装置101中。另一方面，在半导体基板上形成单层的层间绝缘膜的半导体装置中，也有从吸收水分的周缘产生裂缝的情况。因而，本发明也可有效利用于这样的半导体装置中。
实施例2
图10表示实施例1中与图2所示截面相当的形状。实施例2中的半导体装置具有与实施例1中的半导体装置基本相同的构造，仅仅层间绝缘膜上形成的密封环的形状不同。以下，省略重复构造的说明。
参照图10，在层间绝缘膜2及3上位于2点划线52包围的存储单元区域的外侧，形成沟11m及11n以及沟11n和沟11m之间锯齿状延伸的沟11p。沟11p每隔规定的间隔与沟11n和沟11m连接。沟11p沿所连接的沟11n及11m的延伸方向的斜方向延伸。
这样构成的半导体装置，可实现与实施例1记载的效果同样的效果。而且，从周缘54向存储单元区域部分形成3根密封环，因而，该部分中可获得更大的阻止裂缝的进展的效果。
实施例3
图11表示实施例1中与图2所示截面相当的形状。实施例3中的半导体装置具有与实施例1中的半导体装置基本相同的构造，仅仅层间绝缘膜上形成的密封环的形状不同。以下，省略重复构造的说明。
参照图11，在层间绝缘膜2及3位于2点划线52包围的存储单元区域的外侧，形成沟11m及11n以及位于沟11n和沟11m之间沿与沟11m及11n延伸方向的垂直方向延伸的多个沟11p。沟11p从沟11n及11m突出，从一条沟突出的沟11p向另一条沟延伸。沟11p从沟11n及11m两者中交互地以规定的间隔突出。
这样构成的半导体装置，可实现与实施例1记载的效果同样的效果。
另外，实施例1到3中，仅仅说明沟11p在沟11m和沟11n之间形成的情况，但是本发明不限于此。沟11p也可具有在沟11m及11n的外侧延伸的形状。
实施例4
图12表示实施例1中与图2所示截面相当的形状。实施例4中的半导体装置具有与实施例1中的半导体装置基本相同的构造，仅仅层间绝缘膜上形成的密封环的形状不同。以下，省略重复构造的说明。
参照图12，在层间绝缘膜2及3位于2点划线52包围的存储单元区域的外侧，形成沟61m。沟61m沿周缘54延伸，以包围存储单元区域。在层间绝缘膜2及3上，每隔规定的间隔形成与沟61m交差的沟61n。沟61n每90度地改变进展方向，同时，全体沿沟61m的延伸方向延伸。沟61n在构61m延伸方向的垂直方向上与沟61m交差。沟61m及61n的内部，分别填充钨或铝等组成的金属膜62m及62n。填充沟61m及61n金属膜62m及62n构成包围存储单元区域的密封环。
本发明的实施例4中的半导体装置包括：具有主表面1a的半导体基板即硅基板1；主表面1a上形成的半导体元件即存储单元；在主表面1a上形成的覆盖存储单元的层间绝缘膜2及3。层间绝缘膜2及3具有顶面53和从顶面53连接到主表面1a的周缘54。在层间绝缘膜2及3位于存储单元的周缘54之间的位置，形成与主表面1a平行延伸且每隔规定的间隔相互交差而延伸的带状的第1及第2沟部，即沟61m及61n。半导体装置还具备作为填充沟61m及61n的金属的金属膜62m及62n。
沟61m及61n从顶面53达到主表面1a。沟61m及61n沿周缘54形成，以包围形成存储单元的区域。层间绝缘膜包含不同种类的在主表面1a上依次形成的第1及第2部分，即层间绝缘膜2及3。
这样构成的半导体装置，在存储单元的周缘54之间，通过向沟61m及61n填充金属膜的而形成密封环。通过沟61m的沟61n的交差，填充该沟61m及61n的金属膜62m及62n形成对层间绝缘膜2及3为机械啮合的状态。因而，密封环可以获得上述的锚定效果。从而，本实施例中的半导体装置中也可以获得与实施例1所述效果同样的效果。
另外，从层间绝缘膜3的顶面53到主表面1a为止连续形成金属膜62m及62n构成的密封环。而且，该密封环形成包围半导体装置的存储单元区域。因而，对于这些引起的效果，可实现与实施例1所述效果同样的效果。
而且，根据实施例1中所述的理由，本发明可非常有效地利用于层间绝缘膜2及3以不同材料形成的半导体装置中。另一方面，在半导体基板上形成单层的层间绝缘膜的半导体装置中，也可有效利用本发明。
实施例5
图13表示实施例1中与图2所示截面相当的形状。实施例5中的半导体装置具有与实施例4中的半导体装置基本相同的构造，仅仅层间绝缘膜上形成的密封环的形状不同。以下，省略重复构造的说明。
参照图13，在层间绝缘膜2及3位于2点划线52包围的存储单元区域的外侧，形成沿周缘54延伸的沟61m和每隔规定的间隔与沟61m交差的沟61n。沟61n形成锯齿状延伸，在沟61m延伸方向的斜方向与沟61m交差。
这样构成的半导体装置，可获得与实施例4所述效果同样的效果。
实施例6
图14表示实施例1中与图2所示截面相当的形状。实施例6中的半导体装置具有与实施例4中的半导体装置基本相同的构造，仅仅层间绝缘膜上形成的密封环的形状不同。以下，省略重复构造的说明。
参照图14，在层间绝缘膜2及3位于2点划线52包围的存储单元区域的外侧，分别形成锯齿状延伸的沟61m及61n。沟61m及61n具有相同形状，但是形成相互偏移。因而，沟61m和沟61n每隔规定的间隔交差。
这样构成的半导体装置，可获得与实施例4所述效果同样的效果。
实施例7
图15表示实施例1中与图2所示截面相当的形状。实施例7中的半导体装置具有与实施例4中的半导体装置基本相同的构造，仅仅层间绝缘膜上形成的密封环的形状不同。以下，省略重复构造的说明。
参照图15，在层间绝缘膜2及3上形成每隔规定的间隔相互交差的沟61m及61n。沟61m及61n通过相互交差构成蜂巢状的蜂窝构造。
这样构成的半导体装置，可获得与实施例4所述效果同样的效果。而且，沟61m及61n构成蜂窝构造，可以提高密封环的强度和刚性。
虽然详细地说明了本发明，但是这些只是示例而不是限定，本发明的精神和范围仅仅由附加的权利要求的范围限定。

Claims (10)

1.一种半导体装置，包括：
具有主表面的半导体基板；
上述主表面上形成的半导体元件；以及
上述主表面上形成的用于覆盖上述半导体元件的层间绝缘膜，它具有顶面和从上述顶面连接到上述主表面的周缘，
在上述层间绝缘膜上，形成位于上述半导体元件和上述周缘之间、与上述主表面平行延伸且相互间隔并沿规定的方向延伸的带状的第1及第2沟部和从上述第1及第2沟部分支、沿与上述第1及第2沟部延伸方向不同的方向延伸的多个第3沟部，
还具备填充上述第1、第2及第3沟部的金属。
2.权利要求1所述的半导体装置，其特征在于，
上述第3沟部在上述第1沟部和上述第2沟部之间形成。
3.权利要求1所述的半导体装置，其特征在于，
上述第3沟部连接上述第1沟部和上述第2沟部。
4.权利要求1所述的半导体装置，其特征在于，
上述第1、第2及第3沟部从上述顶面达到上述主表面。
5.权利要求1所述的半导体装置，其特征在于，
上述第1及第2沟部沿上述周缘形成，以包围形成上述半导体元件的区域。
6.权利要求1所述的半导体装置，其特征在于，
上述层间绝缘膜包含种类互不相同的在上述主表面上依次形成的第1及第2部分。
7.一种半导体装置，包括：
具有主表面的半导体基板；
上述主表面上形成的半导体元件；以及
上述主表面上形成的用于覆盖上述半导体元件的层间绝缘膜，它具有顶面和从上述顶面连接到上述主表面的周缘，
在上述层间绝缘膜上，形成位于上述半导体元件和上述周缘之间、与上述主表面平行延伸且每隔规定间隔就相互交差而延伸的带状的第1及第2沟部，
还具备填充上述第1、第2及第3沟部的金属。
8.权利要求7所述的半导体装置，其特征在于，
上述第1及第2沟部从上述顶面达到上述主表面。
9.权利要求7所述的半导体装置，其特征在于，
上述第1及第2沟部沿上述周缘形成，以包围形成上述半导体元件的区域。
10.权利要求7所述的半导体装置，其特征在于，
上述层间绝缘膜包含种类互不相同的在上述主表面上依次形成的第1及第2部分。
CNA2004100628750A 2003-10-23 2004-06-30 半导体装置 Pending CN1610092A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP363562/2003 2003-10-23
JP2003363562A JP2005129717A (ja) 2003-10-23 2003-10-23 半導体装置

Publications (1)

Publication Number Publication Date
CN1610092A true CN1610092A (zh) 2005-04-27

Family

ID=34510053

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100628750A Pending CN1610092A (zh) 2003-10-23 2004-06-30 半导体装置

Country Status (6)

Country Link
US (1) US20050087878A1 (zh)
JP (1) JP2005129717A (zh)
KR (1) KR20050039517A (zh)
CN (1) CN1610092A (zh)
DE (1) DE102004025908A1 (zh)
TW (1) TWI240374B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479758A (zh) * 2010-11-23 2012-05-30 台湾积体电路制造股份有限公司 用于减少蚀刻残留物的结构
CN106469691A (zh) * 2015-08-19 2017-03-01 矽品精密工业股份有限公司 封装结构及其制法
CN108630613A (zh) * 2017-03-20 2018-10-09 中芯国际集成电路制造(上海)有限公司 密封环结构及其制作方法、芯片结构
CN109427732A (zh) * 2017-08-30 2019-03-05 美光科技公司 半导体装置和在裸片环之间包含导电互连件的半导体小片
CN111668163A (zh) * 2019-03-07 2020-09-15 世界先进积体电路股份有限公司 半导体结构

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280204B2 (ja) * 2004-06-15 2009-06-17 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4776195B2 (ja) * 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2006210439A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置
JP2006351878A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2007067372A (ja) * 2005-08-03 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
JP4553892B2 (ja) 2006-12-27 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR100995558B1 (ko) * 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5106933B2 (ja) * 2007-07-04 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置
US8102027B2 (en) * 2007-08-21 2012-01-24 Broadcom Corporation IC package sacrificial structures for crack propagation confinement
US7948060B2 (en) * 2008-07-01 2011-05-24 Xmos Limited Integrated circuit structure
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
US20130207275A1 (en) * 2012-02-15 2013-08-15 Globalfoundries Inc. Methods of Forming Device Level Conductive Contacts to Improve Device Performance and Semiconductor Devices Comprising Such Contacts
JP6117246B2 (ja) * 2013-01-11 2017-04-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6026322B2 (ja) 2013-03-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置およびレイアウト設計システム
KR20150025802A (ko) * 2013-08-30 2015-03-11 에스케이하이닉스 주식회사 반도체 장치의 가드링 구조
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법
US9627332B1 (en) 2016-02-05 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure and seal ring structure
US10395936B2 (en) 2017-04-24 2019-08-27 International Business Machines Corporation Wafer element with an adjusted print resolution assist feature
US20180337228A1 (en) * 2017-05-18 2018-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Novel seal ring for iii-v compound semiconductor-based devices
KR20220028539A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 반도체 장치
CN116631954A (zh) * 2022-02-11 2023-08-22 联华电子股份有限公司 裸片密封环结构
WO2024103381A1 (en) * 2022-11-18 2024-05-23 Boe Technology Group Co., Ltd. Electronic device and method of fabricating electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
US5834829A (en) * 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
US6137155A (en) * 1997-12-31 2000-10-24 Intel Corporation Planar guard ring
US6509622B1 (en) * 2000-08-23 2003-01-21 Intel Corporation Integrated circuit guard ring structures
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
US6734090B2 (en) * 2002-02-20 2004-05-11 International Business Machines Corporation Method of making an edge seal for a semiconductor device
JP4274771B2 (ja) * 2002-10-04 2009-06-10 新電元工業株式会社 半導体装置
JP4303547B2 (ja) * 2003-01-30 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479758A (zh) * 2010-11-23 2012-05-30 台湾积体电路制造股份有限公司 用于减少蚀刻残留物的结构
CN102479758B (zh) * 2010-11-23 2014-03-12 台湾积体电路制造股份有限公司 用于减少蚀刻残留物的结构
CN106469691A (zh) * 2015-08-19 2017-03-01 矽品精密工业股份有限公司 封装结构及其制法
CN106469691B (zh) * 2015-08-19 2019-11-01 矽品精密工业股份有限公司 封装结构及其制法
CN108630613A (zh) * 2017-03-20 2018-10-09 中芯国际集成电路制造(上海)有限公司 密封环结构及其制作方法、芯片结构
CN109427732A (zh) * 2017-08-30 2019-03-05 美光科技公司 半导体装置和在裸片环之间包含导电互连件的半导体小片
CN111668163A (zh) * 2019-03-07 2020-09-15 世界先进积体电路股份有限公司 半导体结构

Also Published As

Publication number Publication date
JP2005129717A (ja) 2005-05-19
TW200515537A (en) 2005-05-01
US20050087878A1 (en) 2005-04-28
TWI240374B (en) 2005-09-21
KR20050039517A (ko) 2005-04-29
DE102004025908A1 (de) 2005-06-02

Similar Documents

Publication Publication Date Title
CN1610092A (zh) 半导体装置
CN1262003C (zh) 半导体器件
JP4303547B2 (ja) 半導体装置
JP4916444B2 (ja) 半導体装置の製造方法
CN1518100A (zh) 半导体器件及其制造方法
US5751065A (en) Integrated circuit with active devices under bond pads
CN1476072A (zh) 半导体器件
CN1309025C (zh) 半导体器件
CN1716624A (zh) 固态成像装置及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1819159A (zh) 半导体晶片及半导体器件的制造方法以及半导体器件
CN1645607A (zh) 半导体器件及其制造方法
JP4828537B2 (ja) 半導体装置
CN101060088A (zh) 半导体封装结构及其制造方法
CN1241021C (zh) 加速度传感器及其制造方法
CN1685513A (zh) 光电二极管阵列及其制造方法
CN1638134A (zh) 固态图像拾取装置
CN1134835C (zh) 半导体器件及其制造方法
CN1707769A (zh) 半导体装置的制造方法
CN1126156C (zh) 半导体器件及其制造方法
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
CN1787211A (zh) 半导体装置及其制造方法
CN1168133C (zh) 半导体晶片、半导体器件及其制造方法
CN1207767C (zh) 半导体器件及其制造方法
CN1873963A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication