CN106469691B - 封装结构及其制法 - Google Patents

封装结构及其制法 Download PDF

Info

Publication number
CN106469691B
CN106469691B CN201510540131.3A CN201510540131A CN106469691B CN 106469691 B CN106469691 B CN 106469691B CN 201510540131 A CN201510540131 A CN 201510540131A CN 106469691 B CN106469691 B CN 106469691B
Authority
CN
China
Prior art keywords
layer
encapsulating structure
insulating layer
preparation
backstop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510540131.3A
Other languages
English (en)
Other versions
CN106469691A (zh
Inventor
叶俊威
赖雅怡
黄富堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN106469691A publication Critical patent/CN106469691A/zh
Application granted granted Critical
Publication of CN106469691B publication Critical patent/CN106469691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请涉及一种封装结构及其制法，该封装结构包括：绝缘层、嵌埋于该绝缘层中的电子元件、设于该绝缘层上并电性连接该电子元件的线路层、以及设于该绝缘层上并围绕该线路层的止挡层，以于切单过程中或切单后受到外力碰撞时，借助该止挡层阻挡外力向内延伸至该线路层，而避免该线路层损毁，进而提升产品良率及产品的可靠度。

Description

封装结构及其制法
技术领域
本发明关于一种封装结构及其制法，特别是指一种具线路层的封装结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(Wafer LevelPackaging，简称WLP)的技术。
如图1A至图1D，其为现有晶圆级半导体封装件1的制法的剖面示意图。
如图1A所示，形成一热化离型胶层(thermal release tape)11于一承载件10上。
接着，置放多个半导体元件12于该热化离型胶层11上，该些半导体元件12具有相对的作用面12a与非作用面12b，各该作用面12a上均具有多个电极垫120，且各该作用面12a粘着于该热化离型胶层11上。
如图1B所示，形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12。
如图1C所示，进行烘烤制程以硬化该封装胶体13，而同时该热化离型胶层11因受热后会失去粘性，故可一并移除该热化离型胶层11与该承载件10，以外露该半导体元件12的作用面12a。
如图1D所示，进行线路重布层(Redistribution layer，简称RDL)制程，形成一线路重布结构14于该封装胶体13与该半导体元件12的作用面12a上，令该线路重布结构14电性连接该半导体元件12的电极垫120。接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊球的导电元件16。最后进行切单制程。
惟，现有半导体封装件1中，在切单过程中或切单后受到外力碰撞时，容易发生碎裂(crack)的情况，导致该线路重布结构14损毁，进而造成产品良率过低及产品可靠度不佳等问题。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种封装结构及其制法，以提升产品良率及产品的可靠度。
本发明的封装结构，包括：绝缘层，其具有相对的第一侧与第二侧；至少一电子元件，其嵌埋于该绝缘层中；线路层，其设于该绝缘层的第一侧上并电性连接该电子元件；以及止挡层，其设于该绝缘层的第一侧上并围绕该线路层。
本发明还提供一种封装结构的制法，包括：提供一具有相对的第一侧与第二侧的绝缘层，且该绝缘层中嵌埋有至少一电子元件；以及形成线路层与止挡层于该绝缘层的第一侧上，其中，该线路层电性连接该电子元件，且该止挡层围绕该线路层。
前述的制法中，该绝缘层以铸模成型或压合方式制作。
前述的封装结构及其制法中，形成该绝缘层的材质为模封材、干膜、聚对二唑苯、聚酰亚胺、预浸材、Ajinomoto build-up film(ABF)、环氧树脂或光阻材。
前述的封装结构及其制法中，该电子元件外露于该绝缘层的第二侧。
前述的封装结构及其制法中，该止挡层为导体。
前述的封装结构及其制法中，该止挡层为至少一环体，例如，该环体具有扩大部。
前述的封装结构及其制法中，该止挡层具有缺口。
前述的封装结构及其制法中，该止挡层的位置投影于该电子元件外或该电子元件内。前述的封装结构及其制法中，还包括形成多个导电元件于该线路层上。
前述的封装结构及其制法中，还包括形成介电层于该绝缘层的第一侧上，以令该线路层与该止挡层设于该介电层上。
由上可知，本发明的封装结构及其制法，于该线路层上形成该止挡层，以于切单过程中或切单后受到外力碰撞时，借助该止挡层阻挡外力向内延伸至该线路层，故相较于现有技术，本发明的制法能避免该线路层损毁，而能提升产品良率及产品的可靠度。
附图说明
图1A至图1D为现有半导体封装件的制法的剖面示意图；以及
图2A至图2D为本发明的封装结构的制法的剖面示意图；其中，图2B′为图2B的局部上视图；
图2E为图2D的另一实施例的剖面示意图；以及
图3A及图3B为图2B′的其它实施例的上视示意图。
符号说明
1 半导体封装件
10,20 承载件
11 热化离型胶层
12 半导体元件
12a,22a 作用面
12b,22b 非作用面
120,220 电极垫
13 封装胶体
14 线路重布结构
15,253 绝缘保护层
16,26 导电元件
2,2’ 封装结构
200 离形层
201 结合层
21 止挡层
210 环体
22 电子元件
23 绝缘层
23a 第一侧
23b 第二侧
24 线路构造
240,250 介电层
241,251,251’ 线路层
25 增层构造
251” 凸块底下金属层
252 导电盲孔
26 导电元件
3 电子装置
310,312 扩大部
311 缺口
S 切割路径。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的封装结构2的制法的剖面示意图。
如图2A所示，提供一具有相对的第一侧23a与第二侧23b的绝缘层23，且该绝缘层23中嵌埋有至少一电子元件22。
在本实施例中，形成该绝缘层23的材质为模封材(molding compound)、干膜(dryfilm)、聚对二唑苯(Poly-p-Polybenzoxazole，简称PBO)、聚酰亚胺(polyimide，简称PI)、预浸材(prepreg，简称PP)、Ajinomoto build-up film(ABF)、环氧树脂(expoxy)或光阻材。
此外，该电子元件22为主动元件、被动元件或其组合者，其中，该主动元件为半导体芯片，而该被动元件为电阻、电容及电感。例如，该电子元件22为半导体芯片，如电源管理芯片、动态随机存取记忆体、应用处理器等，其具有相对的作用面22a与非作用面22b，该作用面22a具有多个电极垫220，且该电子元件22的非作用面22b齐平该绝缘层23的第二侧23b。可理解地，在其它实施例中，该绝缘层23的第二侧23b可覆盖该电子元件22的非作用面22b。
又，该绝缘层23与该电子元件22的制作方式繁多，例如，该绝缘层23以铸模成型(molding)或压合(Laminate)方式形成者，但并不限于此方式。具体地，可先将多个电子元件22设于支撑件(图略)上，再形成用以包覆该些电子元件22的绝缘层23，之后将该绝缘层23的第二侧23b结合于一承载件20上，才移除该支撑件。或者，先将多个电子元件22以其非作用面22b设于该承载件20上，再形成用以包覆该些电子元件22的绝缘层23。
另外，该承载件20上可依序形成有一离形层200与一结合层201，使该绝缘层23的第二侧23b与该电子元件22的非作用面22b结合于该结合层201上。具体地，该离形层200为例如热化离型胶(thermal release tape)、光感离形膜或机械离形构造，且该结合层201如粘着材。
如图2B所示，进行线路重布层(Redistribution layer，简称RDL)制程，以形成一线路构造24于该绝缘层23的第一侧23a上，且该线路构造24电性连接该电子元件22，并形成一止挡层21于该线路构造24上。
在本实施例中，该线路构造24包含一介电层240及设于该介电层240上的一线路层241，且该线路层241电性连接该电子元件22的电极垫220。
此外，该止挡层21设于该介电层240上，且该止挡层21为导体，使其可与该线路层241一同制作；或者，该止挡层21与该线路层241不同制程制作。因此，该止挡层21的材质与该线路层241的材质可相同或不相同。
又，该止挡层21为至少一环体210，如图2B′所示的两环体210，以围绕该线路层241，且图2B′所示的虚线用以表示该电子元件22的平面轮廓。
另外，应可理解地，该环体210的轮廓与数量不限于图中所示的矩形，也可为其它数量或其它形状的轮廓。
如图2C所示，进行线路重布层(RDL)制程，以形成一增层构造25于该线路构造24与该止挡层21上，且形成多个导电元件26于该增层构造25上。
在本实施例中，该增层构造25具有一绝缘保护层253、多个介电层250、形成于该些介电层250上的线路层251,251’、及设于该些介电层250中的多个导电盲孔252，且藉由该些导电盲孔252电性连接该些线路层241,251，而该绝缘保护层253形成于最外侧的介电层250与线路层251’上，以令该最外侧的部分线路层251’外露于该绝缘保护层253，以供结合该些导电元件26于该线路层251’上。
此外，该导电元件26为焊球、金属凸块或金属针等，且于形成该导电元件26前，可先于该线路层251’上形成凸块底下金属层(Under Bump Metallurgy，简称UBM)251”，以利于结合该导电元件26。
如图2D所示，移除该承载板20、离形层200及该结合层201，使该电子元件22的非作用面22b外露于该绝缘层23的第二侧23b。之后，沿如图2C所示的切割路径S进行切单制程，以完成该封装结构2的制作。
在本实施例中，可依需求布设该止挡层21。例如，于该增层构造25的该些介电层250上，也可形成该止挡层21于该线路层251,251’的外围，如图2E所示的封装结构2’。
本发明的制法于形成该线路层241时，于该线路层241的周围同时形成该止挡层21，故在切单过程中或切单后受到外力碰撞时，藉由该止挡层21阻挡外力向内延伸至该线路层241。因此，相较于现有技术，本发明的制法藉由该止挡层21的设计能避免该线路层241损毁，故能提升产品良率及产品的可靠度。
此外，于扇出(fan out)的线路布设中，该止挡层21的位置投影于该电子元件22外，如图2B′所示；于扇入(fan in)的线路布设中，该止挡层21的位置投影于该电子元件22内，如图3A所示。
又，如图3A所示，该些环体210的至少一角落处具有至少一扩大部310以阻挡较大外力向内延伸，且该些环体210的至少一边缘具有缺口311，以于化学蚀刻制程时，蚀刻液可经由此缺口311顺利向外排出，故可避免因蚀刻液残留而过度蚀刻线路层241,251,251’或该环体210的问题。进一步地，如图3B所示，于受较大应力处的角落，可增设扩大部312，以强化该止挡层21。
另外，于后续制程中，可将该封装结构2,2’藉由该些导电元件26结合至一如电路板的电子装置3上，如图2E所示。
本发明提供一种封装结构2,2’，包括：一绝缘层23、至少一电子元件22、一止挡层21以及至少一线路层241,251,251’。
所述的绝缘层23具有相对的第一侧23a与第二侧23b，且形成该绝缘层23的材质为模封材、干膜、聚对二唑苯、聚酰亚胺、预浸材、Ajinomoto build-up film(ABF)、环氧树脂或光阻材。
所述的电子元件22嵌埋于该绝缘层23中。
所述的线路层241,251,251’设于该绝缘层23的第一侧23a上并电性连接该电子元件22。
所述的止挡层21设于该绝缘层23的第一侧23a上并围绕该线路层241,251,251’，且该止挡层为导体。
于一实施例中，该电子元件22外露于该绝缘层23的第二侧23b。
于一实施例中，该止挡层21为至少一环体210，例如，该环体210具有至少一扩大部312。
于一实施例中，该止挡层21的位置投影于该电子元件22外或该电子元件22内。
于一实施例中，所述的封装结构2,2’还包括至少一介电层240,250，形成于该绝缘层23的第一侧23a上，以令该线路层241,251,251’与该止挡层21设于该介电层240,250上。
于一实施例中，所述的封装结构2,2’还包括形成于该线路层251’上的多个导电元件26。
综上所述，本发明的封装结构及其制法，主要藉由该止挡层的设计，以阻挡外力向内延伸至该线路层，故能避免该线路层损毁，以提升产品良率及产品的可靠度。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (15)

1.一种封装结构，其特征为，该封装结构包括：
绝缘层，其具有相对的第一侧与第二侧；
至少一电子元件，其嵌埋于该绝缘层中；
线路层，其设于该绝缘层的第一侧上并电性连接该电子元件；以及
止挡层，其设于该绝缘层的第一侧上并围绕该线路层，该止挡层为多个具有缺口的环体，至少一该环体的至少一角落处具有扩大部，且该多个环体的缺口的位置对齐。
2.如权利要求1所述的封装结构，其特征为，形成该绝缘层的材质为聚对二唑苯、聚酰亚胺或环氧树脂。
3.如权利要求1所述的封装结构，其特征为，该电子元件外露于该绝缘层的第二侧。
4.如权利要求1所述的封装结构，其特征为，该止挡层为导体。
5.如权利要求1所述的封装结构，其特征为，该止挡层的位置投影于该电子元件外或该电子元件内。
6.如权利要求1所述的封装结构，其特征为，该封装结构还包括介电层，其形成于该绝缘层的第一侧上，以令该线路层与该止挡层设于该介电层上。
7.如权利要求1所述的封装结构，其特征为，该封装结构还包括形成于该线路层上的多个导电元件。
8.一种封装结构的制法，其特征为包括：
提供一具有相对的第一侧与第二侧的绝缘层，且该绝缘层中嵌埋有至少一电子元件；以及
形成线路层与止挡层于该绝缘层的第一侧上，其中，该线路层电性连接该电子元件，且该止挡层为多个具有缺口的环体以围绕该线路层，至少一该环体的至少一角落处具有扩大部，且该多个环体的缺口的位置对齐。
9.如权利要求8所述的封装结构的制法，其特征为，该绝缘层以铸模成型或压合方式制作。
10.如权利要求8所述的封装结构的制法，其特征为，形成该绝缘层的材质为聚对二唑苯、聚酰亚胺或环氧树脂。
11.如权利要求8所述的封装结构的制法，其特征为，该电子元件外露于该绝缘层的第二侧。
12.如权利要求8所述的封装结构的制法，其特征为，该止挡层为导体。
13.如权利要求8所述的封装结构的制法，其特征为，该止挡层的位置投影于该电子元件外或该电子元件内。
14.如权利要求8所述的封装结构的制法，其特征为，该制法还包括形成介电层于该绝缘层的第一侧上，以令该线路层与该止挡层设于该介电层上。
15.如权利要求8所述的封装结构的制法，其特征为，该制法还包括形成多个导电元件于该线路层上。
CN201510540131.3A 2015-08-19 2015-08-28 封装结构及其制法 Active CN106469691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104126960A TWI557844B (zh) 2015-08-19 2015-08-19 封裝結構及其製法
TW104126960 2015-08-19

Publications (2)

Publication Number Publication Date
CN106469691A CN106469691A (zh) 2017-03-01
CN106469691B true CN106469691B (zh) 2019-11-01

Family

ID=57851585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510540131.3A Active CN106469691B (zh) 2015-08-19 2015-08-28 封装结构及其制法

Country Status (2)

Country Link
CN (1) CN106469691B (zh)
TW (1) TWI557844B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437257A (zh) * 2002-02-06 2003-08-20 台湾积体电路制造股份有限公司 晶圆结构
CN1610092A (zh) * 2003-10-23 2005-04-27 株式会社瑞萨科技 半导体装置
CN102171814A (zh) * 2008-10-03 2011-08-31 高通股份有限公司 具有其中有间隙的双密封环的集成电路
CN103579199A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 双密封环
CN203941897U (zh) * 2014-07-01 2014-11-12 中芯国际集成电路制造(北京)有限公司 一种芯片密封环结构
CN104377170A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TW201408148A (zh) * 2012-08-06 2014-02-16 Unimicron Technology Corp 嵌埋電子元件之基板結構及其製法
TWI473544B (zh) * 2012-12-17 2015-02-11 Unimicron Technology Corp 內置式晶片封裝結構
US9167710B2 (en) * 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437257A (zh) * 2002-02-06 2003-08-20 台湾积体电路制造股份有限公司 晶圆结构
CN1610092A (zh) * 2003-10-23 2005-04-27 株式会社瑞萨科技 半导体装置
CN102171814A (zh) * 2008-10-03 2011-08-31 高通股份有限公司 具有其中有间隙的双密封环的集成电路
CN103579199A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 双密封环
CN104377170A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN203941897U (zh) * 2014-07-01 2014-11-12 中芯国际集成电路制造(北京)有限公司 一种芯片密封环结构

Also Published As

Publication number Publication date
TW201709406A (zh) 2017-03-01
CN106469691A (zh) 2017-03-01
TWI557844B (zh) 2016-11-11

Similar Documents

Publication Publication Date Title
US9111870B2 (en) Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
TWI643307B (zh) 電子封裝件及其製法
US11024559B2 (en) Semiconductor package with electromagnetic interference shielding structures
TWI659477B (zh) 半導體裝置及其製造方法
US8993380B2 (en) Structure and method for 3D IC package
US8901732B2 (en) Semiconductor device package and method
TWI717580B (zh) 封裝結構及其製造方法
US10163860B2 (en) Semiconductor package structure
TWI493679B (zh) 半導體裝置及其製造方法
US10796975B2 (en) Semiconductor package with supported stacked die
US9287191B2 (en) Semiconductor device package and method
US8680692B2 (en) Carrier, semiconductor package and fabrication method thereof
CN106469712B (zh) 电子封装结构及其制法
TWI463619B (zh) 半導體封裝件及其製法
CN105789062A (zh) 封装件结构及其形成方法
TW201813043A (zh) 電子封裝件及其製法
US20110180913A1 (en) Method of stacking flip-chip on wire-bonded chip
TWI647798B (zh) 電子封裝件及其製法
US20170287840A1 (en) Semiconductor package structure and method of fabricating the same
CN106469691B (zh) 封装结构及其制法
TWI600132B (zh) 電子封裝件及其製法
CN109390292A (zh) 电子封装件及其制法
TWI612627B (zh) 電子封裝件及其製法
CN106469706B (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant