CN1574343A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN1574343A
CN1574343A CNA2004100766680A CN200410076668A CN1574343A CN 1574343 A CN1574343 A CN 1574343A CN A2004100766680 A CNA2004100766680 A CN A2004100766680A CN 200410076668 A CN200410076668 A CN 200410076668A CN 1574343 A CN1574343 A CN 1574343A
Authority
CN
China
Prior art keywords
mentioned
semiconductor
semiconductor packages
base plate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100766680A
Other languages
English (en)
Other versions
CN100424870C (zh
Inventor
谷江尚史
久野奈柄
细川浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Hitachi Ltd
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Elpida Memory Inc filed Critical Hitachi Ltd
Publication of CN1574343A publication Critical patent/CN1574343A/zh
Application granted granted Critical
Publication of CN100424870C publication Critical patent/CN100424870C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07732Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/107Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体模块,其特征是包括:具有半导体元件、配线基板和在上述半导体元件的与上述配线基板侧的面相对侧的面上形成的第1有机膜的半导体封装,上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子;以及装载上述半导体封装的安装基板;第1上述半导体封装和第2上述半导体封装相层叠;在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间以及上述安装基板与上述半导体封装之间,具有第2有机膜。

Description

半导体模块
技术领域
本发明涉及半导体模块。
背景技术
半导体存储器用于大型计算机、个人计算机、便携装置等各种信息装置,需要的容量逐年增加。大容量化导致半导体存储器的安装面积增大,是阻碍装置小型化的重要原因。因此,高密度安装半导体存储器的技术得到了开发。作为一种在有限的安装基板面积上安装多个封装的技术,开发了在安装基板上层叠安装多个封装的技术。
在日本专利特开2002-176135号公报、特开平8-236694号公报、特开2000-286380号公报中,公开了通过浆料层叠半导体模块的结构。
在形成高密度安装的模块时,半导体模块的外形尺寸要求小型化或进行高密度安装。因此,在安装基板上或其他半导体封装上安装半导体封装时,希望形成整体较薄的模块。然而,封装较薄时,由于弯曲刚性变小,在封装装配时将发生翘曲,在此后的安装工序和检查中,必须抑制出现的不合适情况。
装载了半导体元件的安装封装,希望既确保装载部的可靠性,又在散热性方面具有优良的构造。
发明内容
本发明的目的在于解决其中的至少1个问题。
本发明的代表性方案可概述如下。
一种半导体模块,其特征是包括:具有半导体元件、配线基板、和在上述半导体元件的与上述配线基板侧的面相对侧的面上形成的第1有机膜的半导体封装,上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子;以及装载上述半导体封装的安装基板;第1上述半导体封装和第2上述半导体封装相层叠;在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间、以及上述安装基板与上述半导体封装之间,具有第2有机膜。
优选地,在上述半导体模块中,半导体封装的上述配线基板,在与上述外部端子的同一侧装载上述半导体元件。
一种半导体模块,其特征是包括:具有半导体元件和配线基板的半导体封装,上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子,以及装载上述半导体封装的安装基板;第1上述半导体封装和第2上述半导体封装相层叠;在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述半导体元件之间,具有第1有机膜和第2有机膜。
优选地,上述配线基板具有2层以上的配线层。
另外,在半导体封装形成时制成上述第1有机膜,在模块形成时制成第2有机膜。具体地说,有以下工序。
一种半导体模块的制造方法,其特征是具有:在半导体元件的一主面上,形成具有配线构件和连接上述配线构件的外部端子的配线基板,在上述一主面的相对侧的面上形成第1有机膜,而形成半导体封装的半导体封装形成工序;以及在安装基板上设置第1半导体封装,在上述第1半导体封装的上述配线基板上设置第2半导体封装的安装工序,上述安装工序具有在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间、以及上述安装基板与上述半导体封装之间,形成第2有机膜的工序。
安装前的封装整体状态翘曲的减小,由于在封装的半导体元件背面配置具有适当物性值和厚度的构件而被抑制。半导体元件对于安装后热负荷的裂纹防止和锡焊接合部的寿命确保,由于将配置在半导体元件背面的构件在接近的安装基板上进行接合减小半导体元件的弯曲变形而被抑制。由于粘接半导体元件背面和安装基板,散热性提高,动作时的元件温度下降。
由此,本发明由于是抑制半导体封装翘曲等而安装的构成,所以可有效地抑制模块内的应力集中部发生等。
因此,在封装装配时发生翘曲,在此后的安装工序和检查时可以抑制产生的不合适情况,在装载半导体元件的安装封装中,可以提供既确保装载部的可靠性又散热性优良的安装模块。
在安装后的模块上施加温度循环试验等的热负荷时,由于半导体元件与安装基板的线膨胀系数差,半导体元件将会弯曲变形,有产生半导体的裂纹担心。本发明中,由于是在半导体元件的背面侧层叠具有有机层的半导体封装的构造,并且是配置了把邻接的封装间的上述有机层和邻接的封装的基板连接的构件的结构,则可实现安装前的封装整体状态翘曲的降低,以及半导体元件对于安装后热负荷的裂纹抑制。
高密度安装的模块中,由锡焊接合部吸收由半导体元件和安装基板的线膨胀系数差引起的变形,相对于热负荷的锡焊接合部寿命是严格的,但有助于锡焊寿命的确保,可以构成可靠性高的模块。
即使高密度安装的存储器模块,由于能提高模块的散热性,降低动作时的元件温度,所以可提高动作时元件温度上升,抑制元件误动作和性能下降。
本发明的其他目的、特征和优点可从以下本发明的实施例及其附图中清楚地了解。
附图说明
图1是具有本发明的半导体模块的第1实施例的说明图。
图2是说明本发明效果的半导体模块的变形图。
图3是说明本发明效果的模式图。
图4是具有本发明的半导体模块的第一、二、三实施例中使用的半导体封装的说明图。
图5是具有本发明的半导体封装的说明图。
图6是具有本发明的半导体封装的制造方法的说明图。
图7是本发明第四实施例的说明图。
图8是本发明第五实施例的说明图。
图9是本发明第六实施例的说明图。
图10是本发明第七实施例的说明图。
图11是本发明第八实施例的说明图。
图12是本发明第九实施例的说明图。
具体实施方式
以下,说明本发明的实施例。
图1是本发明半导体模块第一实施例的说明图。图1(a)是半导体模块的侧面图,图1(b)是半导体模块的平面图,图1(c)是半导体模块侧面图的封装附近的放大图。
本实施例中,在玻璃环氧树脂基板即安装基板1的一面上安装下段封装11,在下段封装11的外侧安装上段封装12。图中未表示,但在安装基板1的相对侧面也同样配置下段封装11和上段封装12。也就是,可以是在安装基板的厚度方向层叠安装4个封装的构造。在安装基板1上,如图1(b)所示,具有封装11、12的封装并列地配置多个,并且,在安装基板1上安装半导体封装11、12以外的装载部件13,实现了高密度层叠安装。上段封装12通过热传导构件9与散热板10连接。这里,散热板10采用热传导率高的Cu合金。也可以将SUS合金等用于散热板10,但由于与Cu比较热传导率较低,所以模块的热阻比Cu增加了。此外,将纵弹性模量低的弹性体用于热传导构件9,减少了散热板10与上段封装12的间隙,提高了热传导,并防止加在散热板10上的外力传导到上段封装12。
下段封装11和上段封装12可以是同样构造。其构造如下所述。具有厚40μm的由聚酰亚胺构成的绝缘体2、厚20μm的由Cu构成的配线层3、以及由配线层4构成的带状配线构件的配线基板,通过厚50μm的由合成橡胶构成的接合构件6和半导体元件7接合在一起。半导体元件采用512MB的DRAM,平面尺寸是1边约10mm,厚度约150μm。
装载有长边相对于半导体元件厚度是60倍以上的薄型大型元件的模块,从可得到本发明的实际效果的观点来看是优选的。更优选是100倍以上。
配线构件具有2层金属配线层并整合特性阻抗,减低电噪声,由此可高速进行信号传送。半导体元件7与由绝缘体2和配线层3、4构成的配线构件和接合构件6相比,平面尺寸和面积较小,半导体元件7的电路面配置在面向接合构件6的方向。在由绝缘体2和配线层3、4构成的配线构件中,在半导体元件7的外侧,接合构件6未接合的配线构件的端部附近具有外部端子,在外部端子上配置直径约300μm的锡焊球5。上述构造的半导体模块中,在各个半导体封装11、12的半导体元件7的背面、与各配线基板相对的侧面,例如在接近安装基板1的面上配置厚度约100μm的背面构件8。如实施例所示,使用锡焊球5和背面构件8进行安装基板1与下段封装11、下段封装11与上段封装12的接合。这里,锡焊球5连接配线层3、4,安装基板1与半导体封装11、12的电导通通过锡焊球5进行。背面构件8与安装基板1进行机械连接,而不进行电导通是可以的。锡焊球5的安装方向的长度大于半导体元件7的厚度。
如本实施例所示,使用在锡焊球5和封装的背面构件8上形成的粘结层14,接合下段封装11与安装基板1、及下段封装11与上段封装12。背面构件8和粘结层,使用例如,环氧系树脂的有机膜。
这样,可以提供与仅用锡焊球5接合时相比,对温度循环试验等的热负荷的锡焊寿命提高和半导体元件7的开裂等不良防止的效果明显,可靠性高的半导体模块。并且,由于可以减少半导体元件7发热引起的半导体元件7的温度上升,能提供在防止温度上升导致的半导体元件故障和误动作或性能下降的热,可靠性高的半导体模块。
通过锡焊球5和在背面构件8上形成的粘结层14接合下段封装11与安装基板1、和下段封装11与上段封装12,与仅用锡焊球5接合时相比,热负荷时锡焊寿命提高的机理说明如下。图2是温度下降时半导体模块的变形解析图。
图2(a)是仅用锡焊球接合半导体封装与安装基板的条件,图2(b)是用锡焊球和背面构件接合半导体封装与安装基板的条件。考虑到分析对象是有形状对称性的全体的1/4样品,对变形放大表示。图2(a)中,半导体元件7与安装基板1重叠是为了放大表示变形,实际上半导体元件7与安装基板1未重叠。在权用图2(a)的锡焊球接合的条件下,半导体元件7产生弯曲变形。这是因为安装基板1比半导体元件7线膨胀系数大,半导体元件7的弯曲变形吸收温度下降时产生的热变形量之差。如本实施例所示,在安装基板上层叠多个半导体封装时,必须使半导体封装较薄,但越薄弯曲刚性越下降,容易弯曲变形。
如图2(a)所示,当半导体元件7产生向下凸的弯曲变形时,将产生弯曲变形的半导体封装11与几乎不产生弯曲变形的安装基板1接合的锡焊球5,发生大的塑性变形。众所周知,锡焊的低周期疲劳寿命受到每个温度循环的塑性变形范围的值支配,塑性变形范围越大寿命越短。因此,由于半导体元件7的弯曲变形,锡焊球产生大的塑性变形范围,锡焊寿命降低。如图2(a)所示,半导体元件7产生向下的凸弯曲变形时,在半导体元件背面(图中下侧的面)产生拉伸应力,在半导体元件电路面(图中上侧的面)产生压缩应力。当半导体元件的弯曲变形较大,在半导体元件背面产生的拉伸应力为材料具有的断裂强度以上时,半导体元件将发生裂纹。
这对于在连接外部端子侧的配线基板上设置半导体元件7的构造是明显的。对于叠加半导体元件7的薄侧的模块更为明显。
另一方面,在用图2(b)的锡焊球和背面构件接合的条件下,由于半导体元件的背面利用背面构件与安装基板接合,则可抑制半导体元件的弯曲变形。因而,在半导体元件的背面不会产生大的拉伸应力,可以防止半导体元件的裂纹。并且,因半导体元件的弯曲变形在锡焊球上产生的塑性变形范围变小,锡焊寿命提高。如本实施例所示,当约束半导体元件的弯曲变形时,由半导体元件与安装基板的线膨胀系数差引起的热变形量的不同,主要由接合构件6的线断变形和绝缘体2的压缩变形吸收。本实施例中,接合构件6采用合成橡胶,绝缘体2采用聚酰亚胺。这些材料与半导体元件7和锡焊球相比,弹性模量小到1/10以下,由于这些构件变形,减低了加在锡焊球上的热应力。由于以上效果,使用锡焊球和背面构件接合半导体封装与安装基板,可实现锡焊寿命提高和芯片裂纹防止的效果。
本实施例中,配线构件最好采用聚酰亚胺构成的绝缘体2和铜配线,但也可以使用玻璃环氧树脂基板和构建(build-up)基板。玻璃环氧树脂基板和构建基板与聚酰亚胺比较,是纵弹性模量大的材料,但由于配线构件与安装基板的线膨胀系数大致相等,在锡焊接合部产生的塑性变形可与使用聚酰亚胺带时有同等以上程度的减少。但是,配线构件使用玻璃环氧树脂基板时,与使用聚酰亚胺的情况比,半导体模块变厚。并且,由于玻璃环氧树脂基板比聚酰亚胺带刚性大,因此为了减少翘曲,配置在半导体元件背面的背面构件与使用聚酰亚胺带的情况比较,必须使用纵弹性模量和线膨胀系数大的材料。
本实施例中,半导体元件7的背面构件8配置在半导体元件7的整个背面上,并与安装基板1全面接合。然而,上述效果通过机械接合半导体元件7和安装基板,可以约束半导体元件7的弯曲变形。这里,即使在包含半导体元件7背面的角部附近的一部分配置半导体元件的背面构件8,也有锡焊寿命提高和半导体元件裂纹防止的效果。但是,半导体元件角部弯曲变形的约束弱时,得到的效果较小。
以下,说明散热性能的提高。半导体元件产生的热,主要从安装基板表面和散热板放出到空气中。这时,在仅用锡焊球安装半导体封装情况下,热必须通过空气中的传导和辐射传播到安装基板和散热板上,或经由配线构件和锡焊球传播,但与都在固体中直接传导热的情况的比,热传导都不好,因此增加了半导体模块的热阻。另一方面,当用锡焊球和背面构件接合半导体封装时,半导体元件产生的热通过背面构件传导到安装基板和散热板上。这时,与空气相比,在热传导率大的固体中热直接传导,所以半导体模块的热阻变小。因此,即使半导体元件的发热量相同,半导体元件的温度上升也减小,可以防止半导体元件的故障和误动作、及性能下降。由此,也能够使用发热量大的半导体元件。背面构件8不在半导体元件7的整个背面而仅在其一部分配置时,与没有背面构件8的情况比较,模块的热阻减少了。但是,与背面构件8配置在半导体元件的整个背面相比,其效果也小了。
以下,说明封装自身的翘曲减小的效果。封装的翘曲主要是由于半导体元件7与绝缘体2和配线层3、4、接合构件6的线膨胀系数差而产生的,封装整体的翘曲变形大,在安装时和封装检查时可能会出现不适合的情况。在半导体元件的背面配置背面构件8,该半导体封装自身的翘曲可以减小。
图3是表示背面构件对半导体封装翘曲的影响的模式图。没有背面构件时,半导体封装在室温下向芯片背面凸,产生翘曲变形。这是因为接合各构件的温度高于室温,此后的温度下降产生的各构件间热变形量之差也表现为翘曲。这里,将向芯片背面凸的翘曲变形表示为正,将芯片背面凹的翘曲变形表示为负。因而,当没有背面构件时,室温下产生正的翘曲变形。在芯片背面配置构件时,半导体封装的翘曲减少。这是因为由半导体元件与绝缘体2和配线3、4等产生的正翘曲变形,与由半导体元件和背面构件产生的负翘曲变形抵销了。这里,背面构件的纵弹性模量越大,封装的翘曲越少,直至翘曲为0。背面构件的纵弹性模量大时,封装将产生负翘曲变形。并且,背面构件的线膨胀系数越大,使用越小的纵弹性模量,翘曲将为0。由此可知,封装的翘曲可由背面构件的线膨胀系数和纵弹性模量控制。但是,背面构件的厚度对封装的翘曲也有很大影响,如果背面构件厚,使用线膨胀系数、纵弹性模量都较小的值,封装的翘曲可为0。然而,背面构件的厚度由半导体元件的厚度和锡焊球的高度决定,图3表示在厚度为一定的条件下的关系。此外,半导体封装整体的翘曲无需为0,可以选定背面构件,使翘曲减低到安装和检查时不会发生问题的范围。
根据这些,如本实施例所示,采用在半导体封装的半导体翘曲背面配置具有适当物性值的构件,形成接合背面构件和安装基板的结构,对于温度循环试验等的热负荷,可以构成满足锡焊寿命提高、芯片裂纹防止、散热性提高、封装翘曲减少这样的课题的可靠性高的构造。
如本实施例所示,在层叠安装将环氧系树脂等的背面构件作为翘曲抑制机构的封装时,由于减少了各封装的翘曲,可以抑制一个半导体封装的半导体元件与邻接的封装或安装基板之间的间隔的偏差,所以能够使层叠安装后的背面构件的厚度均匀。半导体元件动作产生的热,通过背面构件传导到安装基板和散热板上进行散热。因此,当安装后的背面构件厚度存在偏差时,在背面构件薄的地方从半导体元件到安装基板和散热板的热阻较小,发热时的温度下降,反之,在背面构件厚的地方,发热时温度上升。因而,半导体元件的温度分布较大,并且半导体元件的最高温度与背面构件厚度均匀的情况相比变高。因而,如本实施例所示,通过减少封装的翘曲,具有减少半导体模块动作时半导体元件最高温度上升的效果。
图4是在本发明的第1、第2、第3实施例中构成半导体模块的半导体封装的断面模式图。半导体封装的配线基板表示在与连接外部端子的连接构件(图中的锡焊构件)同一侧装载半导体元件的形态。用于叠加的半导体封装的配线基板的外部端子配置在两侧,但在与连接锡焊凸点自身等的封装与安装基板之间或者封装与封装之间的构件的同一侧装载半导体元件。
图4(a)是在半导体元件7的背面配置了背面构件8的实施例1所示半导体封装。图4(b)是本发明实施例2使用的半导体封装的断面模式图。除半导体封装的背面构件8以外,与图4(a)所示实施例1的半导体封装的构造一样。与实施例1的半导体封装的差别是不使用背面构件8,而用铸模树脂41对半导体元件7的背面和侧面进行模制。在芯片背面设置铸模树脂41,也可以达到作为本发明效果的锡焊寿命提高、防止芯片裂纹、热热性能提高、封装整体的翘曲减小的效果。但是,这种情况下,为了减小封装的翘曲,与使用背面构件的情形一样,必须使用适当物性的铸模树脂。图4(c)是本发明实施例2使用的半导体封装的断面模式图。与实施例1使用的半导体封装的不同点是采用导线作为与安装基板电导通的手段。在安装基板接合芯片背面的构造中,由于在锡焊接合部产生的热应力较小,则可防止用导线接合封装和安装基板时的锡焊接合部不良和导线中断等的不良。图中未示出,但如实施例2所示,当然可用密封树脂41代替背面构件8,如实施例3所示,当然也可将导线用于封装与安装基板的电导通。
图5表示本实施例1和实施例2中的半导体封装的锡焊球配置图。锡焊球的数目,因装载的半导体元件等而不同。需要的锡焊球数少时,如图5(a)所示,可在封装的端部配置2列。需要的锡焊球数多,并列2列困难时,如图5(b)所示,可并列4列锡焊球,或配置成3列。并且,根据安装条件,也可以如图5(c)所示,按左右各2列配置。如本发明所示,在通过背面构件接合半导体元件和安装基板的构造中,在温度循环中产生的半导体元件弯曲变形较小。封装整体的翘曲也能减小,安装时和检查时封装的平坦度的问题较少。因此,锡焊球可不考虑强度和热的可靠性,自由地配置。图中,从3点表示焊料球的配置,但除图示的3点以外,如上所述,锡焊球可以自由配置。根据其特长,可以认为是适合于半导体封装的外形尺寸的自由度高的高密度安装的构造,同时也是配线构件和安装基板的配线易于处理的构造。
图6表示用于实施例1的半导体模块的制造方法。首先,用图6(a)~(d)表示半导体封装的制造方法。如图6(a)所示,在绝缘体2的两面上配置蚀刻制成的电路层3、4,去掉与半导体元件的凸点接合处附近的绝缘体2,在设置内部引线61的带状配线构件上接合接合构件6。这时,接合构件6也和绝缘体2一样,不设置在与半导体元件的凸点接合处附近。图中表示了1个封装,但通过连接多个带状配线构件,可以更容易进行制造时的处理。
如图6(b)所示,将半导体元件7与接合构件6接合。这时,半导体元件7的电路面与接合构件6接合,半导体元件7的凸点62配置在内部引线61的下部。然后,利用键合,接合半导体元件的凸点与配线层,使得半导体元件与配线层导通。
接着,如图6(c)所示,在已键合处流入环氧系树脂,密封内部引线61和凸点62,同时在半导体元件的背面涂敷环氧系树脂,由此构成背面构件8。本实施例中,用于内部引线和凸点的密封的树脂和背面构件的树脂,使用同样的材料,可以在一次工序中同时进行密封和背面构件的生成。并且,树脂的涂敷在树脂的硬化温度为160°的温度条件下进行,但在同一工序中进行半导体元件和配线构件的密封以及背面构件的生成,树脂涂敷后,温度下降到室温时,由半导体元件和配线构件的线膨胀系数差产生的封装翘曲变形,与由半导体元件和背面构件的线膨胀系数差产生的封装翘曲变形相互抵销,在从高温到室温的所有温度区域都可以减小封装翘曲。
最后,如图6(d)所示,接合锡焊球,由此完成封装。这时,在配线层3涂敷糊状锡焊,在涂敷糊状锡焊的位置配置锡焊球5,由于糊状锡焊的粘性,锡焊球5成为附着在配线层3上的状态。此后,使半导体封装温度上升到锡焊的熔点以上,然后使温度下降到室温,软钎球接合在半导体封装上。本实施例中,由于使用锡焊材料中不含铅的锡、银和铜的化合物,使温度上升到超过其熔点的250℃。即使在用于接合锡焊球的温度上升、温度下降工序中,由半导体元件和配线构件的线膨胀系数差产生的封装翘曲变形,与半导体元件和背面构件的线膨胀系数差产生的封装翘曲变形相互抵销,所以封装的翘曲较小,在工序中不会出现不合适的情况。在多个半导体封装的带状配线构件连接时,在该阶段切断成各个片,由此完成半导体封装。
至此,已记述了构成第1实施例的半导体模块的半导体封装的制造方法,即使按其他工序制造的半导体封装,若是具有本发明的特长的构造,当然也能得到本发明的效果。例如,作为背面构件,可以用粘贴模片键合用树脂片构成背面构件,代替涂敷环氧系树脂。但是,在背面构件使用树脂片时,与涂敷树脂的情况相比,可使背面构件的厚度均匀,但薄板粘贴工序是必需的。在作为配线构件使用玻璃环氧树脂基板和构建基板代替聚酰亚胺带时,可以不用键合而用金凸点接合等实现半导体元件与配线构件的电导通。使用金凸点接合时,在接合部充填底层填料(underfill),可提高接合部的可靠性,也可以在半导体元件背面涂敷该底层填料,构成背面构件。
连续配置安装基板侧的封装和散热板侧的封装,此后,温度上升到锡焊材料的熔点以上,再下降到室温,可以实现安装基板和半导体的电导通。这时,加到半导体模块上的热过程(或叫热历史)1次即可完成。
以下,说明半导体模块的制造方法。用图6(e)、(f)表示第1半导体模块的制造方法,用图6(g)~(i)表示第2半导体模块的制造方法。第1制造方法如图6(e)所示,首先在安装基板侧的半导体封装的背面构件表面设置粘结层,配置在安装基板上。此后,温度上升到锡焊材料的熔点以上,再下降到室温,实现安装基板与半导体封装的电导通,并且设置在背面构件表面的粘结层硬化,背面构件与安装基板机械接合。然后,在散热板侧的半导体封装的背面构件表面设置粘结层,并配置在安装基板侧的半导体封装上,温度上升到锡焊材料的熔点以上,构成层叠构造的半导体模块。在半导体模块的制造工序中,向组装过程的半导体模块施加多个温度过程,各个半导体封装的翘曲由于背面构件而减小,所以在工序过程中可以防止锡焊球的接合不良和背面构件粘结层剥落的不如情况。在半导体模块的半导体元件与安装基板之间,构成了背面构件和粘结层的2个层。
以下,说明第2半导体模块的制造方法。如图6(g)所示,首先将安装基板侧的半导体封装配置在安装基板上。这时,与第1半导体模块的制造方法不同,在背面构件表面不设置粘结层。并且,通过使温度上升到锡焊材料的熔点以上后再下降到室温,实现安装基板与半导体封装的电导通。然后,将散热板侧的半导体封装配置在安装基板侧的半导体封装上,使温度上升到锡焊材料的熔点以上,在安装基板上安装2个半导体封装。此后,在安装基板和安装基板侧封装的背面构件的间隙,以及安装基板侧封装和散热板侧封装的背面构件的间隙,流入浸透性高的底层填料等,升温至底层填料的硬化温度以上,构成半导体模块。第2半导体模块制造工序中,在组装过程的半导体模块将有各种各样的温度历史,各个半导体封装的翘曲由于背面构件而减小,因此在工序过程中可以防止锡焊球的接合不良等。第2半导体模块的制造方法,在半导体模块的半导体元件和安装基板之间,构成了背面构件和底层填料的2个层。
连续配置安装基板侧的封装和散热板侧的封装,然后温度上升到锡焊材料的熔点以上后,温度下降到室温,由此可实现安装基板与半导体的电导通。这时,加到半导体模块的热历史1次即可完成。
第1半导体模块的制造方法与第2半导体模块的制造方法相比,可以省略底层填料的硬化工序。另外,第2半导体模块的制造方法,由于在锡焊球接合时未粘结背面构件和安装基板,则可利用锡焊的表面张力自动修正封装装载位置的偏差。并且,第1制造方法使用热可塑性粘结剂,第2制造方法使用可修复的底层填料,在半导体模块制造后可从安装基板取出半导体封装,进行交换。
本制造工序表示考虑到各种情况的本发明实施例的一种制造方法,即使用其他工序制造的半导体模块,只要是具有本发明的特长的构造,当然都能得到本发明的效果。
图7是表示第4实施例的半导体模块的断面模式图。本实施例中,在安装基片侧未层叠半导体封装,安装1个封装。在本实施例中,安装基板上安装的半导体封装数量减少了,但由于半导体模块的厚度变小,则与进行层叠安装的半导体模块相比,可以设置在较小的空间。反之,可以设置在更大的空间,对于必须大容量的半导体模块,在厚度方向尺寸容许增加的范围,也可形成安装基板3段以上的层叠构造。
图8是表示第5实施例的半导体模块的断面模式图。本实施例中,在半导体元件背面不设置背面构件,用树脂81将半导体元件直接接合在安装基板上。在半导体元件与安装基板的接合中,使用度料。由于不设置背面构件,则没有减低半导体封装整体翘曲变形的效果,但由于安装半导体封装后的半导体元件的弯曲变形可与其他实施例一样减低,则也有锡焊寿命提高和芯片裂纹防止的效果。并且,半导体元件产生的热通过树脂81传导到安装基板和散热板,与不设置树脂81的情况相比,散热性能也提高了。也就是,在本发明要解决的课题中,本实施例解决了锡焊寿命提高和芯片裂纹防止以及散热性能提高的实施例。本实施例中,不仅半导体元件,而且即使锡焊球5若都用底层填料覆盖,则可进一步提高锡焊寿命。
图9是表示第6实施例的半导体模块的断面模式图。本实施例与实施例1比较,其不同点是在安装基板上不接合半导体背面的背面构件。本实施中,半导体封装整体的构造与实施例1一样,具有半导体封装翘曲变形减小的效果。然而,安装后的半导体元件的弯曲变形仅由锡焊球支撑,因此锡焊寿命提高和芯片裂纹防止的效果较小。并且,半导体元件产生的热由于通过空气层传导到安装基板和散热板上,则与实施例1那样的不通过空气层的构造相比,散热性能降低。但是,与无背面部的构造比较,由于背面构件的厚度,使空气层的厚度较薄,散热性能提高。也就是,本实施例是在本发明要解决的课题中解决了半导体封装的翘曲减小以及散热性能提高的实施例。
图10是表示第7实施例的半导体模块的断面模式图。本实施例中,利用导线实现半导体封装与安装基板的电导通。用锡焊接合导线与安装基板。本实施例中,用背面构件接合半导体元件与安装基板,由于温度循环等的热负荷在导线与安装基板的锡焊接合部处产生的变形减小了。并且,半导体元件与安装基板的线膨胀系数差产生的热变形量的不同,由导线本身的变形吸收,因此锡焊接合部的变形减小,可以确保锡焊寿命,此外,由于在半导体元件的背面设置构件,则具有半导体封装翘曲减低、半导体元件裂纹防止、散热性能提高的效果。也就是,在本发明要解决的课题中,本实施例是半导体封装翘曲减小、焊料寿命提高、半导体元件裂纹防止以及散热性能提高的实施例。
图11是表示第8实施例的半导体模块的断面模式图。本实施例与第5实施例一样,在半导体元件的背面不配置背面构件10。与第5实施例的不同点是各个封装的半导体元件配置在配线层3、4的上部。并且,在安装基板侧封装11和安装基板1的间隙以及散热板侧封装和安装基板侧封装的间隙,填充底层填料111。本实施例与其他实施例相比,半导体模块的厚度仅增加了相当于半导体元件的厚度的部分,另一方面由于确保了半导体元件的厚度部分,另一方面由于确保了安装基板侧封装11和安装基板1的间隙较大,底层填料的填充较为容易,具有可更好保护作为最重要的寿命课题的接合安装基板侧封装与安装基板的锡焊的优点。由于底层填料的填充容易,则底层填料可使用填充性不好但便宜的树脂等材料。
图12是表示第9实施例的半导体模块的断面模式图。本实施例与第8实施例一样,各个封装的半导体元件配置在配线层3、4的上部。与第8实施例的不同点是在散热板侧封装与安装基板侧封装的间隙不填充底层填料,而是通过接合构件121接合散热板侧封装的半导体元件与散热板。通过接合散热板和半导体元件,约束散热板侧封装的翘曲变形,可以确保在空间小的散热板侧封装与安装基板侧封装的间隙不填充底层填料地接合散热板侧封装与安装板侧封装的锡焊的可靠性。在配置接合构件121的基础上,象实施例9那样在散热板侧封装与安装基板侧封装的间隙填充底层填料,则可进一步提高锡焊的可靠性。
至此,在图示的实施例中,设置了散热板10和热传导构件9,然而在半导体元件发热量小,半导体元件的温度上升不是问题的情况下,或者用于适当冷却的环境下时,可以不设置热传导构件,也可以散热板和热传导构件都不设置。这时,与设置散热板的情形比较,半导体模块可以更薄。
虽然在实施例中记载了以上内容,但本发明并不限定于此,在本发明的精神和权利要求的范围内可以进行种种变更和修正,这是本领域技术人员都很清楚的。
根据本发明,可提供一种可有效地抑制模块内应力集中部发生等、确保装载部的可靠性并且散热性优良的安装模块。

Claims (9)

1、一种半导体模块,其特征是包括:
具有半导体元件、配线基板和在上述半导体元件的与上述配线基板侧的面相对侧的面上形成的第1有机膜的半导体封装,上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子;以及
装载上述半导体封装的安装基板;
第1上述半导体封装和第2上述半导体封装相层叠;
在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间、以及上述安装基板与上述半导体封装之间,具有第2有机膜。
2、一种半导体模块,其特征是包括:
具有半导体元件和配线基板的半导体封装,上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子,以及
装载上述半导体封装的安装基板;
第1上述半导体封装和第2上述半导体封装相层叠;
在上述第1半导体封装的上述配线基板与上述第2半导体封装上述半导体元件之间,具有第1有机膜和第2有机膜。
3、如权利要求1或2记载的半导体模块,其特征是:在半导体封装的上述配线基板上,在与上述外部端子连接的连接构件相同的一侧装载上述半导体元件。
4、如权利要求1或2记载的半导体模块,其特征是:上述配线基板具有两层或更多层的配线层。
5、如权利要求1或2记载的半导体模块,其特征是:上述第1有机膜和上述第2有机膜中的至少一个含有环氧树脂。
6、如权利要求1或2记载的半导体模块,其特征是:上述外部端子连接锡焊构件,连接第1半导体模块和第2半导体模块的锡焊构件的长度大于上述半导体元件的厚度。
7、一种半导体模块的制造方法,其特征是具有:
在半导体元件的一主面上,形成具有配线构件和连接上述配线构件的外部端子的配线基板,在上述一主面的相对侧的面上形成第1有机膜,而形成半导体封装的半导体封装形成工序;以及
在安装基板上设置第1半导体封装,在上述第1半导体封装的上述配线基板上设置第2半导体封装的安装工序,
上述安装工序具有在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间、以及上述安装基板与上述半导体封装之间,形成第2有机膜的工序。
8、一种半导体模块,其特征是包括:
具有由半导体元件、配线基板和在上述半导体元件的与上述配线基板侧的面相对侧的面上形成的第1有机膜的半导体封装,上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子;以及
装载上述半导体封装的安装基板;
第1上述半导体封装和第2上述半导体封装相层叠;
在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间具有间隙。
9、如权利要求8记载的半导体模块,其特征是:在上述安装基板上安装上述第1半导体封装,在上述配线基板的上述安装基板侧的面上装载上述半导体元件。
CNB2004100766680A 2003-05-06 2004-04-29 半导体模块 Expired - Fee Related CN100424870C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP127640/2003 2003-05-06
JP2003127640A JP2004335624A (ja) 2003-05-06 2003-05-06 半導体モジュール

Publications (2)

Publication Number Publication Date
CN1574343A true CN1574343A (zh) 2005-02-02
CN100424870C CN100424870C (zh) 2008-10-08

Family

ID=33504062

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100766680A Expired - Fee Related CN100424870C (zh) 2003-05-06 2004-04-29 半导体模块

Country Status (5)

Country Link
US (1) US7573128B2 (zh)
JP (1) JP2004335624A (zh)
KR (1) KR100709175B1 (zh)
CN (1) CN100424870C (zh)
TW (1) TWI255031B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257927A (zh) * 2018-01-17 2018-07-06 庄清梅 一种半导体存储器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4199724B2 (ja) * 2004-12-03 2008-12-17 エルピーダメモリ株式会社 積層型半導体パッケージ
JP4802679B2 (ja) * 2005-11-18 2011-10-26 パナソニック株式会社 電子回路基板の実装方法
DK1963678T3 (da) 2005-12-12 2011-10-31 Johnson Controls Denmark Aps Skruekompressor
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
CN101394341B (zh) * 2007-09-17 2011-08-03 华为技术有限公司 维护路由的方法、系统及装置
CN110199579B (zh) * 2017-09-14 2022-07-01 新电元工业株式会社 电子模块以及电子模块的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2000286380A (ja) 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
KR20010087444A (ko) * 1999-12-31 2001-09-21 박종섭 적층형 비엘피 패키지 및 제조방법
JP2001332580A (ja) 2000-05-23 2001-11-30 Nec Corp 半導体装置及びその製造方法
JP2002176135A (ja) 2000-12-07 2002-06-21 Toshiba Corp 積層型の半導体装置とその製造方法
JP2003100947A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置及び半導体装置モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257927A (zh) * 2018-01-17 2018-07-06 庄清梅 一种半导体存储器件
CN108257927B (zh) * 2018-01-17 2020-02-07 深圳市晶存科技有限公司 一种半导体存储器件

Also Published As

Publication number Publication date
US20050001302A1 (en) 2005-01-06
KR20040095655A (ko) 2004-11-15
TWI255031B (en) 2006-05-11
JP2004335624A (ja) 2004-11-25
KR100709175B1 (ko) 2007-04-20
US7573128B2 (en) 2009-08-11
TW200425461A (en) 2004-11-16
CN100424870C (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
CN1695246A (zh) 半导体封装及层叠型半导体封装
CN1665027A (zh) 半导体器件
CN1836319A (zh) 半导体封装中芯片衬垫布线的引线框
CN1202983A (zh) 半导体器件及其制造方法以及装配基板
US20090321912A1 (en) Semiconductor device and method of manufacturing the same
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1174484C (zh) 具有散热结构的半导体封装件
CN1866629A (zh) 半导体装置及其制造方法
TW201304018A (zh) 積層型半導體封裝及其製造方法
CN1893049A (zh) 具有低热膨胀系数基材的半导体元件及其应用
CN1440074A (zh) 半导体装置及其制造方法、电路板和电子仪器
US20080009096A1 (en) Package-on-package and method of fabricating the same
CN1574343A (zh) 半导体模块
CN1505146A (zh) 多芯片模块
CN1841688A (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
CN1355568A (zh) 芯片堆叠封装结构
CN101055858A (zh) 半导体封装结构
CN1228839C (zh) 一种多晶粒封装结构
CN1172369C (zh) 具散热片的半导体封装件
US6879030B2 (en) Strengthened window-type semiconductor package
CN101047160A (zh) 半导体连线封装结构及其与集成电路的连接方法
JP2011035283A (ja) 半導体装置およびその製造方法
CN2729905Y (zh) 具外露式散热件的半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIHITATSU MEMORY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20130426

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130426

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130426

Address after: Tokyo, Japan

Patentee after: Nihitatsu Memory Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi Ltd.

Patentee before: Nihitatsu Memory Co., Ltd.

ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130828

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081008

Termination date: 20170429

CF01 Termination of patent right due to non-payment of annual fee