CN1550038A - 与半导体装置之射极接点形成接触点 - Google Patents
与半导体装置之射极接点形成接触点 Download PDFInfo
- Publication number
- CN1550038A CN1550038A CNA028171292A CN02817129A CN1550038A CN 1550038 A CN1550038 A CN 1550038A CN A028171292 A CNA028171292 A CN A028171292A CN 02817129 A CN02817129 A CN 02817129A CN 1550038 A CN1550038 A CN 1550038A
- Authority
- CN
- China
- Prior art keywords
- contact
- contact point
- conductor
- metal flat
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 136
- 239000002184 metal Substances 0.000 claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 239000004020 conductor Substances 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 39
- 238000012856 packing Methods 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 34
- 238000005498 polishing Methods 0.000 claims description 31
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 36
- 241000209094 Oryza Species 0.000 description 25
- 235000007164 Oryza sativa Nutrition 0.000 description 25
- 235000009566 rice Nutrition 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 241000208340 Araliaceae Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- MFGOTAHWOBKNNU-XMHGGMMESA-N Isodigeranyl Chemical group CC(C)=CCC\C(C)=C\CC(C)(C=C)CCC=C(C)C MFGOTAHWOBKNNU-XMHGGMMESA-N 0.000 description 1
- MFGOTAHWOBKNNU-FQEVSTJZSA-N Isodigeranyl Natural products CC(=CCCC(=CC[C@](C)(CCC=C(C)C)C=C)C)C MFGOTAHWOBKNNU-FQEVSTJZSA-N 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明关于一半导体装置，具有一基板(8)，其加工表面(8’)具有一基板法线方向；至少一第一接触点(12，16，22，24，26)以及一第二接触点(14)配置在基板上，第二接触点(14)之一接触点表面系比第一接触点(12，16，22，24，26)之一接触点表面自该基板(8)在该基板法线方向有一较大的距离；以及至少一第一(34)以及一第二(40)图样化金属平面，在其每一中至少一导体，其可被连接到至少一接触点而被形成；第二金属平面(40)系比第一金属平面(34)自基板(8)在基板法线方向有一较大的距离，第二接触点(14)系以电连接到位于其上在基板法线方向之第二金属平面(40)之一导体而无第一金属平面(34)之一导体被连接在其间，以及第一接触点(12，16，22，24，26)系电连接到位于其上在基板法线方向之第一金属平面(34)之一导体。
Description
本发明关于一半导体装置根据权利要求第1项以及第10项且关于一种方法根据权利要求第5项以及第12项用以制造一半导体装置。
图16显示一传统半导体装置，其将被用以证明先前技艺的问题以其本发明系被影响。半导体装置包含一(垂直的)双极晶体管10，其，在一已知的方式中，具有一基极接触点12，一射极接触点14以及一集极接触点16。双极晶体管10可能为一npn晶体管或者一pnp晶体管，举例来说，其形成半导体装置之一无线频率电路的部分。此外，一CMOS电路，在最简单的例子中包含有一MOS晶体管20具有一源极接触点22，一闸极接触点24以及一汲极接触点26，可能被提供于相同的基板8之上(例如一硅晶圆)。
此类型双极CMOS电路之一特征样式系为射极接触点(如已知的射极堆栈)14系被设计以明显地”较高”于全部的其它接触点在基板8之加工表面8’之上。射极接触点14之接触表面，远离基板8之加工表面8’，系自加工表面8’比其它接触点12，16，22，24以及26之接触表面在一较大的距离。射极接触点14之此相对大的高度起因于把必要的程序需求强加于一最佳化的双极晶体管。
经由举例，一双极晶体管之射极接触点14全部的高度符合Infineon B9C程序在加工表面8’之上系典型地为550奈米。相较之下，经由举例，配置在相同基板8之一MOS晶体管20之多硅闸极接触点24之高度系典型地为280奈米。
比较其它接触点，射极接触点14之接触表面这些非常不同的高度导致严重的处理技术问题关于这些接触点经由接触洞32到一第一图样化金属平面34(如已知金属-1平面)，且这些问题系被描述于下。
半导体装置(即双极以及CMOS晶体管)之全部活化的组件，在FEOL(front end of line)程序结束之后，系典型地被以一介电层30覆盖，例如BPSG(硼磷硅酸玻璃)到一总高度趋近于1400奈米。图1显示一半导体装置跟随沉积这个绝缘层层30的步骤(BPSG层)。在此程序阶段，根据本发明之半导体装置系尚未与先前技艺不同。
接着，绝缘层30系被磨光直到其为平面而具有一特定目标厚度藉由一化学机械平面化步骤(CMP BPSG步骤)。在此磨光步骤结束之后所获得之半导体装置系概略地描述于图2。
高射极接触点14表示平面的磨光步骤(CMP BPSG步骤)系极不可缺少的。反之在Infineon C9N程序中，其系一CMOS逻辑程序属于第九代使用0.25微米技术，此平面磨光步骤系不为一处理技术需求由于闸极接触点24之相关地低高度(趋近280毫米高于基板表面)，转移程序规格用于C9N CMP BPSG步骤直接地导致明显的产率损失。
例如，根据C9N程序，绝缘层30(BPSG层)在CMP BPSG磨光步骤中系被磨光回到一总高度为700奈米±150奈米。因此，造成一平均值在整个晶圆表面，有一最小值的BPSG层厚度为550奈米在基板表面之上，且因此一具有高度为至少剩余270奈米的BPSG层30在闸极接触点24上。依赖位置占领密度之有效组件可能造成BPSG层厚度区域性地掉落到典型值550奈米之下。因此，用于一纯逻辑基础程序而达成之绝缘层30之层高度根据C9N系不为必要的，导致一相对宽的CMPBPSG步骤的程序窗。
然而，如果一双极晶体管10系被提供作为半导体装置中之有效组件(如果仍为适当的除了一CMOS晶体管20)，程序技术状况系有点不同。特别地，如果磨光绝缘层30的步骤规格(CMP BPSG)系直接从CMOS逻辑程序(InfineonC9N程序：BPSG层高度700奈米±150奈米)被转移到双极CMOS程序(Infineon B9C程序)，最不利的局面，给予一射极接触高度于基板8上为550奈米，可能导致一BPSG绝缘层30具有一高度仅一少量奈米值。此非常薄的绝缘层30在射极接触点14之上系不适合于随后一接触洞32之图样化。因此，以B9C处理技术之平面化步骤(CMP BPSG)之程序窗系大大地缩减。
再者，可能未来的双极晶体管世代，其包含特别是硅锗异双极晶体管，将具有与其它接触点(例如闸极接触多叠)相比均匀的较高射极接触点(射极堆栈)，其将仍然更进一步地加强此问题。
与相对高的射极接触点14连结的传统半导体装置之一更深远的问题系基于在接触洞32(CT)图样化的步骤上高处理工程需求，经由接触点12，14，16，22，24以及26系在每一例子中以一标准方式被连接到第一图样化金属平面34。例如，接触洞32之蚀刻步骤(CT蚀刻步骤)，其系典型地为一电浆蚀刻步骤，关于射极接触点14(多硅接触点)必须为较高选择性的，为了允许”最深的”接触表面(即位于最接近基板8之加工表面8’的表面)被可靠地开放且无残留而无射极接触点14被攻击。例如，以上述C9N程序的规格，MOS晶体管20之源极接触点22以及汲极接触点26可能被埋入一最大值为850奈米在绝缘层30之下在磨光步骤(CMP BPSG)之后。
为了以电浆蚀刻步骤的方式使这些位于靠近基板的接触点22以及26可以被开放而无留下任何残余物，一相对较长的蚀刻时间系被需要。此长蚀刻时间，关于一BPSG层厚度为700奈米±150奈米，表示，对于一最小的厚度为550奈米在一短时间期间，蚀刻位在射极接触点14上面的接触洞32的正面将已经到达射极接触点14之接触表面。从此瞬间向前，射极接触点14之接触表面系被暴露于电浆蚀刻中。只有电浆蚀刻步骤蚀刻绝缘层30(例如BPSG)高选择性地(经由适当钝化化合物的添加到蚀刻电浆中)相关于接触材料(例如多晶硅)，蚀刻程序用以开放深层接触被继续而无射极接触点14被攻击。此程序的工程需求可能导致更明显的产率损失。
除了程序工程困难被上述传统的半导体装置生产所限制(用于CMPBPSG以及CT蚀刻程序步骤中必须的程序窗)，在此类型已知的半导体装置中，射极接触点14之接触表面区域系不利地被接触洞32的表面区域所限制。双极应用，其需要高射极收集电流强度，仅可被实现一受限制的范围由于比射极接触点14之横切面最佳的利用较小。
与制造已知的半导体装置有关的上述问题如今已经藉由”拓宽”规格而解决，从C9N程序衍生，对于实行于绝缘层30之磨光步骤(CMPBPSG)。而再平面化步骤之后需要一规格为700奈米±150奈米之绝缘层30层高度之C9N程序，双极CMOS程序步骤(Infineon B9C程序)仅需要一绝缘层30层高度为750奈米±150奈米在加工表面8’之上。
如果射极接触的高度被缩减50奈米(即500奈米)，蚀刻接触洞32的步骤之程序窗系，如其被限制，因为现在有一较小的射极接触点14之多晶硅之”保留”，其可被接触洞蚀刻(CT蚀刻)所攻击。此缩减接触洞32之电浆蚀刻步骤之程序窗。
考虑到上述传统半导体装置的缺点以及它们的生产程序，本发明的目的系提供一半导体装置以及制造一半导体装置的程序，其中一接触点(例如射极接触电14)的高度可被选择如所需而从长远来看不使半导体装置的处理太困难。
此目的可藉由一半导体装置如权利要求第1项以及第10项所述与一种用于制造一半导体装置的方法如权利要求第5项以及第12项所述的方法被达成。较佳的实施例形成附属的权利要求内容。
根据本发明的第一方面，一半导体装置包含
-一基板，其加工表面具有一基板法线方向；
-至少一第一接触点以及一第二接触点配置在基板上，第二接触点之一接触点表面系比第一接触点之一接触点表面自基板在基板法线方向有一较大的距离；以及
-至少一第一以及一第二图样化金属平面，在其每一中至少一导体，其可被连接到至少一接触点，系被形成；
第二金属平面系比第一金属平面自基板在基板法线方向有一较大的距离，
第二接触点系以电连接到，位于其上在基板法线方向上第二金属平面之一导体而无第一金属平面之一导体被连接在其间，以及
第一接触点系电连接到位于其上在基板法线方向上第一金属平面之一导体。
如同已经叙述于上，习惯上对于传统半导体装置之所有的有效组件接触点被连接，典型地经由如已知的接触洞(CT)，到一第一图样化金属平面之导体，位于他们之上在基板法线方向。例如，如果半导体装置之有效组件为一双极晶体管，第一图样化金属平面之分别的导体系被连接至晶体管的基极接触点，射极接触点以及集极接触点。
然而，根据本发明的第一方向，采用一不同的途径。根据本发明，一接触点其接触表面系在从基板的加工表面之一大距离而不被连接至第一金属平面的一导体。反之，接触点仅以此接触制造于一随后的程序阶段，例如经由一接触洞引导至一第二图样化金属平面，其系被配置于第一图样化金属平面之上，如在基板法线方向所见。因此，第二接触点，其具有一可想而知的高度在加工表面之上相较于其它接触点，可被提供具有任何所想要的高度，因为不需要做出与此第二接触点之接触伴同其它接触点晶由第一图样化金属平面。
没有导体属于配置在第二(高)接触点之上的第一金属平面，如在基板法线方向可见。反之，仅第二金属平面之一导体，其系被连接到第二接触点之接触表面例如经由一钨接触脚，系被配置在第二接触点之上。
以根据本发明之此半导体装置，事实上所造成特别有利的优点为更垂直的连接接触点(如VIA连接接触已知)系经常被提供于任何例子中在处理之后为了连接特定属于第一金属平面之导体至更高的属于第二金属平面的导体。因此，接触可被制造于第二接触以及第二金属平面之间经由VIA-1连接接触，以及随后不需要任何额外的微影，清洁，金属化以及磨光步骤以使其经由更高的金属平面与第二接触点接触。
根据一较佳的实施例，第二接触系一双极晶体管之一射极接触点，以及第一接触点系一双极晶体管之底部接触点或集极接触点或一MOS晶体管之源极接触点，闸极接触点或汲极接触点。如同在引言中已经描述，一双极晶体管之射极接触点，与一半导体装置之有效组件之其它接触点相较，典型第具有最大高度在基板之加工表面之上。此系因此有利于(相对较高的)射极接触点埠被连接到第一金属平面之一导体，而仅被连接至第二金属平面之一导体，例如经由一VIA-1接触。
因此，没有导体属于位再射极接触点之上的第一金属平面。
第一接触点系较佳地被连接到第一金属平面之导体经由一接触洞其在基板法线方向延伸且系以一电传导接触洞填充材料填补。接触洞填充材料可能，例如，为钨其系被导入一先前电浆蚀刻接触洞中使用一MCVD程序。如已知为一线型，例如一TiN线型，可能被提供作为一扩散停止在全部接口(特别是在接触洞填充材料以及金属平面或接触材料之间)。
第二接触系较佳地被连接至第二金属平面之导体经由一接触洞，其延伸于基板法线方向且系被以一电传导性的接触洞填充材料填补，而无第一金属平面之一导体被连接于其间。如同已经在上面所解释，接触洞可能为如已知的VIA-1连接接触，其一般地连接第二图样化金属平面之导体到对应的第一图样化金属平面的导体。根据本发明，此VIA-1连接接触可被使用以制造与第二接触或一富庶的高接触点之接触。没有第一金属平面的导体被配置于对应的第二金属平面之导体以及第二接触点之接触表面之间，如在基板法线方向所见。
根据本发明的第一方向，一种制造一半导体的方法，特别是一半导体装置根据本发明的第一方向，包含下列步骤：
-提供一基板，其加工表面具有一基板法线方向；
-定义至少一第一接触点以及一第二接触点在该基板上，第二接触点之一接触点表面相较于第一接触点之一接触点表面位于自基板之基板法线方向一较大的距离；
-电连接第一接触点到位于其上在基板法线方向之一第一图样化的金属平面之一导体；以及
-电连接第二接触点到位于其上在基板法线方向之一第二图样化金属平面之一导体而无第一金属平面之一导体被连接在其中；
第二金属平面相较于第一金属平面自基板在基板法线方向之一较大距离。
据此，在制造根据本发明之第一方向之一半导体装置的方法中，第二接触点，其系更加远离加工表面如在基板法线方向所见，系不被连接至第一金属平面之一导体，而仅被连接至位于其上在基板法线方向之第二金属平面之一导体。
此简化其它接触点之电子连接之图样化以形成第一图样化金属平面到一可想象的范围中。此系因为不需要考虑(高)第二接触点或者此高第二接触点之一多重性当实现程序工程用以电连接第一接触到第一金属平面时。反之，图样化以及程序参数用以制造与第一接触(或第一接触点)之接触可被最佳化于此接触制造步骤。在同时，第二接触点之高度(即自第二接触点的顶端到加工表面的距离，如在垂直基板的法线方向所见)可被选择如所需要(提供BPSG层厚度系同时为适合的；其最小高度必须大于或等于造成之第二接触点之接触高度)，为了确定最佳化的图样化以及组件特性。
第二接触系较佳地为一双极晶体管之一射极接触点，以及第一接触系较佳地为一双极晶体管之一基极接触点或集极接触点或者为一MOS晶体管之一源极接触点，闸极接触点或汲极接触点。
电连接第一接触之步骤较佳地包含下列步骤：
-定义一接触洞，其终止于第一接触点且在基板法线方向延伸，于一绝缘层(30)；
-以一电传导性的接触洞填充材料填充接触洞；以及
-定义第一金属平面之导体，其在基板法线方向位于第一接触点之上，以此方式其系被电连接到接触洞填充材料。
由于范例，在半导体装置之有效组件被完成之后(FEOL程序终止)，一介电绝缘层，例如BPSG(硼磷硅酸玻璃)系藉由一CVD程序被沉积在半导体装置之上，系藉由一随后的平面化步骤(CNP BPSG)被磨光回到一目标高度且藉由传统的微影以及蚀刻步骤被图样化。所形成且沿着基板法线方向延伸之接触洞终止于第一接触藉其接触系被制造或者第一接触点藉其接触被制造。此接触洞可接着被以一电传导接触洞填充材料填补，较佳地为钨，藉由一MCVD金属化步骤。接着，其系较佳地对于第一金属平面之一导体被配置在钨接触脚上，其已经再次被平面化，以此方式，其系电传导地连接到第一接触。
电连接第二接触点之步骤较佳地包含下列步骤：
-定义一接触洞，其终止于第二接触点且在基板法线方向延伸，于一绝缘层中；
-以一电传导性接触洞填充材料填充接触洞；以及
-定义第二金属平面之导体，其位于在基板法线方向之第二接触点之上，以此方式其系电连接至接触洞填充材料而无第一金属平面之一导体被连接于其间。
在同时当电连接第二接触到第二金属平面之导体的步骤时，其系较佳的对于第一金属平面的至少一导体被连接到第二金属平面之一导体。据此，第二接触系较佳地经由如已知的VIA-1连接接触而电传导性地连接至第二金属平面之一导体。这些VIA-1连接接触点之程序形成部分的执行于此类型半导体装置上之标准程序，且接着不需要任何额外的图样化步骤来制造与第二接触点之接触，相较于传统处理步骤。
根据一本发明之第二方向，一半导体装置包含
-一基板，其加工表面具有一基板法线方向；
-至少一第一接触点以及一第二接触点配置于基板上，第二接触点之一接触表面系比第一接触点自基板于基板法线方向上一较大的距离；以及
-至少一图样化金属平面，其中至少一第一导体以及一第二导体被形成，其每一可被连接至接触点其中之一；
第一接触点经由一接触洞被电连接到位于其上在基板法线方向之金属平面之第一导体，其在基板法线方向延伸且系被一电传导性接触洞填充材料所填满，以及
第二接触点直接与位于其上于基板法线方向之金属平面之第二导体相邻，以使第二接触点被电连接至第二导体而无一被填充的接触洞被连接于其间。
根据本发明之第二方向，第二接触(即较高的接触)系不经由一接触洞被电连接到(如第一)金属平面之一导体。反之，电连接系直接作用而无一电接触洞被连接于其间藉由毗邻第二接触接触表面之金属平面之第二导体的优点。随后，其它接触点之接触洞的处理可被执行而无考虑到高的第二接触，其表示图样化接触洞用以连接第一接触到金属平面相较于传统半导体装置如引言中所述系不一定必要。
第二接触之接触表面系不藉由一接触洞之一电浆蚀刻步骤而被开放，而系较佳地藉由一磨光步骤(CMP步骤)而开放。随后，第二接触之高度可被选择如所欲或符合一最佳化的有效组件之程序需求。
第二接触系较佳地为一双极晶体管之一射极接触点，以及第一接触点系较佳地为一基极接触点或者集极接触点或为一MOS晶体管之一源极接触点，闸极接触点或者汲极接触点。
根据本发明的第二方向，一种用于制造一半导体装置的方法，较佳地为根据本发明第二方向之半导体装置，包含下列步骤：
-提供一基板，其加工表面具有一基板法线方向；
-定义至少一第一接触点以及一第二接触点在基板上，第二接触点之一接触点表面相较于第一接触点之一接触点表面位于自基板之基板法线方向一较大的距离；
-电连接第一接触点到位于其上在基板法线方向之一第一图样化的金属平面之一导体藉由一接触洞，其在基板法线方向延伸且系以电传导性接触洞填充材料填充；以及
-电连接第二接触点到位于其上在该基板法线方向且毗邻第二接触点之金属平面之一第二导体而无一被填充的接触洞被连接在其中。
结果，第一接触或第一接触点-亦如以典型已知制造方法的例子-系被连接至图样化金属平面之对应的导体经由延伸于基板法线方向之接触洞。接触洞系被定义，例如，在一绝缘层中，特别是BPSG，藉由一微影以及随后的电浆蚀刻步骤，其系随后藉由一金属化步骤以填补接触洞使用一接触洞填充材料，例如钨。接着，金属平面之第一导体被定义于磨光的顶侧，远离加工表面，在此垂直接触脚上，其中止于第一接触之接触表面，以此方式，此地一导体系电连接到接触洞填充材料。
相较之下，图样化金属平面之一第二导体之第二接触之电连接以一不同的方式取代。在此例子中，以接触洞填充材料填补之一接触洞系不被使用，即垂直接触脚系不存在。反之，第二接触之接触表面直接毗邻金属平面之对应的导体，因此有一电连接在(第一)金属平面之导体以及第二接触之间。然而，对于一薄的线性层是可能的，特别是作为一扩散停止(如包含TiN)，存在于第二接触之接触表面以及图样化金属平面之第二导体之间。
由于在接触表面以及第二接触之间的接触系不藉由一接触洞伴随第一接触或接触点被制造，利用于图样化接触洞之程序需求系明显的较不严密。第二接触之一般高度现在可被选择如所需，与接触洞图样化之程序限制无关。
第二接触系较佳地为一双极晶体管之一射极接触点，以及第一接触系较佳地为一双极晶体管之一基极接触点或集极接触点或为一MOS晶体管之一源极接触点，闸极接触点或汲极接触点。
电连接第一接触之步骤较佳地包含下列步骤：
-定义一接触洞，其终止于第一接触点且在基板法线方向延伸，于一绝缘层；
-以一电传导性的接触洞填充材料填充接触洞；以及
-定义第一金属平面之导体，其如所见在基板法线方向位于第一接触点之上，以此方式其系被电连接到接触洞填充材料。
电连接第二接触之步骤较佳地包含下列步骤：
-定义第二接触点之一未覆盖的接触表面，其系以基板法线方向为方向，藉由一平面的磨光步骤；以及
-定义金属平面之第二导体，以此方式其毗邻第二接触点之未覆盖的接触表面以一电传导的方式。
较佳的对于第二接触之表面藉由一平面磨光步骤被开放，而非藉由一电浆蚀刻步骤如在第一接触的范例中所示。在此文中，已知的CMP磨光步骤系特别适合。由于范例，在FEOL程序结束之后的绝缘层(例如BPSG)之CVD沉积之后，平面磨光步骤用以磨回绝缘层(如BPSG)系被执行于此方式中使绝缘层之目标高度因此磨光步骤终止于第二接触。
已知终点侦测系统可被使用于以一已知方式设定CMP磨光步骤之终点。其系较佳的对于第二接触本身被使用作为一磨光停止在磨光或平面化步骤中。其亦可能提供额外的结构被使用作为一磨光停止。
因为先前未覆盖的第二接触之接触表面在接触洞微影以及电浆蚀刻步骤期间系被一光阻保护以制造与第一接触之接触，因此在电浆蚀刻步骤其间系不被攻击。因此，与第二接触之未覆盖的接触表面之接触可轻易藉由金属平面之第二导体被使用于此接触表面而被制造。对于已知如一线型(例如TiN)可能为有利的，其功能如一迁移停止，被喷溅在定义金属平面(例如一AlCu平面其已经被使用一MCVD程序且接着被图样化)之第二导体之前。
如一可选择的不覆盖第二接触之接触表面藉由一磨光步骤执行于绝缘层(例如BPSG)，对于此接触表面亦可能为未覆盖藉由一随后磨光步骤执行于接触洞填充材料。
本发明系被描述于下由于范例伴随参靠随附的图标显示较佳实施例，其中：
图1至14显示概略剖面图经由根据本发明之第一方向之一半导体装置较佳实施例在制造方法其间之多种图样化或程序阶段；
图15显示一概略剖面图经由根据本发明第二方向之一半导体装置只一较佳实施例；以及
图16显示一剖面图经由一传统半导体装置。
图1显示一剖面图根据本发明第一方向之一半导体装置只一较佳实施例。半导体装置系在一程序阶段，其中有效组件-例如双极晶体管10以及MOS晶体管20-已经被完成。FEOL(线之终点之前)程序结束，其中特别是高温步骤可能发生，已经因此被达到。
如图1所示，在随后的程序步骤中，整个半导体装置系被以一介电绝缘层30覆盖，其可能，举例来说，为BPSG(硼磷硅酸玻璃)，较佳地藉由一CVD沉积步骤(CVD BPSG步骤)。绝缘层30系典型地被应用于一层高度为趋近1400奈米中。此层覆盖系明显地大于射极接触点14的高度，其系典型地为550奈米，且大于闸极接触点24的高度，其系典型地为280奈米。
随后的程序步骤，图标于图2中，绝缘层30系被磨回藉由一磨光步骤而达到一目标高度典型地为700奈米±150奈米，为了此目的已知的CMP(化学机械平面化)步骤系被使用(CMP BPSG步骤)。
如图3所示，接触洞32系接着被定义于绝缘层30中藉由一微影以及随后的蚀刻步骤(CT蚀刻步骤)。这些接触洞32在垂直基板8的方向延伸，即他们有一垂直的方向。不像在一传统的制造方法中，例如一半导体装置如图16所示，一接触洞32终止于射极接触点14之接触表面而不被定义。换句话说，一窗导致射极接触点14之接触表面不被石刻进入绝缘层30。
因此，在随后的金属化步骤期间，与射极接触点14之接触系不被制造，其在此半导体实施例中系为第二(较高的)接触点。由于在此程序阶段与射极接触点14(第二接触点)之接触不被制造的事实，接触洞33的图样化，即CMP BPSG磨光步骤以及CT蚀刻电浆蚀刻步骤，并不需要被采用以制造同时发生的与第一以及第二接触之接触，其在程序工程方面系复杂的。
结果，CMP BPSG磨光步骤之程序窗，其造成的结果图标于图2中，且CT蚀刻电浆蚀刻步骤(参照图3)之程序窗系被相当地拓宽相较于一制造图16中所示半导体装置的方法。在基板法线方向第二接触点14可允许的高度在考虑图样化接触洞32时已经被选择。反之，依照根据本发明第一方向的半导体装置制造方法，射极接触点14之高度可被自由地选择或符合一最佳化的双极晶体管之程序需求。消除技术引起在射极接触点14之高度的限制使其可能去避免需要发展新的接触洞蚀刻技术用于属于未来技术平台之双极组件。
图4说明根据本发明第一方向之半导体装置较佳的实施例在接触洞金属化结束之后。首先，其系较佳的对于已知如一线型，其包含，举例来说，一TiN且被使用特别是作为一扩散停止，而被喷溅。接着，例如，钨被沉积，填补接触洞32作为一接触洞填充材料，例如藉由一MCVD程序。
图4至图9中所说明之程序步骤符合使用于一传统方法之步骤而用来制造一如图标之半导体装置，例如，图16中所示。因此，在一传统方法中，电传导接触洞填充材料系被磨光回到一目标高度藉由一平面化步骤(步骤：CMP W)。目标高度在此例中系被选择，以此方式射极接触点14(第二接触)系不被开放(参照图5)且没有填充材料之残留物或者线型在定义的接触洞外侧。
接着，为了形成第一图样化金属平面34，一金属，其可能，举例来说，为铜化铝，系被喷溅于半导体装置上(参照图6；步骤：喷溅金属1)。此第一金属平面34之层厚度可被选择作为设计需求之一功能且系典型地趋近于400奈米。
一随后的微影以及蚀刻步骤(步骤：蚀刻金属1)系被使用以图样化第一金属平面34，以此方式，电导体或连接接触系被形成于接触洞32上之第一金属平面34中，其系被填补，举例来说，以钨填补。如图7所示，所有(第一)接触点12，16，22，24以及26系被连接经由接触洞到对应的第一金属平面34之导体，位在他们之上而在基板法线方向。仅在第二接触点13之上，在本发明实施例中系为射极接触点，系没有第一金属平面34之导体配置在接触点14之上在基板法线方向。
在一沉积步骤中，此系随后应用一再一介电层或绝缘层(步骤：沉积ILD1(绝缘层介电1))。图8显示半导体装置在此沉积步骤之后已经结束。接着，已经先被沉积之介电层被磨光回到一目标高度藉由一再度磨光步骤(步骤：CMP ILD1)(参照图9)。
下一步，以相同方式如图样化绝缘层30之步骤参考图3所解释，一微影以及蚀刻步骤系被使用以引导接触洞38进入介电层36(ILD)(步骤：蚀刻VIA1)。不像在一传统制造方法中，例如图16所示之一半导体装置，然而，不仅接触洞38终止于第一金属平面34之导体，终止于射极接触点14(第二接触)接触平面之一接触洞38亦被图样化。
一引导射极接触点14之窗系因此较佳地仅开放在图样化已知如VIA-1连接频道期间，其系连接第一金属平面34之导体到第二金属平面40之导体之标准方法。因此，不像在先前技艺中，接触系以射极接触点14被制造较佳地经由一VIA1接触洞连接到第二金属化平面。
接着，在参考图4所述金属化步骤之一相似的方法中，接触洞38系以一电传导接触填充材料填补。再次，首先一线型(TiN)被喷溅在其上作为一扩散停止层(步骤：喷溅线型)。下一步，一适当的金属(例如钨)藉由一MCVD程序被沉积(步骤MCVD W；参照图11)，且此金属系被磨光回到一目标高度藉由一再次平面磨光步骤(步骤：CMPW；参照图12)。第二金属平面40系以同样方法被图样化如第一金属平面34之图样化，其系被描述参考图6以及图7。
根据本发明第一方向之半导体装置较佳的实施例在本发明的方法步骤已经结束之后系被图标于图14中。如同已经详细解释于上，此半导体装置不同于图16所示之一已知半导体装置，特别是经由第二接触点14(在此实施例中为射极接触点)不藉由一填充接触洞32被连接到第一金属平面34之一导体的事实，但是被直接地连接到第二金属化平面40，较佳地经由已知如VIA-1连接接触。没有导体属于第一金属平面被配置在第二接触点14之接触平面以及第二金属化平面40之导体之间，其系被配置在基板法线方向之接触点14之上。
因为所谓的VIA-1连接接触，其系为一连接第一金属平面之导体到第二金属平面之导体之标准方法，必须在任何例子中被形成以一标准程序，与第二接触点14接触经由第二金属平面40而不必须额外的程序步骤。据此，VIA-1蚀刻在接触点14之上系不藉由第一金属平面之一导体来停止，但是终止于射极接触点14之多晶硅。因此，可被使用作为蚀刻停止线之线型系被切断经由以同时控制的方式进入第一金属平面34或者射极接触点14之多晶硅中。
图15显示根据本发明第二方向之一半导体装置在本发明制造方法步骤已经结束之后。半导体装置具有一基板80，其可能为一硅半导体基板，具有一加工表面80’。已经以FEOL程序步骤被图样化之有效组件可能，举例来说，符合根据本发明第一方向之半导体装置之较佳实施例中的那些组件，其已经被描述于上。
在图15所示之较佳实施例中，有一双极晶体管100具有一基极接触点120(第一接触点)，一射极接触点140，其形成第二(较高的)接触点，以及一集极接触电160(第一接触点)。双极晶体管100可能，举例来说，为部分的半导体装置之一无线频率电路。再者，图15所示之半导体装置的实施例具有一CMOS电路，其系以简化型式藉由一MOS晶体管200表示。MOS晶体管200包含一源极接触点220，一闸极接触点240包含多晶硅以及一汲极接触点260。接触电220，240以及260系为本发明之常识中第一接触点。
如已经被描述关于图1，在FEOL程序结束之后，半导体装置系被以一绝缘层300覆盖，其系，举例来说，为BPSG(硼磷硅酸玻璃)，例如藉由一CVD沉积步骤。
不像在根据本发明第一方向的制造方法以及已知制造方法中，然而，随后的平面磨光步骤(步骤：CMD BPSG)系被执行以此方式，使绝缘层被磨光回到与第二接触点相同(极射极接触点140)。CMP程序步骤系因此被停止于射极接触点140。在一已知方法中，一终点侦测系统，其指示在磨光步骤到达第二接触点140的瞬间，可被使用于此目的。其亦可能提供额外的附属结构其作用如一磨光停止层。
如同已经被详细描述参考图3至图5，接触洞320系接着被图样化于绝缘层300中藉由一微影步骤以及一蚀刻步骤(步骤：CT蚀刻)。然而，不像在如图16中所示一传统半导体装置的例子中，一接触洞320系不形成于射极接触点140之上。接触洞320可被画线以平常的方式以一线型(例如包含TiN)且以一适当的接触洞填充材料填补，例如钨。已经被使用之金属层，例如，使用一MCVD程序被磨回，在一随后的平面磨光步骤中(CMP W)，到达一目标高度，其使(第二接触之)射极接触点140之接触平面不被覆盖。此表示磨光接触洞320之接触洞填充材料的步骤亦可被使用于开放(且消去线型残留物自)第二接触点140之接触表面。
随后(第一)图样化金属平面340系被定义，其程序步骤系没有不同于一传统标准程序用以定义此类型金属平面。必须注意的是，配置于第二接触140上在基板法线方向之金属平面340之一导体直接毗邻此第二接触，因此一电传导连接系被产生于第二接触点140(射极接触点)以及对应的金属平面340之(第二)导体。换句话说，第二接触140，不像半导体装置之其它接触，不被连接到关联的金属平面340之第二导体藉由一接触洞脚320。反之，与第二接触140之接触系直接地藉由毗邻其之第一金属平面340之导体被制造。一薄的，特别是金属内层可能存在于第二接触以及金属层340之第二导体之间，例如为了减少接触残留。
以此制造方法以及/或半导体装置所获得的优点系为第二接触点140之高度可被选择如所需要在基板法线方向以及/或可被符合一最佳化的双极晶体管之程序需求。不需要藉由STI之厚度测量。同时，绝缘层300(BPSG层)之层厚度测量中的不确定性在CMP BPSG磨光步骤(其数量到±150奈米)之后系被缩减且过度磨光的风险系被最小化或者消除。不需要藉由以接触洞填充材料(例如钨)填补之一接触洞300制造与第二接触点的接触。第一金属平面340可被直接地(不需要接触洞脚320)连接到射极接触点140。
接触表面区域的限制，即接触洞320的直径，系被消除，因为第二接触点140之整个有效表面区域可被使用来制造一接触。此表示更高的电流强度可被实现于双极晶体管100以及/或最佳化地符合射极接触点140之表面区域。
参考组件符号
用于根据本发明之第一方向较佳实施例以及先前技艺：
8 基板(如硅半导体基板)
8’ 基板8之加工表面
10 双极晶体管
12 双极晶体管之基极接触点
14 双极晶体管之射极接触点(射极堆栈)
16 极晶体管之集极接触点
20 MOS晶体管
22 MOS晶体管之汲极接触点
24 MOS晶体管之闸极接触点
26 MOS晶体管之源极接触点
30 绝缘层(如BPSG)
32 以接触洞填充材料(如钨)填补之接触洞(CT)
34 具有导体之图样化第一金属平面
36 介电层(绝缘层)ILD(如TEOS)
38 以接触洞填充材料填补之接触洞(VIA-1)
40 具有导体之图样化第二金属平面
用于根据本发明第二方向之较佳实施例：
80 基板(例如硅半导体基板)
80’ 基板80之加工表面
100 极晶体管
120 双极晶体管之基极接触点
140 双极晶体管之射极接触点(射极堆栈)
160 双极晶体管之集极接触点
200 MOS晶体管
220 MOS晶体管之汲极接触点
240 MOS晶体管之闸极接触点
260 MOS晶体管之源极接触点
300 绝缘层(如BPSG)
320 以接触洞填充材料(如钨)填补之接触洞(CT)
340 具有导体之图样化第一金属平面
Claims (15)
1.半导体装置，具有
-一基板(8)，其加工表面(8’)具有一基板法线方向；
-至少一第一接触点(12，16，22，24，26)以及一第二接触点(14)配置在该基板上，该第二接触点(14)之一接触点表面系比该第一接触点(12，16，22，24，26)之一接触点表面自该基板(8)在该基板法线方向有一较大的距离；以及
-至少一第一(34)以及一第二(40)图样化金属平面，在其每一中至少一导体，其可被连接到至少一该接触点，系被形成；
该第二金属平面(40)系比该第一金属平面(34)在自该基板(8)在该基板法线方向有一较大的距离，
该第二接触点(14)系以电连接到，位于其上在该基板法线方向上该第二金属平面(40)之一导体而无该第一金属平面(34)之一导体被连接在其间，以及
该第一接触点(12，16，22，24，26)系电连接到位于其上在该基板法线方向上该第一金属平面(34)之一导体。
2.根据权利要求第1项所述之半导体装置，其中该第二接触点(14)系一双极晶体管(10)之一射极接触点，以及该第一接触点系一双极晶体管之基极接触点(12)或者一集极接触点(16)或者系一MOS晶体管(20)之源极接触点(22)，闸极接触点(24)或汲极接触点(26)。
3.根据权利要求第1项或第2项所述之半导体装置，其中该第一接触点(12，16，22，24，26)系经由一接触洞(32)连接至该第一金属平面(34)之该导体，该接触洞在该基板法线方向延伸且系以一电传导的接触洞填充材料填满。
4.根据前述权利要求其中之一项所述之半导体装置，其中该第二接触(14)系经由一接触洞(38)被连接至该第二金属平面(40)之该导体，该接触洞在该基板线方向延伸且系以一电传导性的接触洞填充材料填满，而无该第一金属平面(34)之一导体连接期间。
5.制造一半导体装置的方法，包含下列步骤：
-提供一基板(8)，其加工表面(8’)具有一基板法线方向；
-定义至少一第一接触点(12，16，22，24，26)以及一第二接触点(14)在该基板(8)上，该第二接触点(14)之一接触点表面相较于该第一接触点(12，16，22，24，26)之一接触点表面位于自该基板(8)之基板法线方向一较大的距离；
-电连接该第一接触点(12，16，22，24，26)到位于其上在该基板法线方向之一第一图样化的金属平面(34)之一导体；以及
-电连接该第二接触点(14)到位于其上在该基板法线方向之一第二图样化金属平面(40)之一导体而无该第一金属平面(34)之一导体被连接在其中；
该第二金属平面(40)相较于该第一金属平面(34)自基板(8)在该基板法线方向之一较大距离。
6.根据权利要求第5项所述之步骤，其中该第二接触点(14)系一双极晶体管(10)之一射极接触点，以及该第一接触点系一双极晶体管之一基极接触点(12)或者集极接触点(16)或者系一MOS晶体管(20)之一源极接触点(22)，闸极接触点(24)或汲极接触点(26)。
7.根据权利要求第5项或第6项所述之方法，其中电连接该第一接触点(12，16，22，24，26)的步骤包含下列步骤：
-定义一接触洞(32)，其终止于该第一接触点(12，16，22，24，26)且在该基板法线方向延伸，于一绝缘层(30)；
-以一电传导性的接触洞填充材料填充该接触洞(32)；以及
-定义该第一金属平面(34)之该导体，其在该基板法线方向位于该第一接触点(12，16，22，24，26)之上，以此方式其系被电连接到该接触洞填充材料。
8. 根据权利要求第5项至第7项之任一项所述之方法，其中电连接该第二接触点(14)的步骤包含下列步骤：
-定义一接触洞(38)，其终止于该第二接触点(14)且在该基板法线方向延伸，于一绝缘层(36)中；
-以一电传导性接触洞填充材料填充该接触洞(38)；以及
-定义该第二金属平面(40)之该导体，其位于在该基板法线方向之该第二接触点(14)之上，以此方式其系电连接至该接触洞填充材料而无该第一金属平面(34)之一导体被连接于其间。
9.根据权利要求第5项至第8项任一项所述之方法，其中在电连接该第二接触点(14)到该第二金属平面(40)导体之步骤的同时，至少一该第一金属平面(34)之导体系被连接至该第二金属平面(40)之一导体。
10.半导体装置，具有
-一基板(80)，其加工表面(80’)具有一基板法线方向；
-至少一第一接触点(120，160，220，240，260)以及一第二接触点(140)配置于该基板上，该第二接触点(140)之一接触表面系比该第一接触点(120，160，220，240，260)之一接触表面自该基板(80)于该基板法线方向上有一较大的距离；以及
-至少一图样化金属平面(340)，其中至少一第一导体以及一第二导体被形成，其每一可被连接至该接触点(120，140，160，220，240，260)其中之一；
该第一接触点(120，160，220，240，260)经由一接触洞(320)被电连接到位于其上在该基板法线方向之该金属平面(340)之第一导体，其在该基板法线方向延伸且系被一电传导性接触洞填充材料所填满，以及
该第二接触点(140)直接与位于其上于该基板法线方向之该金属平面(340)之该第二导体相邻，以使该第二接触点(140)被电连接至该第二导体而无一被填充的接触洞(320)被连接于其间。
11.根据权利要求第1项所述之半导体装置，其中该第二接触点(140)系一双极晶体管(100)之一射极接触点，以及该第一接触点系一双极晶体管之基极接触点(120)或者一集极接触点(160)或者系一MOS晶体管(200)之源极接触点(220)，闸极接触点(240)或汲极接触点(260)。
12.制造一半导体装置的方法，包含下列步骤：
-提供一基板(80)，其加工表面(80’)具有一基板法线方向；
-定义至少一第一接触点(120，160，220，240，260)以及一第二接触点(140)在该基板(80)上，该第二接触点(140)之一接触点表面相较于该第一接触点(120，160，220，240，260)之一接触点表面位于自该基板(80)之基板法线方向有一较大的距离；
-电连接该第一接触点(120，160，220，240，260)到位于其上在该基板法线方向之一第一图样化的金属平面(340)之一导体，其系藉由一接触洞(320)，其在该基板法线方向延伸且系以电传导性接触洞填充材料填充；以及
一电连接该第二接触点(140)到位于其上在该基板法线方向且毗邻该第二接触点之该金属平面(340)之一第二导体而无一被填充的接触洞(320)被连接在其中。
13.根据权利要求第12项所述之半导体装置，其中该第二接触点(140)系一双极晶体管(100)之一射极接触点，以及该第一接触点系一双极晶体管之基极接触点(120)或者一集极接触点(160)或者系一MOS晶体管(200)之源极接触点(220)，闸极接触点(240)或汲极接触点(260)。
14.根据权利要求第12项或第13项所述之方法，其中电连接该第一接触点(120，160，220，240，260)的步骤包含下列步骤：
-定义一接触洞(320)，其终止于该第一接触点(120，160，220，240，260)且在该基板法线方向延伸于一绝缘层(300)中；
-以一电传导性的接触洞填充材料填充该接触洞(320)；以及-定义该第一金属平面(340)之该导体，其如在该基板法线方向所见位于该第一接触点(120，160，220，240，260)之上，以此方式其系被电连接到该接触洞填充材料。
15.根据权利要求第12项至第14项其中一项所述之方法，其中电连接该第二接触点(140)的步骤包含下列步骤：
-定义该第二接触点(140)之一未覆盖的接触表面，其系以该基板法线方向为方向，其系藉由一平面的磨光步骤(CMP BPSG，CMP W)；以及
-定义该金属平面(340)之该第二导体，以此方式其毗邻该第二接触点(140)之未覆盖的接触表面以一电传导的方式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10142690.9 | 2001-08-31 | ||
| DE10142690A DE10142690A1 (de) | 2001-08-31 | 2001-08-31 | Kontaktierung des Emitterkontakts einer Halbleitervorrichtung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1550038A true CN1550038A (zh) | 2004-11-24 |
| CN100449748C CN100449748C (zh) | 2009-01-07 |
Family
ID=7697254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028171292A Expired - Fee Related CN100449748C (zh) | 2001-08-31 | 2002-08-21 | 半导体装置及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20040227212A1 (zh) |
| EP (1) | EP1421619B1 (zh) |
| CN (1) | CN100449748C (zh) |
| DE (1) | DE10142690A1 (zh) |
| TW (1) | TWI306648B (zh) |
| WO (1) | WO2003021676A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109616521A (zh) * | 2017-09-22 | 2019-04-12 | 电力集成公司 | 用于GaN器件的非对称塞块技术 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6959134B2 (en) * | 2003-06-30 | 2005-10-25 | Intel Corporation | Measuring the position of passively aligned optical components |
| AU2003300962A1 (en) * | 2003-12-16 | 2005-07-14 | International Business Machines Corporation | Bipolar and cmos integration with reduced contact height |
| KR100887474B1 (ko) * | 2006-06-13 | 2009-03-10 | 인터내셔널 비지네스 머신즈 코포레이션 | 감소된 콘택트 높이를 갖는 바이폴라 및 ｃｍｏｓ 집적 |
| KR101676810B1 (ko) | 2014-10-30 | 2016-11-16 | 삼성전자주식회사 | 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치 |
| US9892958B2 (en) * | 2014-12-02 | 2018-02-13 | Globalfoundries Inc. | Contact module for optimizing emitter and contact resistance |
| DE102018104944A1 (de) | 2017-06-30 | 2019-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiter-Bauelement mit einer Auskleidungsschicht mit einem konfigurierten Profil und Verfahren zu dessen Herstellung |
| US10720358B2 (en) * | 2017-06-30 | 2020-07-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having a liner layer with a configured profile and method of fabricating thereof |
| US11227926B2 (en) * | 2020-06-01 | 2022-01-18 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612799B2 (ja) * | 1986-03-03 | 1994-02-16 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| US4967253A (en) * | 1988-08-31 | 1990-10-30 | International Business Machines Corporation | Bipolar transistor integrated circuit technology |
| GB2269938B (en) * | 1990-01-10 | 1994-09-07 | Microunity Systems Eng | Method of forming self-aligned contacts in a semi-conductor process |
| US5144191A (en) * | 1991-06-12 | 1992-09-01 | Mcnc | Horizontal microelectronic field emission devices |
| US5320972A (en) * | 1993-01-07 | 1994-06-14 | Northern Telecom Limited | Method of forming a bipolar transistor |
| US5455189A (en) * | 1994-02-28 | 1995-10-03 | National Semiconductor Corporation | Method of forming BICMOS structures |
| DE4418206C2 (de) * | 1994-05-25 | 1999-01-14 | Siemens Ag | CMOS-kompatibler Bipolartransistor und Herstellungsverfahren desselben |
| TW297158B (zh) * | 1994-05-27 | 1997-02-01 | Hitachi Ltd | |
| US5631495A (en) * | 1994-11-29 | 1997-05-20 | International Business Machines Corporation | High performance bipolar devices with plurality of base contact regions formed around the emitter layer |
| US5886387A (en) * | 1995-09-27 | 1999-03-23 | Kabushiki Kaisha Toshiba | BiCMOS semiconductor integrated circuit device having MOS transistor and bipolar transistor regions of different thickness |
| JPH09153610A (ja) * | 1995-12-01 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100275544B1 (ko) * | 1995-12-20 | 2001-01-15 | 이계철 | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 |
| US20010029079A1 (en) * | 1997-03-28 | 2001-10-11 | Nec Corporation | Semiconductor device with multiple emitter contact plugs |
| US6251763B1 (en) * | 1997-06-30 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| US6239491B1 (en) * | 1998-05-18 | 2001-05-29 | Lsi Logic Corporation | Integrated circuit structure with thin dielectric between at least local interconnect level and first metal interconnect level, and process for making same |
| US5933725A (en) * | 1998-05-27 | 1999-08-03 | Vanguard International Semiconductor Corporation | Word line resistance reduction method and design for high density memory with relaxed metal pitch |
| US6165880A (en) * | 1998-06-15 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits |
| US6174803B1 (en) * | 1998-09-16 | 2001-01-16 | Vsli Technology | Integrated circuit device interconnection techniques |
| DE69828968D1 (de) * | 1998-09-25 | 2005-03-17 | St Microelectronics Srl | Verbindungsstruktur in mehreren Ebenen |
| US6074908A (en) * | 1999-05-26 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Process for making merged integrated circuits having salicide FETS and embedded DRAM circuits |
| US6291335B1 (en) * | 1999-10-04 | 2001-09-18 | Infineon Technologies Ag | Locally folded split level bitline wiring |
| JP2001127151A (ja) * | 1999-10-26 | 2001-05-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| DE19958062C2 (de) * | 1999-12-02 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor |
| US6525415B2 (en) * | 1999-12-28 | 2003-02-25 | Fuji Xerox Co., Ltd. | Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor |
| US6414371B1 (en) * | 2000-05-30 | 2002-07-02 | International Business Machines Corporation | Process and structure for 50+ gigahertz transistor |
| US6534781B2 (en) * | 2000-12-26 | 2003-03-18 | Ovonyx, Inc. | Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact |
| KR100400033B1 (ko) * | 2001-02-08 | 2003-09-29 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 |
-
2001
- 2001-08-31 DE DE10142690A patent/DE10142690A1/de not_active Withdrawn
-
2002
- 2002-08-21 WO PCT/EP2002/009346 patent/WO2003021676A2/de active Application Filing
- 2002-08-21 CN CNB028171292A patent/CN100449748C/zh not_active Expired - Fee Related
- 2002-08-21 EP EP02797604A patent/EP1421619B1/de not_active Expired - Lifetime
- 2002-08-30 TW TW091119800A patent/TWI306648B/zh not_active IP Right Cessation
-
2004
- 2004-02-27 US US10/789,384 patent/US20040227212A1/en not_active Abandoned
-
2006
- 2006-07-17 US US11/458,076 patent/US20060246726A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109616521A (zh) * | 2017-09-22 | 2019-04-12 | 电力集成公司 | 用于GaN器件的非对称塞块技术 |
| CN109616521B (zh) * | 2017-09-22 | 2024-03-08 | 电力集成公司 | 用于GaN器件的非对称塞块技术 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060246726A1 (en) | 2006-11-02 |
| EP1421619B1 (de) | 2012-03-07 |
| US20040227212A1 (en) | 2004-11-18 |
| DE10142690A1 (de) | 2003-03-27 |
| EP1421619A2 (de) | 2004-05-26 |
| WO2003021676A2 (de) | 2003-03-13 |
| CN100449748C (zh) | 2009-01-07 |
| TWI306648B (en) | 2009-02-21 |
| WO2003021676A3 (de) | 2003-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1309070C (zh) | 半导体器件及其制造方法 | |
| CN1298042C (zh) | 具有无凹痕浅槽隔离的半导体器件及其制造方法 | |
| CN1199264C (zh) | 内插器及其制造方法 | |
| CN1135630C (zh) | 高压cmos结构的半导体器件及其制造方法 | |
| CN1252827C (zh) | 高单元密度的功率整流器及其制造方法和计算机主板 | |
| CN1207768C (zh) | 具有绝缘体上硅结构的半导体器件及其制造方法 | |
| CN1181534C (zh) | 半导体装置的制造方法 | |
| CN1601735A (zh) | 半导体器件及其制造方法 | |
| CN1767205A (zh) | 包括高k－介质材料的半导体器件及其形成方法 | |
| CN1499578A (zh) | 自对准半导体接触结构及其制造方法 | |
| CN1645607A (zh) | 半导体器件及其制造方法 | |
| CN1674251A (zh) | 半导体器件的制造方法及由此制造的半导体器件 | |
| CN1855491A (zh) | 半导体装置及其制造方法 | |
| CN1445847A (zh) | 半导体装置及其制造方法 | |
| CN1444279A (zh) | 半导体器件及其制作方法 | |
| CN1118095C (zh) | 利用化学机械抛光工艺的半导体器件制造方法 | |
| CN1550038A (zh) | 与半导体装置之射极接点形成接触点 | |
| CN1806337A (zh) | 功率半导体器件及其方法 | |
| CN1062680C (zh) | 半导体器件的制造方法 | |
| CN1532916A (zh) | 设有电容器的半导体装置的制造方法 | |
| CN1310330C (zh) | 具有存储区域和外围区域的半导体存储器件及其制造方法 | |
| CN1118872C (zh) | 半导体器件及其制造方法 | |
| CN1873963A (zh) | 半导体装置及其制造方法 | |
| CN1596463A (zh) | 电容器及制造电容器之方法 | |
| CN1201393C (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090107 Termination date: 20170821 |