CN100449748C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100449748C
CN100449748C CNB028171292A CN02817129A CN100449748C CN 100449748 C CN100449748 C CN 100449748C CN B028171292 A CNB028171292 A CN B028171292A CN 02817129 A CN02817129 A CN 02817129A CN 100449748 C CN100449748 C CN 100449748C
Authority
CN
China
Prior art keywords
contact
contact point
metal flat
conductor
normal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028171292A
Other languages
English (en)
Other versions
CN1550038A (zh
Inventor
K·戈尔勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1550038A publication Critical patent/CN1550038A/zh
Application granted granted Critical
Publication of CN100449748C publication Critical patent/CN100449748C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明关于一半导体装置，具有一基板(8)，其加工表面(8’)具有一基板法线方向；至少一第一接触点(12，16，22，24，26)以及一第二接触点(14)配置在基板上，第二接触点(14)之一接触点表面系比第一接触点(12，16，22，24，26)之一接触点表面自该基板(8)在该基板法线方向有一较大的距离；以及至少一第一(34)以及一第二(40)图样化金属平面，在其每一中至少一导体，其可被连接到至少一接触点而被形成；第二金属平面(40)系比第一金属平面(34)自基板(8)在基板法线方向有一较大的距离，第二接触点(14)系以电连接到位于其上在基板法线方向之第二金属平面(40)之一导体而无第一金属平面(34)之一导体被连接在其间，以及第一接触点(12，16，22，24，26)系电连接到位于其上在基板法线方向之第一金属平面(34)之一导体。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置，并涉及用以制造半导体装置的方法。
背景技术
图16显示一传统半导体装置，其将被用以证明现有技术的问题以其本发明被影响。半导体装置包含一(垂直的)双极晶体管10，其，在一已知的方式中，具有一基极接触点12，一射极接触点14以及一集极接触点16。双极晶体管10可能为一npn晶体管或者一pnp晶体管，举例来说，其形成半导体装置的一无线频率电路的部分。此外，一CMOS电路，在最简单的例子中包含有一MOS晶体管20具有一源极接触点22，一栅极接触点24以及一漏极接触点26，可能被提供于相同的基板8之上(例如一硅晶圆)。
此类型双极CMOS电路之一特征样式为射极接触点(如已知的射极堆栈)14被设计以明显地“较高”于全部的其它接触点在基板8之加工表面8’之上。射极接触点14的接触表面，远离基板8之加工表面8’，自加工表面8’比其它接触点12，16，22，24以及26的接触表面在一较大的距离。射极接触点14的此相对大的高度起因于把必要的程序需求强加于一最佳化的双极晶体管。
经由举例，一双极晶体管的射极接触点14全部的高度符合InfineonB9C程序在加工表面8’之上典型地为550纳米。相较之下，经由举例，配置在相同基板8的一MOS晶体管20的多硅栅极接触点24的高度典型地为280纳米。
比较其它接触点，射极接触点14的接触表面这些非常不同的高度导致严重的处理技术问题关于这些接触点经由接触洞32到一第一图形化金属平面34(如已知金属-1平面)，且这些问题被描述于下。
半导体装置(即双极以及CMOS晶体管)之全部活化的组件，在FEOL(front end of line)程序结束之后，典型地被以一介电层30覆盖，例如BPSG(硼磷硅酸玻璃)到一总高度趋近于1400纳米。图1显示一半导体装置跟随沉积这个绝缘层层30的步骤(BPSG层)。在此程序阶段，根据本发明的半导体装置尚未与现有技术不同。
接着，绝缘层30被抛光直到其为平面而具有一特定目标厚度通过一化学机械平面化步骤(CMP BPSG步骤)。在此抛光步骤结束之后所获得的半导体装置概略地描述于图2。
高射极接触点14表示平面的抛光步骤(CMP BPSG步骤)是极不可缺少的。反之在Infineon C9N程序中，其是一CMOS逻辑程序属于第九代使用0.25微米技术，此平面抛光步骤是不为一处理技术需求由于栅极接触点24的相关地低高度(趋近280毫米高于基板表面)，转移程序规格用于C9NCMP BPSG步骤直接地导致明显的产率损失。
例如，根据C9N程序，绝缘层30(BPSG层)在CMP BPSG抛光步骤中被抛光回到一总高度为700纳米±150纳米。因此，造成一平均值在整个晶圆表面，有一最小值的BPSG层厚度为550纳米在基板表面之上，且因此一具有高度为至少剩余270纳米的BPSG层30在栅极接触点24上。依赖位置占领密度的有效组件可能造成BPSG层厚度区域性地掉落到典型值550纳米之下。因此，用于一纯逻辑基础程序而达成的绝缘层30的层高度根据C9N是不为必要的，导致一相对宽的CMP BPSG步骤的程序窗。
然而，如果一双极晶体管10被提供作为半导体装置中的有效组件(如果仍为适当的除了一CMOS晶体管20)，程序技术状况有点不同。特别地，如果抛光绝缘层30的步骤规格(CMP BPSG)直接从CMOS逻辑程序(InfineonC9N程序：BPSG层高度700纳米±150纳米)被转移到双极CMOS程序(Infineon B9C程序)，最不利的局面，给予一射极接触高度于基板8上为550纳米，可能导致一BPSG绝缘层30具有一高度仅一少量纳米值。此非常薄的绝缘层30在射极接触点14之上不适合于随后一接触洞32的图形化。因此，以B9C处理技术的平面化步骤(CMP BPSG)的程序窗大大地缩减。
再者，可能未来的双极晶体管世代，其包含特别是硅锗异双极晶体管，将具有与其它接触点(例如栅极接触多叠)相比均匀的较高射极接触点(射极堆栈)，其将仍然更进一步地加强此问题。
与相对高的射极接触点14连结的传统半导体装置的一更深远的问题是基于在接触洞32(CT)图形化的步骤上高处理工程需求，经由接触点12，14，16，22，24以及26在每一例子中以一标准方式被连接到第一图形化金属平面34。例如，接触洞32的蚀刻步骤(CT蚀刻步骤)，其典型地为一等离子体蚀刻步骤，关于射极接触点14(多硅接触点)必须为较高选择性的，为了允许“最深的”接触表面(即位于最接近基板8的加工表面8’的表面)被可靠地开放且无残留而无射极接触点14被攻击。例如，以上述C9N程序的规格，MOS晶体管20的源极接触点22以及漏极接触点26可能被埋入一最大值为850纳米在绝缘层30之下在抛光步骤(CMP BPSG)之后。
为了以等离子体蚀刻步骤的方式使这些位于靠近基板的接触点22以及26可以被开放而无留下任何残余物，一相对较长的蚀刻时间被需要。此长蚀刻时间，关于一BPSG层厚度为700纳米±150纳米，表示，对于一最小的厚度为550纳米在一短时间期间，蚀刻位在射极接触点14上面的接触洞32的正面将已经到达射极接触点14的接触表面。从此瞬间向前，射极接触点14的接触表面被暴露于等离子体蚀刻中。只有等离子体蚀刻步骤蚀刻绝缘层30(例如BPSG)高选择性地(经由适当钝化化合物的添加到蚀刻等离子体中)相关于接触材料(例如多晶硅)，蚀刻程序用以开放深层接触被继续而无射极接触点14被攻击。此程序的工程需求可能导致更明显的产率损失。
除了程序工程困难被上述传统的半导体装置生产所限制(用于CMPBPSG以及CT蚀刻程序步骤中必须的程序窗)，在此类型已知的半导体装置中，射极接触点14的接触表面区域不利地被接触洞32的表面区域所限制。双极应用，其需要高射极收集电流强度，仅可被实现一受限制的范围由于比射极接触点14的横切面最佳的利用较小。
与制造已知的半导体装置有关的上述问题如今已经通过“拓宽”规格而解决，从C9N程序衍生，对于实行于绝缘层30的抛光步骤(CMP BPSG)。而再平面化步骤之后需要一规格为700纳米±150纳米的绝缘层30层高度的C9N程序，双极CMOS程序步骤(Infineon B9C程序)仅需要一绝缘层30层高度为750纳米±150纳米在加工表面8’之上。
如果射极接触的高度被缩减50纳米(即500纳米)，蚀刻接触洞32的步骤的程序窗是，如其被限制，因为现在有一较小的射极接触点14的多晶硅的“保留”，其可被接触洞蚀刻(CT蚀刻)所攻击。此缩减接触洞32的等离子体蚀刻步骤的程序窗。
发明内容
考虑到上述传统半导体装置的缺点以及它们的生产程序，本发明的目的是提供一半导体装置以及制造一半导体装置的程序，其中一接触点(例如射极接触电14)的高度可被选择如所需而从长远来看不使半导体装置的处理太困难。
此目的可通过以下技术方案的半导体装置用于制造半导体装置的方法被达成。较佳的实施例形成附属的权利要求内容。
根据本发明的第一方面，一种半导体装置，具有
-一基板，其加工表面具有一基板法线方向；
-至少一第一接触点以及一第二接触点配置在该基板上，该第二接触点一接触点表面比该第一接触点的一接触点表面自该基板在该基板法线方向有一较大的距离；以及
-至少一第一以及一第二图样化金属平面，在其每一中至少一电连接到至少一该接触点的导体被形成；该第二图样化金属平面比该第一图样化金属平面在自该基板在该基板法线方向有一较大的距离，
该第二接触点电连接到位于其上在该基板法线方向上该第二图样化金属平面的一导体而无该第一图样化金属平面的一导体被连接在其间，以及该第一接触点经由在该第一接触点上且位于该基板法线方向上该第一图样化金属平面的导体而电连接到位于该基板法线方向上该第二图样化金属平面的导体。
如同已经叙述于上，习惯上对于传统半导体装置的所有的有效组件接触点被连接，典型地经由如已知的接触洞(CT)，到一第一图形化金属平面的导体，位于他们之上在基板法线方向。例如，如果半导体装置的有效组件为一双极晶体管，第一图形化金属平面的分别的导体被连接至晶体管的基极接触点，射极接触点以及集极接触点。
然而，根据本发明的第一方向，采用一不同的途径。根据本发明，一接触点其接触表面在从基板的加工表面的一大距离而不被连接至第一金属平面的一导体。反之，接触点仅以此接触制造于一随后的程序阶段，例如经由一接触洞引导至一第二图形化金属平面，其被配置于第一图形化金属平面之上，如在基板法线方向所见。因此，第二接触点，其具有一可想而知的高度在加工表面之上相较于其它接触点，可被提供具有任何所想要的高度，因为不需要做出与此第二接触点的接触伴同其它接触点晶由第一图形化金属平面。
没有导体属于配置在第二(高)接触点之上的第一金属平面，如在基板法线方向可见。反之，仅第二金属平面的一导体，其被连接到第二接触点的接触表面例如经由一钨接触脚，被配置在第二接触点之上。
以根据本发明的此半导体装置，事实上所造成特别有利的优点为更垂直的连接接触点(如VIA连接接触已知)经常被提供于任何例子中在处理之后为了连接特定属于第一金属平面的导体至更高的属于第二金属平面的导体。因此，接触可被制造于第二接触以及第二金属平面之间经由VIA-1连接接触，以及随后不需要任何额外的光刻，清洁，金属化以及抛光步骤以使其经由更高的金属平面与第二接触点接触。
根据一较佳的实施例，第二接触是一双极晶体管的一射极接触点，以及第一接触点是一双极晶体管的底部接触点或集极接触点或一MOS晶体管的源极接触点，栅极接触点或漏极接触点。如同在引言中已经描述，一双极晶体管的射极接触点，与一半导体装置的有效组件的其它接触点相较，典型地具有最大高度在基板的加工表面之上。此因此有利于(相对较高的)射极接触点埠被连接到第一金属平面的一导体，而仅被连接至第二金属平面的一导体，例如经由一VIA-1接触。
因此，没有导体属于位再射极接触点之上的第一金属平面。
第一接触点较佳地被连接到第一金属平面的导体经由一接触洞其在基板法线方向延伸且以一电传导接触洞填充材料填补。接触洞填充材料可能，例如，为钨其被导入一先前等离子体蚀刻接触洞中使用一MCVD程序。如已知为一线型，例如一TiN线型，可能被提供作为一扩散停止在全部接口(特别是在接触洞填充材料以及金属平面或接触材料之间)。
第二接触较佳地被连接至第二金属平面的导体经由一接触洞，其延伸于基板法线方向且被以一电传导性的接触洞填充材料填补，而无第一金属平面的一导体被连接于其间。如同已经在上面所解释，接触洞可能为如已知的VIA-1连接接触，其一般地连接第二图形化金属平面的导体到对应的第一图形化金属平面的导体。根据本发明，此VIA-1连接接触可被使用以制造与第二接触或一富庶的高接触点的接触。没有第一金属平面的导体被配置于对应的第二金属平面的导体以及第二接触点的接触表面之间，如在基板法线方向所见。
根据本发明的第一方向，一种制造一半导体的方法，特别是一半导体装置根据本发明的第一方向，包含下列步骤：
-提供一基板，其加工表面具有一基板法线方向；
-定义至少一第一接触点以及一第二接触点在该基板上，第二接触点之一接触点表面相较于第一接触点之一接触点表面位于自基板之基板法线方向一较大的距离；
-电连接第一接触点到位于其上在基板法线方向的一第一图形化的金属平面之一导体；以及
-电连接第二接触点到位于其上在基板法线方向的一第二图形化金属平面之一导体而无第一金属平面之一导体被连接在其中；
第二金属平面相较于第一金属平面自基板在基板法线方向的一较大距离。
据此，在制造根据本发明的第一方向的一半导体装置的方法中，第二接触点，其更加远离加工表面如在基板法线方向所见，不被连接至第一金属平面的一导体，而仅被连接至位于其上在基板法线方向的第二金属平面的一导体。
此简化其它接触点的电子连接的图形化以形成第一图形化金属平面到一可想象的范围中。此因为不需要考虑(高)第二接触点或者此高第二接触点的一多重性当实现程序工程用以电连接第一接触到第一金属平面时。反之，图形化以及程序参数用以制造与第一接触(或第一接触点)的接触可被最佳化于此接触制造步骤。在同时，第二接触点的高度(即自第二接触点的顶端到加工表面的距离，如在垂直基板的法线方向所见)可被选择如所需要(提供BPSG层厚度同时为适合的；其最小高度必须大于或等于造成的第二接触点的接触高度)，为了确定最佳化的图形化以及组件特性。
第二接触较佳地为一双极晶体管的一射极接触点，以及第一接触较佳地为一双极晶体管的一基极接触点或集极接触点或者为一MOS晶体管的一源极接触点，栅极接触点或漏极接触点。
电连接第一接触的步骤较佳地包含下列步骤：
-定义一接触洞，其终止于第一接触点且在基板法线方向延伸，于一绝缘层(30)；
-以一电传导性的接触洞填充材料填充接触洞；以及
-定义第一金属平面的导体，其在基板法线方向位于第一接触点之上，以此方式其被电连接到接触洞填充材料。
由于范例，在半导体装置的有效组件被完成之后(FEOL程序终止)，一介电绝缘层，例如BPSG(硼磷硅酸玻璃)通过一CVD程序被沉积在半导体装置之上，通过一随后的平面化步骤(CNP BPSG)被抛光回到一目标高度且通过传统的光刻以及蚀刻步骤被图形化。所形成且沿着基板法线方向延伸的接触洞终止于第一接触藉其接触被制造或者第一接触点通过其接触被制造。此接触洞可接着被以一电传导接触洞填充材料填补，较佳地为钨，通过一MCVD金属化步骤。接着，其较佳地对于第一金属平面的一导体被配置在钨接触脚上，其已经再次被平面化，以此方式，其电传导地连接到第一接触。
电连接第二接触点的步骤较佳地包含下列步骤：
-定义一接触洞，其终止于第二接触点且在基板法线方向延伸，于一绝缘层中；
-以一电传导性接触洞填充材料填充接触洞；以及
-定义第二金属平面的导体，其位于在基板法线方向的第二接触点之上，以此方式其电连接至接触洞填充材料而无第一金属平面的一导体被连接于其间。
在同时当电连接第二接触到第二金属平面的导体的步骤时，其较佳的对于第一金属平面的至少一导体被连接到第二金属平面的一导体。据此，第二接触较佳地经由如已知的VIA-1连接接触而电传导性地连接至第二金属平面之一导体。这些VIA-1连接接触点的程序形成部分的执行于此类型半导体装置上的标准程序，且接着不需要任何额外的图形化步骤来制造与第二接触点的接触，相较于传统处理步骤。
根据一本发明的第二方向，一半导体装置包含
-一基板，其加工表面具有一基板法线方向；
-至少一第一接触点以及一第二接触点配置于基板上，第二接触点的一接触表面比第一接触点自基板于基板法线方向上一较大的距离；以及
-至少一图形化金属平面，其中至少一第一导体以及一第二导体被形成，其每一可被连接至接触点其中之一；
第一接触点经由一接触洞被电连接到位于其上在基板法线方向的金属平面的第一导体，其在基板法线方向延伸且被一电传导性接触洞填充材料所填满，以及
第二接触点直接与位于其上于基板法线方向的金属平面的第二导体相邻，以使第二接触点被电连接至第二导体而无一被填充的接触洞被连接于其间。
根据本发明的第二方向，第二接触(即较高的接触)不经由一接触洞被电连接到(如第一)金属平面的一导体。反之，电连接直接作用而无一电接触洞被连接于其间通过毗邻第二接触接触表面的金属平面的第二导体的优点。随后，其它接触点的接触洞的处理可被执行而无考虑到高的第二接触，其表示图形化接触洞用以连接第一接触到金属平面相较于传统半导体装置如引言中所述是不一定必要。
第二接触的接触表面不通过一接触洞的一等离子体蚀刻步骤而被开放，而较佳地通过一抛光步骤(CMP步骤)而开放。随后，第二接触的高度可被选择如所欲或符合一最佳化的有效组件的程序需求。
第二接触较佳地为一双极晶体管的一射极接触点，以及第一接触点较佳地为一基极接触点或者集极接触点或为一MOS晶体管的一源极接触点，栅极接触点或者漏极接触点。
根据本发明的第二方向，一种用于制造一半导体装置的方法，较佳地为根据本发明第二方向的半导体装置，包含下列步骤：
-提供一基板，其加工表面具有一基板法线方向；
-定义至少一第一接触点以及一第二接触点在基板上，第二接触点的一接触点表面相较于第一接触点的一接触点表面位于自基板的基板法线方向一较大的距离；
-电连接第一接触点到位于其上在基板法线方向的一第一图形化的金属平面的一导体通过一接触洞，其在基板法线方向延伸且以电传导性接触洞填充材料填充；以及
-电连接第二接触点到位于其上在该基板法线方向且毗邻第二接触点的金属平面的一第二导体而无一被填充的接触洞被连接在其中。
结果，第一接触或第一接触点-亦如以典型已知制造方法的例子-被连接至图形化金属平面的对应的导体经由延伸于基板法线方向的接触洞。接触洞被定义，例如，在一绝缘层中，特别是BPSG，通过一光刻以及随后的等离子体蚀刻步骤，其随后通过一金属化步骤以填补接触洞使用一接触洞填充材料，例如钨。接着，金属平面的第一导体被定义于抛光的顶侧，远离加工表面，在此垂直接触脚上，其中止于第一接触的接触表面，以此方式，此地一导体电连接到接触洞填充材料。
相较之下，图形化金属平面的一第二导体的第二接触的电连接以一不同的方式取代。在此例子中，以接触洞填充材料填补的一接触洞不被使用，即垂直接触脚不存在。反之，第二接触的接触表面直接毗邻金属平面的对应的导体，因此有一电连接在(第一)金属平面的导体以及第二接触的间。然而，对于一薄的线性层是可能的，特别是作为一扩散停止(如包含TiN)，存在于第二接触的接触表面以及图形化金属平面的第二导体之间。
由于在接触表面以及第二接触的间的接触不通过一接触洞伴随第一接触或接触点被制造，利用于图形化接触洞的程序需求明显的较不严密。第二接触的一般高度现在可被选择如所需，与接触洞图形化的程序限制无关。
第二接触较佳地为一双极晶体管的一射极接触点，以及第一接触较佳地为一双极晶体管的一基极接触点或集极接触点或为一MOS晶体管的一源极接触点，栅极接触点或漏极接触点。
电连接第一接触的步骤较佳地包含下列步骤：
-定义一接触洞，其终止于第一接触点且在基板法线方向延伸，于一绝缘层；
-以一电传导性的接触洞填充材料填充接触洞；以及
-定义第一金属平面的导体，其如所见在基板法线方向位于第一接触点之上，以此方式其被电连接到接触洞填充材料。
电连接第二接触的步骤较佳地包含下列步骤：
-定义第二接触点的一未覆盖的接触表面，其以基板法线方向为方向，通过一平面的抛光步骤；以及
-定义金属平面的第二导体，以此方式其毗邻第二接触点的未覆盖的接触表面以一电传导的方式。
较佳的对于第二接触的表面通过一平面抛光步骤被开放，而非通过一等离子体蚀刻步骤如在第一接触的范例中所示。在此文中，已知的CMP抛光步骤特别适合。由于范例，在FEOL程序结束之后的绝缘层(例如BPSG)的CVD沉积之后，平面抛光步骤用以磨回绝缘层(如BPSG)被执行于此方式中使绝缘层的目标高度因此抛光步骤终止于第二接触。
已知终点检测系统可被使用于以一已知方式设定CMP抛光步骤的终点。其较佳的对于第二接触本身被使用作为一抛光停止在抛光或平面化步骤中。其亦可能提供额外的结构被使用作为一抛光停止。
因为先前未覆盖的第二接触的接触表面在接触洞光刻以及等离子体蚀刻步骤期间被一光阻保护以制造与第一接触的接触，因此在等离子体蚀刻步骤其间不被攻击。因此，与第二接触的未覆盖的接触表面的接触可轻易通过金属平面的第二导体被使用于此接触表面而被制造。对于已知如一线型(例如TiN)可能为有利的，其功能如一迁移停止，被溅射在定义金属平面(例如一AlCu平面其已经被使用一MCVD程序且接着被图形化)的第二导体之前。
如一可选择的不覆盖第二接触的接触表面通过一抛光步骤执行于绝缘层(例如BPSG)，对于此接触表面亦可能为未覆盖通过一随后抛光步骤执行于接触洞填充材料。
附图说明
本发明被描述于下由于范例伴随参靠随附的图标显示较佳实施例，其中：
图1至14显示概略剖面图经由根据本发明的第一方向的一半导体装置较佳实施例在制造方法其间的多种图形化或程序阶段；
图15显示一概略剖面图经由根据本发明第二方向的一半导体装置只一较佳实施例；以及
图16显示一剖面图经由一传统半导体装置。
具体实施方式
图1显示一剖面图根据本发明第一方向的一半导体装置只一较佳实施例。半导体装置在一程序阶段，其中有效组件-例如双极晶体管10以及MOS晶体管20-已经被完成。FEOL(线之终点之前)程序结束，其中特别是高温步骤可能发生，已经因此被达到。
如图1所示，在随后的程序步骤中，整个半导体装置被以一介电绝缘层30覆盖，其可能，举例来说，为BPSG(硼磷硅酸玻璃)，较佳地通过一CVD沉积步骤(CVD BPSG步骤)。绝缘层30典型地被应用于一层高度为趋近1400纳米中。此层覆盖明显地大于射极接触点14的高度，其典型地为550纳米，且大于栅极接触点24的高度，其典型地为280纳米。
随后的程序步骤，图标于图2中，绝缘层30被磨回通过一抛光步骤而达到一目标高度典型地为700纳米±150纳米，为了此目的已知的CMP(化学机械平面化)步骤被使用(CMP BPSG步骤)。
如图3所示，接触洞32接着被定义于绝缘层30中通过一光刻以及随后的蚀刻步骤(CT蚀刻步骤)。这些接触洞32在垂直基板8的方向延伸，即他们有一垂直的方向。不像在一传统的制造方法中，例如一半导体装置如图16所示，一接触洞32终止于射极接触点14的接触表面而不被定义。换句话说，一窗导致射极接触点14的接触表面不被石刻进入绝缘层30。
因此，在随后的金属化步骤期间，与射极接触点14的接触不被制造，其在此半导体实施例中为第二(较高的)接触点。由于在此程序阶段与射极接触点14(第二接触点)的接触不被制造的事实，接触洞33的图形化，即CMP BPSG抛光步骤以及CT蚀刻等离子体蚀刻步骤，并不需要被采用以制造同时发生的与第一以及第二接触的接触，其在程序工程方面是复杂的。
结果，CMP BPSG抛光步骤的程序窗，其造成的结果图标于图2中，且CT蚀刻等离子体蚀刻步骤(参照图3)的程序窗被相当地拓宽相较于一制造图16中所示半导体装置的方法。在基板法线方向第二接触点14可允许的高度在考虑图形化接触洞32时已经被选择。反之，依照根据本发明第一方向的半导体装置制造方法，射极接触点14的高度可被自由地选择或符合一最佳化的双极晶体管的程序需求。消除技术引起在射极接触点14的高度的限制使其可能去避免需要发展新的接触洞蚀刻技术用于属于未来技术平台的双极组件。
图4说明根据本发明第一方向的半导体装置较佳的实施例在接触洞金属化结束之后。首先，其较佳的对于已知如一线型，其包含，举例来说，一TiN且被使用特别是作为一扩散停止，而被溅射。接着，例如，钨被沉积，填补接触洞32作为一接触洞填充材料，例如通过一MCVD程序。
图4至图9中所说明的程序步骤符合使用于一传统方法的步骤而用来制造一如图标的半导体装置，例如，图16中所示。因此，在一传统方法中，电传导接触洞填充材料被抛光回到一目标高度通过一平面化步骤(步骤：CMP W)。目标高度在此例中被选择，以此方式射极接触点14(第二接触)不被开放(参照图5)且没有填充材料的残留物或者线型在定义的接触洞外侧。
接着，为了形成第一图形化金属平面34，一金属，其可能，举例来说，为铜化铝，被溅射于半导体装置上(参照图6；步骤：溅射金属1)。此第一金属平面34的层厚度可被选择作为设计需求的一功能且典型地趋近于400纳米。
一随后的光刻以及蚀刻步骤(步骤：蚀刻金属1)被使用以图形化第一金属平面34，以此方式，电导体或连接接触被形成于接触洞32上的第一金属平面34中，其被填补，举例来说，以钨填补。如图7所示，所有(第一)接触点12，16，22，24以及26被连接经由接触洞到对应的第一金属平面34的导体，位在他们之上而在基板法线方向。仅在第二接触点13之上，在本发明实施例中为射极接触点，没有第一金属平面34的导体配置在接触点14之上在基板法线方向。
在一沉积步骤中，此随后应用一再一介电层或绝缘层(步骤：沉积ILD1(绝缘层介电1))。图8显示半导体装置在此沉积步骤之后已经结束。接着，已经先被沉积的介电层被抛光回到一目标高度通过一再度抛光步骤(步骤：CMP ILD1)(参照图9)。
下一步，以相同方式如图形化绝缘层30的步骤参考图3所解释，一光刻以及蚀刻步骤被使用以引导接触洞38进入介电层36(ILD)(步骤：蚀刻VIA1)。不像在一传统制造方法中，例如图16所示的一半导体装置，然而，不仅接触洞38终止于第一金属平面34的导体，终止于射极接触点14(第二接触)接触平面的一接触洞38亦被图形化。
一引导射极接触点14的窗因此较佳地仅开放在图形化已知如VIA-1连接频道期间，其连接第一金属平面34的导体到第二金属平面40的导体的标准方法。因此，不像在现有技术中，接触以射极接触点14被制造较佳地经由一VIA1接触洞连接到第二金属化平面。
接着，在参考图4所述金属化步骤的一相似的方法中，接触洞38以一电传导接触填充材料填补。再次，首先一线型(TiN)被溅射在其上作为一扩散停止层(步骤：溅射线型)。下一步，一适当的金属(例如钨)通过一MCVD程序被沉积(步骤MCVD W；参照图11)，且此金属被抛光回到一目标高度通过一再次平面抛光步骤(步骤：CMP W；参照图12)。第二金属平面40以同样方法被图形化如第一金属平面34的图形化，其被描述参考图6以及图7。
根据本发明第一方向的半导体装置较佳的实施例在本发明的方法步骤已经结束之后被图标于图14中。如同已经详细解释于上，此半导体装置不同于图16所示的一已知半导体装置，特别是经由第二接触点14(在此实施例中为射极接触点)不通过一填充接触洞32被连接到第一金属平面34的一导体的事实，但是被直接地连接到第二金属化平面40，较佳地经由已知如VIA-1连接接触。没有导体属于第一金属平面被配置在第二接触点14的接触平面以及第二金属化平面40的导体之间，其被配置在基板法线方向的接触点14之上。
因为所谓的VIA-1连接接触，其为一连接第一金属平面的导体到第二金属平面的导体的标准方法，必须在任何例子中被形成以一标准程序，与第二接触点14接触经由第二金属平面40而不必须额外的程序步骤。据此，VIA-1蚀刻在接触点14之上不通过第一金属平面的一导体来停止，但是终止于射极接触点14的多晶硅。因此，可被使用作为蚀刻停止线的线型被切断经由以同时控制的方式进入第一金属平面34或者射极接触点14的多晶硅中。
图15显示根据本发明第二方向的一半导体装置在本发明制造方法步骤已经结束之后。半导体装置具有一基板80，其可能为一硅半导体基板，具有一加工表面80’。已经以FEOL程序步骤被图形化的有效组件可能，举例来说，符合根据本发明第一方向的半导体装置的较佳实施例中的那些组件，其已经被描述于上。
在图15所示的较佳实施例中，有一双极晶体管100具有一基极接触点120(第一接触点)，一射极接触点140，其形成第二(较高的)接触点，以及一集极接触电160(第一接触点)。双极晶体管100可能，举例来说，为部分的半导体装置的一无线频率电路。再者，图15所示的半导体装置的实施例具有一CMOS电路，其以简化型式通过一MOS晶体管200表示。MOS晶体管200包含一源极接触点220，一栅极接触点240包含多晶硅以及一漏极接触点260。接触电220，240以及260为本发明的常识中第一接触点。
如已经被描述关于图1，在FEOL程序结束之后，半导体装置被以一绝缘层300覆盖，其，举例来说，为BPSG(硼磷硅酸玻璃)，例如通过一CVD沉积步骤。
不像在根据本发明第一方向的制造方法以及已知制造方法中，然而，随后的平面抛光步骤(步骤：CMD BPSG)被执行以此方式，使绝缘层被抛光回到与第二接触点相同(极射极接触点140)。CMP程序步骤因此被停止于射极接触点140。在一已知方法中，一终点检测系统，其指示在抛光步骤到达第二接触点140的瞬间，可被使用于此目的。其亦可能提供额外的附属结构其作用如一抛光停止层。
如同已经被详细描述参考图3至图5，接触洞320接着被图形化于绝缘层300中通过一光刻步骤以及一蚀刻步骤(步骤：CT蚀刻)。然而，不像在如图16中所示一传统半导体装置的例子中，一接触洞320不形成于射极接触点140之上。接触洞320可被画线以平常的方式以一线型(例如包含TiN)且以一适当的接触洞填充材料填补，例如钨。已经被使用的金属层，例如，使用一MCVD程序被磨回，在一随后的平面抛光步骤中(CMP W)，到达一目标高度，其使(第二接触的)射极接触点140的接触平面不被覆盖。此表示抛光接触洞320的接触洞填充材料的步骤亦可被使用于开放(且消去线型残留物自)第二接触点140的接触表面。
随后(第一)图形化金属平面340被定义，其程序步骤没有不同于一传统标准程序用以定义此类型金属平面。必须注意的是，配置于第二接触140上在基板法线方向的金属平面340的一导体直接毗邻此第二接触，因此一电传导连接被产生于第二接触点140(射极接触点)以及对应的金属平面340的(第二)导体。换句话说，第二接触140，不像半导体装置的其它接触，不被连接到关联的金属平面340的第二导体通过一接触洞脚320。反之，与第二接触140的接触直接地通过毗邻其的第一金属平面340的导体被制造。一薄的，特别是金属内层可能存在于第二接触以及金属层340的第二导体之间，例如为了减少接触残留。
以此制造方法以及/或半导体装置所获得的优点为第二接触点140的高度可被选择如所需要在基板法线方向以及/或可被符合一最佳化的双极晶体管的程序需求。不需要通过STI的厚度测量。同时，绝缘层300(BPSG层)的层厚度测量中的不确定性在CMP BPSG抛光步骤(其数量到±150纳米)之后被缩减且过度抛光的风险被最小化或者消除。不需要通过以接触洞填充材料(例如钨)填补的一接触洞300制造与第二接触点的接触。第一金属平面340可被直接地(不需要接触洞脚320)连接到射极接触点140。
接触表面区域的限制，即接触洞320的直径，被消除，因为第二接触点140的整个有效表面区域可被使用来制造一接触。此表示更高的电流强度可被实现于双极晶体管100以及/或最佳化地符合射极接触点140的表面区域。
参考组件符号
用于根据本发明的第一方向较佳实施例以及现有技术：
8  基板(如硅半导体基板)
8’基板8的加工表面
10 双极晶体管
12 双极晶体管的基极接触点
14 双极晶体管的射极接触点(射极堆栈)
16 双极晶体管的集极接触点
20 MOS晶体管
22 MOS晶体管的漏极接触点
24 MOS晶体管的栅极接触点
26 MOS晶体管的源极接触点
30 绝缘层(如BPSG)
32 以接触洞填充材料(如钨)填补的接触洞(CT)
34 具有导体的图形化第一金属平面
36 介电层(绝缘层)ILD(如TEOS)
38 以接触洞填充材料填补的接触洞(VIA-1)
40 具有导体的图形化第二金属平面
用于根据本发明第二方向的较佳实施例：
80  基板(例如硅半导体基板)
80’基板80的加工表面
100 双极晶体管
120 双极晶体管的基极接触点
140 双极晶体管的射极接触点(射极堆栈)
160 双极晶体管的集极接触点
200 MOS晶体管
220 MOS晶体管的漏极接触点
240 MOS晶体管的栅极接触点
260 MOS晶体管的源极接触点
300 绝缘层(如BPSG)
320 以接触洞填充材料(如钨)填补的接触洞(CT)
340 具有导体的图形化第一金属平面

Claims (8)

1.一种半导体装置，具有
-一基板(8)，其加工表面(8’)具有一基板法线方向；
-至少一第一接触点(12，16，22，24，26)以及一第二接触点(14)配置在该基板上，该第二接触点(14)一接触点表面比该第一接触点(12，16，22，24，26)的一接触点表面自该基板(8)在该基板法线方向有一较大的距离；以及
-至少一第一(34)以及一第二(40)图样化金属平面，在其每一中至少一电连接到至少一该接触点的导体被形成；该第二图样化金属平面(40)比该第一图样化金属平面(34)在自该基板(8)在该基板法线方向有一较大的距离，
该第二接触点(14)电连接到位于其上在该基板法线方向上该第二图样化金属平面(40)的一导体而无该第一图样化金属平面(34)的一导体被连接在其间，以及该第一接触点(12，16，22，24，26)经由在该第一接触点上且位于该基板法线方向上该第一图样化金属平面(34)的导体而电连接到位于该基板法线方向上该第二图样化金属平面的导体。
2.根据权利要求1所述的半导体装置，其中该第二接触点(14)是一双极晶体管(10)的一射极接触点，以及该第一接触点是一双极晶体管的基极接触点(12)或者一集极接触点(16)或者是一MOS晶体管(20)的源极接触点(22)、栅极接触点(24)或漏极接触点(26)。
3.根据权利要求1所述的半导体装置，其中该第一接触点(12，16，22，24，26)经由一接触洞(32)连接至该第一图样化金属平面(34)的该导体，该接触洞在该基板法线方向延伸且以一电传导的接触洞填充材料填满。
4.根据前述权利要求其中一所述的半导体装置，其中该第二接触(14)经由一接触洞(38)被连接至该第二图样化金属平面(40)的该导体，该接触洞在该基板线方向延伸且以一电传导性的接触洞填充材料填满，而无该第一图样化金属平面(34)的一导体连接其间。
5.一种用于制造一半导体装置的方法，包含下列步骤：
-提供一基板(8)，其加工表面(8’)具有一基板法线方向；
-定义至少一第一接触点(12，16，22，24，26)以及一第二接触点(14)在该基板(8)上，该第二接触点(14)的一接触点表面相较于该第一接触点(12，16，22，24，26)的一接触点表面位于自该基板(8)的基板法线方向一较大的距离；
-电连接该第一接触点(12，16，22，24，26)到位于其上在该基板法线方向的一第一图样化金属平面(34)的一导体；以及
-电连接该第二接触点(14)到位于其上在该基板法线方向的一第二图样化金属平面(40)的一导体而无该第一图样化金属平面(34)的一导体被连接在其中；
该第二图样化金属平面(40)相较于该第一图样化金属平面(34)具有自基板(8)在该基板法线方向的一较大距离，其中在将该第二接触点(14)电连接到该第二图样化金属平面(40)时，同时将该第一图样化金属平面(34)的至少一个导体连接到该第二图样化金属平面(40)的导体，由此该第一接触点(12，16，22，24，26)经由在该第一接触点上且位于该基板法线方向上该第一图样化金属平面(34)的导体而电连接到位于该基板法线方向上该第二图样化金属平面的导体。
6.根据权利要求5所述的方法，其中该第二接触点(14)是一双极晶体管(10)的一射极接触点，以及该第一接触点是一双极晶体管的一基极接触点(12)或者集极接触点(16)或者是一MOS晶体管(20)的一源极接触点(22)、栅极接触点(24)或漏极接触点(26)。
7.根据权利要求5所述的方法，其中电连接该第一接触点(12，16，22，24，26)的步骤包含下列步骤：
-定义一第一接触洞(32)，其终止于该第一接触点(12，16，22，24，26)且在该基板法线方向延伸于一第一绝缘层(30)中；
-以一电传导性的接触洞填充材料填充该第一接触洞(32)；以及
-定义该第一图样化金属平面(34)的该导体，其在该基板法线方向位于该第一接触点(12，16，22，24，26)上，以此方式其被电连接到该接触洞填充材料。
8.根据权利要求5至7其中任一所述的方法，其中电连接该第二接触点(14)的步骤包含下列步骤：
-定义一第二接触洞(38)，其终止于该第二接触点(14)且在该基板法线方向延伸于一第二绝缘层(36)中；
-以一电传导性接触洞填充材料填充该第二接触洞(38)；以及
-定义该第二图样化金属平面(40)的该导体，其位于在该基板法线方向的该第二接触点(14)上，以此方式其电连接至该接触洞填充材料而无该第一图样化金属平面(34)的一导体被连接于其间。
CNB028171292A 2001-08-31 2002-08-21 半导体装置及其制造方法 Expired - Fee Related CN100449748C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10142690.9 2001-08-31
DE10142690A DE10142690A1 (de) 2001-08-31 2001-08-31 Kontaktierung des Emitterkontakts einer Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
CN1550038A CN1550038A (zh) 2004-11-24
CN100449748C true CN100449748C (zh) 2009-01-07

Family

ID=7697254

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028171292A Expired - Fee Related CN100449748C (zh) 2001-08-31 2002-08-21 半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US20040227212A1 (zh)
EP (1) EP1421619B1 (zh)
CN (1) CN100449748C (zh)
DE (1) DE10142690A1 (zh)
TW (1) TWI306648B (zh)
WO (1) WO2003021676A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959134B2 (en) * 2003-06-30 2005-10-25 Intel Corporation Measuring the position of passively aligned optical components
CN100442490C (zh) * 2003-12-16 2008-12-10 国际商业机器公司 减小接触高度的双极型和cmos集成
KR100887474B1 (ko) * 2006-06-13 2009-03-10 인터내셔널 비지네스 머신즈 코포레이션 감소된 콘택트 높이를 갖는 바이폴라 및 ｃｍｏｓ 집적
KR101676810B1 (ko) 2014-10-30 2016-11-16 삼성전자주식회사 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치
US9892958B2 (en) * 2014-12-02 2018-02-13 Globalfoundries Inc. Contact module for optimizing emitter and contact resistance
DE102018104944A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement mit einer Auskleidungsschicht mit einem konfigurierten Profil und Verfahren zu dessen Herstellung
US10720358B2 (en) * 2017-06-30 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a liner layer with a configured profile and method of fabricating thereof
US10204791B1 (en) * 2017-09-22 2019-02-12 Power Integrations, Inc. Contact plug for high-voltage devices
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902637A (en) * 1986-03-03 1990-02-20 Mitsubishi Denki Kabushiki Kaisha Method for producing a three-dimensional type semiconductor device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967253A (en) * 1988-08-31 1990-10-30 International Business Machines Corporation Bipolar transistor integrated circuit technology
GB2269938B (en) * 1990-01-10 1994-09-07 Microunity Systems Eng Method of forming self-aligned contacts in a semi-conductor process
US5144191A (en) * 1991-06-12 1992-09-01 Mcnc Horizontal microelectronic field emission devices
US5320972A (en) * 1993-01-07 1994-06-14 Northern Telecom Limited Method of forming a bipolar transistor
US5455189A (en) * 1994-02-28 1995-10-03 National Semiconductor Corporation Method of forming BICMOS structures
DE4418206C2 (de) * 1994-05-25 1999-01-14 Siemens Ag CMOS-kompatibler Bipolartransistor und Herstellungsverfahren desselben
TW297158B (zh) * 1994-05-27 1997-02-01 Hitachi Ltd
US5631495A (en) * 1994-11-29 1997-05-20 International Business Machines Corporation High performance bipolar devices with plurality of base contact regions formed around the emitter layer
US5886387A (en) * 1995-09-27 1999-03-23 Kabushiki Kaisha Toshiba BiCMOS semiconductor integrated circuit device having MOS transistor and bipolar transistor regions of different thickness
JPH09153610A (ja) * 1995-12-01 1997-06-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100275544B1 (ko) * 1995-12-20 2001-01-15 이계철 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법
US20010029079A1 (en) * 1997-03-28 2001-10-11 Nec Corporation Semiconductor device with multiple emitter contact plugs
US6251763B1 (en) * 1997-06-30 2001-06-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US6239491B1 (en) * 1998-05-18 2001-05-29 Lsi Logic Corporation Integrated circuit structure with thin dielectric between at least local interconnect level and first metal interconnect level, and process for making same
US5933725A (en) * 1998-05-27 1999-08-03 Vanguard International Semiconductor Corporation Word line resistance reduction method and design for high density memory with relaxed metal pitch
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
US6174803B1 (en) * 1998-09-16 2001-01-16 Vsli Technology Integrated circuit device interconnection techniques
DE69828968D1 (de) * 1998-09-25 2005-03-17 St Microelectronics Srl Verbindungsstruktur in mehreren Ebenen
US6074908A (en) * 1999-05-26 2000-06-13 Taiwan Semiconductor Manufacturing Company Process for making merged integrated circuits having salicide FETS and embedded DRAM circuits
US6291335B1 (en) * 1999-10-04 2001-09-18 Infineon Technologies Ag Locally folded split level bitline wiring
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法
DE19958062C2 (de) * 1999-12-02 2002-06-06 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor
US6525415B2 (en) * 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
US6414371B1 (en) * 2000-05-30 2002-07-02 International Business Machines Corporation Process and structure for 50+ gigahertz transistor
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
KR100400033B1 (ko) * 2001-02-08 2003-09-29 삼성전자주식회사 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902637A (en) * 1986-03-03 1990-02-20 Mitsubishi Denki Kabushiki Kaisha Method for producing a three-dimensional type semiconductor device

Also Published As

Publication number Publication date
US20060246726A1 (en) 2006-11-02
WO2003021676A3 (de) 2003-12-04
CN1550038A (zh) 2004-11-24
DE10142690A1 (de) 2003-03-27
US20040227212A1 (en) 2004-11-18
EP1421619B1 (de) 2012-03-07
TWI306648B (en) 2009-02-21
EP1421619A2 (de) 2004-05-26
WO2003021676A2 (de) 2003-03-13

Similar Documents

Publication Publication Date Title
CN102034712B (zh) 三掩膜形成屏蔽栅极沟槽场效应晶体管的方法及器件
EP0176010B1 (en) Integrated circuit fabrication process and device
US6534841B1 (en) Continuous antifuse material in memory structure
KR100505658B1 (ko) ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US5479048A (en) Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
US20030094654A1 (en) Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices
EP0718879B1 (en) Method of forming a landing pad structure in an integrated circuit
KR20120041642A (ko) 반도체 소자
CN101211849B (zh) 半导体器件电容制备方法
US20060246726A1 (en) Making contact with the emitter contact of a semiconductor
JPH09102545A (ja) 集積回路における平坦化多層メタリゼーション形成方法
US20020048944A1 (en) Multi-level circuit structure
US6593654B2 (en) Semiconductor device and method for manufacturing same
EP1202353A1 (en) Mask programmed ROM and method of fabrication
US5929505A (en) Inter-metal-wiring antifuse device provided by self-alignment
US6200890B1 (en) Method of fabricating copper damascene
CN113223998B (zh) 具有金属间介电图案的半导体元件的制作方法
US6894393B1 (en) Buried power bus utilized as a sinker for high current, high power semiconductor devices and a method for providing the same
EP0272051B1 (en) Reduced area butting contact structure
US6472697B2 (en) Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
US7033901B2 (en) Buried power buss utilized as a ground strap for high current, high power semiconductor devices and a method for providing the same
US6800515B2 (en) DRAM and MOS transistor manufacturing
JP3342652B2 (ja) Ｂｐｓｇリフローおよびこれによって形成される集積回路チップに関連するパターンひずみを抑制する方法
US7485542B2 (en) Method for producing bit lines for UCP flash memories
US5324984A (en) Semiconductor device with improved electrode structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20170821

CF01 Termination of patent right due to non-payment of annual fee