CN1441469A - 半导体晶片、半导体装置和它们的制造方法、电路板和仪器 - Google Patents

半导体晶片、半导体装置和它们的制造方法、电路板和仪器 Download PDF

Info

Publication number
CN1441469A
CN1441469A CN03103781A CN03103781A CN1441469A CN 1441469 A CN1441469 A CN 1441469A CN 03103781 A CN03103781 A CN 03103781A CN 03103781 A CN03103781 A CN 03103781A CN 1441469 A CN1441469 A CN 1441469A
Authority
CN
China
Prior art keywords
spacing block
semiconductor
manufacture method
semiconductor device
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03103781A
Other languages
English (en)
Other versions
CN1251318C (zh
Inventor
富松浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1441469A publication Critical patent/CN1441469A/zh
Application granted granted Critical
Publication of CN1251318C publication Critical patent/CN1251318C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体装置的制造方法，包含：在平面排列在衬底(10)上的多个半导体芯片(20)的、各个半导体芯片(20)上设置隔离块(50)的步骤；在衬底(10)上统一进行形成多个隔离块(50)的步骤。实现生产效率高的隔离块的形成方法。

Description

半导体晶片、半导体装置和它们的制造方法、电路板和仪器
技术领域
本发明涉及带隔离块的半导体晶片及其制造方法、半导体装置及其制造方法、电路板和电子仪器。
背景技术
近年来，正在开发层叠多个半导体芯片的半导体装置。其中有在半导体芯片的电极上接合引线来实现电连接的形态。为了层叠具有同一或比其大的外形的半导体芯片，有必要在半导体芯片彼此之间设置隔离块。
以往，作为隔离块的形成方法，有在半导体芯片上接合树脂的方法，但是因为根据接合量来决定树脂的高度，所以很难控制隔离块的高度和宽度。另外，还有把硅构件和模压树脂形成了给定形状之后，载置到半导体芯片上的方法，但例如使各隔离块与每个半导体芯片进行对位等的生产效率低。
发明内容
鉴于以上所述问题的存在，本发明的目的在于：实现生产效率高的隔离块的形成方法。
(1)本发明的带隔离块的半导体晶片的制造方法，包含在具有多个半导体元件的半导体晶片的各所述半导体元件上形成隔离块的步骤；
在所述半导体晶片上，统一进行形成多个所述隔离块的步骤。
根据本发明，因为在半导体晶片上，统一进行形成多个隔离块，所以生产效率极高。即能省略分别在半导体元件上安装隔离块的步骤，能迅速并且简单地形成隔离块。
(2)在该带隔离块的半导体晶片中，在所述半导体元件的面的内侧形成所述隔离块。
据此，就能减小隔离块的表面积。因此，即使与半导体装置的密封中使用的材料的物理参数不同时，也能减小半导体装置的内部应力。
(3)在该带隔离块的半导体晶片中，在所述隔离块的形成步骤中，可以在所述晶片上设置具有多个孔的模具；
在各所述孔内设置所述隔离块的材料即胶；
通过把所述模具从所述晶片分离，形成多个所述隔离块。
据此，通过在形成在模具上的多个孔中设置胶，就能统一形成多个隔离块。
(4)在该带隔离块的半导体晶片中，所述模具可以具有阻止所述胶的流动的障碍部；
在用所述孔内的所述障碍部围成的空间中设置所述胶。
据此，即使使用容易流动的材料，也能简单地形成给定宽度的隔离块。
(5)在该带隔离块的半导体晶片中，可以设置所述胶，使它与所述模具的面成为同一面。
据此，通过设置胶，使它与模具的面成为同一面，就能简单地形成给定高度的隔离块。
(6)在该带隔离块的半导体晶片中，所述胶可以是树脂。
(7)在该带隔离块的半导体晶片中，所述胶的触变比可以大于模压密封材料的触变比。
(8)在该带隔离块的半导体晶片中，在所述的隔离块的形成步骤中，可以在所述晶片上设置具有感光性的所述隔离块的材料；
通过使所述材料曝光和显影，形成多个所述隔离块。
据此，通过使材料曝光和显影，就能统一形成多个隔离块。
(9)在该带隔离块的半导体晶片中，所述材料可以具有正片型或负片型的任意一种性质。
(10)在该带隔离块的半导体晶片中，可以通过旋转镀膜法设置所述材料。
据此，能使材料为一定的厚度。因此，能简单地形成给定的高度的隔离块。
(11)在该带隔离块的半导体晶片中，在所述隔离块的形成步骤中，可以在带上粘贴所述隔离块的材料即薄板；
通过从所述带把所述薄板的多个部分复制到所述半导体晶片上，形成所述多个隔离块。
据此，通过复制粘贴在带上的薄板，能统一形成多个隔离块。
(12)在该带隔离块的半导体晶片中，在所述复制步骤前，使所述带和所述多个部分的粘合力比所述带和所述薄板的其他部分的粘合力小。
据此，能把薄板局部地复制到半导体晶片上。
(13)在该带隔离块的半导体晶片中，所述带可以具有紫外线硬化性。
(14)在该带隔离块的半导体晶片中，在所述复制步骤前，向所述带中与所述薄板的所述多个部分粘合的区域照射紫外线。
据此，能简单地局部剥离薄板。
(15)在该带隔离块的半导体晶片中，在所述复制步骤前，可以在所述带上通过所述多个部分的轮廓，切断所述薄板。
据此，能简单地局部剥离薄板。
(16)本发明的半导体装置的制造方法，包含：在平面排列在衬底上的多个半导体芯片的各所述半导体芯片上设置隔离块；
在所述衬底上统一进行形成多个所述隔离块的步骤。
根据本发明，因为在衬底上，统一进行形成多个隔离块，所以生产效率极高。即能省略分别在半导体芯片上安装隔离块的步骤，能迅速并且简单地形成隔离块。
(17)在该半导体装置的制造方法中，在所述半导体芯片的面的内侧形成所述隔离块。
据此，能减小隔离块的表面积。因此，即使与半导体装置的密封中使用的材料的物理参数不同时，也能减小半导体装置的内部应力。
(18)在该半导体装置的制造方法中，在所述隔离块的形成步骤中，在所述衬底上设置具有多个孔的模具；
在各所述孔内设置所述隔离块的材料即胶；
通过把所述模具从所述晶片分离，形成多个所述隔离块。
据此，通过在形成在模具上的多个孔中设置胶，就能统一形成多个隔离块。
(19)在该半导体装置的制造方法中，所述模具可以具有阻止所述胶的流动的障碍部；
在用所述孔内的所述障碍部围成的空间中设置所述胶。
据此，即使使用容易流动的材料，也能简单地形成给定宽度的隔离块。
(20)在该半导体装置的制造方法中，可以设置所述胶，使它与所述模具的面成为同一面。
据此，通过设置胶，使它与模具的面成为同一面，能简单地形成给定高度的隔离块。
(21)在该半导体装置的制造方法中，所述胶可以是树脂。
(22)在该半导体装置的制造方法中，所述胶的触变比可以大于模压密封材料的触变比。
(23)在该半导体装置的制造方法中，在所述的隔离块的形成步骤中，可以至少在所述多个半导体芯片上设置具有感光性的所述隔离块的材料；
通过使所述材料曝光和显影，形成多个所述隔离块。
据此，据此，通过使材料曝光和显影，能统一形成多个隔离块。
(24)在该半导体装置的制造方法中，所述材料可以具有正片型或负片型的任意一种性质。
(25)在该半导体装置的制造方法中，可以通过旋转镀膜法设置所述材料。
据此，能使材料为一定的厚度。因此，能简单地形成给定的高度的隔离块。
(26)在该半导体装置的制造方法中，在所述隔离块的形成步骤中，可以在带上粘贴所述隔离块的材料即薄板；
通过从所述带把所述薄板的多个部分复制到所述半导体芯片上，形成所述多个隔离块。
通过复制粘贴在带上的薄板，能统一形成多个隔离块。
(27)在该半导体装置的制造方法中，在所述复制步骤前，可以使所述带和所述多个部分的粘合力比所述带和所述薄板的其他部分的粘合力小。
据此，能把薄板局部地复制到半导体晶片上。
(28)在该半导体装置的制造方法中，所述带具有紫外线硬化性。
(29)在该半导体装置的制造方法中，可以在所述复制步骤前，向所述带中与所述薄板的所述多个部分粘合的区域照射紫外线。
据此，能简单地局部剥离薄板。
(30)在该半导体装置的制造方法中，可以在所述复制步骤前，在所述带上通过所述多个部分的轮廓，切断所述薄板。
据此，能简单地局部剥离薄板。
(31)在该半导体装置的制造方法中，还可以包含：引线接合所述半导体芯片的电极和衬底的布线图案。
(32)在该半导体装置的制造方法中，可以在所述引线接合步骤前，进行形成所述隔离块的步骤。
(33)在该半导体装置的制造方法中，可以在所述引线接合步骤后，进行形成所述隔离块的步骤。
(34)在该半导体装置的制造方法中，还可以包含：通过对层叠在所述衬底上的第二级以后的多个半导体芯片分别重复所述隔离块的形成步骤，形成多个堆叠型的半导体装置的集合体。
据此，对第二级以后的多个半导体芯片的每一个，在衬底上统一进行隔离块的形成步骤。据此，就能省略把形成隔离块后的半导体晶片移动到衬底上的步骤，从而能以最小限度的步骤数来制造半导体装置。
(35)在该半导体装置的制造方法中，还可以包含：形成密封层叠在所述衬底上的多个半导体芯片的密封部。
(36)在该半导体装置的制造方法中，还可以包含：在所述密封步骤后，切断所述密封部和所述衬底，使多个堆叠型的半导体装置成为单片。
(37)本发明的半导体晶片包含：具有多个半导体元件的半导体晶片；
设置在各所述半导体元件上的隔离块。
(38)在该半导体晶片中，所述隔离块可以形成在所述半导体元件的面的内侧。
(39)本发明的半导体装置包含：具有布线图案的衬底；
平面排列在所述衬底上的多个半导体芯片；
设置在各半导体芯片上的隔离块。
(40)本发明的半导体装置包含：具有布线图案的衬底；
平面排列在所述衬底上，并且立体层叠的多个半导体芯片；
设置在立体层叠的半导体芯片彼此之间的隔离块。
(41)在该半导体装置中，所述隔离块可以形成在所述半导体芯片的面的内侧。
(42)在该半导体装置中，所述半导体芯片可以具有电极；
引线接合了所述电极和所述衬底的布线图案。
(43)在该半导体装置中，在所述衬底上，形成了密封多个所述半导体芯片的密封部。
(44)在该半导体装置中，可以通过切断所述密封部和所述衬底，构成单片化的堆叠型。
(45)本发明的电路板安装有所述半导体装置。
(46)本发明的电子仪器具有所述半导体装置。
附图说明
下面简要说明附图。
图1是表示本发明实施例1的半导体装置的制造方法的图。
图2是表示本发明实施例1的半导体装置的制造方法的图。
图3(A)～图3C是表示本发明实施例1的半导体装置的制造方法的图。
图4是表示本发明实施例1的半导体装置及其制造方法的图。
图5(A)和图5(B)是表示本发明实施例1的半导体装置的制造方法的图。
图6是表示本发明实施例1的半导体装置的制造方法的图。
图7是表示本发明实施例1的半导体装置的制造方法的图。
图8是表示本发明实施例1的半导体装置的图。
图9(A)～图9(C)是表示本发明实施例2的半导体装置的制造方法的图。
图10(A)～图10(C)是表示本发明实施例3的半导体装置的制造方法的图。
图11是表示本发明实施例4的带隔离块的半导体晶片及其制造方法的图。
图12是表示本发明实施例的电路板的图。
图13是表示本发明实施例的电子仪器的图。
图14是表示本发明实施例的电子仪器的图。
下面简要说明附图符号。
10-衬底；11-衬底；14-布线图案；20-半导体芯片；22-半导体芯片；24-半导体芯片；26-半导体芯片；30-引线；32-引线；34-引线；36-引线；40-模具；42-孔；44-障碍部；46-面；49-胶；50-隔离块；52-隔离块；54-隔离块；62-密封部；64-密封部；72-材料；80-带；82-薄板；84-部分；90-半导体晶片；92-半导体元件。
具体实施方式
下面，参照附图来说明本发明实施例。但是，本发明的并不局限于以下的实施例。
(实施例1)
图1～图8是表示本发明实施例1的半导体装置的制造方法的图。首先，如图1所示，在衬底10上搭载多个半导体芯片20。衬底10如果成为单片，就变成半导体装置的插入层。
衬底10可以由有机类(聚酰亚胺衬底)或无机类(陶瓷衬底、玻璃衬底)中的任意材料形成，也可以由它们的复合构造(玻璃环氧衬底)形成。虽然未限定衬底10的平面形状，但如图1所示，常常形成矩形。衬底10可以是单层或多层衬底中的任意一种。
为了在衬底10上搭载多个半导体芯片20，设置了多个搭载区域12。搭载区域12形成在衬底10的任意一方或两方的面上。在图1所示的例子中，多个搭载区域12在衬底10的面上排列为多行多列(矩阵状)。
衬底10具有由多条布线构成的布线图案14(参照图3(A))。具体地说，布线图案14形成在各搭载区域12中。在衬底10上形成了用于电连接一方的面和另一方的面的多个通孔16(参照图3(A))。通孔16可以用导电材料嵌入，也可以在内壁面进行电镀，形成通孔。这样一来，就能从衬底10的两面实现电连接。
虽然未限定半导体芯片20的形状，但是如图1所示，多为长方体(包含立方体)。半导体芯片20形成了由图中未显示的晶体管和存储元件构成的集成电路。半导体芯片20具有与集成电路电连接的至少一个(常常为多个)电极(图中未显示)。电极可以在半导体芯片20的面的端部，沿着外形的两边或4边配置，也可以形成在面的中央部。电极可以由铝类或铜类的金属形成。另外，在半导体芯片20中，避开电极的中央部，覆盖端部，形成了钝化膜(图中未显示)。钝化膜例如由SiO2、SiN、聚酰亚胺树脂等形成。
如图1所示，在衬底10的多个搭载区域12上分别搭载半导体芯片20。把多个半导体芯片20平面排列在衬底10上。使电极向上，接合(面朝下接合)半导体芯片20。可以用粘合剂把半导体芯片20接合在衬底10上。
如图2所示，电连接半导体芯片20和布线图案14。可以通过引线30实现两者的电连接。此时，可以应用球凸台法。即把引出到工具(例如毛细管)的外部的引线30熔化为球状，通过把它的顶端部热压接(最好同时使用超声波振动)在电极上，把引线30电连接电极。此时，可以把引线30接合了半导体芯片20后，接合衬底10的布线图案14。
作为变形例，可以把引线30接合了接合衬底10的布线图案14后，接合半导体芯片10的电极。这样，通过从低的位置向高的位置引出引线30，能降低引线30的灰线高度。当对半导体芯片10的电极进行第二接合时，最好于现在电极上设置凸台。这样，就不会损伤成为底层的电极，能提高引线30和电极的电连接的可靠性。
如图3(A)～图3(C)所示，在各半导体芯片20上设置隔离块50。在本实施例中，通过应用印刷法，统一设置多个隔离块50。隔离块50设置在半导体芯片20的上表面(电极的形成面)。例如，可以在半导体芯片20的面的内侧设置隔离块50(参照图4)。例如，可以在半导体芯片20的面中，在比形成在端部的多个电极更靠中央部的区域设置隔离块50。据此，能缩小隔离块50的表面积。因此，例如即使与半导体装置的密封中使用的材料(例如传递模塑中使用的材料)的物理参数(例如热膨胀系数)不同时，也能减小半导体装置的内部应力。或者，可以设置隔离块50，使它伸出到半导体芯片20的面的外侧。当在引线接合步骤后，设置隔离块50时，可以用胶49覆盖引线30的一部分。须指出的是，隔离块50形成为比引线30的高度还厚(高)。
胶49最好为绝缘材料，例如可以是树脂。另外，胶49的触变比最好比模压密封材料(例如传递模塑中使用的材料(例如树脂))的触变比大。这样，就不会有印刷遗漏，能可靠地在半导体芯片20上形成隔离块50。
如图3(A)所示，把模具40设置在衬底10的搭载了半导体芯片20一侧的面上。模具40是形成了给定的平面形状的掩模(或丝网)。通过在由模具40形成的空间中设置隔离块50的材料即胶49，在半导体芯片20上形成隔离块50。
模具40具有用于设置胶49的多个孔42。在图3(A)所示的例子中，一个孔42对应于任意一个半导体芯片20。而且，通过在衬底10上设置模具40，在衬底10上形成了用于设置胶49的空间。如图3(A)所示，孔42的开口的平面形状可以包含在半导体芯片20的面的内侧。这样，因为胶49被压出的区域包含在半导体芯片20的面的内侧，所以能容易地在半导体芯片20的面的内侧设置隔离块50。须指出的是，并未限定孔42的平面形状，例如可以形成矩形或圆形。
如图3(A)所示，模具40可以具有防止胶49的流动(向衬底的宽度方向扩展的流动)的障碍部44。在图3(A)所示的例子中，障碍部44在包含在半导体芯片20的面的内侧的孔42的外周，在半导体芯片20的高度方向延伸形成。当把模具40设置在衬底10上时，可以使障碍部44接触半导体芯片10的面。通过设置障碍部44，即使胶49容易流动(即使触变比大)，也能简单地形成给定宽度的隔离块50。反过来讲，如果选择难流动的(触变比小)的材料作为胶49，就可以省略障碍部44。可以按照隔离块50的平面形状设置障碍部44。
如图3(A)所示，模具40的衬底10一侧的立体形状为避开衬底10上的凸部(半导体芯片20、引线22以及布线图案14等)的形状(在图3(A)中为凹部)。如果模具40的衬底10一侧的部分为也避开引线22的形状，则能在引线接合步骤后，进行隔离块50的形成步骤。作为变形例，也可以在引线接合步骤前进行隔离块50的形成步骤。通过应用蚀刻法(半或完全蚀刻)，模具40可以形成给定的立体形状。
如图3(A)所示，把模具40设置在衬底10上，使孔42配置在半导体芯片20上。然后，在模具40中设置胶49，通过按压构件(例如台)48，在孔42内使胶49成为模具40的面的高度。
这样一来，如图3(B)所示，在模具40的多个孔42内设置胶49。此时，胶49可以填充空间的全部(在图3(A)中，由障碍部44包围的部分)，或者可以设置在空间的一部分中。胶49与模具40的面46成为同一平面。即胶49的面的高度成为与模具40的面的高度相同。因此，通过决定模具40的面的高度，就能简单地形成给定高度的隔离块50。
如图3(C)所示，通过使模具40离开衬底10，就能在多个半导体芯片20上设置多个隔离块50。
根据本方法，通过在形成在模具40上的多个孔42中设置胶49，就能统一形成多个隔离块50。另外，因为直接在必要的部分设置胶49，所以不会浪费材料，能降低成本。
这样一来，如图4所示，在衬底10的多个半导体芯片20上能分别形成隔离块50。半导体装置1包含衬底10、平面排列在衬底10上的半导体芯片20、设置在各半导体芯片20上的隔离块50。不管隔离块50自身的接合功能的有无。
接着，如图5(A)和图5(B)所示，在平面排列的多个半导体芯片20上层叠多个其他的半导体芯片22，对各半导体芯片22重复上述的步骤，设置隔离块52。
如图5(A)所示，使电极向上，在半导体芯片20上接合半导体芯片22。具体地说，在隔离块50上搭载半导体芯片22。例如，可以通过粘贴在半导体芯片22的背面(向着衬底10的面)的粘合剂(例如粘合薄板)60，把半导体芯片22固定在隔离块50上。如果在半导体芯片22的背面全体上设置粘合剂，就能防止半导体芯片22和引线30的短路。然后，例如用引线32电连接半导体芯片22和布线图案14。
然后，把模具41设置在衬底10上，用按压构件48在孔42内设置胶49。如图5(A)所示，当形成了障碍部44时，把胶49填充用障碍部44包围的空间。这样，设置了胶49，使它与模具41的面46为同一平面。
而后，如图5(B)所示，通过使模具41离开衬底10，就能在多个半导体芯片22上统一形成多个隔离块52。
如图6所示，重复多次以上的步骤，形成多个堆叠构造的半导体装置的集合体。在衬底10上层叠了两个以上的半导体芯片。在图6所示的例子中，立体地层叠了四个半导体芯片20、22、24、26，在高度方向的半导体芯片彼此之间存在隔离块50、52、54。
据此，在衬底10上，对第二级以后的多个半导体芯片22、24、26分别统一进行隔离块的形成步骤。因此，省略了把形成隔离块的半导体芯片移动到衬底10上的步骤，能以最小限度的步骤数制造半导体装置。
在图6所示的例子中，各半导体芯片20、22、24、26的外形的大小相同，但是本实施例并不局限于此，可以在衬底10上搭载不同大小的多个半导体芯片。例如，上方的半导体芯片的外形可以比下方的半导体芯片的外形大。
如图7所示，密封层叠在衬底10上的多个半导体芯片20、22、24、26。密封材料例如可以是树脂。如图7所示，可以统一密封平面排列在衬底10上的多个半导体芯片20、22、24、26。在密封中，可以使用金属模。例如，可以应用传递模塑，在衬底10上形成密封部62。此时，密封材料称作模压树脂。据此，例如能同时在多个衬底10上形成密封部70，所以生产效率有益。
或者，可以通过应用接合法，形成密封部70。此时，密封材料一般为液状树脂(例如填充树脂)。
半导体装置的集合体包含：多个半导体芯片20、22、24、26和多个隔离块50、52、54。多个半导体芯片20、22、24、26平面排列在衬底10上，并且立体层叠在一起。而且，隔离块50、52、54设置在立体层叠的半导体芯片彼此之间。通过设置在衬底10上的密封部62，覆盖了多个半导体芯片20、22、24、26。
如图7所示，通过切断工具(例如刀)70切断密封部62和衬底10。据此，把集合体3分为多个堆叠型的半导体装置(参照图8)。如果预先在密封部62形成切断线(图7的双点划线所示的线)，切断的定位就变得容易。
这样一来，如图8所示，能形成作为堆叠型而构成的半导体装置5。半导体装置5包含立体层叠的多个半导体芯片20、22、24、26和密封部64。
如图8所示，可以在衬底10(或衬底11)上设置多个外部端子66。外部端子66可以上述的切断步骤的前后的任意一方形成。如果在切断步骤前，因为能在多个半导体装置上统一形成外部端子66，所以生产效率优越。外部端子66可以是焊锡球。外部端子66电连接了布线图案14。可以在通孔16的位置设置外部端子66。
根据本实施例的半导体装置的制造方法，因为在衬底上统一形成多个隔离块50、52、54，所以生产效率极高。即能省略分别在半导体芯片20、22、24上安装隔离块50、52、54的步骤，能迅速并且简单地形成隔离块。
本实施例的半导体装置包含从上述的制造方法选择的任意的特定事项到处的结构，本实施例的半导体装置的效果具有上述的效果。如图4、图7和图8所示，本实施例的半导体装置由上述的制造方法的过程制造。
(实施例2)
图9(A)～图9(C)是表示本发明实施例2的半导体装置的制造方法的图。在本实施例中，通过应用平版印刷技术(例如光刻技术)，统一设置多个隔离块50。如图9(A)所示，本步骤可以在引线接合步骤前进行，作为变形例，也可以在引线接合步骤后进行。须指出的是，在本实施例中，省略了上述的实施例中说明了的内容。
如图9(A)所示，在多个半导体芯片20上设置具有感光性的材料(抗蚀剂)72。材料72可以设置为覆盖多个半导体芯片20，也可以在衬底10的整个面上设置。或者，材料72可以分割设置在各半导体芯片20上。材料72最好在各半导体芯片20上以一定的厚度形成。例如，可以应用旋转镀膜法设置材料72。据此，因为材料72为一定的厚度，所以能简单地控制隔离块50的高度。或者，可以应用浸渍法、喷涂法，设置材料72。
如图9(A)所示，对材料72进行图案形成。具体地说，在材料72上配置掩模74，照射光能。即通过掩模74使材料72曝光。掩模74的形状由图案形成形状决定，根据材料72是正片型还是负片型，成为翻转形状。在图9(A)所示的例子中，材料72具有正片型的性质，由掩模74覆盖作为隔离块50而剩下的部分。作为变形例，可以应用具有负片型的性质的材料，此时，在作为隔离块50而剩下的部分配置掩模74的开口。然后，使材料72显影，在给定的位置形成隔离块50。须指出的是，可以通过照射激光束，除掉材料72中的不需要的部分。
这样一来，如图9(B)所示，在半导体芯片20上设置隔离块50。虽然未限定设置隔离块50的位置，但是当在之后要进行引线接合步骤时，避开引线的电连接的部分来设置隔离块50。然后，如图9(C)所示，通过引线30电连接半导体芯片20的电极和衬底10的布线图案14。
也可以与上述不同，在引线接合步骤之后进行隔离块50的形成步骤。此时，在曝光步骤前，设置材料72，使其覆盖引线30。当去掉材料72中的覆盖引线的部分时，可以通过显影去掉，也可以通过照射激光束去掉。可以把材料72中的覆盖引线30的部分作为隔离块50的一部分留下。
多次重复以上的步骤，形成多个堆叠型构造的半导体装置的集合体。或者，可以与上述的实施例组合。
(实施例3)
图10(A)～(C)是表示本发明实施例3的半导体装置的制造方法的图。在本实施例中，通过使材料(薄板)复制，统一设置多个隔离块50。如图10(A)所示，本步骤可以在引线接合步骤前进行，作为变形例，也可以在引线接合步骤后进行。须指出的是，在本实施例中，省略了上述的实施例中说明了的内容。
如图10(A)所示，准备带80和薄板82。薄板82粘贴在带80上。带80是用于输送薄板82的构件。带80具有接合力。带80最好在薄板82的输送时发挥接合力，并且在薄板82的复制时，失去接合力。通过外加能量，带80的接合力变小。例如，带80可以具有通过紫外线的照射，接合力变小变小的紫外线硬化性。
薄板82是隔离块50的材料，为固体。如图10(A)所示，薄板82可以设置在带80的一方的面的全体上。作为变形例，可以在带80的一方的面的一部分上设置。可以在带80上设置与隔离块50相同形状的多个薄板82。此时，通过在与任意一个半导体芯片20对应的位置设置一个薄板82，能只通过使多个薄板82复制，就能形成多个隔离块50。
薄板82的形成方法并未限定。例如，可以在另外的步骤中，形成了薄板82后，粘贴到带80上，如果可能，可以在带80上形成薄板82(参照上述的步骤)。可以通过应用传递模塑法来形成薄板82。
如图10(A)所示，把成为薄板82的多个部分(成为隔离块50的部分)84复制到半导体芯片20上。
在复制步骤前，最好使带80和薄板82的多个部分84的接合力比带80和薄板的其他部分的接合力小。例如，可以通过向带80局部(多个部分84)照射能量，减小接合力。这样，就能容易地从带80只剥离薄板82的部分84。
在复制步骤前，如图10(A)所示，可以通过薄板82的多个部分84的轮廓切断。即在带80上，把薄板82分割为多个部分84。此时，通过不切断带80，能一体处理薄板82的多个部分84。
在复制步骤中，可以通过带80，把薄板82的部分84压向半导体芯片20。或者，通过在设置隔离块50的位置设置粘合剂，使薄板82的部分84接合到半导体芯片20上。
作为变形例，可以把薄板82的全体复制到衬底10一侧。此时，在之后去掉不要的部分(除了多个薄板82的部分)。
这样一来，如图10(B)所示，能使带80从衬底10分离，能在多个半导体芯片20上统一设置多个隔离块50。然后，如图10(C)所示，通过引线30来电连接半导体芯片20的电极和衬底10的布线图案14。
可以多次重复以上的步骤，形成多个堆叠体构造的半导体装置的集合体。或者，可以与上述的实施例组合。
(实施例4)
图11是表示本发明实施例4的半导体装置的制造方法的图。在本实施例中，在半导体晶片90上统一形成多个隔离块50。在本实施例中，能应用上述的方法、基于光刻法的方法或基于复制的方法的任意形态，省略了上述的实施例中说明的内容。
如图11所示，准备半导体晶片90。在半导体晶片90上形成了由图中未显示的晶体管和存储元件构成的集成电路。半导体晶片90具有多个半导体元件92，通过在各半导体元件92的轮廓切断，成为多个半导体芯片。半导体晶片90具有多个电极(图中未显示)，具有避开电极的中央部而覆盖端部的钝化膜(图中未显示)。在本实施例中，在晶片状态统一处理隔离块50的形成步骤。
应用上述的实施例中说明的方法来形成隔离块50。本实施例的带隔离块的半导体晶片包含：具有多个半导体元件的半导体晶片90和设置在各半导体元件92上的隔离块50。隔离块50可以形成在隔离块50的内侧。
在隔离块的形成步骤后，把半导体晶片90分割为多个半导体芯片。在半导体晶片90的背面粘贴输送用的胶带94，用切断工具(例如刀)96切断半导体晶片90。
这样一来，能形成带隔离块的多个半导体芯片。通过层叠多个带隔离块的半导体芯片，形成堆叠构造的半导体装置。据此，通过处理带隔离块的半导体芯片，形成堆叠构造的半导体装置，所以能省略在层叠步骤中，分别处理隔离块或半导体芯片的步骤。
图12表示了应用了上述实施例的电路板。半导体装置5安装在电路板1000上。电路板1000例如一般使用玻璃环氧衬底等有机类衬底。在电路板1000上形成了例如由铜构成的布线图案1100，使其成为所希望的电路，布线图案1100和半导体装置的外部端子66接合在一起。
作为具有本发明实施例的半导体装置的电子仪器，图13表示了笔记本型个人电脑2000，图14表示了移动电话3000。
本发明并不局限于上述的实施例，而是能有各种变形。例如，本发明包含与实施例中说明的结构实质上相同的结构(例如，功能、方法以及结果相同的结构或目的以及结果相同的结构)。另外，本发明包含置换了实施例中说明的结构的非本质部分的结构。另外，本发明包含与实施例中说明的结构能产生相同作用的结构或能实现相同目的的结构。另外，本发明包含在实施例中说明的结构中附加了公知技术的结构。

Claims (46)

1.一种带隔离块的半导体晶片的制造方法，其特征在于：包含：
在具有多个半导体元件的半导体晶片的各个所述半导体元件上形成隔离块的步骤；
在所述半导体晶片上统一进行形成多个所述隔离块的步骤。
2.根据权利要求1所述的带隔离块的半导体晶片的制造方法，其特征在于：
在所述半导体元件的面的内侧形成所述隔离块。
3.根据权利要求1或2所述的带隔离块的半导体晶片的制造方法，其特征在于：
在所述隔离块的形成步骤中，
在所述晶片上设置具有多个孔的模具；
在各个所述孔内设置所述隔离块的材料即胶；
通过把所述模具从所述晶片上分离，来形成多个所述隔离块。
4.根据权利要求3所述的带隔离块的半导体晶片的制造方法，其特征在于：
所述模具具有阻止所述胶的流动的障碍部；
在用所述孔内的所述障碍部围成的空间内设置所述胶。
5.根据权利要求3或4所述的带隔离块的半导体晶片的制造方法，其特征在于：
设置所述胶，使其与所述模具的面成为同一面。
6.根据权利要求3～5中任意一项所述的带隔离块的半导体晶片的制造方法，其特征在于：
所述胶是树脂。
7.根据权利要求3～6中任意一项所述的带隔离块的半导体晶片的制造方法，其特征在于：
所述胶的触变比大于模压密封材料的触变比。
8.根据权利要求1或2所述的带隔离块的半导体晶片的制造方法，其特征在于：
在所述的隔离块的形成步骤中，
在所述晶片上设置具有感光性的所述隔离块的材料；
通过使所述材料曝光和显影，来形成多个所述隔离块。
9.根据权利要求8所述的带隔离块的半导体晶片的制造方法，其特征在于：
所述材料具有正片型或负片型的任意一种性质。
10.根据权利要求8或9所述的带隔离块的半导体晶片的制造方法，其特征在于：
通过旋转镀膜法设置所述材料。
11.根据权利要求1或2所述的带隔离块的半导体晶片的制造方法，其特征在于：
在所述隔离块的形成步骤中，
在带上粘贴所述隔离块的材料即薄板；
通过从所述带上把所述薄板的多个部分复制到所述半导体晶片上，来形成多个所述隔离块。
12.根据权利要求11所述的带隔离块的半导体晶片的制造方法，其特征在于：
在所述复制步骤前，
使所述带和所述多个部分的粘合力比所述带和所述薄板的其他部分的粘合力小。
13.根据权利要求11或12所述的带隔离块的半导体晶片的制造方法，其特征在于：
所述带具有紫外线硬化性。
14.根据权利要求11～13中任意一项所述的带隔离块的半导体晶片的制造方法，其特征在于：
在所述复制步骤前，
向所述带中的粘合所述薄板的所述多个部分的区域照射紫外线。
15.根据权利要求11～14中任意一项所述的带隔离块的半导体晶片的制造方法，其特征在于：
在所述复制步骤前，
在所述带上，通过所述多个部分的轮廓，切断所述薄板。
16.一种半导体装置的制造方法，其特征在于：
包含在平面排列在衬底上的多个半导体芯片的各个所述半导体芯片上设置隔离块的步骤；
在所述衬底上统一进行形成多个所述隔离块的步骤。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于：
在所述半导体芯片的面的内侧形成所述隔离块。
18.根据权利要求16或17所述的半导体装置的制造方法，其特征在于：
在所述隔离块的形成步骤中，
在所述衬底上设置具有多个孔的模具；
在各个所述孔内设置所述隔离块的材料即胶；
通过把所述模具从所述晶片上分离，来形成多个所述隔离块。
19.根据权利要求16～18中任意一项所述的半导体装置的制造方法，其特征在于：
所述模具具有阻止所述胶的流动的障碍部；
在用所述孔内的所述障碍部围成的空间中设置所述胶。
20.根据权利要求16～19中任意一项所述的半导体装置的制造方法，其特征在于：
设置所述胶，使其与所述模具的面成为同一面。
21.根据权利要求16～20中任意一项所述的半导体装置的制造方法，其特征在于：
所述胶是树脂。
22.根据权利要求16～21中任意一项所述的半导体装置的制造方法，其特征在于：
所述胶的触变比大于模压密封材料的触变比。
23.根据权利要求16或17所述的半导体装置的制造方法，其特征在于：
在所述的隔离块的形成步骤中，
至少在多个所述半导体芯片上设置具有感光性的所述隔离块的材料；
通过使所述材料曝光和显影，来形成多个所述隔离块。
24.根据权利要求23所述的半导体装置的制造方法，其特征在于：
所述材料具有正片型或负片型的任意一种性质。
25.根据权利要求23或24所述的半导体装置的制造方法，其特征在于：
通过旋转镀膜法来设置所述材料。
26.根据权利要求16或17所述的半导体装置的制造方法，其特征在于：
在所述隔离块的形成步骤中，
在带上粘贴所述隔离块的材料即薄板；
通过从所述带上把所述薄板的多个部分复制到所述半导体芯片上，来形成所述多个隔离块。
27.根据权利要求26所述的半导体装置的制造方法，其特征在于：
在所述复制步骤前，
使所述带和所述多个部分的粘合力比所述带和所述薄板的其他部分的粘合力小。
28.根据权利要求26或27所述的半导体装置的制造方法，其特征在于：
所述带具有紫外线硬化性。
29.根据权利要求28所述的半导体装置的制造方法，其特征在于：
在所述复制步骤前，
向所述带中的粘合所述薄板的所述多个部分的区域照射紫外线。
30.根据权利要求26～29中任意一项所述的半导体装置的制造方法，其特征在于：
在所述复制步骤前，
在所述带上，通过所述多个部分的轮廓，切断所述薄板。
31.根据权利要求16～30中任意一项所述的半导体装置的制造方法，其特征在于：还包含：
引线接合所述半导体芯片的电极和所述衬底的布线图案的步骤。
32.根据权利要求31所述的半导体装置的制造方法，其特征在于：
在所述引线接合步骤前，进行形成所述隔离块的步骤。
33.根据权利要求31所述的半导体装置的制造方法，其特征在于：
在所述引线接合步骤后，进行形成所述隔离块的步骤。
34.根据权利要求16～33中任意一项所述的半导体装置的制造方法，其特征在于：还包含：
通过对层叠在所述衬底上的第二级以后的多个半导体芯片分别重复所述隔离块的形成步骤，来形成多个堆叠型的半导体装置的集合体。
35.根据权利要求16～34中任意一项所述的半导体装置的制造方法，其特征在于：还包含：
在所述衬底上，形成密封层叠的多个半导体芯片的密封部的步骤。
36.根据权利要求35所述的半导体装置的制造方法，其特征在于：还包含：
在所述密封步骤后，切断所述密封部和所述衬底，使多个堆叠型的半导体装置变为单片的步骤。
37.一种带隔离块的半导体晶片，其特征在于：包含：
具有多个半导体元件的半导体晶片；
设置在各个所述半导体元件上的隔离块。
38.根据权利要求37所述的带隔离块的半导体晶片，其特征在于：
所述隔离块形成在所述半导体元件的面的内侧。
39.一种半导体装置，其特征在于：包含：
具有布线图案的衬底；
平面排列在所述衬底上的多个半导体芯片；
设置在各个所述半导体芯片上的隔离块。
40.一种半导体装置，其特征在于：包含：
具有布线图案的衬底；
平面排列在所述衬底上，并且立体层叠的多个半导体芯片；
设置在所述立体层叠的半导体芯片彼此之间的隔离块。
41.根据权利要求39或40所述的半导体装置，其特征在于：
所述隔离块形成在所述半导体芯片的面的内侧。
42.根据权利要求39～41中任意一项所述的半导体装置，其特征在于：
所述半导体芯片具有电极；
引线接合所述电极和所述衬底的所述布线图案。
43.根据权利要求39～42中任意一项所述的半导体装置，其特征在于：
在所述衬底上，形成有密封多个所述半导体芯片的密封部。
44.根据权利要求43所述的半导体装置，其特征在于：
通过切断所述密封部和所述衬底，构成了单片化的堆叠型。
45.一种电路板，其特征在于：
安装了权利要求39～44中任意一项所述的半导体装置。
46.一种电子仪器，其特征在于：
具有权利要求39～44中任意一项所述的半导体装置。
CNB03103781XA 2002-02-25 2003-02-19 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器 Expired - Fee Related CN1251318C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002048320 2002-02-25
JP2002048320 2002-02-25

Publications (2)

Publication Number Publication Date
CN1441469A true CN1441469A (zh) 2003-09-10
CN1251318C CN1251318C (zh) 2006-04-12

Family

ID=27750736

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03103781XA Expired - Fee Related CN1251318C (zh) 2002-02-25 2003-02-19 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器

Country Status (2)

Country Link
US (1) US6933172B2 (zh)
CN (1) CN1251318C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187404A (zh) * 2011-12-31 2013-07-03 刘胜 半导体芯片堆叠封装结构及其工艺
CN111438444A (zh) * 2018-12-28 2020-07-24 北京北科天绘科技有限公司 一种基于器件阵列巨量转移的激光切割方法及系统

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10300711B4 (de) * 2003-01-10 2007-10-04 Infineon Technologies Ag Verfahren zur Passivierung eines Halbleiterchipstapels
JP3729266B2 (ja) * 2003-02-24 2005-12-21 セイコーエプソン株式会社 半導体装置の製造方法
TW587325B (en) * 2003-03-05 2004-05-11 Advanced Semiconductor Eng Semiconductor chip package and method for manufacturing the same
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20050205981A1 (en) * 2004-03-18 2005-09-22 Kabushiki Kaisha Toshiba Stacked electronic part
US7208346B2 (en) * 2004-06-14 2007-04-24 David Lee Methods of forming interposers on surfaces of dies of a wafer
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
WO2006061673A1 (en) * 2004-12-09 2006-06-15 Infineon Technologies Ag Semiconductor package having at least two semiconductor chips and method of assembling the semiconductor package
US7639861B2 (en) * 2005-09-14 2009-12-29 Cognex Technology And Investment Corporation Method and apparatus for backlighting a wafer during alignment
US7365417B2 (en) * 2006-01-06 2008-04-29 Stats Chippac Ltd. Overhang integrated circuit package system
US8039365B2 (en) * 2006-07-11 2011-10-18 Stats Chippac Ltd. Integrated circuit package system including wafer level spacer
US8211749B2 (en) 2006-08-18 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with waferscale spacer
US8162584B2 (en) 2006-08-23 2012-04-24 Cognex Corporation Method and apparatus for semiconductor wafer alignment
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
SG143098A1 (en) * 2006-12-04 2008-06-27 Micron Technology Inc Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US8016199B2 (en) * 2006-12-14 2011-09-13 Cognex Corporation Illumination devices for image acquisition systems
EP2109881B1 (en) * 2007-01-31 2018-09-26 Henkel AG & Co. KGaA Semiconductor wafer coated with a filled, spin-coatable material
US8198713B2 (en) 2007-07-13 2012-06-12 Infineon Technologies Ag Semiconductor wafer structure
US7829379B2 (en) * 2007-10-17 2010-11-09 Analog Devices, Inc. Wafer level stacked die packaging
US8139231B2 (en) * 2008-05-01 2012-03-20 Cognex Corporation Machine vision technique for manufacturing semiconductor wafers
US7683459B2 (en) * 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking
US8030208B2 (en) * 2008-06-02 2011-10-04 Hong Kong Applied Science and Technology Research Institute Company Limited Bonding method for through-silicon-via based 3D wafer stacking
US8570516B2 (en) * 2008-09-12 2013-10-29 Cognex Corporation Infrared direct illumination machine vision technique for semiconductor processing equipment
US8189194B2 (en) * 2008-09-12 2012-05-29 Cognex Corporation Direct illumination machine vision technique for processing semiconductor wafers
JP2010069231A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 撮像装置及び内視鏡
US20100129961A1 (en) * 2008-11-25 2010-05-27 International Business Machines Corporation Multi chip stacking with reliable joining
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
FR2960339B1 (fr) 2010-05-18 2012-05-18 Commissariat Energie Atomique Procede de realisation d'elements a puce munis de rainures d'insertion de fils
US8232626B2 (en) 2010-06-14 2012-07-31 Hong Kong Applied Science & Technology Research Institute Co. Ltd. Via and method of via forming and method of via filling
ITTO20130967A1 (it) * 2013-11-28 2015-05-29 Stmicroelectronics Malta Ltd Metodo di impilamento di una pluralita' di piastrine per formare un dispositivo a semiconduttore impilato, e dispositivo a semiconduttore impilato

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
JP2718901B2 (ja) * 1994-10-31 1998-02-25 ローム株式会社 半導体装置の製造方法
US5627108A (en) * 1995-06-21 1997-05-06 Compaq Computer Corporation Solder paste and glue dot-based methods of securing components to a printed circuit board
KR0184076B1 (ko) 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5776799A (en) * 1996-11-08 1998-07-07 Samsung Electronics Co., Ltd. Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
US5904497A (en) * 1997-08-22 1999-05-18 Micron Technology, Inc. Method and apparatus for semiconductor assembly which includes testing of chips and replacement of bad chips prior to final assembly
US6413797B2 (en) * 1997-10-09 2002-07-02 Rohm Co., Ltd. Semiconductor device and method for making the same
KR19990065532A (ko) * 1998-01-14 1999-08-05 구본준 Cob형 반도체 패키지의 제조방법
US6294825B1 (en) 1999-02-22 2001-09-25 Micron Technology, Inc. Asymmetrical mold of multiple-part matrixes
JP2001015000A (ja) * 1999-04-26 2001-01-19 Sanyo Electric Co Ltd 電子部品の製造方法及び電子部品
US6461881B1 (en) * 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
TW452873B (en) * 2000-06-21 2001-09-01 Advanced Semiconductor Eng Manufacturing method of wafer scale semiconductor package structure
US6258626B1 (en) * 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
US6630736B1 (en) * 2000-07-27 2003-10-07 National Semiconductor Corporation Light barrier for light sensitive semiconductor devices
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6432752B1 (en) * 2000-08-17 2002-08-13 Micron Technology, Inc. Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6503776B2 (en) * 2001-01-05 2003-01-07 Advanced Semiconductor Engineering, Inc. Method for fabricating stacked chip package
US6900549B2 (en) * 2001-01-17 2005-05-31 Micron Technology, Inc. Semiconductor assembly without adhesive fillets
US6458623B1 (en) * 2001-01-17 2002-10-01 International Business Machines Corporation Conductive adhesive interconnection with insulating polymer carrier
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
DE10221646B4 (de) * 2002-05-15 2004-08-26 Infineon Technologies Ag Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187404A (zh) * 2011-12-31 2013-07-03 刘胜 半导体芯片堆叠封装结构及其工艺
CN111438444A (zh) * 2018-12-28 2020-07-24 北京北科天绘科技有限公司 一种基于器件阵列巨量转移的激光切割方法及系统

Also Published As

Publication number Publication date
US20030162324A1 (en) 2003-08-28
US6933172B2 (en) 2005-08-23
CN1251318C (zh) 2006-04-12

Similar Documents

Publication Publication Date Title
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1277309C (zh) 半导体器件及其制造方法
CN1117395C (zh) 半导体组件的制造方法及半导体组件
CN100347857C (zh) 功率半导体装置
CN1441472A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1222995C (zh) 混合集成电路装置
CN1779951A (zh) 半导体器件及其制造方法
CN1221026C (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1187806C (zh) 电路装置的制造方法
CN1581474A (zh) 无引线型半导体封装及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1510745A (zh) 半导体器件及其制造方法
CN1423477A (zh) 固态成像装置及其制作方法
CN1882224A (zh) 配线基板及其制造方法
CN1508968A (zh) 电子元件及其制造方法
CN1649098A (zh) 半导体器件
CN1241259C (zh) 电路装置的制造方法
CN1674241A (zh) 半导体器件、其制造方法及其液晶模块和半导体模块
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1476100A (zh) 摄像机模块及其制造方法
CN1722414A (zh) 半导体器件及其制造方法
CN1233205C (zh) 电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20140219