CN1395734A - 电阻器及其制造方法 - Google Patents

电阻器及其制造方法 Download PDF

Info

Publication number
CN1395734A
CN1395734A CN01803621A CN01803621A CN1395734A CN 1395734 A CN1395734 A CN 1395734A CN 01803621 A CN01803621 A CN 01803621A CN 01803621 A CN01803621 A CN 01803621A CN 1395734 A CN1395734 A CN 1395734A
Authority
CN
China
Prior art keywords
shaped
insulated substrate
slit
electrode layer
sheet insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01803621A
Other languages
English (en)
Other versions
CN1220219C (zh
Inventor
桥本正人
森本嘉郎
福冈章夫
皆藤裕祥
齐川博之
松川俊树
早濑顺一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000043913A external-priority patent/JP2001237112A/ja
Priority claimed from JP2000045507A external-priority patent/JP2001274002A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1395734A publication Critical patent/CN1395734A/zh
Application granted granted Critical
Publication of CN1220219C publication Critical patent/CN1220219C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/001Mass resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283Precursor compositions therefor, e.g. pastes, inks, glass frits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49083Heater type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49087Resistor making with envelope or housing
    • Y10T29/49098Applying terminal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49099Coating resistive material on a base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49101Applying terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

一种电阻器及其制造方法,该电阻器由通过狭缝状第1分割部和与该第1分割部呈直角关系的第2分割部对片状绝缘基板的单片化分割而形成的单片状基板(11)、形成在单片状基板(11)上面的上面电极层(12)、与上面电极层(12)的一部分相重叠的电阻层(13)、覆盖电阻层(13)的保护层(14、16)和形成在单片状基板(11)的侧面并与上面电极层(12)构成电连接的侧面电极层(17)构成。本发明通过上述的构成,达到了在制造过程中不需要进行对单片状基板的尺寸分类,并可省去象以往那样的对应单片状基板的尺寸分类的掩膜更换工序,并可提供廉价且微小的电阻器的目的。

Description

电阻器及其制造方法
技术领域
本发明涉及一种电阻器及其制造方法,特别是关于微型电阻器及其制造方法。
背景技术
作为以往的这种电阻器,有一种已在特开平4-102302号公报中进行了公开。
下面,首先对照附图,对以往的电阻器及其制造方法进行说明。
图53是表示以往的电阻器的剖面图。
在图53中,1是由氧化铝等的瓷器构成的具有绝缘性的单片状基板。2是设置在所述单片状基板1上面的左右两端部上的一对第1上面电极层。3是设置在所述单片状基板1上面并与一对第1上面电极层的一部分相重叠的电阻层。4是只覆盖电阻层3全体的第1保护层。5是设置在电阻层3及第1保护层4上的用于修正电阻值的微调槽。6是仅设置在第1保护层4上面的第2保护层。7是设置在一对第1保护层2的上面并在所述单片状基板1的宽度方向充分延伸的一对第2上面电极层。8是设置在所述单片状基板1两侧的一对侧面电极层。9、10是设置在一对第2上面电极层7及一对侧面电极层8的表面上的一对镍镀层及一对焊锡镀层。在这种情况下设置焊锡镀层10的高度低于第2保护层6。
下面,对于如上构成的以往的电阻器,参照附图说明其制造方法。
图54(a)~(f)是表示以往的电阻器的制造方法的工序图。
首先,如图54(a)所示,在具有绝缘性单片状基板1上面的左右两端部上,涂敷形成一对第1上面电极层。
然后,如图54(b)所示,在所述单片状基板1的上面涂敷形成电阻层3并且使其中的一部分与一对第1上面电极层相重叠。
然后,如图54(c)所示,在涂敷形成只覆盖电阻层3全体的第1保护层4之后,用激光在电阻层3及第1保护层4上形成微调槽5,使电阻层3的总电阻值限定在规定的电阻值的范围内。
然后如图54(d)所示,在第1保护层4上涂敷形成第2保护层6。
然后如图54(e)所示,在一对第1上面电极层2的上面,涂敷形成在所述单片状基板1的宽度上充分延伸的一对第2上面电极层7。
然后如图54(f)所示,在一对第1上面电极层2及所述单片状基板1的左右两端的侧面涂敷形成一对侧面电极层8,使之与一对第1、第2上面电极层2、7构成电连接。
最后,在一对第2上面电极层7及一对侧面电极层8的表面进行镀镍,然后再通过镀上焊锡形成一对镍镀层9和一对焊锡镀层10,这样便制造成了电阻器。
另外,上述的电阻器也能够被做得非常小,近年来,已能够制造出长度为0.6mm、宽为0.3mm、厚为0.25mm的非常小的电阻器。
下面,对在利用上述的构成及制造方法来制造长为0.6mm、宽为0.3mm、厚为0.25mm的非常小的电阻器时所存在的问题进行说明。
由以往的氧化铝等的瓷器构成的片状的绝缘基板是在烧制片状的绝缘基板之前预先形成基板分割沟,然后再通过烧结该绝缘基板来进行制造工序。因此,预先形成在片状绝缘基板上的基板分割沟由于片状绝缘基板的微小构成差异和在片状绝缘基板在烧结时的微小温度差异而形成尺寸上的差异(该尺寸上的差异在约100mm×100mm的片状绝缘基板上达到了约0.5mm)。
在使用具有这样的尺寸差异的片状绝缘基板制造非常微小的电阻器时,必须分别对单片状基板按纵方向和横方向的尺寸进行非常细的尺寸分类,而且必须要备齐对应各个尺寸的上面电极层2、电阻层3及第1保护层4等的网板印刷掩膜,并且必须对应单片状基板的各种尺寸进行掩膜的更换,其结果使工序变得非常复杂(在每隔0.05mm进行一组的尺寸分类的情况下,如果要在纵方向和横方向分别分成25组,则将构成600组以上的尺寸分类)。
发明内容
本发明就是要解决上述以往的问题,其目的是提供一种在制造过程中不需要进行单片状基板的尺寸分类、不需要象以往那样的对应单片状基板的各种尺寸组更换掩膜的工序的廉价且微小的电阻器。
为了达到上述的目的,本发明的电阻器具有通过由狭缝状第1分割部和与该第1分割部成直角关系的第2分割部对片状绝缘基板进行分割而形成的单片化的单片状基板、形成在所述单片状基板上面的一对上面电极层、其中一部分重叠在所述一对上面电极层上的电阻层、覆盖所述电阻层的保护层、由形成在所述单片状基板的侧面并与所述一对上面电极层构成电连接的由镍系电极构成的一对侧面电极层。
根据上述的电阻器,由于使用通过由狭缝状第1分割部和与该第1分割部成直角关系的第2分割部对片状绝缘基板进行分割而形成的单片化的单片状基板,所以在制造过程中不需要进行单片状基板的尺寸分类,因此,可不需要象以往那样的对应单片状基板的各种尺寸组更换掩膜的工序,并且可提供廉价且微小的电阻器。
附图说明
图1是本发明实施例1电阻器的剖面图。
图2是表示在制造该电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图。
图3的(a)~(e)是表示该电阻器的制造工序的剖面图。
图4的(a)~(e)是表示该电阻器的制造工序的俯视图。
图5的(a)~(d)是表示该电阻器的制造工序的剖面图。
图6的(a)~(d)是表示该电阻器的制造工序的俯视图。
图7的(a)~(c)是表示该电阻器的制造工序的剖面图。
图8的(a)~(c)是表示该电阻器的制造工序的俯视图。
图9是表示在制造该电阻器所使用的片状绝缘基板一端部上形成不要区域部的状态的俯视图。
图10是表示在制造该电阻器所使用的片状绝缘基板两端部上形成不要区域部的状态的俯视图。
图11是表示在制造该电阻器所使用的片状绝缘基板三个端部上形成不要区域部的状态的俯视图。
图12是表示在制造本发明实施例2的电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图。
图13的(a)~(e)是表示该电阻器的制造工序的剖面图。
图14的(a)~(e)是表示该电阻器的制造工序的俯视图。
图15的(a)~(d)是表示该电阻器的制造工序的剖面图。
图16的(a)~(d)是表示该电阻器的制造工序的俯视图。
图17的(a)~(c)是表示该电阻器的制造工序的剖面图。
图18的(a)~(c)是表示该电阻器的制造工序的俯视图。
图19是表示在制造该电阻器时所使用的片状绝缘基板一端部上形成不要区域部的状态的俯视图。
图20是表示在制造该电阻器所使用的片状绝缘基板两端部上形成不要区域部的状态的俯视图。
图21是表示在制造该电阻器所使用的片状绝缘基板三个端部上形成不要区域部的状态的俯视图。
图22是表示在制造本发明实施例3的电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图。
图23的(a)~(e)是表示该电阻器的制造工序的剖面图。
图24的(a)~(e)是表示该电阻器的制造工序的俯视图。
图25的(a)~(d)是表示该电阻器的制造工序的剖面图。
图26的(a)~(d)是表示该电阻器的制造工序的俯视图。
图27的(a)~(c)是表示该电阻器的制造工序的剖面图。
图28的(a)~(c)是表示该电阻器的制造工序的俯视图。
图29是表示在制造该电阻器所使用的片状绝缘基板一端部上形成不要区域部的状态的俯视图。
图30是表示在制造该电阻器所使用的片状绝缘基板两端部上形成不要区域部的状态的俯视图。
图31是表示在制造该电阻器时所使用的片状绝缘基板三个端部上形成不要区域部的状态的俯视图。
图32是表示在制造本发明实施例4的电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图。
图33的(a)~(e)是表示该电阻器的制造工序的剖面图。
图34的(a)~(e)是表示该电阻器的制造工序的俯视图。
图35的(a)~(c)是表示该电阻器的制造工序的剖面图。
图36的(a)~(c)是表示该电阻器的制造工序的俯视图。
图37的(a)~(c)是表示该电阻器的制造工序的剖面图。
图38的(a)~(c)是表示该电阻器的制造工序的俯视图。
图39是表示在制造该电阻器所使用的片状绝缘基板一端部上形成不要区域部的状态的俯视图。
图40是表示在制造该电阻器所使用的片状绝缘基板两端部上形成不要区域部的状态的俯视图。
图41是表示在制造该电阻器所使用的片状绝缘基板三个端部上形成不要区域部的状态的俯视图。
图42是表示通过本发明实施例5的电阻器的制造方法制造出的电阻器的剖面图。
图43是表示在制造该电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图。
图44的(a)~(f)是表示该电阻器的制造工序的剖面图。
图45的(a)~(f)是表示该电阻器的制造工序的俯视图。
图46的(a)~(d)是表示该电阻器的制造工序的剖面图。
图47的(a)~(d)是表示该电阻器的制造工序的俯视图。
图48的(a)~(c)是表示该电阻器的制造工序的剖面图。
图49的(a)~(c)是表示该电阻器的制造工序的俯视图。
图50是表示在制造该电阻器时所使用的片状绝缘基板一端部上形成不要区域部的状态的俯视图。
图51是表示在制造该电阻器时所使用的片状绝缘基板两端部上形成不要区域部的状态的俯视图。
图52是表示在制造该电阻器所使用的片状绝缘基板三个端部上形成不要区域部的状态的俯视图。
图53是表示以往的电阻器的剖面图。
图54的(a)~(f)是表示以往电阻器的制造工序的立体图。
具体实施方式
实施本发明的最佳实施例。
(实施例1)
下面,参照附图,对本发明实施例1的电阻器及其制造方法进行说明。
图1是本发明实施例1电阻器的剖面图。
在图1中,11是通过由狭缝状第1分割部和与该第1分割部成直角关系的第2分割部对由完成烧制的96%纯度的氧化铝构成的片状绝缘基板进行分割而形成单片化的单片状基板。12是形成在单片状基板11上面的以银作为主要成分的一对上面电极层。13是形成在单片状基板11上面并且其中一部分重叠在一对上面电极层12上的氧化镥系的电阻层。14是形成在电阻层13上面的由预涂玻璃层构成的第1保护层。15是为修正在一对上面电极层12之间的电阻层13电阻值而设置的微调槽。16是覆盖由预涂玻璃层构成的第1保护层14的以树脂为主要成分的第2保护层。17是与一对上面电极层12的一部分重叠,并且覆盖单片状基板11的两侧面及背面的两端部的由镍构成的一对侧面电极层。18是覆盖一对侧面电极层17及一对上面电极层12的一部分的由锡构成的焊锡层。
下面,参照附图,对如上构成的本发明实施例1的电阻器的制造方法进行说明。
图2是表示在制造本发明实施例1的电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图,图3的(a)~(e),图4的(a)~(e),图5的(a)~(d),图6的(a)~(d),图7的(a)~(c)及图8的(a)~(c)是表示实施例1的电阻器的制造方法的工序图。
首先,如图2、图3(a)、图4(a)所示,准备好由已完成烧制的96%纯度的氧化铝构成的厚度为0.2mm的具有绝缘性的片状绝缘基板21。这里,片状绝缘基板21,如图2所示,在全周围的端部上具有最终不构成制品的不要区域部21a。而且该不要区域部21a形成大致口字状。
然后如图2、图3(b)、图4(b)所示,在片状绝缘基板21的上面通过网板印刷法形成以银为主要成分的多对上面电极层22,然后通过用最高温度为850℃的烧结靠模的烧结,把电极层22形成为稳定的膜层。
然后,如图2、图3(c)、图4(c)所示,通过网板印刷方法形成跨越在多对上面电极层22上的由氧化镥系材料构成的多个电阻层23,然后通过用最高温度为850℃的烧结靠模的烧结,把电阻层23形成为稳定的膜层。
然后,如图3、图4(d)所示,用网板印刷法形成覆盖多个电阻层23的由多个预涂玻璃层构成的第1保护层24,然后通过用最高温度为600℃的烧结靠模的烧结,使由预涂玻璃层构成的第1保护层24形成为稳定的膜层。
然后,如图3(e)、图4(e)所示,为了把在多对上面电极层22之间的电阻层23的电阻值调整到一定的值,通过用激光调整法进行调整,形成多个微调槽25。
然后,如图5(a)、图6(a)所示,通过网板印刷法形成以树脂为主要成分的覆盖由在图中纵向重叠的多层预涂玻璃层构成的第1保护层24的多层第2保护层26,然后通过用最高温度为850℃的烧结靠模的烧结,把第2保护层26形成稳定的膜层。
然后,如图5(b)、图6(b)所示,通过网板印刷法形成覆盖多层第2保护层26的多层第1阻挡层27,通过紫外线固化处理使第1阻挡层27形成稳定的膜层。进而通过网板印刷法在片状绝缘基板21的背面上形成多层第2阻挡层28,并通过紫外线固化处理,使第2阻挡层28形成稳定的膜层。
下面,如图2、图5(c)、图6(c)所示,在形成有第1阻挡层27及第2阻挡层28的片状绝缘基板21上,除了形成在全周围端部的不要区域部21a,为了分离多对上面电极层22而分割成多个长方形的基板21b,利用刻模法形成多个狭缝状第1分割部29。此时,以700μm的间隔形成多个狭缝状第1分割部29,并且该狭缝状第1分割部29的宽度为120μm。而且,所述多个狭缝状第1分割部29由在上下方向贯通片状绝缘基板21的贯通孔形成。而且,由于所述片状绝缘基板21除了不要区域部21a外,其余通过刻模法形成了多个狭缝状第1分割部29,所以即使在形成了狭缝状第1分割部29之后,多个长方形状基板21b还与不要区域部21a相连,因此还保持着片形的状态。
然后,如图5(d)、图6(d)所示,利用通过浸入镀液中进行电镀的无电解的非电镀加工方法,对片状绝缘基板21进行全面的镀镍,形成厚约4~6μm的侧面电极层30。此时,由于多个狭缝状第1分割部29由上下方向贯通片状绝缘基板21的贯通孔形成,所以在通过利用对片状绝缘基板21进行全面无电解的非电镀加工方法进行镀镍而形成侧面电极层30的情况下,侧面电极层30从片状绝缘基板21的上面侧经过形成贯通孔的狭缝状第1分割部29的全体内面,一直形成到片状绝缘基板21的背面侧。而且,该侧面电极层30覆盖住露出在片状绝缘基板21上面侧的上面电极层22的一部分和第1阻挡层27,并且在片状绝缘基板21的背面侧覆盖住第2阻挡层28。
然后,如图7(a)、图8(a)所示,剥离下多层第1阻挡层(未图示)及多层第2阻挡层(未图示),对多对侧面电极层30进行图形的形成。
然后,如图7(b)、图8(b)所示,利用电镀法,形成由厚度约为4~6μm的锡构成的覆盖住露出的多对侧面电极层30和通过剥离下多个第1阻挡层(未图示)而露出的多对上面电极层22的一部分的焊锡层31。
虽然上述的侧面电极层30的厚度约为4~6μm,但并不限定在这个范围内,该厚度可以在1~15μm的范围内,而且由于该侧面电极层30是通过用无电解的非电镀加工方法进行镀镍而构成,所以不具有磁性,因此这样的构成可获得尺寸精度非常高的制品,并且在自动安装机通过吸头的吸附进行电阻器的安装时,可提高吸附的稳定性从而可确保高效的安装率。
而且,上述的焊锡层31虽然由锡构成,但不限于此,也可以使用锡合金系的材料,在由这些材料构成的情况下,在进行软熔发亮的镀锡处理时可获得稳定的镀锡面。
而且,由于上述的上面电极层22由银系材料构成,同时电阻层23由氧化镥系材料构成,所以可确保其电阻特性具有良好的耐热性和耐久性。
并且,由于上述覆盖上述电阻层23等的保护层由覆盖电阻层23的由预涂玻璃层构成的第1保护层24、和覆盖该第1保护层24并且覆盖微调槽25的以树脂为主要成分的第2保护层26的2层构成,所以可防止在所述第1保护层24上进行激光修正时发生裂纹,减小电流的杂音,并且通过用以树脂为主要成分的所述第2保护层26覆盖住电阻层23的全体,可确保具有良好耐湿性的电阻特性。
最后,如图2、图7(c)、图8(c)所示,除了形成在片状绝缘基板21全周面端部上的不要区域部21a,在片状绝缘基板21上的多个长方形状基板21b上,使用刻模加工方法在与狭缝状第1分割部29呈直角的方向上形成电阻层23被逐个分离的把片状绝缘基板21分割成单片状基板21c的第2分割部32。此时,以400μm的间隔形成多个第2分割部32,并且该第2分割部32的宽度为100μm。而且,由于该多个分割部32是通过刻模法形成在除了不要区域部21a的多个长方形状基板21b上,所以,在依次形成该多个第2分割部32时,单片状基板21c被依次地割断,而且被割断的单片化的制品被从不要区域部21a上分离开。
通过上述的工序,制造出本发明实施例1的电阻器。
通过上述的工序制造出的电阻器,由于利用刻模法形成的狭缝状第1分割部29及第2分割部32的间隔尺寸精确(±0.005mm以内),并且侧面电极层30及焊锡镀层31的厚度尺寸精确,所以制成制品的电阻器的全长及全宽具有精确的长度0.6mm×宽度0.3mm。而且由于不需要对上面电极层22及电阻层23的图形精度进行单片状基板的不同尺寸的分类,并且不需要考虑在同一单片状基板尺寸组内的尺寸差异,所以可构成大于以往制品的电阻层23的有效面积。即,相对以往制品的约0.20mm长度×0.19mm宽度的电阻层面积,本发明实施例1的电阻器的电阻层23的面积约为长0.25mm×宽0.24mm,约为以往面积的1.6倍以上。
由于上述多个狭缝状第1分割部29及多个第2分割部32是使用刻模法而形成,所以可使用不需要进行单片状基板的尺寸分类的片状绝缘基板21,因此,由于不需要象以往那样进行单片状基板的尺寸分类,所以可省去以往的更换掩膜工序,简化了工序流程,并且可以用切割半导体等的一般的刻模设备容易地进行刻模。
另外,由于在上述片状绝缘基板21的全周围的端部上形成最终不构成制品的不要区域部21a,并且在所述不要区域部21a上不形成多个狭缝状第1分割部29及多个第2分割部32,所以在形成了多个狭缝状第1分割部29之后多个长方形状基板21b还保持着与不要区域部21a的连接,片状绝缘基板21未被分离成零散的多个长方形状基板21b,因此,即使在形成了多个狭缝状第1分割部29之后,也可以在保持具有不要区域部21a的片状绝缘基板29的状态下进行其后的工序,从而可简化工序的设计。另外,当形成多个第2分割部32时,随着多个第2分割部32的形成使单片状基板21c被逐个地分断,并且单片化的制品被从不要区域部21a上分离下,所以省去了之后进行不要区域部21a与制品的分类工序。
而且,由于是在片状绝缘基板21的状态下形成多对侧面电极层30及多对焊锡层31,所以,不仅可在片状绝缘基板21上形成侧面电极层30,并且在利用电镀法形成焊锡层31时,可降低电位差,从而可形成稳定的焊锡层31。
另外,在上述的本发明实施例1中,对形成在片状绝缘基板21的全周围的端部上的最终不构成制品的不要区域部21a为大致口字状的构成进行了说明,但该不要区域部21a不必要必须形成在片状绝缘基板21全周围的端部上,例如在如图9所示地在片状绝缘基板21的一端部上形成不要区域部21d、如图10所示地在片状绝缘基板21的两端部上形成不要区域部21e、如图11所示地在片状绝缘基板21的3端部上形成不要区域部21f的情况下,可达到与上述本发明实施例1相同的作用效果。
另外,在上述的本发明实施例1中,对通过刻模法来形成多个第2分割部32的构成进行了说明,但除此以外,也可以例如在片状绝缘基板21的背面侧、上面侧及中央部的任意处保留薄壁部,对片状绝缘基板21的背面侧、上面侧及中央部的任意处通过利用激光加工法、刻模法等进行切割来形成该多个第2分割部32,但在这些情况下,不是随着分割部32的形成而被单片化,而是通过2步骤形成单片化。
另外,在上述的本发明实施例1中,是在形成了第1阻挡层27及阻挡层28之后形成狭缝状第1分割部29,但也可以在形成狭缝状第1分割部29之后形成第1阻挡层27及第2阻挡层28。但是这样在形成狭缝状第1分割部29之后进行第1阻挡层27及第2阻挡层28的网板印刷的情况下,由于片状绝缘基板21的强度低,所以要降低网板印刷时的印刷压力。
并且,如果在形成由预涂玻璃层构成的第1保护层24之后立即形成第2阻挡层28,也可以达到与本发明实施例1相同的效果。
并且,在上述的本发明实施例1中,是在形成焊锡层31之前进行第1阻挡层27及第2阻挡层28的剥离,但也可以在形成该焊锡层31之后进行剥离。
另外,在上述的本发明实施例1中,是使用银系的材料构成上面电极层22,并且使用氧化镥系材料构成电阻层23,不过使用其他材料系也可以达到与本发明实施例1相同的效果。
另外,在上述的本发明实施例1中,说明了使用刻模法来形成狭缝状第1分割部29及第2分割部32的情况,但除了使用该刻模法以外,在使用激光或高压喷水等的分割部形成方法来形成狭缝状第1分割部29及第2分割部32的情况下也可以达到与本发明实施例1相同的效果。
另外,在上述的本发明实施例1中,说明了在单片状基板11的上面形成一对上面电极层12,然后形成重叠该一对上面电极层12的一部分的电阻层13的构成,但在与其相反地先在单片状基板11的上面形成电阻层13,然后在与该电阻层13的一部分相重叠地形成一对上面电极层12的情况下,也可以达到与上述本发明实施例1相同的效果。
另外,在上述的本发明实施例1中,对在形成多个用于分割多个长方形状基板21b的狭缝状第1分割部29时,在形成有多对上面电极层22、多个电阻层23、多个第1保护层24、多个微调槽25、多个第2保护层26、多个第1阻挡层、多个第2阻挡层28的片状绝缘基板21上,形成多个第1分割部29的构成进行了说明,但不限于此,例如除此之外,在片状绝缘基板21上首先形成多个狭缝状第1分割部29的情况;在使用预先形成有多个狭缝状第1分割部的片状绝缘基板21的情况;在已形成有多对上面电极层22的片状绝缘基板21上形成多个狭缝状第1分割部29的情况;在已形成有多个电阻层23的片状绝缘基板21上形成多个狭缝状第1分割部29的情况;在已形成有多对上面电极层22且形成有与该多对上面电极层22的一部分相重叠的多个电阻层23的片状绝缘基板21上形成多个狭缝状第1分割部29的情况;在形成有多个电阻层23且形成有与该多个电阻层23的一部分相重叠的上面电极层22的片状绝缘基板21上形成多个狭缝状第1分割部的情况;在形成有多对上面电极层22、多个电阻层23的片状绝缘基板21上,并且在为了调整在该多个电阻层23上的素数多对上面电极层22之间的电阻值进行了微调后形成狭缝状第1分割部29的情况下,都可达到与上述本发明实施例1相同的效果。
(实施例2)
下面,参照附图对本发明实施例2的电阻器的制造方法进行说明。
图12是表示在制造本发明实施例2的电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图。
图13的(a)~(e),图14的(a)~(e),图15的(a)~(d),图16的(a)~(d),图17的(a)~(c),图18的(a)~(c)是表示本发明实施例2的电阻器的制造方法的工序图。
首先,如图12、图13(a)、图14(a)所示,准备好由完成烧制的96%纯度的氧化铝构成的厚度为0.2mm的具有绝缘性的片状绝缘基板41。这里,如图12所示,片状绝缘基板41在全周围的端部上具有最终不构成制品的不要区域部41a。而且该不要区域部41a形成大致口字状。
然后如图12、图13(b)、图14(b)所示,在片状绝缘基板41的上面通过网板印刷法形成以银为主要成分的多对上面电极层42,然后通过用最高温度为850℃的烧结靠模的烧结,把电极层42形成稳定的膜层。
然后,如图12、图13(c)、图14(c)所示,通过网板印刷加工方法形成跨在多对上面电极层42的由氧化镥系材料构成的多个电阻层43,然后通过用最高温度为850℃的烧结靠模的烧结,把电阻层43形成稳定的膜层。
然后,如图13(d)、图14(d)所示,用网板印刷法形成覆盖多个电阻层43的由多个预涂玻璃层构成的第1保护层44,然后通过用最高温度为600℃的烧结靠模的烧结,使由预涂玻璃层构成的第1保护层44形成稳定的膜层。
然后,如图13(e)、图14(e)所示,为了把在多对上面电极层42之间的电阻层43的电阻值调整到一定的值,通过用激光调整法进行调整,形成多个微调槽45。
然后,如图15(a)、图16(a)所示,通过网板印刷法形成以树脂为主要成分的覆盖由在图中纵向重叠的多层预涂玻璃层构成的第1保护层44的多层第2保护层46,然后通过用最高温度为200℃的固化靠模的固化,把第2保护层46形成稳定的膜层。
然后,如图15(b)、图16(b)所示,通过网板印刷法在片状绝缘基板41的背面上形成多个阻挡层47,并通过紫外线固化处理,使阻挡层47形成稳定的膜层。
下面,如图12、图15(c)、图16(c)所示,在形成有阻挡层47的片状绝缘基板41上,除了形成在全周围端部的不要区域部41a,为了分离多对上面电极层42而分割成多个长方形的基板41b,利用刻模法形成多个狭缝状第1分割部48。此时,以700μm的间隔形成多个狭缝状第1分割部48,并且该狭缝状第1分割部48的宽度为120μm。而且,所述多个狭缝状第1分割部48由在上下方向贯通片状绝缘基板41的贯通孔形成。而且,由于所述片状绝缘基板41除了不要区域部41a,通过刻模法形成了多个狭缝状第1分割部48,所以即使在形成了狭缝状第1分割部48之后,多个长方形状基板41b还与不要区域部41a相连,因此还保持着片形的状态。
然后,如图15(d)、图16(d)所示,利用喷镀加工方法,在片状绝缘基板41的背面和多个狭缝状第1分割部48的内面上形成镍或镍系合金,例如镍铬合金的约0.1~1μm厚度的侧面电极层49。此时,形成在多个狭缝状第1分割部48内面上的侧面电极层49与形成在片状绝缘基板41的上面的上面电极层42形成电连接。
然后,如图17(a)、图18(a)所示,剥离下多个阻挡层(未图示),对多对侧面电极层49进行图形的形成。
然后,如图17(b)、图18(b)所示,利用电镀法,形成由厚度约为4~6μm的镍构成的和由厚度约为4~6μm的锡构成的覆盖住露出的多对侧面电极层49和通过剥离下多个阻挡层(未图示)而露出的多对上面电极层42的一部分的镍镀层50和多对焊锡层51。
虽然通过上述的喷镀法而形成的侧面电极层49的厚度约为0.1~1μm,但并不限定在这个范围内,镀镍层50和焊锡层51的厚度之合可以在1~15μm的范围内。
而且,上述的焊锡层51虽然由锡构成,但不限于此,也可以使用锡合金系的材料,在由这些材料构成的情况下,在进行软熔发亮的镀锡处理时可获得稳定的镀锡面。
而且,由于上述的上面电极层42由银系材料构成,同时电阻层43由氧化镥系材料构成,所以可确保其电阻特性具有良好的耐热性和耐久性。
并且,由于上述覆盖上述电阻层43等的保护层由覆盖电阻层43的由预涂玻璃层构成的第1保护层44、和覆盖该第1保护层44并且覆盖微调槽45的以树脂为主要成分的第2保护层46的2层构成,所以可防止在所述第1保护层44上进行激光修正时发生裂纹,减小电流的杂音,并且通过用以树脂为主要成分的所述第2保护层46覆盖住电阻层43的全体,可确保具有良好耐湿性的电阻特性。
最后,如图12、图17(c)、图18(c)所示,除了形成在片状绝缘基板41全周面端部上的不要区域部41a,在片状绝缘基板41上的多个长方形状基板41b上,使用刻模加工方法在与狭缝状第1分割部48呈直角的方向上,形成使多个电阻层43被逐个分离的,把长方形状绝缘基板41b分割成多个单片状基板41c的多个第2分割部52。此时,以400μm的间隔形成多个第2分割部52,并且该第2分割部52的宽度为100μm。而且,由于该多个分割部52是通过刻模法形成在除了不要区域部4a的多个长方形状基板41b上,所以,在依次形成该多个第2分割部52时,长方形状基板41b被依次地割断成单片状基板41c,而且被割断成单片化的制品从不要区域部41a上被分离开。
通过上述的工序,制造出了本发明实施例2的电阻器。
通过上述的工序制造出的电阻器,由于利用刻模法形成的狭缝状第1分割部48及第2分割部52的间隔尺寸精确(±0.005mm以内),并且侧面电极层49、镍镀层50及焊锡镀层51的厚度尺寸精确,所以制成制品的电阻器的全长及全宽具有精确的0.6mm长度×0.3mm宽度。而且由于不需要对上面电极层42及电阻层43的图形精度进行单片状基板的不同尺寸的分类,并且不需要考虑在同一单片状基板尺寸组内的尺寸差异,所以可构成大于以往制品的电阻层43的有效面积。即,相对以往制品的约0.20mm长度×0.19mm宽度的电阻层面积,本发明实施例2的电阻器的电阻层43的面积约为长0.25mm×宽0.24mm,约为以往面积的1.6倍以上。
由于上述多个狭缝状第1分割部48及多个第2分割部52是使用刻模法而形成,所以可使用不需要进行单片状基板的尺寸分类的片状绝缘基板41,因此,由于不需要象以往那样进行单片状基板的尺寸分类,所以可省去以往的更换掩膜工序,简化了工序流程,并且可以用切割半导体等的一般的刻模设备容易地进行刻模。
另外,由于在上述片状绝缘基板41的全周围的端部上形成最终不构成制品的不要区域部41a,并且在所述不要区域部41a上不形成多个狭缝状第1分割部48及多个第2分割部52,所以在形成了多个狭缝状第1分割部48之后,多个长方形状基板41b还保持着与不要区域部41a的连接,片状绝缘基板41未被分离成零散的多个长方形状基板41b,因此,即使在形成了多个狭缝状第1分割部48之后,也可以在保持具有不要区域部41a的片状绝缘基板41的状态下进行其后的工序,从而可简化工序的设计。另外,当形成多个第2分割部52时,随着多个第2分割部52的形成,被逐个地分断成单片状基板41c,并且单片化的制品被从不要区域部41a上分离下,所以省去了之后进行不要区域部41a与制品的分类工序。
而且,由于是在片状绝缘基板41的状态下形成多对侧面电极层49、镍镀层50及多对焊锡层51,所以,不仅可在片状绝缘基板41的必要部位上形成侧面电极层49,并且在利用电镀法形成镍镀层50及焊锡层5 1时,可降低电位差,从而可形成稳定的镍镀层50和焊锡层51。
另外,在上述的本发明实施例2中,对形成在片状绝缘基板41的全周围的端部上的最终不构成制品的不要区域部41a为大致口字状的构成进行了说明,但该不要区域部41a不必要必须形成在片状绝缘基板41全周围的端部上,例如在如图19所示地在片状绝缘基板41的一端部上形成不要区域部41d、如图20所示地在片状绝缘基板41的两端部上形成不要区域部41e、如图21所示地在片状绝缘基板41的3端部上形成不要区域部41f的情况下,也可达到与上述本发明实施例2相同的作用效果。
另外,在上述的本发明实施例2中,对通过刻模法来形成多个第2分割部52的构成进行了说明,但除此以外,也可以例如在片状绝缘基板41的背面侧、上面侧及中央部的任意处保留薄壁部,对片状绝缘基板41的背面侧、上面侧及中央部的任意处通过利用激光加工法、刻模法等进行切割来形成该多个第2分割部52,但在这些情况下,不是随着分割部52的形成而被单片化,而是通过2个步骤来形成单片化。
另外,在上述的本发明实施例2中,是在形成了阻挡层47之后形成狭缝状第1分割部48,但也可以在形成狭缝状第1分割部48之后形成阻挡层47。但是,这样在形成狭缝状第1分割部48之后进行阻挡层47的网板印刷的情况下,由于片状绝缘基板41的强度低,所以要降低网板印刷时的印刷压力。
并且,如果在形成由预涂玻璃层构成的第1保护层44之后立即形成阻挡层47,也可以达到与本发明实施例2相同的效果。
并且,在上述的本发明实施例2中,是在形成镍镀层50及焊锡层51之前进行阻挡层47的剥离,但也可以在形成镍镀层50及焊锡层51之后进行剥离。
另外,在上述的本发明实施例2中,是使用银系的材料构成上面电极层42,并且使用氧化镥系材料构成电阻层43,不过使用其他材料系也可以达到与本发明实施例2相同的效果。
另外,在上述的本发明实施例2中,说明了使用刻模法来形成狭缝状第1分割部48及第2分割部52的情况,但除了使用该刻模法以外,在使用激光或高压喷水等的分割部形成方法来形成狭缝状第1分割部48及第2分割部52的情况也可以达到与本发明实施例2相同的效果。
另外,在上述的本发明实施例2中,对在形成多个用于分割多个长方形状基板41b的狭缝状第1分割部48时,在形成有多对上面电极层42、多个电阻层43、多个第1保护层44、多个微调槽45、多个第2保护层46、多个阻挡层47的片状绝缘基板41上,形成多个第1分割部48的构成进行了说明,但不限定于此,例如除此之外,在片状绝缘基板41上首先形成多个狭缝状第1分割部48的情况;在使用预先形成有多个狭缝状第1分割部的片状绝缘基板41的情况;在已形成有多对上面电极层42的片状绝缘基板41上形成多个狭缝状第1分割部48的情况;在已形成有多个电阻层43的片状绝缘基板41上形成多个狭缝状第1分割部48的情况;在已形成有多对上面电极层42且形成有与该多对上面电极层42的一部分相重叠的多个电阻层43的片状绝缘基板41上形成多个狭缝状第1分割部48的情况;在形成有多个电阻层43且形成有与该多个电阻层43的一部分相重叠的上面电极层42的片状绝缘基板41上形成多个狭缝状第1分割部48的情况;在形成有多对上面电极层42、多个电阻层43的片状绝缘基板41上,并且在为了调整在该多个电阻层43上的所述多对上面电极层42之间的电阻值而进行了微调后,形成狭缝状第1分割部48的情况下,都可达到与上述本发明实施例2相同的效果。
(实施例3)
下面,参照附图对本发明实施例3的电阻器的制造方法进行说明。
图22是表示在制造本发明实施例3的电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图。
图23的(a)~(e),图24的(a)~(e),图25的(a)~(d),图26的(a)~(d),图27的(a)~(c),图28的(a)~(c)是表示本发明实施例3的电阻器的制造方法的工序图。
首先,如图22、图23(a)、图24(a)所示,准备好由完成烧制的96%纯度的氧化铝构成的厚度为0.2mm的具有绝缘性的片状绝缘基板61。这里,片状绝缘基板61,如图22所示,在全周围的端部上具有最终不构成制品的不要区域部61a。而且该不要区域部61a形成大致口字状。
然后如图22、图23(b)、图24(b)所示,在片状绝缘基板61的上面通过网板印刷法形成以银为主要成分的多对上面电极层62,然后通过用最高温度为850℃的烧结靠模的烧结,把上面电极层62形成稳定的膜层。
然后,如图22、图23(c)、图24(c)所示,通过网板印刷加工方法形成跨在多对上面电极层62的由氧化镥系材料构成的多个电阻层63,然后通过用最高温度为850℃的烧结靠模的烧结,把电阻层63形成稳定的膜层。
然后,如图23(d)、图24(d)所示,用网板印刷法形成覆盖多个电阻层63的由多个预涂玻璃层构成的第1保护层64,然后通过用最高温度为600℃的烧结靠模的烧结,使由预涂玻璃层构成的第1保护层64形成稳定的膜层。
然后,如图23(e)、图24(e)所示,为了把在多对上面电极层62之间的电阻层63的电阻值调整到一定的值,通过用激光调整法进行调整,形成多个微调槽65。
然后,如图25(a)、图26(a)所示,通过网板印刷法形成以树脂为主要成分的覆盖由在图中纵向重叠的多层预涂玻璃层构成的第1保护层64的多层第2保护层66,然后通过用最高温度为200℃的固化靠模的固化,把第2保护层66形成稳定的膜层。
然后,如图22、图25(b)、图26(b)所示,在片状绝缘基板61上,除了形成在全周围端部的不要区域部61a,利用刻模法形成用于分离多对上面电极层62并分割成多个长方形的基板61b的多个狭缝状第1分割部67。此时,以700μm的间隔形成多个狭缝状第1分割部67,并且该狭缝状第1分割部67的宽度为120μm。而且,所述多个狭缝状第1分割部67由在上下方向贯通片状绝缘基板61的贯通孔形成。而且,由于所述片状绝缘基板61除了不要区域部61a,通过刻模法形成了多个狭缝状第1分割部67,所以即使在形成了狭缝状第1分割部67之后,多个长方形状基板61b还与不要区域部61a相连,因此还保持着片形的状态。
然后,如图25(c)、图26(c)所示,在形成有多个第1分割部67的片状绝缘基板61的背面上设置由磁性金属构成的掩膜68,并且在所述片状绝缘基板61的上面侧设置把所述掩膜68固定在规定位置上的磁铁69。然后,如图25(d)、图26(d)所示,在这个设置状态下,利用喷镀加工方法,在片状绝缘基板61的背面和多个狭缝状第1分割部67的内面上形成镍或镍系合金,例如是镍铬合金的约0.1~1μm厚度的侧面电极层70。此时,形成在多个狭缝状第1分割部67内面上的侧面电极层70与形成在片状绝缘基板61的上面的上面电极层62形成电连接。
然后,如图27(a)、图28(a)所示,取下掩膜68和磁铁69。
然后,如图27(b)、图28(b)所示,利用电镀法,形成由厚度约为4~6μm的镍构成的和由厚度约为4~6μm的锡构成的覆盖住露出的多对侧面电极层70和多对上面电极层62的一部分的镍镀层71和多对焊锡层72。
虽然通过上述的喷镀法而形成的侧面电极层70的厚度约为0.1~1μm,但并不限定在这个范围内,镀镍层71和焊锡层72的厚度之合可以在1~15μm的范围内。
而且,上述的焊锡层72虽然由锡构成,但不限于此,也可以使用锡合金系的材料,在由这些材料构成的情况下,在进行软熔发亮的镀锡处理时可获得稳定的镀锡面。
而且,由于上述的上面电极层62由银系材料构成,同时电阻层63由氧化镥系材料构成,所以可确保其电阻特性具有良好的耐热性和耐久性。
并且,由于上述覆盖上述电阻层63等的保护层由覆盖电阻层63的由预涂玻璃层构成的第1保护层64、和覆盖该第1保护层64并且覆盖微调槽65的以树脂为主要成分的第2保护层66的2层构成,所以可防止在所述第1保护层64上进行激光修正时发生裂纹,减小电流的杂音,并且通过用以树脂为主要成分的所述第2保护层66覆盖住电阻层63的全体,可确保具有良好耐湿性的电阻特性。
最后,如图22、图27(c)、图28(c)所示,除了形成在片状绝缘基板61全周面端部上的不要区域部61a,在片状绝缘基板61上的多个长方形状基板61b上,使用刻模加工方法在与狭缝状第1分割部67呈直角的方向上,形成使电阻层63被逐个分离的,把长方形状绝缘基板61b分割成单片状基板61c的第2分割部73。此时,以400μm的间隔形成多个第2分割部73,并且该第2分割部73的宽度为100μm。而且,由于该多个第2分割部73是通过刻模法形成在除了不要区域部61a的多个长方形状基板61b上,所以,在依次形成该多个第2分割部73时,长方形状基板61b被依次地割断成单片状基板61c,而且被割断成单片化的制品从不要区域部61a上被分离开。
通过上述的工序,制造出了本发明实施例3的电阻器。
通过上述的工序制造出的电阻器,由于利用刻模法形成的狭缝状第1分割部67及第2分割部73的间隔尺寸精确(±0.005mm以内),并且侧面电极层70、镍镀层71及焊锡镀层72的厚度尺寸也精确,所以制成制品的电阻器的全长及全宽具有精确的0.6mm长度×0.3mm宽度。而且由于不需要对上面电极层62及电阻层63的图形精度进行单片状基板的不同尺寸的分类,并且不需要考虑在同一单片状基板尺寸组内的尺寸差异,所以可构成大于以往制品的电阻层63的有效面积。即,相对以往制品的约0.20mm长度×0.19mm宽度的电阻层面积,本发明实施例3的电阻器的电阻层63的面积约为长0.25mm×宽0.24mm,约为以往面积的1.6倍以上。
由于上述多个狭缝状第1分割部67及多个第2分割部73是使用刻模法而形成,所以可使用不需要进行单片状基板的尺寸分类的片状绝缘基板61,因此,由于不需要象以往那样进行单片状基板的尺寸分类,所以可省去以往的更换掩膜工序,简化了工序流程,并且可以用切割半导体等的一般的刻模设备容易地进行刻模。
另外,由于在上述片状绝缘基板61的全周围的端部上形成最终不构成制品的不要区域部61a,并且在所述不要区域部61a上不形成多个狭缝状第1分割部67及多个第2分割部73,所以在形成了多个狭缝状第1分割部67之后,多个长方形状基板61b还保持着与不要区域部61a的连接,片状绝缘基板61未被分离成零散的多个长方形状基板61b,因此,即使在形成了多个狭缝状第1分割部67之后,也可以在保持具有不要区域部61a的片状绝缘基板61的状态下进行其后的工序,从而可简化工序的设计。另外,当形成多个第2分割部73时,随着多个第2分割部73的形成,被逐个地分断成单片状基板61c,并且单片化的制品被从不要区域部61a上分离下,所以省去了之后进行不要区域部61a与制品的分类工序。
而且,由于是在片状绝缘基板61的状态下形成多对侧面电极层70、镍镀层71及多对焊锡层72,所以,不仅可在片状绝缘基板61的必要部位上形成侧面电极层70,并且在利用电镀法形成镍镀层71及焊锡层72时,可降低电位差,从而可形成稳定的镍镀层71和焊锡层72。
另外,在上述的本发明实施例3中,对形成在片状绝缘基板61的全周围的端部上的最终不构成制品的不要区域部61a为大致口字状的构成进行了说明,但该不要区域部61a不一定必须形成在片状绝缘基板61全周围的端部上,例如在如图29所示地在片状绝缘基板61的一端部上形成不要区域部61d、如图30所示地在片状绝缘基板61的两端部上形成不要区域部61e、如图31所示地在片状绝缘基板61的3个端部上形成不要区域部61f的情况下,也可达到与上述本发明实施例3相同的作用效果。
另外,在上述的本发明实施例3中,对通过刻模法来形成多个第2分割部73的构成进行了说明,但除此以外,也可以例如在片状绝缘基板61的背面侧、上面侧及中央部的任意处保留薄壁部,对片状绝缘基板61的背面侧、上面侧及中央部的任意处通过利用激光加工法、刻模法等进行切割来形成该多个第2分割部73,但在这些情况下,不是随着第2分割部73的形成而被单片化,而是通过2个步骤来形成单片化。
另外,在上述的本发明实施例3中,是使用银系的材料构成上面电极层62,并且使用氧化镥系材料构成电阻层63,不过使用其他材料系也可以达到与本发明实施例3相同的效果。
另外,在上述的本发明实施例3中,说明了使用刻模法来形成狭缝状第1分割部67及第2分割部73的情况,但除了使用该刻模法以外,在使用激光或高压喷水等的分割部形成方法来形成狭缝状第1分割部67及第2分割部73的情况也可以达到与本发明实施例3相同的效果。
另外,在上述的本发明实施例3中,对在形成多个用于分割多个长方形状基板61b的狭缝状第1分割部67时,在形成有多对上面电极层62、多个电阻层63、多个第1保护层64、多个微调槽65、多个第2保护层66的片状绝缘基板61上,形成多个第1分割部67的构成进行了说明,但不限定于此,例如除此之外,在片状绝缘基板61上首先形成多个狭缝状第1分割部67的情况;在使用预先形成有多个狭缝状第1分割部67的片状绝缘基板61的情况;在已形成有多对上面电极层62的片状绝缘基板61上形成多个狭缝状第1分割部67的情况;在已形成有多个电阻层63的片状绝缘基板61上形成多个狭缝状第1分割部67的情况;在已形成有多对上面电极层62且形成有与该多对上面电极层62的一部分相重叠的多个电阻层63的片状绝缘基板61上形成多个狭缝状第1分割部67的情况;在形成有多个电阻层63且形成有与该多个电阻层63的一部分相重叠的上面电极层62的片状绝缘基板61上形成多个狭缝状第1分割部67的情况;在形成有多对上面电极层62、多个电阻层63的片状绝缘基板61上,并且在为了调整在该多个电阻层63上的所述多对上面电极层62之间的电阻值而进行了微调后,形成狭缝状第1分割部67的情况下,都可达到与上述本发明实施例3相同的效果。
(实施例4)
下面,参照附图对本发明实施例4的电阻器的制造方法进行说明。
图32是表示在制造本发明实施例4的电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图。
图33的(a)~(e),图34的(a)~(e),图35的(a)~(c),图36的(a)~(c),图37的(a)~(c),图38的(a)~(c)是表示本发明实施例4的电阻器的制造方法的工序图。
首先,如图32、图33(a)、图34(a)所示,准备好由完成烧制的96%纯度的氧化铝构成的厚度为0.2mm的具有绝缘性的片状绝缘基板81。这里,片状绝缘基板81,如图32所示,在全周围的端部上具有最终不构成制品的不要区域部81a。而且该不要区域部81a形成大致口字状。
然后如图32、图33(b)、图34(b)所示,在片状绝缘基板81的上面通过网板印刷法形成以银为主要成分的多对上面电极层82,然后通过用最高温度为850℃的烧结靠模的烧结,形成稳定的上面电极层82的膜层。
然后,如图32、图33(c)、图34(c)所示,通过网板印刷加工方法形成跨在多对上面电极层82的由氧化镥系材料构成的多个电阻层83,然后通过用最高温度为850℃的烧结靠模的烧结,形成稳定的电阻层83的膜层。
然后,如图33(d)、图34(d)所示,用网板印刷法形成覆盖多个电阻层83的由多个预涂玻璃层构成的第1保护层84,然后通过用最高温度为600℃的烧结靠模的烧结,使由预涂玻璃层构成的第1保护层84形成稳定的膜层。
然后,如图33(e)、图34(e)所示,为了把在多对上面电极层82之间的电阻层83的电阻值调整到一定的值,通过用激光调整法进行调整,形成多个微调槽85。
然后,如图35(a)、图36(a)所示,通过网板印刷法形成以树脂为主要成分的覆盖由在图中纵向排列的多个预涂玻璃层构成的第1保护层84的多个第2保护层86,然后通过用最高温度为200℃的固化靠模的固化,形成稳定的第2保护层86的膜层。
然后,如图32、图35(b)、图36(b)所示,在片状绝缘基板81上,除了形成在全周围端部的不要区域部81a,利用刻模法形成用于分离多对上面电极层82并分割成多个长方形的基板81b的多个狭缝状第1分割部87。此时,以700μm的间隔形成多个狭缝状第1分割部87,并且该狭缝状第1分割部87的宽度为120μm。而且,所述多个狭缝状第1分割部87由在上下方向贯通片状绝缘基板81的贯通孔形成。而且,由于所述片状绝缘基板81除了不要区域部81a,通过刻模法形成了多个狭缝状第1分割部87,所以即使在形成了狭缝状第1分割部87之后,多个长方形状基板81b还与不要区域部81a相连,因此还保持着片形的状态。
然后,如图35(c)、图36(c)所示,在形成有多个第1分割部87的片状绝缘基板81的全体背面上设置通过喷镀法、化学镀法等形成由镍或镍系合金构成的金属膜88,同时在所述狭缝状第1分割部87的内面通过喷镀法、化学镀法等形成由镍或镍系合金构成的多对侧面电极层89。此时,形成在多个狭缝状第1分割部87内面上的侧面电极层89与形成在片状绝缘基板81的上面的上面电极层82形成电连接。
然后,如图37(a)、图38(a)所示,通过利用激光除去形成在所述片状绝缘基板81全体背面上的金属膜88的不要部分而形成多对背面电极层90。
然后,如图37(b)、图38(b)所示,利用电镀法,形成由厚度约为4~6μm的镍构成的和由厚度约为4~6μm的锡构成的覆盖住露出的多对侧面电极层89和多对上面电极层82的一部分的多对镍镀层91和多对焊锡层92。另外,在通过喷镀法形成所述多对侧面电极层89的情况下,由于侧面电极层89的厚度约为0.1~1μm,所以需要形成镍镀层91和焊锡层92,但在通过化学镀法形成所述多对侧面电极层89的情况下,由于侧面电极层89的厚度约为4~6μm,所以可以只形成焊锡层92。
而且,上述的焊锡层92虽然由锡构成,但不限于此,也可以使用锡合金系的材料,在由这些材料构成的情况下,在进行软熔发亮的镀锡处理时可获得稳定的镀锡面。
而且,由于上述的上面电极层82由银系材料构成,同时电阻层83由氧化镥系材料构成,所以可确保其电阻特性具有良好的耐热性和耐久性。
并且,由于上述覆盖上述电阻层83等的保护层由覆盖电阻层83的由预涂玻璃层构成的第1保护层84、和覆盖该第1保护层84并且覆盖微调槽85的以树脂为主要成分的第2保护层86的2层构成,所以可防止在所述第1保护层84上进行激光修正时发生裂纹,减小电流的杂音,并且通过用以所述树脂为主要成分的所述第2保护层86覆盖住电阻层83的全体,可确保具有良好耐湿性的电阻特性。
最后,如图32、图37(c)、图38(c)所示,除了形成在片状绝缘基板81全周面端部上的不要区域部81a,在片状绝缘基板81上的多个长方形状基板81b上,使用刻模加工方法在与狭缝状第1分割部87呈直角的方向上,形成使电阻层83被逐个分离的,把长方形状绝缘基板81分割成单片状基板81c的第2分割部93。此时,以400μm的间隔形成多个第2分割部93,并且该第2分割部93的宽度为100μm。而且,由于该多个第2分割部93是通过刻模法形成在除了不要区域部81a的多个长方形状基板81b上,所以,在依次形成该多个第2分割部93时,被依次地割断成单片状基板81c,而且被割断成单片化的制品从不要区域部81a上被分离开。
通过上述的工序,制造出了本发明实施例4的电阻器。
通过上述的工序制造出的电阻器,由于利用刻模法形成的狭缝状第1分割部87及第2分割部93的间隔尺寸精确(±0.005mm以内),并且侧面电极层89、镍镀层91及焊锡镀层92的厚度尺寸精确,所以制成制品的电阻器的全长及全宽具有精确的0.6mm长度×0.3mm宽度。而且由于不需要对上面电极层82及电阻层83的图形精度进行单片状基板的不同尺寸的分类,并且不需要考虑在同一单片状基板尺寸组内的尺寸差异,所以可构成大于以往制品的电阻层83的有效面积。即,相对以往制品的约0.20mm长度×0.19mm宽度的电阻层面积,本发明实施例4的电阻器的电阻层83的面积约为长0.25mm×宽0.24mm,约为以往面积的1.6倍以上。
由于上述多个狭缝状第1分割部87及多个第2分割部93是使用刻模法而形成,所以可使用不需要进行单片状基板的尺寸分类的片状绝缘基板81,因此,由于不需要象以往那样进行单片状基板的尺寸分类,所以可省去以往的更换掩膜工序,简化了工序流程,并且可以用切割半导体等的一般的刻模设备容易地进行刻模。
另外,由于在上述片状绝缘基板81的全周围的端部上形成最终不构成制品的不要区域部81a,并且在所述不要区域部81a上不形成多个狭缝状第1分割部87及多个第2分割部93,所以在形成了多个狭缝状第1分割部87之后,多个长方形状基板81b还保持着与不要区域部81a的连接,片状绝缘基板81未被分离成零散的多个长方形状基板81b,因此,即使在形成了多个狭缝状第1分割部87之后,也可以在保持具有不要区域部81a的片状绝缘基板81的状态下进行其后的工序,从而可简化工序的设计。另外,当形成多个第2分割部93时,随着多个第2分割部93的形成,被逐个地分断成单片状基板81c,并且单片化的制品被从不要区域部81a上分离下,所以省去了之后进行不要区域部81a与制品的分类工序。
而且,由于是在片状绝缘基板81的状态下形成多对侧面电极层89、镍镀层91及多对焊锡层92,所以,不仅可在片状绝缘基板81的必要部位上形成侧面电极层89,并且在利用电镀法形成镍镀层91及焊锡层92时,可降低电位差,从而可形成稳定的镍镀层91和焊锡层92。
另外,在上述的本发明实施例4中,对形成在片状绝缘基板81的全周围的端部上的最终不构成制品的不要区域部81a为大致口字状的构成进行了说明,但该不要区域部81a不一定必须形成在片状绝缘基板81全周围的端部上,例如在如图39所示地在片状绝缘基板81的一端部上形成不要区域部81d、如图40所示地在片状绝缘基板81的两端部上形成不要区域部81e、如图41所示地在片状绝缘基板81的3个端部上形成不要区域部81f的情况下,也可达到与上述本发明实施例4相同的作用效果。
另外,在上述的本发明实施例4中,对通过刻模法形成多个第2分割部93的构成进行了说明,但除此以外,也可以例如在片状绝缘基板81的背面侧、上面侧及中央部的任意处保留薄壁部,对片状绝缘基板81的背面侧、上面侧及中央部的任意处通过利用激光加工法、刻模法等进行切割而形成该多个第2分割部93,在这些情况下,不是随着第2分割部93的形成而被单片化,而是通过2个步骤形成单片化。
另外,在上述的本发明实施例4中,是使用银系的材料构成上面电极层82,并且使用氧化镥系材料构成电阻层83,不过使用其他材料系也可以达到与本发明实施例4相同的效果。
另外,在上述的本发明实施例4中,说明了使用刻模法来形成狭缝状第1分割部87及第2分割部93的情况,但除了使用该刻模法以外,在使用激光或高压喷水等的分割部形成方法形成狭缝状第1分割部87及第2分割部93的情况也可以达到与本发明实施例4相同的效果。
另外,在上述的本发明实施例4中,对在形成多个用于分割多个长方形状基板81b的狭缝状第1分割部87时,在形成有多对上面电极层82、多个电阻层83、多个第1保护层84、多个微调槽85、多个第2保护层86片状绝缘基板81上,形成多个第1分割部87的构成进行了说明,但不限定于此,例如除此之外,在片状绝缘基板81上首先形成多个狭缝状第1分割部87的情况;在使用预先形成有多个狭缝状第1分割部87的片状绝缘基板81的情况;在已形成有多对上面电极层82的片状绝缘基板81上形成多个狭缝状第1分割部87的情况;在已形成有多个电阻层83的片状绝缘基板81上形成多个狭缝状第1分割部87的情况;在已形成有多对上面电极层82且形成有与该多对上面电极层82的一部分相重叠的多个电阻层83的片状绝缘基板81上形成多个狭缝状第1分割部87的情况;在形成有多个电阻层83且形成有与该多个电阻层83的一部分相重叠的上面电极层82的片状绝缘基板81上形成多个狭缝状第1分割部87的情况;在形成有多对上面电极层82、多个电阻层83的片状绝缘基板81上,并且在为了调整在该多个电阻层83上的所述多对上面电极层82之间的电阻值而进行了微调后,形成狭缝状第1分割部87的情况下,都可达到与上述本发明实施例4相同的效果。(实施例5)
下面,参照附图对本发明实施例5的电阻器的制造方法进行说明。
图42是表示本发明实施例5的电阻器的剖面图。
在图42中,101是通过由狭缝状第1分割部和与该第1分割部成直角关系的第2分割部对由完成烧制的96%纯度的氧化铝构成的片状绝缘基板进行分割而形成单片化的单片状基板。102是形成在单片状基板101上面的以金作为主要成分的一对金属层。103是形成在单片状基板101上面并且其中一部分重叠在一对金属层102上的以银为主要成分的上面电极层。104是形成在形成在单片状基板101上面并与一对上面电极层103的一部分相重叠的氧化镥系的电阻层,105是形成在电阻层104上面的由预涂玻璃层构成的第1保护层。106是为修正在一对上面电极层103之间的电阻层104电阻值而设置的微调槽。107是覆盖由预涂玻璃层构成的第1保护层105的以树脂为主要成分的第2保护层。108是与一对上面电极层103的一部分重叠,并且覆盖单片状基板101的两侧面及背面的两端部的由镍构成的一对侧面电极层。109是覆盖一对侧面电极层108及一对上面电极层103的一部分的由锡构成的焊锡层。
下面,参照附图说明如上述构成的本发明实施例5的电阻器。
图43是表示在制造本发明实施例5的电阻器所使用的片状绝缘基板全周围的端部上形成不要区域部的状态的俯视图。
图44的(a)~(f),图45的(a)~(f),图46的(a)~(d),图47的(a)~(d),图48的(a)~(c),图49的(a)~(c)是表示本发明实施例5的电阻器的制造方法的工序图。
首先,如图43、图44(a)、图45(a)所示,准备好由完成烧制的96%纯度的氧化铝构成的厚度为0.2mm的具有绝缘性的片状绝缘基板111。这里,片状绝缘基板111,如图43所示,在全周围的端部上具有最终不构成制品的不要区域部111a。而且该不要区域部111a形成大致口字状。
然后如图43、图44(b)、图45(b)所示,在片状绝缘基板111的上面通过网板印刷法形成跨过多个第1分割部的以金为主要成分的多对金属层112,然后通过用最高温度为850℃的烧结靠模的烧结,形成稳定的金属层112的膜层。
然后,如图43、图44(c)、图45(c)所示,通过网板印刷加工方法形成以银为主要成分的多对上面电极层113,并使其在片状绝缘基板111的上面与所述多对金属层112构成电连接,然后通过用最高温度为850℃的烧结靠模的烧结,形成稳定的上面电极层113的膜层。
然后,如图43(d)、图44(d)、图45(d)所示,用网板印刷法形成跨在多对上面电极层113的氧化镥系的多个电阻层114,然后通过用最高温度为850℃的烧结靠模的烧结,形成稳定的电阻层114的膜层。
然后,如图44(e)、图45(e)所示,通过网板印刷法形成覆盖多个电阻层114的由多个预涂玻璃层构成的第1保护层115,然后通过用最高温度为600℃的烧结靠模的烧结,使由预涂玻璃层构成的第1保护层115形成稳定的膜层。
然后,如图44(f)、图45(f)所示,为了把在多对上面电极层113之间的电阻层114的电阻值调整到一定的值,通过用激光调整法进行调整,形成多个微调槽116。
然后,如图46(a)、图47(a)所示,通过网板印刷法形成以树脂为主要成分的覆盖由在图中纵向重叠的多层预涂玻璃层构成的第1保护层115的多个第2保护层117,然后通过最高温度为200℃的固化靠模的固化,形成稳定的第2保护层117的膜层。
然后,如图46(b)、图47(b)所示,通过网板印刷法形成覆盖多个第2保护层117的第1阻镀层118,然后通过紫外线固化来形成稳定的第1阻镀层118的膜层。并且通过网板印刷法在片状绝缘基板111的背面上形成多个第2阻镀层119,然后通过紫外线固化而形成稳定的第2阻镀层119的膜层。
然后,如图43、图46(c)、图47(d)所示,在形成有第1阻挡层118及第2阻挡层119的片状绝缘基板81上,除了形成在全周围端部的不要区域部81a,利用刻模法形成只分离开多对金属层112的用于分割成多个长方形基板81b的多个狭缝状第1分割部120。此时,以700μm的间隔形成多个狭缝状第1分割部120,并且该狭缝状第1分割部120的宽度为120μm。而且,所述多个狭缝状第1分割部120由在上下方向贯通片状绝缘基板111的贯通孔形成。而且,由于所述片状绝缘基板111除了不要区域部111a,是通过刻模法形成了多个狭缝状第1分割部120,所以即使在形成了狭缝状第1分割部120之后,多个长方形状基板111b还与不要区域部111a相连,因此还保持着片形的状态。
然后,如图46(d)、图47(d)所示,通过使用浸入电解液中进行电镀的化学镀的加工方法,对片状绝缘基板111的全体面实施镀镍而形成厚度约为4~6μm的侧面电极层121。此时,由于多个狭缝状第1分割部120由在上下方向上贯通片状绝缘基板11的贯通孔形成,所以,在通过用化学镀方法对片状绝缘基板111的全体面实施镀镍而形成侧面电极层121的情况下,侧面电极层121从片状绝缘基板111的上面侧经由形成贯通孔的狭缝状第1分割部120的全体内面一直形成到片状绝缘基板111的背面侧。而且,该侧面电极层121覆盖住露出在片状绝缘基板111的上面侧的上面电极层113的一部分和第1阻挡层118,并且在片状绝缘基板111的背面侧覆盖住第2阻挡层119。
然后,如图48(a)、图49(a)所示,剥离下多个第1阻镀层(未图示)及多个第2阻镀层(未图示),在多对侧面电极层121上形成图形。
然后,如图48(b)、图49(b)所示,利用电镀法,形成由厚度约为4~6μm的锡构成的覆盖住露出的多对侧面电极层121和由剥离下多个第1阻镀层(未图示)而露出的上面电极层113的一部分的多对焊锡层122。
另外,虽然上述的侧面电极层121的厚度约为4~6μm,但并不限定在这个范围内,该厚度可以在1~15μm的范围内,只要是这样的构成,便可获得非常高的尺寸精度。
而且,上述的焊锡层122虽然由锡构成,但不限于此,也可以使用锡合金系的材料,在由这些材料构成的情况下,在进行软熔发亮的镀锡处理时可获得稳定的镀锡面。
而且,由于上述的金属层112由金系的材料构成,同时上面电极层113由银系材料构成,并且电阻层114由氧化镥系材料构成,所以可确保其电阻特性具有良好的耐热性和耐久性。
并且,由于上述覆盖上述电阻层114等的保护层由覆盖电阻层114的由预涂玻璃层构成的第1保护层115、和覆盖该第1保护层115并且覆盖微调槽116的以树脂为主要成分的第2保护层117的2层构成,所以可防止在所述第1保护层115上进行激光修正时发生裂纹,减小电流的杂音,并且通过用以树脂为主要成分的所述第2保护层117覆盖住电阻层114的全体,可确保具有良好耐湿性的电阻特性。
最后,如图43、图48(c)、图49(c)所示,除了形成在片状绝缘基板111全周面端部上的不要区域部111a,在片状绝缘基板111上的多个长方形状基板111b上,使用刻模加工方法在与狭缝状第1分割部120呈直角的方向上,形成使电阻层114被逐个分离的,把长方形状绝缘基板111b分割成单片状基板111c的第2分割部123。此时,以400μm的间隔形成多个第2分割部123,并且该第2分割部123的宽度为100μm。而且,由于该多个第2分割部123是通过刻模法形成在除了不要区域部111a的多个长方形状基板111b上,所以,在依次形成该多个第2分割部123时,被依次地割断成单片状基板111c,而且被割断成单片化的制品从不要区域部111a上被分离开。
通过上述的工序,制造出了本发明实施例5的电阻器。
通过上述的工序制造出的电阻器,由于利用刻模法形成的狭缝状第1分割部120及第2分割部123的间隔尺寸精确(±0.005mm以内),并且侧面电极层121及焊锡镀层122的厚度尺寸精确,所以制成制品的电阻器的全长及全宽具有精确的0.6mm长度×0.3mm宽度。而且由于不需要对金属层112、上面电极层113及电阻层114的图形精度进行单片状基板的不同尺寸的分类,并且不需要考虑在同一单片状基板尺寸组内的尺寸差异,所以可构成大于以往制品的电阻层114的有效面积。即,相对以往制品的约0.20mm长度×0.19mm宽度的电阻层面积,本发明实施例5的电阻器的电阻层114的面积约为长0.25mm×宽0.24mm,约为以往面积的1.6倍以上。
由于上述多个狭缝状第1分割部120及多个第2分割部123是使用刻模法而形成,所以可使用不需要进行单片状基板的尺寸分类的片状绝缘基板111,因此,由于不需要象以往那样进行单片状基板的尺寸分类,所以可省去以往的更换掩膜工序,简化了工序流程,并且可以用切割半导体等的一般的刻模设备容易地进行刻模。
另外,由于在上述片状绝缘基板111的全周围的端部上形成最终不构成制品的不要区域部111a,并且在所述不要区域部111a上不形成多个狭缝状第1分割部120及多个第2分割部123,所以在形成了多个狭缝状第1分割部120之后,多个长方形状基板111b还保持着与不要区域部111a的连接,片状绝缘基板111未被分离成零散的多个长方形状基板111b,因此,即使在形成了多个狭缝状第1分割部120之后,也可以在保持具有不要区域部111a的片状绝缘基板111的状态下进行其后的工序,从而可简化工序的设计。另外,当形成多个第2分割部123时,随着多个第2分割部123的形成,被逐个地分断成单片状基板111c,并且单片化的制品被从不要区域部111a上分离下,所以省去了之后进行不要区域部111a与制品的分类工序。
而且,由于是在片状绝缘基板111的状态下形成多对侧面电极层121及多对焊锡层122,所以,不仅可在片状绝缘基板111上形成侧面电极层121,并且在利用电镀法形成焊锡层122时,可降低电位差,从而可形成稳定的焊锡层122。
另外,在上述的本发明实施例5中,对形成在片状绝缘基板111的全周围的端部上的最终不构成制品的不要区域部111a为大致口字状的构成进行了说明,但该不要区域部111a不一定必须形成在片状绝缘基板111全周围的端部上,例如在如图50所示地在片状绝缘基板111的一端部上形成不要区域部111d、如图51所示地在片状绝缘基板111的两端部上形成不要区域部111e、如图52所示地在片状绝缘基板111的3端部上形成不要区域部111f的情况下,也可达到与上述本发明实施例5相同的作用效果。
另外,在上述的本发明实施例5中,对通过刻模法形成多个第2分割部123的构成进行了说明,但除此以外,也可以例如在片状绝缘基板111的背面侧、上面侧及中央部的任意处保留薄壁部,对片状绝缘基板111的背面侧、上面侧及中央部的任意处通过利用激光加工法、刻模法等进行切割来形成该多个第2分割部123,但在这些情况下,不是随着第2分割部123的形成而被单片化,而是通过2个步骤来形成单片化。
另外,在上述的本发明实施例5中,是在形成了第1阻镀层118及第2阻镀层119之后,形成狭缝状第1分割部120,但也可以在形成狭缝状第1分割部120之后形成第1阻镀层118及第2阻镀层119。不过在形成了狭缝状第1分割部120之后对第1阻镀层118及第2阻镀层119进行网板印刷时,由于片状绝缘基板111的强度低,所以必须降低网板印刷时的印刷压力。
并且,如果在形成由预涂玻璃层构成的第1保护层115之后立即形成第2阻镀层119,也可以达到与本发明实施例5相同的效果。
并且,在本发明实施例5中,是在形成焊锡层122之前进行第1阻镀层118及第2阻镀层119的剥离,但也可以在形成焊锡层122之后进行。
另外,在上述的本发明实施例5中,是使用金系的材料构成金属层112、使用银系的材料构成上面电极层113,并且使用氧化镥系材料构成电阻层114,不过使用其他材料系也可以达到与本发明实施例5相同的效果。
另外,在上述的本发明实施例5中,说明了使用刻模法形成狭缝状第1分割部120及第2分割部123的构成,但除了使用该刻模法以外,在使用激光或高压喷水等的分割部形成方法来形成狭缝状第1分割部120及第2分割部123的情况下也可以达到与本发明实施例5相同的效果。
另外,在上述的本发明实施例5中,是在片状绝缘基板111的上面成成多对上面电极层113之后形成跨在该多对上面电极层113上的多个电阻层114,不过,在片状绝缘基板111的上面形成多个电阻层114之后形成与该多个电阻层114的一部分相重叠的多对上面电极层113,也可以达到与本发明实施例5相同的效果。
另外,在上述的本发明实施例5中,说明了在形成多个用于分割多个长方形状基板111b的狭缝状第1分割部120时,只在形成有多对金属层112、多对上面电极层113、多个电阻层114、多个第1保护层115、多个微调槽116、多个第2保护层117、多个第1阻镀层118、多个第2阻镀层119的片状绝缘基板111上的所述多对金属层112上,形成分离该多对金属层112的用于把片状绝缘基板111分割成多个长方形状基板111b的多个狭缝状第1分割部120的构成,但不限定于此,除此之外,例如在在片状绝缘基板111上首先形成多对金属层112、多对上面电极层113、多个电阻层114,而且在为了调整该多个电阻层114上的在所述多对上面电极层113之间的电阻值而进行了微调后,只在该片状绝缘基板111上的所述多对金属层112上形成分离该多对金属层112的用于把片状绝缘基板111分割成多个长方形状基板111b的多个狭缝状第1分割部120的情况下,也可达到与上述本发明实施例5相同的效果。
另外,在上述的本发明实施例5中,由于是在实施了在片状绝缘基板111的上面形成多对金属层112的工序、在所述片状绝缘基板111的上面形成与所述金属层112形成电连接的多对上面电极层113与多个电阻层114,并使其两者构成电连接的工序、调整所述多个电阻层114的在所述多对上面电极层113之间的电阻值的微调工序和形成至少覆盖所述多个电阻层114的多个保护层115的工序之后,只在实施了上述工序的片状绝缘基板111上的所述多对金属层112上形成分离该多对金属层112的用于把片状绝缘基板111分割成多个长方形基板111b的狭缝状第1分割部120,所以根据该制造方法,由于形成在片状绝缘基板111的上面的多对金属层112与多对上面电极层113构成了电连接,所以在为了调整一对上面电极层113之间的电阻值而进行微调时,除了该上面电极层113,也可以使用邻接的金属层112来进行电阻值的测定,从而,尤其是在微小电阻器的情况下,可使微调用的探针容易地接触到上电极,而且,在片状绝缘基板111上形成狭缝状及1分割部120的情况下,由于只切断了金属层112而上面电极层113未被切断,所以不会产生毛刺,构成平滑的电阻器的上面,从而可达到提高组装效率的效果。
如上所述,本发明的电阻器具有:通过狭缝状第1分割部和与该第1分割部呈直角关系的第2分割部对片状绝缘基板的分割而形成的单片状基板、形成在所述单片状基板上的一对上面电极层、与所述一对上面电极层的一部分相重叠的电阻层、覆盖所述电阻层的保护层、形成在所述单片状基板的侧面,并与所述一对上面电极层构成电连接的由镍电极构成的一对侧面电极层,因此,根据这样的构成,由于使用通过狭缝状第1分割部和与该第1分割部呈直角关系的第2分割部对片状绝缘基板的单片化分割而形成的单片状基板,所以在制造过程中不需要对单片状基板进行尺寸的分类,并且可省略象以往那样的对应单片状基板的尺寸分类而进行掩膜更换的工序,从而可提供廉价且微小的电阻器。

Claims (39)

1.一种电阻器,包括:通过狭缝状第1分割部和与该第1分割部成直角的第2分割部对片状绝缘基板的分割而形成的单片状基板;形成在所述单片状基板上的一对上面电极层;与所述一对上面电极层的一部分相重叠的电阻层;覆盖所述电阻层的保护层和形成在所述单片状基板的侧面,并与所述一对上面电极层构成电连接的由镍电极构成的一对侧面电极层。
2.一种电阻器,包括:通过狭缝状第1分割部和与该第1分割部呈直角关系的第2分割部对片状绝缘基板的分割而形成的单片状基板;形成在所述单片状基板上面的电阻层;与所述电阻层的一部分相重叠的一对上面电极层;覆盖所述电阻层的保护层和形成在所述单片状基板的侧面,并与所述一对上面电极层构成电连接的由镍电极构成的一对侧面电极层。
3.一种电阻器的制造方法,包括:在片状绝缘基板的上面形成多对上面电极层的工序;形成与所述多对上面电极层的一部分相重叠的多个电阻层的工序;为了调整所述多个电阻层的在所述多对上面电极层之间的电阻值而进行微调的工序;形成至少覆盖所述多个电阻层的多个保护层的工序;形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序;在形成有多个所述狭缝状第1分割部状态下的片状绝缘基板上的所述多个狭缝状第1分割部的内面上形成多对侧面电极层的工序;在所述片状绝缘基板上的多个长方形状基板上,在与所述狭缝状第1分割部成直角的方向上形成多个把所述多个电阻层各个分离并把长方形状基板分割成单片状基板的第2分割部的工序。
4.一种电阻器的制造方法,包括:在片状绝缘基板的上面形成多个电阻层的工序;形成与所述多个电阻层的一部分相重叠的多对上面电极层的工序;为了调整所述多个电阻层的在所述多对上面电极层之间的电阻值而进行微调的工序;形成至少覆盖所述多个电阻层的多个保护层的工序;形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序;在形成有多个所述狭缝状第1分割部状态下的片状绝缘基板上的所述多个狭缝状第1分割部的内面上形成多对侧面电极层的工序;在所述片状绝缘基板上的多个长方形状基板上,在与所述狭缝状第1分割部成直角的方向上形成多个把所述多个电阻层各个分离并把长方形状基板分割成单片状基板的第2分割部的工序。
5.根据权利要求3所述的电阻器的制造方法,其中形成多个用于把片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是,在实施了上面电极层形成工序、电阻层形成工序、微调工序、保护层形成工序的片状绝缘基板上,形成多对分离多对上面电极层并用于分割成多个长方形状基板的狭缝状第1分割部;并且形成多对侧面电极层的工序是,通过使用化学镀法对所述片状绝缘基板实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
6.根据权利要求4所述的电阻器的制造方法,其中形成多个用于把片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是,在实施了电阻层形成工序、上面电极层形成工序、微调工序、保护层形成工序的片状绝缘基板上形成多对分离多对上面电极层并用于分割成多个长方形状基板的狭缝状第1分割部,并且形成多对侧面电极层的工序是,通过使用化学镀法对所述片状绝缘基板实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
7.一种电阻器的制造方法,包括:在片状绝缘基板的上面形成多对上面电极层和多个电阻层,并使两者构成电连接的工序;为了调整所述多个电阻层的在所述多对上面电极层之间的电阻值而进行微调的工序;形成至少覆盖所述多个电阻层的多个保护层的工序;在所述片状绝缘基板的背面形成阻镀层的工序;形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序;在形成有多个所述狭缝状第1分割部状态下的片状绝缘基板的背面及多个狭缝状第1分割部的内面上通过喷镀法形成由镍或镍系合金构成的侧面电极层的工序;剥离下所述阻镀层,在多对侧面电极层上形成图形的工序;在所述片状绝缘基板上的多个长方形状基板上,在与所述狭缝状第1分割部成直角的方向上形成多个把所述多个电阻层各个分离并把长方形状基板分割成单片状基板的第2分割部的工序。
8.一种电阻器的制造方法,包括:在片状绝缘基板的上面形成多对上面电极层和多个电阻层,并使两者构成电连接的工序;为了调整所述多个电阻层的在所述多对上面电极层之间的电阻值而进行微调的工序;形成至少覆盖所述多个电阻层的多个保护层的工序;在所述片状绝缘基板的背面形成阻镀层的工序;形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序;在形成有多个所述狭缝状第1分割部状态下的片状绝缘基板的背面设置掩膜的工序;在设置有该掩膜的状态下,在所述绝缘基板的背面及多个狭缝状第1分割部的内面上通过喷镀法形成由镍或镍系合金构成的侧面电极层的工序;在所述片状绝缘基板上的多个长方形状基板上,在与所述狭缝状第1分割部成直角的方向上形成多个把所述多个电阻层各个分离并把长方形状基板分割成单片状基板的第2分割部的工序。
9.一种电阻器的制造方法,包括:在片状绝缘基板的上面形成多对上面电极层和多个电阻层,并使两者构成电连接的工序;为了调整所述多个电阻层的在所述多对上面电极层之间的电阻值而进行微调的工序;形成至少覆盖所述多个电阻层的多个保护层的工序;形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序;在形成有多个所述狭缝状第1分割部状态下的片状绝缘基板的全体背面上形成由镍或镍系合金构成的金属膜的工序;在所述绝缘基板的多个狭缝状第1分割部的内面上形成由镍或镍系合金构成的多个侧面电极层的工序;通过用激光除去形成在所述片状绝缘基板的全体背面上的金属膜的不要部分而形成多对背面电极层的工序;在所述片状绝缘基板上的多个长方形状基板上,并在与所述狭缝状第1分割部成直角的方向上形成多个把所述多个电阻层各个分离并把长方形状基板分割成单片状基板的第2分割部的工序。
10.根据权利要求3所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是,在片状绝缘基板上首先形成多个狭缝状第1分割部,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
11.根据权利要求4所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是,在片状绝缘基板上首先形成多个狭缝状第1分割部,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
12.根据权利要求7所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是,在片状绝缘基板上首先形成多个狭缝状第1分割部。
13.根据权利要求8所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是,在片状绝缘基板上首先形成多个狭缝状第1分割部。
14.根据权利要求9所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是,在片状绝缘基板上首先形成多个狭缝状第1分割部。
15.根据权利要求3所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是,使用预先形成有多个狭缝状第1分割部的片状绝缘基板,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
16.根据权利要求4所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是,使用预先形成有多个狭缝状第1分割部的片状绝缘基板,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
17.根据权利要求7所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是,使用预先形成有多个狭缝状第1分割部的片状绝缘基板。
18.根据权利要求8所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是,使用预先形成有多个狭缝状第1分割部的片状绝缘基板。
19.根据权利要求9所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是,使用预先形成有多个狭缝状第1分割部的片状绝缘基板。
20.根据权利要求3所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板上形成了多对上面电极层之后实施,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
21.根据权利要求4所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板上形成了多对上面电极层之后实施,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
22.根据权利要求7所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板上形成了多对上面电极层之后实施,并且形成多个电阻层的工序是,使其覆盖所述多对上面电极层的一部分地形成多个电阻层。
23.根据权利要求8所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板上形成了多对上面电极层之后实施,并且形成多个电阻层的工序是,使其覆盖所述多对上面电极层的一部分地形成多个电阻层。
24.根据权利要求9所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板上形成了多对上面电极层之后实施,并且形成多个电阻层的工序是,使其覆盖所述多对上面电极层的一部分地形成多个电阻层。
25.根据权利要求3所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板上形成多对上面电极层并且在该多对上面电极层上覆盖其中一部分地形成电阻层之后实施,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
26.根据权利要求4所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板上形成多个电阻层并且在该多个电阻层上覆盖其中一部分地形成上面电极层之后实施,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
27.根据权利要求7所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板的上面形成两者构成电连接的多对上面电极层和多个电阻层之后实施。
28.根据权利要求8所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板的上面形成两者构成电连接的多对上面电极层和多个电阻层之后实施。
29.根据权利要求9所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板的上面形成两者构成电连接的多对上面电极层和多个电阻层之后实施。
30.根据权利要求3所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在为了调整电阻层的在多对上面电极层之间的电阻值而进行微调的微调工序之后实施,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
31.根据权利要求4所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在为了调整电阻层的在多对上面电极层之间的电阻值而进行微调的微调工序之后实施,并且形成多对侧面电极层的工序是,通过在所述片状绝缘基板上使用化学镀法实施镀镍而在所述多个狭缝状第1分割部的内面上形成多对侧面电极层。
32.根据权利要求7所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板的上面形成多个电阻层之后实施,并且,形成多对上面电极层的工序是,与所述多个电阻层的一部分相重叠地形成多对上面电极层。
33.根据权利要求8所述的电阻器的制造方法,形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板的上面形成多个电阻层之后实施,并且,形成多对上面电极层的工序是,与所述多个电阻层的一部分相重叠地形成多对上面电极层。
34.根据权利要求9所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在在片状绝缘基板的上面形成多个电阻层之后实施,并且,形成多对上面电极层的工序是,与所述多个电阻层的一部分相重叠地形成多对上面电极层。
35.根据权利要求7所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在为了调整电阻层的在多对上面电极层之间的电阻值而进行微调的微调工序之后实施。
36.根据权利要求8所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在为了调整电阻层的在多对上面电极层之间的电阻值而进行微调的微调工序之后实施。
37.根据权利要求9所述的电阻器的制造方法,其中形成多个用于把所述片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序是在为了调整电阻层的在多对上面电极层之间的电阻值而进行微调的微调工序之后实施。
38.一种电阻器的制造方法,包括:在片状绝缘基板的上面形成多对金属层的工序;在所述片状绝缘基板的上面形成与所述金属层构成电连接的多对上面电极层和多个电阻层,并使两者构成电连接的工序;为了调整所述多个电阻层的在所述多对上面电极层之间的电阻值而进行微调的工序;形成至少覆盖所述多个电阻层的多个保护层的工序;只在所述片状绝缘基板的所述多对金属层上形成分离该多对金属层并用于把片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序;在形成有多个所述狭缝状第1分割部状态下的片状绝缘基板的多个狭缝状第1分割部的内面上形成由镍或镍系合金构成的多对侧面电极层的工序;在所述片状绝缘基板上的多个长方形状基板上,在与所述狭缝状第1分割部成直角的方向上形成多个把所述多个电阻层各个分离并把长方形状基板分割成单片状基板的第2分割部的工序。
39.一种电阻器的制造方法,包括:在片状绝缘基板的上面形成多对金属层的工序;在所述片状绝缘基板的上面形成与所述金属层构成电连接的多对上面电极层和多个电阻层,并使两者构成电连接的工序;为了调整所述多个电阻层的在所述多对上面电极层之间的电阻值而进行微调的工序;只在进行了微调后的所述片状绝缘基板的所述多对金属层上形成分离该多对金属层并用于把片状绝缘基板分割成多个长方形状基板的狭缝状第1分割部的工序;形成至少覆盖所述多个电阻层的多个保护层的工序;在形成有多个所述狭缝状第1分割部状态下的片状绝缘基板的多个狭缝状第1分割部的内面上形成由镍或镍系合金构成的多对侧面电极层的工序;在所述片状绝缘基板上的多个长方形状基板上,在与所述狭缝状第1分割部成直角的方向上形成多个把所述多个电阻层各个分离并把长方形状基板分割成单片状基板的第2分割部的工序。
CNB01803621XA 2000-01-17 2001-01-17 电阻器及其制造方法 Expired - Lifetime CN1220219C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000007407 2000-01-17
JP007407/2000 2000-01-17
JP043913/2000 2000-02-22
JP2000043913A JP2001237112A (ja) 2000-02-22 2000-02-22 抵抗器の製造方法
JP2000045507A JP2001274002A (ja) 2000-01-17 2000-02-23 抵抗器およびその製造方法
JP045507/2000 2000-02-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2005100914102A Division CN1722316B (zh) 2000-01-17 2001-01-17 电阻器的制造方法

Publications (2)

Publication Number Publication Date
CN1395734A true CN1395734A (zh) 2003-02-05
CN1220219C CN1220219C (zh) 2005-09-21

Family

ID=27342059

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005100914102A Expired - Fee Related CN1722316B (zh) 2000-01-17 2001-01-17 电阻器的制造方法
CNB01803621XA Expired - Lifetime CN1220219C (zh) 2000-01-17 2001-01-17 电阻器及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2005100914102A Expired - Fee Related CN1722316B (zh) 2000-01-17 2001-01-17 电阻器的制造方法

Country Status (6)

Country Link
US (4) US6935016B2 (zh)
EP (3) EP1255256B1 (zh)
KR (1) KR100468373B1 (zh)
CN (2) CN1722316B (zh)
DE (1) DE60139855D1 (zh)
WO (1) WO2001054143A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104749229A (zh) * 2013-12-26 2015-07-01 绿点高新科技股份有限公司 电化学感测试片、其制造方法及其电极层的制造方法
CN106328330A (zh) * 2015-06-19 2017-01-11 旺诠股份有限公司 晶片式薄膜电阻的制造方法
CN113053602A (zh) * 2019-12-27 2021-06-29 三星电机株式会社 电阻器组件
CN114365240A (zh) * 2019-09-04 2022-04-15 世美特株式会社 电阻器、其制造方法以及包括电阻器的装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176927A1 (en) * 2001-03-29 2002-11-28 Kodas Toivo T. Combinatorial synthesis of material systems
DE10162276C5 (de) * 2001-12-19 2019-03-14 Watlow Electric Manufacturing Co. Rohrförmiger Durchlauferhitzer und Heizplatte sowie Verfahren zu deren Herstellung
JP3846312B2 (ja) * 2002-01-15 2006-11-15 松下電器産業株式会社 多連チップ抵抗器の製造方法
JP2004140117A (ja) * 2002-10-16 2004-05-13 Hitachi Ltd 多層回路基板、及び多層回路基板の製造方法
TWI266568B (en) * 2004-03-08 2006-11-11 Brain Power Co Method for manufacturing embedded thin film resistor on printed circuit board
CN100521835C (zh) * 2005-12-29 2009-07-29 梁敏玲 电阻膜加热装置的制造方法及所形成的电阻膜加热装置
TW200733149A (en) * 2006-02-22 2007-09-01 Walsin Technology Corp Manufacturing method of chip resistor
US7911318B2 (en) * 2007-02-16 2011-03-22 Industrial Technology Research Institute Circuit boards with embedded resistors
US8044764B2 (en) * 2008-03-12 2011-10-25 International Business Machines Corporation Resistor and design structure having resistor material length with sub-lithographic width
US8111129B2 (en) 2008-03-12 2012-02-07 International Business Machines Corporation Resistor and design structure having substantially parallel resistor material lengths
KR101089840B1 (ko) * 2009-04-01 2011-12-05 삼성전기주식회사 회로 기판 모듈 및 그의 제조 방법
TWM439246U (en) * 2012-06-25 2012-10-11 Ralec Electronic Corp Micro metal sheet resistance
TWI571891B (zh) * 2014-03-03 2017-02-21 Walsin Tech Corp Thin film resistor method
US9552908B2 (en) * 2015-06-16 2017-01-24 National Cheng Kung University Chip resistor device having terminal electrodes
JP6506636B2 (ja) * 2015-06-18 2019-04-24 Koa株式会社 チップ抵抗器の製造方法
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
TWI620318B (zh) * 2016-08-10 2018-04-01 Wafer resistor device and method of manufacturing same
US10290403B2 (en) * 2016-12-15 2019-05-14 National Cheng Kung University Methods of fabricating chip resistors using aluminum terminal electrodes
CN107233900A (zh) * 2017-06-20 2017-10-10 山西大同大学 一种二硫化钼复合纳米金光催化剂及其制备方法
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142904A (ja) 1989-10-30 1991-06-18 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JP2535441B2 (ja) * 1990-08-21 1996-09-18 ローム株式会社 チップ型抵抗器の製造方法
JPH0774001A (ja) 1993-09-02 1995-03-17 Murata Mfg Co Ltd 抵抗素子を含む電子部品
JPH0786012A (ja) 1993-09-13 1995-03-31 Matsushita Electric Ind Co Ltd 角形チップ抵抗器の製造方法
US5680092A (en) * 1993-11-11 1997-10-21 Matsushita Electric Industrial Co., Ltd. Chip resistor and method for producing the same
JPH07245228A (ja) 1994-03-03 1995-09-19 Murata Mfg Co Ltd 表面実装型電子部品の製造方法
JPH08306503A (ja) * 1995-05-11 1996-11-22 Rohm Co Ltd チップ状電子部品
JPH0950901A (ja) 1995-08-07 1997-02-18 Hokuriku Electric Ind Co Ltd チップ電子部品とその製造方法
JPH09120902A (ja) 1995-10-24 1997-05-06 Hokuriku Electric Ind Co Ltd チップ電子部品とその製造方法
JP3637124B2 (ja) * 1996-01-10 2005-04-13 ローム株式会社 チップ型抵抗器の構造及びその製造方法
EP0810614B1 (en) * 1996-05-29 2002-09-04 Matsushita Electric Industrial Co., Ltd. A surface mountable resistor
JPH1116762A (ja) 1997-06-23 1999-01-22 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法
WO1999001876A1 (fr) * 1997-07-03 1999-01-14 Matsushita Electric Industrial Co., Ltd. Resistance et procede de fabrication
JPH1126204A (ja) * 1997-07-09 1999-01-29 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JPH11307304A (ja) 1998-04-20 1999-11-05 Hokuriku Electric Ind Co Ltd チップ抵抗器及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104749229A (zh) * 2013-12-26 2015-07-01 绿点高新科技股份有限公司 电化学感测试片、其制造方法及其电极层的制造方法
US9678033B2 (en) 2013-12-26 2017-06-13 Taiwan Green Point Enterprises Co., Ltd. Electrochemical biosensor and method for producing the same
CN104749229B (zh) * 2013-12-26 2019-01-29 绿点高新科技股份有限公司 电化学感测试片、其制造方法及其电极层的制造方法
US10648940B2 (en) 2013-12-26 2020-05-12 Taiwan Green Point Enterprises Co., Ltd. Electrochemical biosensor and method for producing the same
CN106328330A (zh) * 2015-06-19 2017-01-11 旺诠股份有限公司 晶片式薄膜电阻的制造方法
CN114365240A (zh) * 2019-09-04 2022-04-15 世美特株式会社 电阻器、其制造方法以及包括电阻器的装置
US12068094B2 (en) 2019-09-04 2024-08-20 Semitec Corporation Resistor unit, manufacturing method therefor, and device provided with resistor unit
CN113053602A (zh) * 2019-12-27 2021-06-29 三星电机株式会社 电阻器组件
CN113053602B (zh) * 2019-12-27 2022-08-26 三星电机株式会社 电阻器组件

Also Published As

Publication number Publication date
US20030132828A1 (en) 2003-07-17
EP1981041A2 (en) 2008-10-15
US20050153515A1 (en) 2005-07-14
CN1220219C (zh) 2005-09-21
US6935016B2 (en) 2005-08-30
KR100468373B1 (ko) 2005-01-27
US7165315B2 (en) 2007-01-23
EP1255256A4 (en) 2008-06-18
CN1722316B (zh) 2010-09-29
DE60139855D1 (de) 2009-10-22
CN1722316A (zh) 2006-01-18
EP1255256B1 (en) 2009-09-09
WO2001054143A1 (fr) 2001-07-26
EP1255256A1 (en) 2002-11-06
US7188404B2 (en) 2007-03-13
US20050125991A1 (en) 2005-06-16
EP1981040A2 (en) 2008-10-15
US7334318B2 (en) 2008-02-26
KR20020071946A (ko) 2002-09-13
US20050158960A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
CN1220219C (zh) 电阻器及其制造方法
CN1260750C (zh) 固体电解电容器及其制造方法
CN1449570A (zh) 电阻器及其制造方法
CN1190840C (zh) 半导体装置用引线框架
CN1160742C (zh) 电阻器及其制造方法
CN1154170C (zh) 半导体器件及其制造方法
CN1155012C (zh) Ptc热敏电阻用电极及其制造方法以及ptc热敏电阻
CN1289927C (zh) 波长可变滤波器及波长可变滤波器的制造方法
CN1307363A (zh) 半导体器件及其制造方法、化学机械研磨装置和方法
CN1638076A (zh) 半导体芯片及其制造方法、和半导体装置
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1764344A (zh) 布线电路板
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1866481A (zh) 薄膜晶体管的制造方法
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN101055857A (zh) 半导体器件及其制造方法
CN1820407A (zh) 执行机构、具有该执行机构的微动机构以及具有该微动机构的摄像模块
CN1624896A (zh) 布线结构及其制造方法
CN1217492C (zh) 表面声波滤波器和使用该滤波器的通信设备
CN1218399C (zh) 绝缘栅双极晶体管
CN1866490A (zh) 检查用探测器及检查用探测器的制造方法
CN1503278A (zh) 芯片状电子部件及其制造方法
CN1856886A (zh) 积层型压电元件
CN1146981C (zh) 半导体器件的制造方法
CN1692491A (zh) 半导体装置、dram集成电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: PANASONIC INDUSTRIAL DEVICES (TIANJIN) CO., LTD.

Assignor: Matsushita Electric Industrial Co., Ltd.

Contract record no.: 2012990000472

Denomination of invention: Chip resistor and method for producing the same

Granted publication date: 20050921

License type: Common License

Open date: 20030205

Record date: 20120703

CX01 Expiry of patent term

Granted publication date: 20050921

CX01 Expiry of patent term