JPH07245228A - 表面実装型電子部品の製造方法 - Google Patents
表面実装型電子部品の製造方法Info
- Publication number
- JPH07245228A JPH07245228A JP6033744A JP3374494A JPH07245228A JP H07245228 A JPH07245228 A JP H07245228A JP 6033744 A JP6033744 A JP 6033744A JP 3374494 A JP3374494 A JP 3374494A JP H07245228 A JPH07245228 A JP H07245228A
- Authority
- JP
- Japan
- Prior art keywords
- mother substrate
- slit
- electronic element
- external electrode
- surface mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 表面実装電子部品の製造方法において、外部
電極を量産性を損なうことなく、コストダウンを図っ
て、容易かつ精度よく形成すること。 【構成】 電子素子２を一単位ずつ縦横方向に形成した
マザー基板１を製作し、このマザー基板１に一単位の電
子素子２の両端部に沿ったスリット３を形成する。次
に、スリット３部分に外部電極を形成し、マザー基板１
をスリット３とは直交する方向に切断し、一単位ずつの
電子素子２に分離する。
電極を量産性を損なうことなく、コストダウンを図っ
て、容易かつ精度よく形成すること。 【構成】 電子素子２を一単位ずつ縦横方向に形成した
マザー基板１を製作し、このマザー基板１に一単位の電
子素子２の両端部に沿ったスリット３を形成する。次
に、スリット３部分に外部電極を形成し、マザー基板１
をスリット３とは直交する方向に切断し、一単位ずつの
電子素子２に分離する。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装型電子部品の
製造方法、例えば、チップコイル、チップインダクタ、
チップコンデンサ、チップ抵抗等の製造方法に関する。
製造方法、例えば、チップコイル、チップインダクタ、
チップコンデンサ、チップ抵抗等の製造方法に関する。
【０００２】
【従来の技術】従来、チップコイルやチップコンデンサ
等の電子部品は、マザー基板に電子素子を一単位ずつ縦
横方向に複数個形成し、このマザー基板を縦横に切断し
て一単位ずつの電子素子（チップ）に分離し、マザー基
板がグリーンシートの場合はさらにこれらのチップを焼
結した後、チップの両端部（必要に応じて中央部分）に
外部電極を形成することにより製造されていた。外部電
極は、Ａｇ等を含む導電性ペーストを必要箇所に塗布し
たり、ディッピングによって付着させたり、あるいは蒸
着、スパッタリング、イオンプレーティング、めっき等
の薄膜技術によって形成していた。
等の電子部品は、マザー基板に電子素子を一単位ずつ縦
横方向に複数個形成し、このマザー基板を縦横に切断し
て一単位ずつの電子素子（チップ）に分離し、マザー基
板がグリーンシートの場合はさらにこれらのチップを焼
結した後、チップの両端部（必要に応じて中央部分）に
外部電極を形成することにより製造されていた。外部電
極は、Ａｇ等を含む導電性ペーストを必要箇所に塗布し
たり、ディッピングによって付着させたり、あるいは蒸
着、スパッタリング、イオンプレーティング、めっき等
の薄膜技術によって形成していた。
【０００３】しかしながら、従来の製造方法では、マザ
ー基板から切り出されたチップの状態で外部電極を形成
するため、チップを整列させる工程が必要で、量産性を
損い、整列用の設備も高価になるという問題点を有して
いた。特に、近年では、チップが小形化しているため、
これらの従来の製造方法では外部電極の寸法精度に限界
を生じている。
ー基板から切り出されたチップの状態で外部電極を形成
するため、チップを整列させる工程が必要で、量産性を
損い、整列用の設備も高価になるという問題点を有して
いた。特に、近年では、チップが小形化しているため、
これらの従来の製造方法では外部電極の寸法精度に限界
を生じている。
【０００４】
【発明の目的、構成、作用、効果】そこで、本発明の目
的は、外部電極を容易にかつ寸法精度よく形成でき、量
産性を損なうことなく、コストダウンを図ることのでき
る表面実装型電子部品の製造方法を提供することにあ
る。
的は、外部電極を容易にかつ寸法精度よく形成でき、量
産性を損なうことなく、コストダウンを図ることのでき
る表面実装型電子部品の製造方法を提供することにあ
る。
【０００５】以上の目的を達成するため、本発明に係る
表面実装型電子部品の製造方法は、電子素子を一単位ず
つ縦横方向に形成したマザー基板を製作する工程と、こ
のマザー基板に一単位の電子素子の両端部分に沿ったス
リットを形成する工程と、少なくとも前記スリット部分
に外部電極を形成する工程と、前記マザー基板を前記ス
リットとは直交する方向に切断し、一単位ずつの電子素
子に分離する工程とからなることを特徴とする。
表面実装型電子部品の製造方法は、電子素子を一単位ず
つ縦横方向に形成したマザー基板を製作する工程と、こ
のマザー基板に一単位の電子素子の両端部分に沿ったス
リットを形成する工程と、少なくとも前記スリット部分
に外部電極を形成する工程と、前記マザー基板を前記ス
リットとは直交する方向に切断し、一単位ずつの電子素
子に分離する工程とからなることを特徴とする。
【０００６】以上の各工程を経ることにより、外部電極
はマザー基板の状態で形成される。外部電極は厚膜技
術、薄膜技術のいずれでも、あるいは併用して形成する
ことができ、マザー基板の状態で取り扱うため、従来の
ようにチップを整列させたりする必要がなく、整列設備
が不要となり、量産性が向上する。
はマザー基板の状態で形成される。外部電極は厚膜技
術、薄膜技術のいずれでも、あるいは併用して形成する
ことができ、マザー基板の状態で取り扱うため、従来の
ようにチップを整列させたりする必要がなく、整列設備
が不要となり、量産性が向上する。
【０００７】
【実施例】以下、本発明に係る表面実装型電子部品の製
造方法の実施例について添付図面を参照して説明する。
造方法の実施例について添付図面を参照して説明する。
【０００８】（第１実施例、図１〜図４参照）第１実施
例においては、まず、図１に示すマザー基板１を製作す
る。このマザー基板１は、無地のグリーンシートと電子
素子２を形成するための導体パターンを形成したグリー
ンシートとを積み重ねて圧着し、焼成したもので、例え
ば、電子素子２は積層コンデンサである。電子素子２は
一単位ずつマザー基板１内に縦横方向に形成される。電
子素子２としては、コンデンサ以外にコイル、インダク
タ、抵抗等種々の素子を形成してもよい。
例においては、まず、図１に示すマザー基板１を製作す
る。このマザー基板１は、無地のグリーンシートと電子
素子２を形成するための導体パターンを形成したグリー
ンシートとを積み重ねて圧着し、焼成したもので、例え
ば、電子素子２は積層コンデンサである。電子素子２は
一単位ずつマザー基板１内に縦横方向に形成される。電
子素子２としては、コンデンサ以外にコイル、インダク
タ、抵抗等種々の素子を形成してもよい。
【０００９】次に、図２に示すように、前記マザー基板
１にスリット３を形成する。このスリット３は一単位の
電子素子２の両端部分に沿って形成され、カット面には
電子素子２の内部電極が露出する。図２（Ａ）はスリッ
ト３を一端がマザー基板１の端面まで、いわゆる櫛歯状
に、切り込んだ例を示す。図２（Ｂ）はスリット３をマ
ザー基板１の両端がつながっている状態で切り込んだ例
を示す。スリット３の形成はダイシングソー、エンドミ
ル、サンドブラスト、レーザ等の手段で行われる。
１にスリット３を形成する。このスリット３は一単位の
電子素子２の両端部分に沿って形成され、カット面には
電子素子２の内部電極が露出する。図２（Ａ）はスリッ
ト３を一端がマザー基板１の端面まで、いわゆる櫛歯状
に、切り込んだ例を示す。図２（Ｂ）はスリット３をマ
ザー基板１の両端がつながっている状態で切り込んだ例
を示す。スリット３の形成はダイシングソー、エンドミ
ル、サンドブラスト、レーザ等の手段で行われる。
【００１０】次に、図３に示す工程を経て各電子素子２
の両端部に外部電極５を形成する。この外部電極形成工
程では、まず、図３（Ａ）に示すように、めっきレジス
ト材６を形成する。めっきレジスト材６はスリット３を
除いたマザー基板の表裏面に形成される。このめっきレ
ジスト材６の形成は、平面状に形成すればよいため、通
常のスクリーン印刷、フォトリソグラフィなどにより容
易に可能である。次に、図３（Ｂ）に示すように、Ｃ
ｕ，Ｎｉ，Ａｇ等を無電解めっきによってマザー基板の
めっきレジスト材６に覆われていない部分に付着させ、
下地電極５ａとする。このとき、電子素子（図３では積
層コンデンサ）２の内部電極２ａの端部が下地電極５ａ
と電気的に接続される。続いて、この下地電極５ａをよ
り強固にするために、Ｃｕ，Ｎｉ，Ａｇ，Ｓｎ等を電解
めっきによって付着させ、電極５ｂとする（図３（Ｃ）
参照）。これらの電子素子はまだマザー基板状態である
ため、めっきレジスト材６を適当なパターンとすること
により、相互の電気的導通をとることができ、電解めっ
きの作業性がよい。次に、前記めっきレジスト材６を除
去する（図３（Ｄ）参照）。なお、めっきレジスト材６
をそのまま最終製品まで残しておき、コーティング樹脂
の役割を持たせることもできる。
の両端部に外部電極５を形成する。この外部電極形成工
程では、まず、図３（Ａ）に示すように、めっきレジス
ト材６を形成する。めっきレジスト材６はスリット３を
除いたマザー基板の表裏面に形成される。このめっきレ
ジスト材６の形成は、平面状に形成すればよいため、通
常のスクリーン印刷、フォトリソグラフィなどにより容
易に可能である。次に、図３（Ｂ）に示すように、Ｃ
ｕ，Ｎｉ，Ａｇ等を無電解めっきによってマザー基板の
めっきレジスト材６に覆われていない部分に付着させ、
下地電極５ａとする。このとき、電子素子（図３では積
層コンデンサ）２の内部電極２ａの端部が下地電極５ａ
と電気的に接続される。続いて、この下地電極５ａをよ
り強固にするために、Ｃｕ，Ｎｉ，Ａｇ，Ｓｎ等を電解
めっきによって付着させ、電極５ｂとする（図３（Ｃ）
参照）。これらの電子素子はまだマザー基板状態である
ため、めっきレジスト材６を適当なパターンとすること
により、相互の電気的導通をとることができ、電解めっ
きの作業性がよい。次に、前記めっきレジスト材６を除
去する（図３（Ｄ）参照）。なお、めっきレジスト材６
をそのまま最終製品まで残しておき、コーティング樹脂
の役割を持たせることもできる。
【００１１】次に、マザー基板１をスリット３とは直交
する方向に切断し、一単位ずつの電子素子２に分離（チ
ップ化）し、図４に示す電子部品（チップコンデンサ）
として完成される。なお、前記焼成工程は、マザー基板
１を一単位ずつの電子素子２に分離した後に実施するよ
うにしてもよい。
する方向に切断し、一単位ずつの電子素子２に分離（チ
ップ化）し、図４に示す電子部品（チップコンデンサ）
として完成される。なお、前記焼成工程は、マザー基板
１を一単位ずつの電子素子２に分離した後に実施するよ
うにしてもよい。
【００１２】（第２実施例、図５、図６参照）第２実施
例は、電子素子を内蔵したマザー基板を製作し、スリッ
トを形成する工程は前記第１実施例と同様である（図
１、図２参照）。異なるのは、外部電極形成工程であ
り、まず、図５（Ａ）に示すように、Ｃｒ，Ｃｕ，Ａ
ｇ，Ｐｄ等をスパッタリングによってマザー基板の全面
に付着させ、電極膜７を形成する。電極膜７の形成は、
スパッタリング以外にも蒸着、イオンプレーティング、
めっきでもよく、あるいは印刷であってもよい。電極膜
７は電子素子（図５では積層コンデンサ）２の内部電極
２ａの端部と電気的に接続される。
例は、電子素子を内蔵したマザー基板を製作し、スリッ
トを形成する工程は前記第１実施例と同様である（図
１、図２参照）。異なるのは、外部電極形成工程であ
り、まず、図５（Ａ）に示すように、Ｃｒ，Ｃｕ，Ａ
ｇ，Ｐｄ等をスパッタリングによってマザー基板の全面
に付着させ、電極膜７を形成する。電極膜７の形成は、
スパッタリング以外にも蒸着、イオンプレーティング、
めっきでもよく、あるいは印刷であってもよい。電極膜
７は電子素子（図５では積層コンデンサ）２の内部電極
２ａの端部と電気的に接続される。
【００１３】次に、図５（Ｂ）に示すように、ポジティ
ブ型感光性レジスト材８を電極膜７の全体に浸漬法など
により塗布し、フォトマスク９を用いて表裏面から紫外
線を照射する。これにて、感光性レジスト材８の被照射
部分が軟化し、軟化部分を現像により除去する。次に、
感光性レジスト材８に覆われていない部分の電極膜７を
エッチングなどにより除去する（図５（Ｃ）参照）。さ
らに、感光性レジスト材８の残留部分を除去すると、図
５（Ｄ）に示すように、電子素子２の両端部に電極膜が
外部電極７として残る。なお、この外部電極７には、さ
らにその表面にＮｉ、半田等をめっき処理してもよい。
ブ型感光性レジスト材８を電極膜７の全体に浸漬法など
により塗布し、フォトマスク９を用いて表裏面から紫外
線を照射する。これにて、感光性レジスト材８の被照射
部分が軟化し、軟化部分を現像により除去する。次に、
感光性レジスト材８に覆われていない部分の電極膜７を
エッチングなどにより除去する（図５（Ｃ）参照）。さ
らに、感光性レジスト材８の残留部分を除去すると、図
５（Ｄ）に示すように、電子素子２の両端部に電極膜が
外部電極７として残る。なお、この外部電極７には、さ
らにその表面にＮｉ、半田等をめっき処理してもよい。
【００１４】その後、マザー基板をスリット３とは直交
する方向に切断し、電子素子２をチップ化して製品とし
て完成させる点は前記第１実施例と同様である。なお、
焼結工程はマザー基板の状態で行ってもよいし、各一単
位の電子素子２に分離した後に行ってもよい。
する方向に切断し、電子素子２をチップ化して製品とし
て完成させる点は前記第１実施例と同様である。なお、
焼結工程はマザー基板の状態で行ってもよいし、各一単
位の電子素子２に分離した後に行ってもよい。
【００１５】図６は第２実施例の外部電極形成工程で、
感光性レジスト材８の塗布に代えて、ストリップフィル
ム１０を使用した場合を示す。この図６は図５（Ｂ）に
代わるものである。
感光性レジスト材８の塗布に代えて、ストリップフィル
ム１０を使用した場合を示す。この図６は図５（Ｂ）に
代わるものである。
【００１６】また、第２実施例においては、電極膜７を
マザー基板の全面に設けるのではなく、図５（Ｄ）に示
したように外部電極７として残される部分以外をマスキ
ングし、電極膜（外部電極）７を形成してもよい。この
場合は、フォトリソグラフを省略できる。
マザー基板の全面に設けるのではなく、図５（Ｄ）に示
したように外部電極７として残される部分以外をマスキ
ングし、電極膜（外部電極）７を形成してもよい。この
場合は、フォトリソグラフを省略できる。
【００１７】（他の実施例）なお、本発明に係る表面実
装型電子部品の製造方法は前記実施例に限定するもので
はなく、その要旨の範囲内で種々に変更できる。例え
ば、電子素子を構成する導体パターンがマザー基板の表
面に形成されていてもよく、この場合は、表面の導体パ
ターンと外部電極とを必要に応じて電気的に接続させれ
ばよい。
装型電子部品の製造方法は前記実施例に限定するもので
はなく、その要旨の範囲内で種々に変更できる。例え
ば、電子素子を構成する導体パターンがマザー基板の表
面に形成されていてもよく、この場合は、表面の導体パ
ターンと外部電極とを必要に応じて電気的に接続させれ
ばよい。
【図１】本発明の第１実施例に係るマザー基板を示す斜
視図。
視図。
【図２】前記マザー基板にスリットを形成した状態を示
す斜視図、（Ａ）は一例、（Ｂ）は他の例を示す。
す斜視図、（Ａ）は一例、（Ｂ）は他の例を示す。
【図３】第１実施例における外部電極形成工程を（Ａ）
〜（Ｄ）の順に示す説明図。
〜（Ｄ）の順に示す説明図。
【図４】第１実施例によって完成された表面実装型電子
部品を示す斜視図。
部品を示す斜視図。
【図５】第２実施例における外部電極形成工程を（Ａ）
〜（Ｄ）の順に示す説明図。
〜（Ｄ）の順に示す説明図。
【図６】図５に示した外部電極形成工程の変形例を示す
説明図。
説明図。
１…マザー基板 ２…電子素子 ３…スリット ５，７…外部電極
Claims (1)
- 【請求項１】 電子素子を一単位ずつ縦横方向に形成し
たマザー基板を製作する工程と、 前記マザー基板に一単位の電子素子の両端部分に沿った
スリットを形成する工程と、 少なくとも前記スリット部分に外部電極を形成する工程
と、 前記マザー基板を前記スリットとは直交する方向に切断
し、一単位ずつの電子素子に分離する工程と、 からなることを特徴とする表面実装型電子部品の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6033744A JPH07245228A (ja) | 1994-03-03 | 1994-03-03 | 表面実装型電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6033744A JPH07245228A (ja) | 1994-03-03 | 1994-03-03 | 表面実装型電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07245228A true JPH07245228A (ja) | 1995-09-19 |
Family
ID=12394931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6033744A Pending JPH07245228A (ja) | 1994-03-03 | 1994-03-03 | 表面実装型電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07245228A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936504A (en) * | 1996-01-11 | 1999-08-10 | Murata Manufacturing Co., Ltd. | Chip-type coil device |
| WO2001022443A1 (fr) * | 1999-09-17 | 2001-03-29 | Fdk Corporation | Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance |
| JP2002170788A (ja) * | 2000-11-29 | 2002-06-14 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| US6935016B2 (en) | 2000-01-17 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a resistor |
| JP2005259892A (ja) * | 2004-03-10 | 2005-09-22 | Koa Corp | チップ部品の製造方法 |
| JP2009267323A (ja) * | 2008-03-31 | 2009-11-12 | Tdk Corp | 端子電極形成方法 |
-
1994
- 1994-03-03 JP JP6033744A patent/JPH07245228A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936504A (en) * | 1996-01-11 | 1999-08-10 | Murata Manufacturing Co., Ltd. | Chip-type coil device |
| EP1152438A4 (en) * | 1999-09-17 | 2003-05-28 | Fdk Corp | MULTILAYER INDUCTOR AND MANUFACTURING METHOD |
| JP2001155938A (ja) * | 1999-09-17 | 2001-06-08 | Fdk Corp | 積層インダクタおよびその製造方法 |
| EP1152438A1 (en) * | 1999-09-17 | 2001-11-07 | FDK Corporation | Multilayer inductor and method of manufacturing the same |
| US6452473B1 (en) | 1999-09-17 | 2002-09-17 | Fdk Corporation | Multilayer inductor and method of manufacturing the same |
| WO2001022443A1 (fr) * | 1999-09-17 | 2001-03-29 | Fdk Corporation | Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance |
| US6935016B2 (en) | 2000-01-17 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a resistor |
| US7165315B2 (en) | 2000-01-17 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a resistor |
| US7188404B2 (en) | 2000-01-17 | 2007-03-13 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a resistor |
| US7334318B2 (en) | 2000-01-17 | 2008-02-26 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a resistor |
| JP2002170788A (ja) * | 2000-11-29 | 2002-06-14 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2005259892A (ja) * | 2004-03-10 | 2005-09-22 | Koa Corp | チップ部品の製造方法 |
| JP2009267323A (ja) * | 2008-03-31 | 2009-11-12 | Tdk Corp | 端子電極形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| US6965161B2 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
| KR100304792B1 (ko) | 다층코일및그제조방법 | |
| JP3094993B2 (ja) | 電子部品の製造方法 | |
| US6646608B2 (en) | Center electrode assembly, nonreciprocal circuit device, communication device, and method of producing the center electrode assembly | |
| JPH07245228A (ja) | 表面実装型電子部品の製造方法 | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| JP2007012825A (ja) | チップ部品及びその製造方法 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JP2021125651A (ja) | コイル部品 | |
| JPH11214235A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2001093733A (ja) | 積層チップインダクタ及びその製造方法 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP2949541B2 (ja) | 表面実装部品 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| CN106559057A (zh) | 音叉式晶体片、音叉式晶体元件、晶体设备和音叉式晶体元件的制造方法 | |
| JP2003151850A (ja) | 積層セラミックコンデンサおよびその容量調整方法 | |
| CN115132484A (zh) | 层叠线圈部件的制造方法及层叠线圈部件 | |
| KR100408889B1 (ko) | 적층식 고주파 공진회로 제작방법 | |
| JPH0917678A (ja) | 積層型電子部品及びその製造方法 | |
| JP4051751B2 (ja) | 電子部品の端子の製造方法 | |
| JPH11121264A (ja) | チップ型ｌｃフィルタの製造方法 | |
| JPH01208007A (ja) | 共振器及びその製造方法 | |
| JP2642754B2 (ja) | Ｌｃ複合ネットワーク部品及びその製造方法 | |
| JPH0737719A (ja) | チップインダクタ及びその製造方法 |