JP2005259892A - チップ部品の製造方法 - Google Patents

チップ部品の製造方法 Download PDF

Info

Publication number
JP2005259892A
JP2005259892A JP2004067657A JP2004067657A JP2005259892A JP 2005259892 A JP2005259892 A JP 2005259892A JP 2004067657 A JP2004067657 A JP 2004067657A JP 2004067657 A JP2004067657 A JP 2004067657A JP 2005259892 A JP2005259892 A JP 2005259892A
Authority
JP
Japan
Prior art keywords
substrate
electrode
forming step
forming
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004067657A
Other languages
English (en)
Other versions
JP4167194B2 (ja
Inventor
Jun Kinoshita
順 木下
Hiromu Sakai
比呂六 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2004067657A priority Critical patent/JP4167194B2/ja
Publication of JP2005259892A publication Critical patent/JP2005259892A/ja
Application granted granted Critical
Publication of JP4167194B2 publication Critical patent/JP4167194B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】 外形寸法が小型化されても端面電極を簡単かつ高精度に形成することができるチップ抵抗器を提供すること。
【解決手段】 大判基板12Aに個々のチップ領域に対応する表裏両面電極14,18と抵抗体13および保護膜17を一括して形成した後、この大判基板12Aの表裏両面に上部保護層23と下部保護層24を塗布し、この下部保護層24を介して大判基板12Aを可撓性シートからなる支持台25上に固定する。次に、ダイシングによって大判基板12Aに一次スリット26を形成した後、支持台25を円筒状治具28に巻回・固定して一次スリット26の間隔を拡げた状態で端面電極19をスパッタにより形成する。次に、ダイシングによって一次スリット26と直交する複数本の二次スリット29を形成して大判基板12Aを多数のチップ単体30に細分割した後、上部保護層23と下部保護層24を洗浄することによって各チップ単体30を支持台25から剥離し、最後に、各チップ単体30の下地電極層にめっき層22を形成してチップ抵抗器11の完成品を得る。
【選択図】 図4

Description

本発明はチップ抵抗器の製造方法に係り、特に、外形寸法が小型化された場合に用いて好適なチップ抵抗器の製造方法に関するものである。
図6は従来より一般的に知られているチップ抵抗器の断面図であり、同図に示すチップ抵抗器1はアルミナ等からなる絶縁性基板2を有し、この絶縁性基板2上に抵抗体3と該抵抗体3の両端部に重なり合う一対の表面電極4とが形成されている。抵抗体3はガラスコート層5で覆われ、さらにガラスコート層5はエポキシ系樹脂等からなるオーバーコート層6で覆われている。これらのガラスコート層5とオーバーコート層6は抵抗体3の保護膜として機能している。絶縁性基板2の裏面には表面電極4と対応する両端部に一対の裏面電極7が形成されており、また、絶縁性基板2の両側端面にはそれぞれ表面電極4と裏面電極7とを橋絡する端面電極8が形成されている。表面電極4と裏面電極7は銀(Ag)を主成分とするペーストをスクリーン印刷等によって形成したものであり、端面電極8は例えばニッケルクロム(Ni/Cr)をスパッタ等によって形成したものである。表面電極4と裏面電極7および端面電極8はチップ抵抗器1の下地電極層を構成しており、製造工程の最終段階で該下地電極層をめっき処理することにより、ニッケル(Ni)めっき層9と半田(SN/Pb)めっき層10という二層構造のめっき層によって該下地電極層は被覆される。なお、これらめっき層9,10は、電極くわれの防止や半田付けの信頼性向上を図るためのものであり、半田めっき層の代わりに錫(Sn)めっき層を用いることもある。
従来、このように構成されたチップ抵抗器1は、以下に説明する工程によって製造されるようになっている(例えば、特許文献1参照)。すなわち、まず各チップ領域を区切る位置に縦横に延びる分割溝が形成された大判基板を準備し、この大判基板に個々のチップ抵抗器1に対応する多数の表面電極4と裏面電極7を形成すると共に、隣接する表面電極4間にそれぞれ抵抗体3を形成した後、各抵抗体3上にガラスコート層5とオーバーコート層6を順次形成する。次いで、大判基板を一方の分割溝に沿って分割(一次分割)して多数の短冊状分割片を得た後、これら短冊状分割片を重ね合わせた状態で各々の長手方向に沿う両端面に端面電極8を形成する。しかる後、各短冊状分割片を他方の分割溝に沿ってチップサイズに分割(二次分割)し、最後にニッケル(Ni)と半田(SN/Pb)めっき層10を施すことにより、図6に示すようなチップ抵抗器1が多数個取りされる。
特開平6−120013号公報(第2−3頁、図1)
ところで近年、各種電子機器の小型化に伴ってチップ抵抗器も小型化されてきており、例えば平面的な外形寸法を0.6mm×0.3mmとした超小型のチップ抵抗器が実現されており、さらに小型化されたチップ抵抗器も要望されている。
しかしながら前述した従来の製造方法では、大判基板を一次分割して得られる短冊状分割片の端面に端面電極を形成しており、端面電極を形成する前工程として大判基板を短冊状に分割する一次分割が必要となるため、チップ抵抗器の小型化に伴って短冊状分割片の幅寸法が非常に小さくなると、大判基板を短冊状分割片に一次分割すること自体が困難となる。また、仮に大判基板から多数の短冊状分割片を得ることができたとしても、幅寸法が小さくなるほど短冊状分割片の機械的強度が低下するため、複数の短冊状分割片を重ね合わせた状態でそれらの両端面に端面電極を形成する際に、短冊状分割片が不用意に割れてしまうという問題が発生する。さらに、チップ抵抗器が小型化されていくと、互いに重ね合わされた複数の短冊状分割片の僅かな位置ズレが端面電極の不良要因となるため、端面電極を高精度に形成することが困難になるという問題も発生する。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、外形寸法が小型化されても端面電極を簡単かつ高精度に形成することができるチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明によるチップ抵抗器の製造方法では、所定サイズの大判基板の表裏両面に多数の電極をマトリックス状に形成する電極形成工程と、前記大判基板の一面に両端が前記電極に接続された多数の抵抗体を形成する抵抗体形成工程と、前記大判基板の表裏両面に少なくとも前記電極を覆うように保護層を形成する保護層形成工程と、この保護層形成工程後の前記大判基板を可撓性シートからなる支持台上に固定する基板固定工程と、前記支持台上に固定された前記大判基板に互いに平行な多数の一次スリットを形成して隣接する前記抵抗体を繋ぐ前記電極を2分割する一次スリット形成工程と、前記支持台を湾曲させて前記一次スリットの内部で表裏両面の前記電極どうしを接続する端面電極をスパッタにより形成する端面電極形成工程と、この端面電極形成工程後の前記大判基板に前記一次スリットと直交する方向に延びる多数の二次スリットを形成する二次スリット形成工程と、この二次スリット形成工程後に前記大判基板を前記支持台から剥離して個々の部品を得る部品分離工程とを具備することとする。
このような各工程を備えたチップ抵抗器の製造方法によれば、大判基板を可撓性シートからなる支持台上に固定した状態で多数の一次スリットを形成した後、この支持台を湾曲させて一次スリットの間隔を拡げた状態で端面電極をスパッタにより形成するようにしたので、チップ抵抗器の小型化に伴って各一次スリット間の幅寸法が非常に小さくなったとしても、端面電極を簡単かつ高精度に形成することができる。また、大判基板の表裏両面の電極が保護層によって覆われているので、端面電極が大判基板の表裏両面の電極まで回り込むことはなく、この点からも端面電極を高精度に形成することができる。
上記の構成において、端面電極形成工程で支持台を円筒状治具の外周面に固定し、この治具を回転させながら端面電極をスパッタにより形成することが好ましく、また、二次スリット形成工程時に支持台を平坦状に戻してから二次スリットを形成することが好ましい。
また、上記の構成において、一次スリットと二次スリットを形成する加工手段としてレーザやウォータージェットを用いることも可能であるが、これら一次スリットと二次スリットをダイシングにより形成することが好ましい。
本発明によるチップ抵抗器の製造方法は、所定サイズの大判基板に個々のチップ抵抗器に対応する電極と抵抗体を一括して形成した後、この大判基板を支持台上に固定した状態で多数の一次スリットを形成し、支持台の可撓性を利用して一次スリットの間隔を拡げた状態で端面電極をスパッタにより形成するようにしたので、チップ抵抗器の小型化に伴って各一次スリット間の幅寸法が非常に小さくなったとしても、端面電極を簡単かつ高精度に形成することができ、しかも、この端面電極の形成時に大判基板の表裏両面の電極が保護層によって覆われているので、端面電極が大判基板の表裏両面の電極まで回り込むことはなく、この点からも端面電極を高精度に形成することができる。
発明の実施の形態について図面を参照して説明すると、図1は本発明の実施形態例に係るチップ抵抗器の断面図、図2は該チップ抵抗器の製造工程を示す断面図、図3は該チップ抵抗器の製造工程を示す平面図、図4は該チップ抵抗器の製造工程における端面電極形成工程を示す説明図、図5は図4の要部拡大図である。
図1に示すチップ抵抗器11は、アルミナ(Al)を主成分とする絶縁性基板12の表面側に、酸化ルテニウム等からなる抵抗体13と、この抵抗体13の両端部に重なり合う一対の表面電極14と、抵抗体13を覆うガラスコート層15およびオーバーコート層16とが形成されている。オーバーコート層16はエポキシ系樹脂等からなり、これらガラスコート層15とオーバーコート層16は抵抗体13の保護膜17として機能する。また、絶縁性基板12の裏面側には表面電極14と対応する両端部に一対の裏面電極18が形成されており、さらに、絶縁性基板12の両側端面にはそれぞれ表面電極14と裏面電極18とを橋絡する端面電極19が形成されている。表面電極14と裏面電極18はAgまたはAg−Pdを主成分とするペーストをスクリーン印刷等を用いて形成したものであり、端面電極19はニッケルクロム(Ni/Cr)をスパッタすることによって形成したものである。表面電極14と裏面電極18および端面電極19はチップ抵抗器11の下地電極層を構成しており、後述する製造工程の最終段階で該下地電極層をめっき処理することにより、ニッケル(Ni)メッキ層20と半田(SN/Pb)めっき層21という二層構造のめっき層22によって該下地電極層は被覆される。なお、該めっき層22(20,21)は、電極くわれの防止や半田付けの信頼性向上を図るためのものであり、半田めっき層の代わりに錫(Sn)めっき層を用いることも可能である。
次に、このように構成されたチップ抵抗器11の製造工程を図2と図3に基づいて説明する。
まず、図2(a)と図3(a)に示すように、多数個取り用の大判基板12Aを準備する。この大判基板12Aはチップ抵抗器11の絶縁性基板12となるものであり、図2と図3では1個または複数個のチップ領域のみを示してあるが、実際には1つの大判基板12Aから多数のチップ抵抗器11が一括して得られるようになっている。
次いで、図2(b)と図3(b)に示すように、大判基板12Aの表裏両面にAgまたはAg−Pdペーストをスクリーン印刷し、これを850°C程度の温度で焼成することにより、個々のチップ抵抗器11に対応する多数の表面電極14と裏面電極18を形成する(電極形成工程)。これら表面電極14と裏面電極18はどちらを先に形成しても良いが、表面電極14は大判基板12Aの表面側にマトリックス状に配列され、裏面電極18も大判基板12Aの裏面側にマトリックス状に配列される。
次いで、図2(c)と図3(c)に示すように、大判基板12Aの表面側に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して焼成することにより、図3(b)のX方向に沿って隣接する一対の表面電極14間にそれぞれ抵抗体13を形成する(抵抗体形成工程)。なお、これら抵抗体13と表面電極14はどちらを先に形成しても良く、要は抵抗体13の両端に隣接する表面電極14が接続されれば良い。
次いで、図2(d)と図3(d)に示すように、各抵抗体13を覆うようにガラスペーストをスクリーン印刷して焼成することにより、図3(b)のY方向に沿って帯状に延びるガラスコート層15を形成する。しかる後、図2(e)と図3(e)に示すように、ガラスコート層15上にエポキシ等の樹脂ペーストをスクリーン印刷して加温硬化することにより、ガラスコート層15を覆って帯状に延びるオーバーコート層16を形成し、各抵抗体13を保護する二層構造の保護膜17を形成する(保護膜形成工程)。
このように大判基板12Aに多数のチップ抵抗器11に対応する表裏両面電極14,18と抵抗体13および保護膜17(ガラスコート層15とオーバーコート層16)を一括して形成した後、この大判基板12Aの表裏両面に上部保護層23と下部保護層24を形成し、図2(f)と図3(f)に示すように、この下部保護層24の粘着力によって大判基板12Aをポリイミド等の可撓性シートからなる支持台25上に固定する(基板固定工程)。これら上部保護層23と下部保護層24はいずれもワックスからなり、大判基板12Aの表裏両面に均一厚に形成される。
次いで、図2(g)と図3(g)に示すように、ダイシングによって大判基板12Aに互いに平行な複数本の一次スリット26を形成し、これら一次スリット26によって表面電極14と裏面電極18の各対を図3(b)のY方向に沿って2分割する(一次スリット形成工程)。これら一次スリット26の両端は大判基板12Aの周縁部まで達しているが、隣接する一対の一次スリット26で挟まれた短冊状部分27が下部保護層24の粘着力によって支持台25上に固定されているため、一次スリット26を有する大判基板12Aは支持台25に保持されたままで分離することはない。
次いで、図2(h)に示すように、一次スリット26の内側面にニッケルクロム(Ni/Cr)をスパッタすることにより、一次スリット26内に露出する表面電極14と裏面電極18の端面どうしを橋絡する端面電極19を形成する(端面電極形成工程)。この場合、図4に示すように、支持台25を円筒状治具28の外周面に巻回・固定して一次スリット26の間隔を外側に向けて拡げ、この状態で治具28を回転させながらニッケルクロム(ターゲット)を矢印A方向へスパッタすることにより、端面電極19を形成するようにしている。これにより、図5に示すように、矢印A方向に対して傾斜する大判基板12A(短冊状部分27)の端面P1にスパッタ膜が廻り込みやすくなるため、本来形成する必要のない表面P2にスパッタ膜が厚く形成され過ぎることがなくなり、膜厚の不均一に起因する大判基板12Aの反りを防止することができる。なお、図4と図5には省略されているが、かかる端面電極19の形成時に、表面電極14と裏面電極18はそれぞれ上部保護層23と下部保護層24によって覆われているため、端面電極19が大判基板12Aの表裏両面の表面電極14と裏面電極18まで回り込むことはない。
次いで、支持台25を円筒状治具28から取り外して平坦状に戻した後、図3(h)に示すように、ダイシングによって大判基板12Aに各一次スリット26と直交する方向に延びる互いに平行な複数本の二次スリット29を形成し、大判基板12Aを一次スリット26と二次スリット29で囲まれた多数のチップ単体30に細分割する(二次スリット形成工程)。
しかる後、上部保護層23と下部保護層24を洗浄することにより、大判基板12Aに設けられた各チップ単体30を支持台25から剥離し(部品分離工程)、最後に、各チップ単体30の下地電極層に電解めっきを施してニッケル(Ni)メッキ層20と半田(SN/Pb)めっき層21を形成することにより、図1に示すようなチップ抵抗器11が多数個取りされる。
このようにして製造されるチップ抵抗器11は、所定サイズの大判基板12Aに多数個取りされるチップ抵抗器11に対応する表裏両面電極14,18と抵抗体13および保護膜17(ガラスコート層15とオーバーコート層16)を一括して形成した後、この大判基板12Aを可撓性シートからなる支持台25上に固定した状態で多数の一次スリット26を形成し、次いで、この支持台25を円筒状治具28に巻回・固定して一次スリット26の間隔を拡げた状態で端面電極19をスパッタにより形成するようにしたので、チップ抵抗器11の小型化に伴って各一次スリット26間の幅寸法が非常に小さくなったとしても、端面電極19を簡単かつ高精度に形成することができる。しかも、端面電極19の形成時に表面電極14と裏面電極18はそれぞれ上部保護層23と下部保護層24によって覆われているため、端面電極19が大判基板12Aの表裏両面の表面電極14と裏面電極18まで回り込むことはなく、表面電極14と裏面電極18のスクリーン印刷での寸法精度が維持されたまま端面電極19を高精度に形成することができる。
また、このチップ抵抗器11は抵抗体13と表面電極14および裏面電極18を厚膜形成したものであるが、上部保護層23と下部保護層24としてワックスを用いているため、ダイシングによって大判基板12Aに一次スリット26を形成する際に懸念される表面電極14と裏面電極18の欠けを防止できる。
なお、上記実施形態例では、抵抗体13と表面電極14および裏面電極18を厚膜形成した厚膜タイプのチップ抵抗器11について説明したが、これら抵抗体と表面電極および裏面電極をスパッタ等で薄膜形成した薄膜タイプのチップ抵抗器にも適用可能である。この場合、一次スリット26の形成時にダイシングによって表面電極14と裏面電極18が欠ける虞がなくなるため、上部保護層23ととしてワックスの代わりにレジストを用いても良く、また、大判基板12Aを支持台25上に固定する下部保護層24としてワックスの代わりに接着テープを用いることが好ましい。
また、上記実施形態例では、一次スリット26と二次スリット29を形成する加工手段としてダイシングを例示したが、ダイシングの代わりにレーザやウォータージェットを用いることも可能である。
本発明の実施形態例に係るチップ抵抗器の断面図 である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程における端面電極形成工程を示す説明図である。 図4の要部拡大図である。 従来例に係るチップ抵抗器の断面図である。
符号の説明
11 チップ抵抗器
12 絶縁性基板
12A 大判基板
13 抵抗体
14 表面電極
15 ガラスコート層
16 オーバーコート
17 保護膜
18 裏面電極
19 端面電極
22 めっき層
23 上部保護層
24 下部保護層
25 支持台
26 一次スリット
27 短冊状部分
28 円筒状治具28
29 二次スリット
30 チップ単体

Claims (4)

  1. 所定サイズの大判基板の表裏両面に多数の電極をマトリックス状に形成する電極形成工程と、
    前記大判基板の一面に両端が前記電極に接続された多数の抵抗体を形成する抵抗体形成工程と、
    前記大判基板の表裏両面に少なくとも前記電極を覆うように保護層を形成する保護層形成工程と、
    この保護層形成工程後の前記大判基板を可撓性シートからなる支持台上に固定する基板固定工程と、
    前記支持台上に固定された前記大判基板に互いに平行な多数の一次スリットを形成して隣接する前記抵抗体を繋ぐ前記電極を2分割する一次スリット形成工程と、
    前記支持台を湾曲させて前記一次スリットの内部で表裏両面の前記電極どうしを接続する端面電極をスパッタにより形成する端面電極形成工程と、
    この端面電極形成工程後の前記大判基板に前記一次スリットと直交する方向に延びる多数の二次スリットを形成する二次スリット形成工程と、
    この二次スリット形成工程後に前記大判基板を前記支持台から剥離して個々の部品を得る部品分離工程と、
    を具備してなるチップ抵抗器の製造方法。
  2. 請求項1の記載において、前記端面電極形成工程で前記支持台を円筒状治具の外周面に固定し、この治具を回転させながら前記端面電極をスパッタにより形成することを特徴とするチップ部品の製造方法。
  3. 請求項1または2の記載において、前記二次スリット形成工程で前記支持台を平坦状に戻してから前記二次スリットを形成することを特徴とするチップ部品の製造方法。
  4. 請求項1〜3のいずれか1項の記載において、前記一次スリットと前記二次スリットがダイシングにより形成されることを特徴とするチップ部品の製造方法。
JP2004067657A 2004-03-10 2004-03-10 チップ部品の製造方法 Expired - Fee Related JP4167194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004067657A JP4167194B2 (ja) 2004-03-10 2004-03-10 チップ部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004067657A JP4167194B2 (ja) 2004-03-10 2004-03-10 チップ部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005259892A true JP2005259892A (ja) 2005-09-22
JP4167194B2 JP4167194B2 (ja) 2008-10-15

Family

ID=35085340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004067657A Expired - Fee Related JP4167194B2 (ja) 2004-03-10 2004-03-10 チップ部品の製造方法

Country Status (1)

Country Link
JP (1) JP4167194B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152576A (ja) * 2016-02-25 2017-08-31 Koa株式会社 チップ抵抗器の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63172401A (ja) * 1987-01-12 1988-07-16 ティーディーケイ株式会社 チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JPH0774002A (ja) * 1993-09-02 1995-03-17 Koa Corp 電子部品の製造方法
JPH07245228A (ja) * 1994-03-03 1995-09-19 Murata Mfg Co Ltd 表面実装型電子部品の製造方法
JP2000294449A (ja) * 1999-04-01 2000-10-20 Matsushita Electric Ind Co Ltd 積層体の製造方法及び積層体の製造装置
JP2002170749A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 電子部品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63172401A (ja) * 1987-01-12 1988-07-16 ティーディーケイ株式会社 チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JPH0774002A (ja) * 1993-09-02 1995-03-17 Koa Corp 電子部品の製造方法
JPH07245228A (ja) * 1994-03-03 1995-09-19 Murata Mfg Co Ltd 表面実装型電子部品の製造方法
JP2000294449A (ja) * 1999-04-01 2000-10-20 Matsushita Electric Ind Co Ltd 積層体の製造方法及び積層体の製造装置
JP2002170749A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152576A (ja) * 2016-02-25 2017-08-31 Koa株式会社 チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP4167194B2 (ja) 2008-10-15

Similar Documents

Publication Publication Date Title
JP5751080B2 (ja) 積層セラミック電子部品
JP6302877B2 (ja) 金属ストリップ抵抗器とその製造方法
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
JP6933453B2 (ja) チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP2006339589A (ja) チップ抵抗器およびその製造方法
JP4067923B2 (ja) チップ抵抗器の製造方法
JP4167194B2 (ja) チップ部品の製造方法
CN1918675B (zh) 片状电阻的制造方法
JP2005268302A (ja) チップ抵抗器およびその製造方法
JP2006173159A (ja) チップ部品の製造方法
WO2016167182A1 (ja) チップ抵抗器およびその製造方法
JP2000195754A (ja) 積層セラミックチップコンデンサアレイ及びその製造方法
JP2005268300A (ja) チップ抵抗器およびその製造方法
JP2007134452A (ja) チップ抵抗器の製造方法
JP2001023864A (ja) 多連型電子部品
JP2017152576A (ja) チップ抵抗器の製造方法
JP2007096097A (ja) 電子部品素子及びその集合基板並びに電子部品素子の製造方法
JPH0521204A (ja) 角形チツプ抵抗器およびその製造方法
JP2005078874A (ja) ジャンパーチップ部品及びジャンパーチップ部品の製造方法
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP3772270B2 (ja) 小型電子部品の製造方法およびチップ抵抗器
JP2002299193A (ja) チップ型積層電子部品
JP2022189028A (ja) チップ部品
JP2004253636A (ja) チップ抵抗器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees