CN1383208A - 半导体存储装置及其制造方法 - Google Patents
半导体存储装置及其制造方法 Download PDFInfo
- Publication number
- CN1383208A CN1383208A CN02116124A CN02116124A CN1383208A CN 1383208 A CN1383208 A CN 1383208A CN 02116124 A CN02116124 A CN 02116124A CN 02116124 A CN02116124 A CN 02116124A CN 1383208 A CN1383208 A CN 1383208A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- wiring
- magneto
- effect device
- resistance effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体存储装置,具备半导体衬底,和与上述半导体衬底分离开来配置且由第1磁性层和第1非磁性层形成的第1磁阻效应器件,上述第1磁性层和上述第1非磁性在对上述半导体衬底垂直的方向上形成。
Description
技术领域
本发明涉及半导体存储装置及其制造方法,特别是涉及把隧道磁阻(TMR)效应器件用做存储器件的磁性存储装置(MRAM:磁随机存取存储器)及其制造方法。
背景技术
近些年来,作为数据存储器件,人们提出了利用隧道磁阻效应的MRAM存储单元的方案。
图14示出了现有技术的半导体存储装置的平面图。图15示出了沿着图14的XV-XV线剖开的半导体存储装置的剖面图。图16用箭头示出了现有技术的半导体存储装置的磁记录层的磁化状态。
如图14和图15所示,把位线11和写入字线13配置为使之彼此直交,并把TMR器件23配置在该位线11和写入字线13之间的交点上。该TMR器件23的一端连接到位线11上,另一端则通过下部电极40和接触41连接到读出字线30上。
在这里,TMR器件23成为由2个磁性层和被这些磁性层夹持起来的非磁性层构成的3层构造。即,TMR器件23用通过上部电极(未画出来)连接到位线11上的磁记录层24、连接到下部电极40上的磁化固定粘接层25、被这些磁记录层24和磁化固定粘接层25夹持起来的薄的隧道绝缘膜19构成。
在用这样的现有技术形成的半导体存储装置中,存在着以下所示的问题。
首先,构成TMR器件23的磁记录层24、磁化固定粘接层25和隧道绝缘膜19,相对于要装载TMR器件23的半导体衬底(未画出来)在水平方向上平面状地形成。因此,在使TMR器件23图形化之际,TMR器件的表面积依赖于光刻的最小尺寸。就是说,TMR器件23的加工自由度低。
此外,如图16所示,在磁记录层24中,虽然所有的磁化方向都在一个方向上整齐排列是理想的,但是实际上在磁记录层24的两端部分会发生长边方向的磁化向量进行迂回那样的磁区100,归因于该磁区100就会发生所谓的反磁场。其结果是,发生了反磁场的区域就不再能够均一地维持相当于本来的‘1’、‘0’的数据存储状态的隧道电阻。当要想使TMR器件微细化时,这一问题就会变得更加显著。即,在要谋求TMR器件23的相对于半导体衬底来说水平方向的面积成分微细化的情况下,就必须减小TMR器件23的表面积。就是说,随着TMR器件23的表面积的减小,因在TMR器件23的端部发生的磁区100而产生的磁场不稳定的区域的比率就会增大。归因于此,就更难于检测隧道电阻的变化量之差。此外,TMR器件23的微细化,与面积成分比较,垂直于半导体衬底的方向的膜厚成分的微细化更难。出于这些原因,当仅仅进行TMR器件23的面积成分的微细化时,进行切换所需要的磁场就会增大,产生磁场时的施加电流将变得极端地大。如上所述,由于TMR器件23的微细化是困难的,故单元的微细化也难于实现。
此外,如图15所示,在现有的单元中,对于1个TMR器件23来说,必须要有1条位线11和2条字线(写入字线13和读出字线30)。此外,为了把TMR器件23和读出字线30连接起来,还必须用下部电极40或接触41等引出布线。因此,归因于种种布线的存在,单元的最小加工尺寸变成为8F2以上(参看图14),使得单元的微细化变得更加困难。
此外,如图15所示,写入字线13和TMR器件23之间的距离X’越短,则写入电流就越小,动作余量就会改善得越大。为此,虽然需要减小写入字线13和TMR器件23之间的距离X’,但是,使得写入字线13和TMR器件23之间的绝缘膜的膜厚16a变薄那样地进行控制,在工艺上是非常困难的。
如上所述,在上述现有技术的半导体存储装置中,TMR器件23表面加工的自由度低,单元面积难于微细化,而且,写入字线13和TMR器件23之间的距离X’的控制是困难的。
发明内容
本发明的第1视点的半导体存储装置,具备:半导体衬底;与上述半导体衬底分离开来配置且由第1磁性层和第1非磁性层形成的第1磁阻效应器件,上述第1磁性层和上述第1非磁性在对上述半导体衬底垂直的方向上形成。
本发明的第1视点的半导体存储装置的制造方法,具备下述工序:在半导体衬底的上方形成第1布线的工序;在上述第1布线上边形成第1绝缘膜的工序;在上述第1绝缘膜上边形成第2和第4布线的工序;上述第4布线被形成为与上述第2布线之间设置有第1间隔,在上述第1绝缘膜和上述第2和第4布线上边局部地形成第2绝缘膜,在上述第1间隔内形成第1沟槽的工序;在上述第1沟槽的两侧面上分别形成第1和第2磁阻效应器件,用第1磁性层和第1非磁性层形成上述第1磁阻效应器件,在对于上述半导体衬底垂直的方向上形成上述第1磁性层和上述第1非磁性层,用第2磁性层和第2非磁性层形成上述第2磁阻效应器件的工序,在对于上述半导体衬底垂直的方向上形成上述第2磁性层和上述第2非磁性层的工序;除去在上述第1和第2磁阻效应器件间的上述第1沟槽的底面的上述第1绝缘膜以形成使上述第1布线的一部分露出来的接触孔,同时除去上述第2和第4布线上方的上述第2绝缘膜的一部分来分别形成第2和第3沟槽的工序;在上述接触孔内形成接触,该接触连接到上述第1布线和上述第1和第2磁阻效应器件上的工序;在上述第2和第3沟槽内分别形成第3和第6布线,上述第3布线连接到上述第1磁阻效应器件上,上述第6布线连接到上述第2磁阻效应器件上的工序。
附图说明
图1的平面图示出了本发明的实施例1的半导体存储装置。
图2是沿着图1的II-II线剖开的半导体存储装置的剖面图。
图3是本发明的实施例1和实施例2的1重隧道结构造的TMR器件的剖面图。
图4是本发明的实施例1和实施例2的2重隧道结构造的TMR器件的剖面图。
图5的剖面图示出了本发明的实施例1的半导体存储装置的制造工序。
图6、图7、图8、图9、图10、图11和图12的剖面图示出了本发明的实施例1的半导体存储装置的制造工序。
图13的平面图示出了本发明的实施例2的半导体存储装置。
图14的平面图示出了现有技术的半导体存储装置。
图15是沿着图14的XV-XV线剖开的半导体存储装置的剖面图。
图16示出了现有技术的半导体存储装置的磁记录层的磁化状态。
具体实施方式
本发明的实施例,是与例如把隧道磁阻(TMR)效应器件用做存储器件的磁性存储装置(MRAM:磁随机存取存储器)有关的实施例,是把该TMR器件形成为所谓的纵向型的实施例。
以下,边参看附图边说明本发明的实施例。在进行该说明之际,在全部附图中,对于那些相同部分赋予相同参考标号。
[实施例1]
实施例1,是把该TMR器件配置成所谓的纵向型,且该TMR器件和接触,在与写入字线平行方向上跨接多个单元地连接起来的实施例。
图1示出了本发明的实施例1的半导体存储装置的平面图。图2示出了沿着图1的II-II线剖开的半导体存储装置的剖面图。
如图1和图2所示,实施例1的半导体存储装置把例如1重隧道结构造的TMR器件23用做存储器件。该1重隧道结构造的TMR器件23,由磁记录层(磁性层)24、磁化固定粘接层(磁性层)25和被夹持在这些磁性层24和磁化固定粘接层25之间的隧道绝缘膜(非磁性层)19构成。
然后,在半导体衬底(未画出来)的上方选择性地形成位线11,在该位线11上边形成第1绝缘膜12。在第1绝缘膜12的上边,在与位线11的延伸方向不同的方向上,选择性地形成写入字线13。在这里,写入字线13被形成为交互地设置第1间隔14和比该第1间隔14宽度更窄的第2间隔15。在已形成了第1间隔14的侧面和第2间隔15的全部以及写入字线13的上表面上形成第2绝缘膜16。在已形成了该第1间隔14的写入字线13的侧面上形成的第2绝缘膜16的侧面上分别形成TMR器件23。在该TMR器件23间,在与TMR器件23平行的方向上形成连接到位线11上的接触29。此外,在写入字线13的上方的第2绝缘膜16的上表面上,在与写入字线13相同的延伸方向上形成读出字线30,该读出字线30被连接到TMR器件23上。
在这里,TMR器件23被配置成所谓的纵向型。就是说,构成TMR器件23的磁记录层24、磁化固定粘接层25和隧道绝缘膜19在对半导体衬底垂直的方向上形成。此外,TMR器件23和接触19,在写入字线13的延伸方向上延伸,且跨接多个单元地进行连接。此外,由构成TMR器件23的磁记录层24、磁化固定粘接层25和隧道绝缘膜19构成的叠层构造,以相邻的TMR器件23间为边界变成为线对称。
另外,在实施例1的半导体存储装置中,TMR器件23的写入,在写入字线13和写入位线11的交叉部分处,在分别与字线13和位线11足够近的部分处进行。为此,即便是在字线13的方向上,TMR器件23的上下电极(磁记录层24、磁化固定粘接层25)、隧道绝缘膜19、位线接触29已连接起来,也可以充分地读取要被写入的信号变化。
图3示出了本发明的实施例1和实施例2的1重隧道结构造的TMR器件的剖面图。以下,对1重隧道结构造的TMR器件23的构造进行说明。
如图3所示,1重隧道结构造的TMR器件23由磁记录层24、磁化固定粘接层25、隧道绝缘膜19构成。其中,磁记录层24由例如15nm的保护层17和例如5nm的铁磁性层18构成。另一方面,磁化固定粘接层25由例如3nm的铁磁性层20和例如12nm的反铁磁性层21和例如5nm的基底层22构成。隧道绝缘膜19例如为1.2nm。
这种TMR器件23的材料,如图3所示,例如保护层17可以使用Ni-Fe,铁磁性层18可以使用Co-Fe,隧道绝缘膜19可以使用Al2O3,铁磁性层20可以使用Co-Fe,反铁磁性层21可以使用Ir-Mn,而基底层22则可以使用Ni-Fe。
另外,TMR器件23的材料并不限定于上述材料,也可以使用以下的材料。
磁记录层24和磁化固定粘接层25的材料,除了可使用例如Fe、Co、Ni或它们的合金,自旋极化率大的磁铁矿、CrO2,RXMnO3-y(R:稀土族,X:Ca、Ba、Sr)等的氧化物之外,理想的是使用NiMnSb、PtMnSb等的惠斯勒合金等。此外,只要不丧失铁磁性,这些磁性体也可以多少地含有Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb等的非磁性元素。
构成磁化固定粘接层25的一部分的反铁磁性层21的材料,例如也可以使用Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、NiO、Fe2O3等。
隧道势垒层19的材料,例如,可是使用SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2、AlLaO3等种种的电介质。在这些电介质中,即便是存在着氧、氮、氟欠缺也没有关系。
另外,在实施例1中,虽然把1重隧道结构造的TMR器件23用做存储器件,但是,也可以把2重隧道结构造的TMR器件用做存储器件。
图4示出了本发明的各个实施例的2重隧道结构造的TMR器件的剖面图。以下,对2重隧道结构造的TMR器件的构造进行说明。
如图4所示,2重隧道结构造的TMR器件23a,由磁记录层24、第1和第2磁化固定粘接层25a、25b、第1和第2隧道绝缘膜19a、19b构成。其中,第1磁化固定粘接层25a由保护层17和铁磁性层18构成。此外,第2磁化固定粘接层25b由铁磁性层20、反铁磁性层21和基底层22构成。
这种TMR器件23a的材料,如图4所示,例如,保护层17可以使用Ni-Fe,铁磁性层18可以使用Co-Fe,第1、第2隧道绝缘膜19a、19b可以使用A12O3,铁磁性层20可以使用Co-Fe,反铁磁性层21可以使用Ir-Mn,基底层22可以使用Ni-Fe,而磁记录层24可以使用Co-Fe。
另外,TMR器件23a的材料并不限定于上述材料,也可以使用在上述1重隧道结构造中说明的那些材料。
图5到图12示出了本发明的实施例1的半导体存储装置的制造工序的剖面图。以下,对实施例1的半导体存储装置的制造方法进行说明。另外在该制造方法中,用1重隧道结构造的TMR器件进行说明。
首先,如图5所示,采用向在半导体衬底(未画出来)上边形成的绝缘膜(未画出来)上边,淀积位线用的金属材料,使该金属材料图形化的办法,形成位线11。
其次,如图6所示,在位线11上边形成第1绝缘膜12,向该第1绝缘膜12上边,淀积字线用的金属材料13a。采用用掩模材料使该金属材料13a图形化的办法,形成写入字线13。借助于此,就可以在写入字线13间,形成第1和第2间隔14、15。在这里,第1间隔14是间隔宽的间隔,第2间隔15是比第1间隔14窄的间隔。此外,第1间隔14,是用来形成后边要讲的TMR器件23和接触29的间隔,该第2间隔15的间隔例如已变成为最小微小尺寸。
其次,如图7所示,向写入字线13和第1绝缘膜12上边淀积第2绝缘膜16,使该第2绝缘膜16平坦化。这时,可以调整第2绝缘膜16的厚度使得第2间隔15被填埋,而且第1间隔14不被填埋。其结果是在第1间隔14内形成第1沟槽14’。
其次,如图8所示,向第1和第2绝缘膜12、16上边淀积保护层17。然后,如图9所示,用RIE(反应性离子刻蚀)除去该保护层17,使第1绝缘膜12和第2绝缘膜16的表面露出来。借助于此就可以仅仅在第1沟槽14’的两侧面上剩下保护层17。
其次,如图10所示,采用重复进行上述图8、图9的工序的办法,就可以依次形成铁磁性层18、隧道绝缘膜19、铁磁性层20、反铁磁性层21、基底层22,在第1沟槽14’的两侧面上形成TMR器件23。于是,就可以用保护层17和铁磁性层18形成磁记录层24,用铁磁性层20和反铁磁性层21和基底层22形成磁化固定粘接层25。
其次,如图11所示,借助于进行整个面刻蚀,对于写入字线13的上方的第2绝缘膜16仅仅除去后边要讲的读出字线30的膜厚那么大的量。与此同时,一直到使位线11的表面在TMR器件23间的底面上露出来为止除去第1绝缘膜12。结果是分别形成第2沟槽26和接触孔27。另外,这时可以使得写入字线13上边的所有的绝缘膜16不会消失那样地预先剩下使写入字线13图形化时的掩模材料(未画出来)。
其次,向第2沟槽26内和TMR器件23上边淀积读出字线30和接触29用的金属材料(例如W)28。借助于此,就可以用该金属材料28填埋第2沟槽26和接触孔27。
其次,如图12所示,用整个面刻蚀或CMP(化学机械抛光)法,以TMR器件23为阻挡层除去金属材料28,使TMR器件23露出来。结果是在接触孔27内形成连接到TMR器件23和位线11上的接触29。
最后,如图2所示,用光刻法和RIE法,使第2沟槽26内的金属材料28图形化,形成连接TMR器件23上的读出字线30。
倘采用上述实施例1,则可以把TMR器件23配置成所谓的纵向型。就是说,构成TMR器件23的磁记录层24、磁化固定粘接层25和隧道绝缘膜19可以在对半导体衬底垂直的方向上形成。借助于此,在实施例1中,可以得到如下的效果。
首先,为了把TMR器件23配置成纵向型,采用向第1沟槽14’的侧面上依次淀积构成TMR器件23的各层的办法,形成所希望图形的TMR器件23。由于不需要像现有技术那样用光刻和RIE等使TMR器件23图形化,故TMR器件23的表面积不再受光刻的加工界限限制。因此,可以提高TMR器件23的加工自由度。
此外,如上所述,可以提高TMR器件23的加工自由度的结果,使得可以把TMR器件23的表面积形成为比最小尺寸大。具体地说,可以增大写入字线13的纵横比,而且,接触29的埋入用金属材料28可以使用那些埋入性优良的材料(例如多晶硅等)。这样一来,由于可以把TMR器件23的表面积形成比最小尺寸大,故可以减小因在TMR器件23的端部发生的磁区100而产生磁场不稳定区域的比率。因此,由于检测隧道电阻的变化量之差也变得比现有技术更为容易,故可以避免进行切换所需要的磁场就会增大,产生磁场时的施加电流将变得极端地大这样的问题。
此外,采用把TMR器件23配置成纵向型的办法,就可以把读出字线30直接连接到TMR器件23上。即,不再需要以往的那种把TMR器件23和读出字线30连接起来的布线。因此,可以使单元比现有技术更加微细化。其结果是每一个单元的单元面积的最小加工尺寸可以作成为6F2,使比现有技术更加微细化的单元微细化成为可能。
此外,写入字线13和TMR器件23之间的第2绝缘膜16,在埋入第2间隔15时,可以自我匹配地淀积到写入字线13的侧壁上,为此,决定写入字线13和TMR器件23之间的距离X的第2绝缘膜的膜厚16a,大体上与淀积膜厚相等,几乎不受其它因素影响。因此,与现有技术比,易于进行使得膜厚16a变薄那样的控制。即,由于可以比现有技术更为容易地缩短写入字线13与TMR器件23之间的距离X,故可以提高动作余量。此外,写入字线13的尺寸的波动、写入字线13与TMR器件23之间的第2绝缘膜的膜厚16a的波动、和构成TMR器件23的各层的膜厚的波动等,可以用2个TMR器件23间的接触29予以吸收。
此外,采用在实施例1中使用2重隧道结构造的TMR器件23a的办法,与使用1重隧道结构造的TMR器件23的情况下进行比较,在加上同一外部偏压时的MR(磁阻)比(‘1’状态和‘0’状态的电阻的变化率)的特性劣化小,可以在更高的偏压下动作。就是说,若使用2重隧道结构造的TMR器件23a,则在把单元内的数据读出到外部时是有利的。
[实施例2]
实施例2是把TMR器件23配置成纵向型,一个单元一个单元地把该TMR器件和接触分割开来的实施例。
图13示出了本发明的实施例2的半导体存储装置的平面图。沿着本图13的II-II线剖开的剖面图,与图2所示的实施例1的半导体存储装置的剖面图是一样的。另外,在实施例2中,对于那些与实施例1同样的构造省略其说明,而仅仅对那些不同的构造进行说明。
如图13所示,实施例2的半导体存储装置,TMR器件23’以及把该TMR器件23’和位线11连接起来的接触29’,在写入字线13的方向上并不进行连接,而是一个单元一个单元地断开。另外,也可以一个单元一个单元地把TMR器件23’与接触29’中的仅仅一方分断开来。
另外,在实施例2中,也可以使用图3所示的那种1重隧道结构造或图4所示的那种2重隧道结构造。
其次,对本发明的实施例2的半导体存储装置的制造方法简单地进行说明。另外,在实施例2中,对于那些与实施例1同样的工序省略其说明,而仅仅对那些不同的工序进行说明。
首先,如图5到图12所示,与实施例1同样地形成TMR器件23。
其次,如图2所示,在读出字线30的光刻时,把TMR器件23和位线接触29图形化为图13所示的形状。这时,TMR器件23和接触29的部分,由于将变成为比读出字线30还深的台阶上边的刻蚀,故必须加工成使得不会剩下刻蚀残余。为此,必须使用可以得到足够大的与读出字线30下边的第2绝缘膜16之间的刻蚀选择比的条件。这样的话,就可以形成一个单元一个单元地分断开来的TMR器件23’和接触29’。
倘采用上述实施例2,则可以得到与实施例1同样的效果。
此外,如果像实施例2那样一个单元一个单元地分离TMR器件23’,则可以防止因寄生电流和反转磁场的波动而产生的磁场的不稳定区域的坏影响遍及整个单元。
另外,在上述各个实施例中,虽然作为存储器件使用的是TMR器件,但是也可以不使用TMR器件,而代之以使用由2个磁性层和被这些磁性层夹持起来的导体层构成的GMR(巨磁阻)器件。
对于那些本专业的熟练的技术人员来说还存在着另外一些优点和变形。因此,本发明就其更为广阔的形态来说并不限于上述附图和说明。此外,就如所附权利要求及其等效要求所限定的那样,还可以有许多变形而不偏离总的发明的宗旨。
Claims (37)
1.一种半导体存储装置,具备:
半导体衬底;
与上述半导体衬底分离开来配置且由第1磁性层和第1非磁性层形成的第1磁阻效应器件,上述第1磁性层和上述第1非磁性在对上述半导体衬底垂直的方向上形成。
2.根据权利要求1所述的半导体存储装置,上述第1磁阻效应器件跨接多个单元进行连接。
3.根据权利要求1所述的半导体存储装置,上述第1磁阻效应器件一个单元一个单元地进行分断。
4.根据权利要求1所述的半导体存储装置,还具备:
与上述半导体衬底分离开来进行配置且在第1方向上延伸的第1布线;
与上述第1布线分离开来配置且在与第1方向不同的第2方向上延伸第2布线,上述第1磁阻效应器件分别与上述第1和第2布线分离开来进行配置。
5.根据权利要求4所述的半导体存储装置,上述第1磁阻效应器件跨接多个单元进行连接。
6.根据权利要求4所述的半导体存储装置,上述第1磁阻效应器件一个单元一个单元进行分断。
7.根据权利要求4所述的半导体存储装置,还具备:与上述第2布线分离开来进行配置且在上述第2方向上延伸的与上述第1磁阻效应器件进行连接的第3布线。
8.根据权利要求1所述的半导体存储装置,还具备:
与上述半导体衬底分离开来配置且在第1方向上延伸的第1布线;
与上述第1布线分离开来配置且在与上述第1方向不同的第2方向上延伸的第2布线;
与上述第2布线设置有第1间隔地进行配置且与上述第1布线分离开来配置的在上述第2方向上延伸的第4布线,上述第1磁阻效应器件在上述第1间隔内被配置为分别与上述第1、第2和第4布线分离开来。
9.根据权利要求8所述的半导体存储装置,上述第1磁阻效应器件跨接多个单元进行连接。
10.根据权利要求8所述的半导体存储装置,上述第1磁阻效应器件一个单元一个单元地进行分断。
11.根据权利要求8所述的半导体存储装置,还具备:被配置为与上述第2布线分离开来且在上述第2方向上延伸的与上述第1磁阻效应器件进行连接的第3布线。
12.根据权利要求1所述的半导体存储装置,还具备:
被配置为与上述半导体衬底分离开来且在第1方向上延伸的第1布线;
被配置为与上述第1布线分离开来且在与上述第1方向不同的第2方向上延伸的第2布线;
被配置为与上述第2布线设置有第1间隔且被配置为与上述第1布线分离开来的在上述第2方向上延伸的第4布线,上述第1磁阻效应器件在上述第1间隔内被配置为分别与上述第1、第2和第4布线分离开来;
在上述第1间隔内被设置为与上述第1、第2和第4布线以及上述第1磁阻效应器件分离开来且用第2磁性层和第2非磁性层形成的第2磁阻效应器件,上述第2磁性层和上述第2非磁性层在对上述半导体衬底垂直的方向上形成。
13.根据权利要求12所述的半导体存储装置,上述第1和第2磁阻效应器件跨接多个单元进行连接。
14.根据权利要求12所述的半导体存储装置,上述第1和第2磁阻效应器件一个单元一个单元地进行分断。
15.根据权利要求12所述的半导体存储装置,由上述第1磁性层和上述第1非磁性层形成的第1叠层构造,与由上述第2磁性层和上述第2非磁性层形成的第2叠层构造,以上述第1和第2磁阻效应器件为边界是线对称的。
16.根据权利要求12所述的半导体存储装置,还具备:被配置为与上述第2布线分离开来,在上述第2方向上延伸,与上述第1磁阻效应器件进行连接的第3布线。
17.根据权利要求12所述的半导体存储装置,还具备配置在上述第1和第2磁阻效应器件之间,连接到上述第1和第2磁阻效应器件以及上述第1布线上的接触。
18.根据权利要求17所述的半导体存储装置,上述第1和第2磁阻效应器件、上述接触的至少一方,跨接多个单元地进行连接。
19.根据权利要求17所述的半导体存储装置,上述第1和第2磁阻效应器件、上述接触的至少一方,一个单元一个单元地进行分断。
20.根据权利要求1所述的半导体存储装置,还具备:
被配置为与上述半导体衬底分离开来且在第1方向上延伸的第1布线;
在上述第1布线的上方被配置为与上述第1布线分离开来且在与上述第1方向不同的第2方向上延伸的第2布线;
在上述第1布线的上方被配置为与上述第2布线设置有第1间隔且被配置为与上述第1布线分离开来的在上述第2方向上延伸的第4布线,上述第1磁阻效应器件在上述第1间隔内被配置为分别与上述第1、第2和第4布线分离开来;
在上述第1间隔内被设置为与上述第1、第2和第4布线以及上述第1磁阻效应器件分离开来且在上述第1布线的上方用第2磁性层和第2非磁性层形成的第2磁阻效应器件,上述第2磁性层和上述第2非磁性层在对上述半导体衬底垂直的方向上形成;
被配置为与上述第4布线之间设置有比上述第1间隔还窄的第2间隔且在上述第1布线的上方被配置为与上述第1布线分离开来的在上述第2方向上延伸的第5布线。
21.根据权利要求20所述的半导体存储装置,上述第1以及第2磁阻效应器件跨接多个单元进行连接。
22.根据权利要求20所述的半导体存储装置,上述第1和第2磁阻效应器件一个单元一个单元地进行分断。
23.根据权利要求20所述的半导体存储装置,还具备:被配置为与上述第2布线分离开来且在上述第2方向上延伸的与上述第1磁阻效应器件进行连接的第3布线。
24.根据权利要求20所述的半导体存储装置,由上述第1磁性层和上述第1非磁性层形成的第1叠层构造,与由上述第2磁性层和上述第2非磁性层形成的第2叠层构造,以上述第1和第2磁阻效应器件为边界是线对称的。
25.根据权利要求20所述的半导体存储装置,还具备:配置在上述第1和第2磁阻效应器件之间且连接到上述第1和第2磁阻效应器件以及上述第1布线上的接触。
26.根据权利要求25所述的半导体存储装置,上述第1和第2磁阻效应器件以及上述接触的至少一方跨接多个单元进行连接。
27.根据权利要求25所述的半导体存储装置,上述第1和第2磁阻效应器件以及上述接触的至少一方,一个单元一个单元地进行分断。
28.根据权利要求20所述的半导体存储装置,上述第1和第2间隔在同一水平面上交互地存在。
29.根据权利要求1所述的半导体存储装置,上述第1磁阻效应器件,是上述第1非磁性层为隧道结层的TMR器件。
30.根据权利要求1所述的半导体存储装置,上述第1磁阻效应器件,是上述第1非磁性层为隧道结层的TMR器件,
上述TMR器件是具备1层隧道结层的1重隧道结构造,或者是具备2层隧道结层的2重隧道结构造。
31.一种半导体存储装置的制造方法,具备下述工序:
在半导体衬底的上方形成第1布线的工序;
在上述第1布线上边形成第1绝缘膜的工序;
在上述第1绝缘膜上边形成第2和第4布线的工序,上述第4布线被形成为与上述第2布线之间设置有第1间隔;
在上述第1绝缘膜和上述第2和第4布线上边局部地形成第2绝缘膜,在上述第1间隔内形成第1沟槽的工序;
在上述第1沟槽的两侧面上分别形成第1和第2磁阻效应器件,用第1磁性层和第1非磁性层形成上述第1磁阻效应器件,在对于上述半导体衬底垂直的方向上形成上述第1磁性层和上述第1非磁性层,用第2磁性层和第2非磁性层形成上述第2磁阻效应器件,在对于上述半导体衬底垂直的方向上形成上述第2磁性层和上述第2非磁性层的工序;
除去在上述第1和第2磁阻效应器件间的上述第1沟槽的底面的上述第1绝缘膜以形成使上述第1布线的一部分露出来的接触孔,同时除去上述第2和第4布线上方的上述第2绝缘膜的一部分来分别形成第2和第3沟槽的工序;
在上述接触孔内形成接触,该接触连接到上述第1布线和上述第1和第2磁阻效应器件上的工序;
在上述第2和第3沟槽内分别形成第3和第6布线的工序,上述第3布线连接到上述第1磁阻效应器件上,上述第6布线连接到上述第2磁阻效应器件上。
32.根据权利要求31所述的半导体存储装置的制造方法,
上述第1和第2磁阻效应器件的形成具备下述工序:
在上述第1沟槽的上述底面和上述两侧面和上述第2绝缘膜上边,形成磁性层材料的工序;
除去上述第1沟槽的上述底面和上述第2绝缘膜上边的上述磁性层材料,在上述第1沟槽的上述两侧面上分别形成第1和第2磁性层的工序;
在上述第1沟槽的上述底面和上述第1以及第2磁性层的侧面以及上述第2绝缘膜上边,形成非磁性层材料的工序;
除去上述第1沟槽的上述底面和上述第2绝缘膜上边的上述非磁性层材料,在上述第1和第2磁性层的上述侧面上分别形成上述第1和第2非磁性层的工序。
33.根据权利要求31所述的半导体存储装置的制造方法,还具备对每一个单元都分断上述第1和第2磁阻效应器件以及上述接触的至少一方的工序。
34.根据权利要求31所述的半导体存储装置的制造方法,还具备在把上述第3和第6布线形成为规定形状的同时,对每一个单元都分断上述第1和第2磁阻效应器件以及上述接触的至少一方的工序。
35.根据权利要求31所述的半导体存储装置的制造方法,还具备与上述第2和第4布线同时形成,在与上述第2或第4布线之间设置有比上述第1间隔更窄的第2间隔地形成第5布线的工序。
36.根据权利要求35所述的半导体存储装置的制造方法,还具备与上述第2、第4和第5布线同时形成第7和第8布线的工序,上述第7布线被配置为与上述第5布线之间设有上述第1间隔,上述第8布线被配置为与上述第7布线之间设有上述第2间隔。
37.根据权利要求35所述的半导体存储装置的制造方法,上述第1和第2磁阻效应器件是上述第1和第2非磁性层为隧道结层的TMR器件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001122882A JP4488645B2 (ja) | 2001-04-20 | 2001-04-20 | 磁気記憶装置 |
JP122882/2001 | 2001-04-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1383208A true CN1383208A (zh) | 2002-12-04 |
CN1187824C CN1187824C (zh) | 2005-02-02 |
Family
ID=18972525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021161240A Expired - Fee Related CN1187824C (zh) | 2001-04-20 | 2002-04-19 | 半导体存储装置及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US6617658B2 (zh) |
JP (1) | JP4488645B2 (zh) |
KR (1) | KR100470848B1 (zh) |
CN (1) | CN1187824C (zh) |
TW (1) | TW543086B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1783333B (zh) * | 2004-08-13 | 2010-05-05 | 台湾积体电路制造股份有限公司 | 磁性随机存储元件 |
CN1801390B (zh) * | 2004-08-13 | 2010-05-12 | 台湾积体电路制造股份有限公司 | 磁阻性随机存取存储器装置及其制造方法 |
CN103594424B (zh) * | 2008-03-25 | 2016-06-01 | 高通股份有限公司 | 包括多个垂直磁畴的磁性隧道结单元 |
CN107039584A (zh) * | 2015-10-21 | 2017-08-11 | 格罗方德半导体公司 | 形成内存设备结构的方法及内存设备结构 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6689661B2 (en) | 2001-04-10 | 2004-02-10 | Micron Technology, Inc. | Method for forming minimally spaced MRAM structures |
JP3884312B2 (ja) * | 2002-03-28 | 2007-02-21 | 株式会社東芝 | 磁気記憶装置 |
US6897532B1 (en) * | 2002-04-15 | 2005-05-24 | Cypress Semiconductor Corp. | Magnetic tunneling junction configuration and a method for making the same |
US6828639B2 (en) * | 2002-07-17 | 2004-12-07 | Micron Technology, Inc. | Process flow for building MRAM structures |
JP4509467B2 (ja) * | 2002-11-08 | 2010-07-21 | シャープ株式会社 | 不揮発可変抵抗素子、及び記憶装置 |
US7088612B2 (en) * | 2004-08-20 | 2006-08-08 | Infineon Technologies Ag | MRAM with vertical storage element in two layer-arrangement and field sensor |
US7416905B2 (en) * | 2005-10-17 | 2008-08-26 | International Busniess Machines Corporation | Method of fabricating a magnetic shift register |
US8679860B1 (en) * | 2006-08-07 | 2014-03-25 | Sandia Corporation | Lateral electrodeposition of compositionally modulated metal layers |
JP4343940B2 (ja) * | 2006-10-31 | 2009-10-14 | Tdk株式会社 | 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ハードディスク装置および磁気抵抗効果素子の製造方法 |
US7919794B2 (en) * | 2008-01-08 | 2011-04-05 | Qualcomm, Incorporated | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell |
US8634231B2 (en) * | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
US7579197B1 (en) * | 2008-03-04 | 2009-08-25 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
US7781231B2 (en) * | 2008-03-07 | 2010-08-24 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction device |
US20190140167A1 (en) * | 2017-11-07 | 2019-05-09 | Everspin Technologies, Inc. | Angled surface removal process and structure relating thereto |
TWI825823B (zh) * | 2022-05-17 | 2023-12-11 | 南亞科技股份有限公司 | 具有氟捕捉層之半導體元件結構的製備方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
US5835314A (en) | 1996-04-17 | 1998-11-10 | Massachusetts Institute Of Technology | Tunnel junction device for storage and switching of signals |
US5920500A (en) * | 1996-08-23 | 1999-07-06 | Motorola, Inc. | Magnetic random access memory having stacked memory cells and fabrication method therefor |
JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
US6515341B2 (en) * | 2001-02-26 | 2003-02-04 | Motorola, Inc. | Magnetoelectronics element having a stressed over-layer configured for alteration of the switching energy barrier |
-
2001
- 2001-04-20 JP JP2001122882A patent/JP4488645B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-15 TW TW091107611A patent/TW543086B/zh not_active IP Right Cessation
- 2002-04-18 KR KR10-2002-0021257A patent/KR100470848B1/ko not_active IP Right Cessation
- 2002-04-19 CN CNB021161240A patent/CN1187824C/zh not_active Expired - Fee Related
- 2002-04-19 US US10/125,485 patent/US6617658B2/en not_active Expired - Fee Related
-
2003
- 2003-07-09 US US10/615,188 patent/US6764865B2/en not_active Expired - Fee Related
-
2004
- 2004-06-14 US US10/866,129 patent/US6967864B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1783333B (zh) * | 2004-08-13 | 2010-05-05 | 台湾积体电路制造股份有限公司 | 磁性随机存储元件 |
CN1801390B (zh) * | 2004-08-13 | 2010-05-12 | 台湾积体电路制造股份有限公司 | 磁阻性随机存取存储器装置及其制造方法 |
CN103594424B (zh) * | 2008-03-25 | 2016-06-01 | 高通股份有限公司 | 包括多个垂直磁畴的磁性隧道结单元 |
CN107039584A (zh) * | 2015-10-21 | 2017-08-11 | 格罗方德半导体公司 | 形成内存设备结构的方法及内存设备结构 |
CN107039584B (zh) * | 2015-10-21 | 2019-06-14 | 格罗方德半导体公司 | 形成内存设备结构的方法及内存设备结构 |
Also Published As
Publication number | Publication date |
---|---|
US20040105320A1 (en) | 2004-06-03 |
US6764865B2 (en) | 2004-07-20 |
JP2002319663A (ja) | 2002-10-31 |
CN1187824C (zh) | 2005-02-02 |
US6617658B2 (en) | 2003-09-09 |
US6967864B2 (en) | 2005-11-22 |
US20050002248A1 (en) | 2005-01-06 |
KR100470848B1 (ko) | 2005-03-08 |
KR20030009107A (ko) | 2003-01-29 |
TW543086B (en) | 2003-07-21 |
US20020153547A1 (en) | 2002-10-24 |
JP4488645B2 (ja) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1187824C (zh) | 半导体存储装置及其制造方法 | |
KR100948009B1 (ko) | Mtj mram 셀, mtj mram 셀들의 어레이, 및 mtj mram 셀을 형성하는 방법 | |
KR101142820B1 (ko) | MTJ 디바이스의 dR/R을 향상시키기 위한 새로운캡핑 구조체 | |
KR100521825B1 (ko) | 자기 기억 장치 및 그 제조 방법 | |
US6593608B1 (en) | Magneto resistive storage device having double tunnel junction | |
CN100350495C (zh) | 具有软基准层的磁阻器件 | |
EP1810354B1 (en) | Current induced magnetoresistance device | |
US7821048B2 (en) | Double density MRAM with planar processing | |
US20080277703A1 (en) | Magnetoresistive random access memory and method of manufacturing the same | |
KR100533301B1 (ko) | 자기 메모리 | |
CN1409321A (zh) | 具有软基准层的磁阻器件的读取方法 | |
CN1183545C (zh) | 存储元件装置及其制造方法 | |
KR20030055390A (ko) | 마그네틱 램 | |
CN1713299A (zh) | 磁性存储单元以及制造磁性存储单元的方法 | |
EP1359590B1 (en) | Magnetic memory devices | |
US6392924B1 (en) | Array for forming magnetoresistive random access memory with pseudo spin valve | |
CN100350496C (zh) | 磁存储装置及其制造方法 | |
CN114665008A (zh) | 存储器装置 | |
KR100975803B1 (ko) | Mtj mram 셀, mtj mram 셀들의 어레이, 및 mtj mram 셀을 형성하는 방법 | |
JP3896072B2 (ja) | 磁気記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050202 Termination date: 20130419 |