CN1801390B - 磁阻性随机存取存储器装置及其制造方法 - Google Patents
磁阻性随机存取存储器装置及其制造方法 Download PDFInfo
- Publication number
- CN1801390B CN1801390B CN2005100902707A CN200510090270A CN1801390B CN 1801390 B CN1801390 B CN 1801390B CN 2005100902707 A CN2005100902707 A CN 2005100902707A CN 200510090270 A CN200510090270 A CN 200510090270A CN 1801390 B CN1801390 B CN 1801390B
- Authority
- CN
- China
- Prior art keywords
- mram
- pillar
- substrate
- plane
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 230000005291 magnetic effect Effects 0.000 title claims description 101
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 230000001154 acute effect Effects 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims description 31
- 230000008021 deposition Effects 0.000 claims description 13
- 239000000696 magnetic material Substances 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000004377 microelectronic Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- -1 NiFeCo Inorganic materials 0.000 description 5
- 230000005303 antiferromagnetism Effects 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910003321 CoFe Inorganic materials 0.000 description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000005307 ferromagnetism Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000012774 insulation material Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052605 nesosilicate Inorganic materials 0.000 description 2
- 150000004762 orthosilicates Chemical class 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- RBFDCQDDCJFGIK-UHFFFAOYSA-N arsenic germanium Chemical compound [Ge].[As] RBFDCQDDCJFGIK-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种磁阻性随机存取存储器装置及其制造方法。该磁阻性随机存取存储器装置包含位于基板上的支柱，且该支柱至少拥有一斜面，而该斜面自基板倾斜一锐角角度。该磁阻性随机存取存储器装置亦包含磁阻性随机存取存储器堆叠，该磁阻性随机存取存储器堆叠大致上与该斜面相平行，因此该磁阻性随机存取存储器堆叠亦自基板倾斜一锐角角度。该磁阻性随机存取存储器堆叠包含大致为平面且相平行的多个的迭层，各迭层皆自基板倾斜一锐角角度。本发明接合MRAM迭层的有限面积大小下，借着改变MRAM迭层所平行的方向，增加了包含MRAM堆叠的集成电路的单元密度。
Description
技术领域
本发明是有关于一种半导体元件，特别是有关于一种磁阻性随机存取存储器元件及其制造方法。
背景技术
磁阻性随机存取存储器(Magnetic Random AccessMemory，以下简称为MRAM)包含了MRAM堆叠(stack)，该堆叠有一介电层穿插于一固定磁轴层(pinned magnetic layer)与自由磁轴层(free magnetic layer)之间。各MRAM迭层(stacklayer)大致上呈平面状且平行于一界面，且该MRAM元件便是形成于该界面之上。然而，MRAM迭层所平行的方向及预定用来接合MRAM迭层的面积大小(即各MRAM堆叠的侧边尺寸)限制住了集成电路以及其它合并了MRAM堆叠的元件的单元密度(cell density)。
如果让各MRAM迭层垂直于基板，单元密度将自然而然增加。然而，于现行的制程技术下，这样的配置方式将导致相当复杂的制程。调整MRAM堆叠为竖立形式亦会增加集成电路或其它合并了MRAM堆叠的元件的整体高度。
发明内容
有鉴于此，本发明的主要目的，是于用来接合MRAM迭层的有限面积大小下，借着改变MRAM迭层所平行的方向，以增加包含MRAM堆叠的集成电路的单元密度(cell density)。
为了达成上述目的，本发明提出一种MRAM装置。该MRAM装置包含了位于基板上的支柱，且该支柱至少有一个自基板倾斜一锐角角度的斜面。该MRAM装置亦包含了大致与该斜面相平行的MRAM堆叠，因此该MRAM堆叠亦自基板倾斜一锐角角度。该斜面为支柱的斜边。该MRAM堆叠包含了大致平坦而相平行的多个的迭层，每一迭层均自基板倾斜一锐角角度。其中该支柱包含第一支柱及一第二支柱，该第一支柱位于基板上且拥有自基板倾斜一第一锐角角度的至少一斜面，该第二支柱位于基板上且拥有自基板倾斜一第二锐角角度的至少一斜面；其中该磁阻性随机存取存储器堆叠包含第一磁阻性随机存取存储器堆叠及第二磁阻性随机存取存储器堆叠，该第一磁阻性随机存取存储器堆叠包含多个第一迭层，所述第一迭层平行于该第一支柱的斜面，该第二磁阻性随机存取存储器堆叠包含多个第二迭层，所述第二迭层平行于该第二支柱的斜面，该第一磁阻性随机存取存储器堆叠及该第二磁阻性随机存取存储器堆叠位于该第一支柱的斜面与该第二支柱的斜面之间；其中该第一锐角角度和该第二锐角角度的大小介于60度至88度间。
本发明所述的磁阻性随机存取存储器装置，上述支柱包含导电材质。
本发明所述的磁阻性随机存取存储器装置，上述支柱包含介电材质(dielectric material)。
本发明所述的磁阻性随机存取存储器装置，上述支柱包含磁性材质。
本发明所述的磁阻性随机存取存储器装置，上述磁阻性随机存取存储器堆叠包含一介电层穿插于一自由磁轴层与一固定磁轴层之间.
本发明所述的磁阻性随机存取存储器装置，上述介电层为一穿隧层。
本发明所述的磁阻性随机存取存储器装置，上述自由磁轴层与固定磁轴层形成于上述支柱的斜面上。
本发明所述的磁阻性随机存取存储器装置，上述支柱包含一与基板大致平行的界面，而上述介电层、自由磁轴层及固定磁轴层的终端与前述与基板平行的界面大致相切齐。
本发明所述的磁阻性随机存取存储器装置，至少上述支柱的斜面其中之一大致为平面。
本发明所述的磁阻性随机存取存储器装置，至少上述支柱的斜面其中之一大致为圆柱面。
本发明还提供一种磁阻性随机存取存储器装置，所述磁阻性随机存取存储器装置包含：磁阻性随机存取存储器堆叠，位于基板上且包含大致平坦而相平行的多个的迭层，而各该迭层皆自基板倾斜一锐角角度。
本发明亦提出一种MRAM装置，该MRAM装置包含了大致上为同一层面的第一与第二支柱，该等支柱位于基板之上且侧向支撑拥有多个的迭层的MRAM堆叠。该多个的MRAM迭层至少其中的一迭层大致与对应的第一第二支柱界面相平行，而该等支柱界面自基板倾斜一锐角角度。
本发明另提出了一种MRAM装置，包含第一支柱，该第一支柱位于基板上且拥有自基板倾斜第一锐角角度的第一斜面；而该MRAM装置亦包含第二支柱，该第二支柱位于基板上且拥有自基板倾斜第二锐角角度的第二斜面。亦包含第一MRAM堆叠穿插于第一与第二支柱间且包含多个的第一迭层，其中至少该多个的第一迭层其中一迭层大致与第一支柱的第一斜面平行。而本发明亦包含第二MRAM堆叠穿插于第一MRAM堆叠与第二支柱间且包含多个的第二迭层，其中至少该多个的第二迭层其中一迭层大致与第二支柱的第二斜面平行。
本发明亦提出一种MRAM制造方法，该MRAM制造方法可被用于形成MRAM装置，而该MRAM装置包含倾斜的MRAM堆叠。该MRAM制造方法包含于基板上形成第一支柱，该第一支柱拥有自基板倾斜一第一锐角角度的一斜面；于基板上形成第二支柱，该第二支柱拥有自基板倾斜一第二锐角角度的一斜面。
该MRAM制造方法亦包含形成有多个的第一迭层的第一磁阻性随机存取存储器堆叠，其中每一所述多个的第一迭层与前述自基板倾斜一第一锐角角度的支柱斜面平行；以及形成有多个的第二迭层的第二磁阻性随机存取存储器堆叠，其中每一所述多个的第二迭层与前述自基板倾斜一第二锐角角度的支柱斜面平行；其中该第一锐角角度和该第二锐角角度的大小介于60度至88度间。
本发明所述的磁阻性随机存取存储器的制造方法，上述形成第一和第二支柱步骤，包含下列步骤：于基板上沉积第一支柱材质层；经由去除一部分前述第一支柱材质层以形成上述自基板倾斜一第一锐角角度的斜面；于基板上沉积第二支柱材质层；以及经由去除一部分前述第二支柱材质层以形成上述自基板倾斜一第二锐角角度的斜面。
本发明所述的磁阻性随机存取存储器的制造方法，上述去除一部分的第一支柱材质层步骤，包含蚀刻部分的上述第一支柱材质层；上述去除一部分的第二支柱材质层步骤，包含蚀刻部分的上述第二支柱材质层.
本发明所述的磁阻性随机存取存储器的制造方法，上述于基板上形成支柱步骤，包含于基板上形成第一与第二支柱并使其各别有第一及第二斜面；而上述的形成有多个的迭层的磁阻性随机存取存储器堆叠步骤，包含形成第一与第二磁阻性随机存取存储器堆叠并使其分别有多个的第一及第二迭层；其中至少上述多个的第一迭层其中的一迭层大致与上述第一斜面相平行，而至少上述多个的第二迭层其中的一迭层大致与上述第二斜面相平行。
本发明所述磁阻性随机存取存储器装置及其制造方法，接合MRAM迭层的有限面积大小下，借着改变MRAM迭层所平行的方向，增加了包含MRAM堆叠的集成电路的单元密度。
附图说明
图1显示包含有本发明实施例的MRAM单元阵列的集成电路的方块图；
图2显示根据本发明的实施例的MRAM单元的方块图；
图3a显示根据本发明的实施例的装置于制造过程中的部分剖面图；
图3b显示图3a中的装置于下一制程阶段的剖面图；
图3c显示图3b中的装置于下一制程阶段的剖面图；
图3d显示图3c中的装置于下一制程阶段的剖面图；
图3e显示图3d中的装置于下一制程阶段的剖面图；
图3f显示图3e中的装置于下一制程阶段的剖面图；
图4显示根据本发明的另一实施例的装置的部分剖面图；
图5显示根据本发明的另一实施例的装置的部分剖面图；
图6显示根据本发明的实施例的装置的部分俯视图；
图7显示根据本发明的实施例的装置的部分立体图；
图8显示根据本发明的另一实施例的装置的部分剖面图。
具体实施方式
以下将提出许多实施例以实施本发明的各式特征。下述将举出特定的元件或配置的例子以简化说明本发明，而这当然仅是为了举例之便而非用来限制本发明的范畴。此外，本发明亦将于实施例中重复提及编号或字母。此乃为了简化并考量清晰度，而非表达所讨论的各式实施例间与/或其组态间的关系。此外，说明书中将述及于第二特殊物上形成第一特殊物的情形，可以是第一与第二特殊物直接接触的情况，亦可能是其它特殊物生成并穿插于第一与第二特殊物间，以致于第一与第二特殊物不直接接触的情况。
参考图1，图中所示为集成电路50的实施例的方块图，该集成电路为符合本发明实施例的电路范例。集成电路50包含存储单元阵列(memory cell array)52，而一阵列逻辑电路(arraylogic)54经由接口55控制该存储单元阵列52。阵列逻辑电路54可包含各式逻辑电路，诸如行列译码器(row and columndecoders)、感测放大器(sense amplifier)，而接口55可包含一至数条位元线(bit lines)、栅线(gate lines)、数字线(digitlines)、控制线(control lines)、字符线(word lines)及其它通讯线路，以连接存储单元阵列52与阵列逻辑电路54.该集成电路更可包含其它逻辑电路56(例如计数器、定时器电路、处理器电路)、以及输入输出电路58(例如缓冲器、驱动电路).
参考图2，此为MRAM单元60，而图1中的存储单元阵列52可包含一至数个MRAM单元60。各MRAM单元60的结构不需要彼此相同，但为了举例之故，我们将各MRAM单元概含性的描述为包含一磁性隧道连结(MTJ)元件62以及一开关元件(switching device)64的结构。磁性隧道连结(MTJ)元件62包含多个的MRAM堆叠，其各式实施例将于下述作进一步的讨论；而开关元件的实例则包含金属氧化物半导体(MOS)晶体管、金属氧化物半导体二极管、及双极性晶体管。MRAM单元60可包含1、2、3、4或更多个位元。
MRAM单元60包含3个端点，分别为第一端点66、第二端点68、第三端点70。举例来说，第一端点66可连接至一至数条位元线，且于读取动作时第一端点会产生一输出电压至该等位元线。第二端点68被接至一至数条字符线，该字符线能启动存储单元60的读写动作。第三端点70近似于控制线，例如栅线或数字线，且该端点能提供一电流以产生该磁性隧道连结(MTJ)元件62所需的磁场。我们必须了解位元线、字符线、控制线及其它信号线的配置可随不同的电路设计而异，而本讨论仅为提供一配置范例而已。
参考图3a，此处显示根据本发明的实施例，装置300于制造过程中的部分剖面图。装置300包含在基板上形成的支柱(pillar)310、315。装置300亦可包含超过两个图3a中的支柱310、315。支柱310、315可直接形成于基板305之上，然而于基板305与支柱310、315之间亦可穿插一至数个其它迭层、特殊物或零件。
基板可以包含硅、砷化锗、及/或其它材质。于一实施例中，基板305为或包含一硅绝缘层晶片(SOI，silicon-on-insulator)基板，例如一包含于绝缘体层上外延而生成的半导体层的基板。基板305之上可能更包含一至数个导电或绝缘层，例如那些可用来形成主动、被动元件或元件内连线的材质。于是，此处所述的基板305代表一晶圆，于晶圆上建立了多个的迭层，例如一硅晶碇(silicon ingot)；但亦可表示一至数个于该晶圆上所建立的迭层。
支柱310、315可包含一至数种导电材质，例如铝、金、钨、该等的合金、及其它导电材质。支柱310、315亦可包含一至数种介电材质，例如二氧化硅、四第二基原硅酸盐(tetraethylorthosilicate，TEOS)、玻璃、SILK(Dow Chemical的产品)、BLACK DIAMOND(Applies Material的产品)、及其它绝缘材质。支柱310、315亦可包含一至数种磁性材质，包含铁磁性材质(ferromagnetic)、反铁磁性材质(anti-ferromagnetic)、及硬磁性材质(hard magnetic)。例如，支柱310、315可包含NiFe、NiFeCo、CoFe、Fe、Co、Ni、该等的合金或混合物、及其它磁性材质。
支柱310、315可经由化学气相沉积(CVD)、快速退火化学气相沉积(rapid thermal CVD)、等离子辅助化学气相沉积(PECVD)、溅镀(sputtering)、及其它包含非化学气相沉积型的制程而形成。支柱310、315可经由选择性沉积生成，或经地毯式沉积后再进行如湿式或干式蚀刻等图形化(patterning)制程。支柱310、315的厚度可自约50nm至约1000nm，然而本发明的范畴亦可容许其它范围的厚度。
支柱310、315有相对于基板呈倾斜状的表面312、317，该等表面312、317自基板倾斜一锐角角度，例如66至88度的锐角角度.于一实施例中，表面312、317自基板倾斜的锐角角度可自约70度至80度.例如图3a中的实施例，表面312、317自基板305倾斜的锐角角度约为70度.然而，各支柱310、315的表面312、317自基板305倾斜的锐角角度可以不相同.亦即，表面312可自基板305倾斜一与表面317不同的锐角角度.于一实施例中，仅仅表面312、317其中之一自基板305倾斜，而另一表面则与基板305垂直.
参考图3b，图中所示为图3a所示的装置300于制程下一阶段的剖面图，其中一磁轴层320已经形成于支柱310、315，斜面312、317，以及曝露于支柱310、315间的基板305之上。磁轴层320的厚度可自1nm至约20nm，然而本发明的范畴亦可容许其它厚度。虽然磁轴层320被绘为直接形成于倾斜支柱表面312、317之上，支柱310、315与磁轴层320间亦可穿插其它迭层、特殊物、零件。
磁轴层320可包含NiFe、NiFeCo、CoFe、Fe、Co、Ni、该等的合金或混合物、及其它磁性材质；而这些物质可于后续用以生成自由磁轴层(free magnetic layer)或固定磁轴层(pinned magnetic layer)。磁轴层320亦可包含多个的迭层，例如钌(Ru)制的间隙壁(spacer)可穿插于两个或更多个磁轴层间，或其它形成一反铁磁性合成物(SAF，synthetic anti-ferromagnetic)层的组合。磁轴层320可经地毯式沉积而形成；如化学气相沉积(CVD)、快速退火化学气相沉积(rapid thermalCVD)、等离子辅助化学气相沉积(PECVD)、溅镀(sputtering)、及其它非化学气相沉积型的制程均可运用以形成磁轴层。
参考图3c，图中所绘为图3b中的装置300于下一制程阶段的剖面图，其中至少部分磁轴层320已被去除以形成MRAM磁轴迭层330、335。举例来说，经由应用有电路图案的光致抗蚀剂或掩膜，我们可实施一至数个等向性的(isotropic)或非等向性的(anisotropic)蚀刻制程，以形成MRAM磁轴迭层330、335。移除物质的制程可能必需于支柱310、315及基板305上应用终点侦测(end-point detection)。此外，虽然未于此实施例中绘出，为了自磁轴层320界定出MRAM磁轴迭层330、335，而实施移除物质的制程以后，其表面可能会残留数个MRAM磁轴迭层的突出末端，而不似基板305般平滑。
以上述方式形成MRAM磁轴迭层330、335之后，MRAM磁轴迭层330、335大体上可与支柱310、315的斜面312、317相平行。然而，亦可用其它上述未提及的制程以形成MRAM磁轴迭层330、335。例如可用化学机械磨合(chemical-mechanical planarizing/polishing，CMP)以自支柱310、315上去除部分的磁轴层320。MRAM磁轴迭层330、335亦可经由选择性沉积形成于支柱斜面312、317上。总而言之，于部分实施例中，MRAM磁轴迭层330、335的末端大致上仍会与支柱310、315的上下平面相切齐，一如图3c中所示。
因为MRAM磁轴迭层330、335大体上与支柱斜面312、317相平行，MRAM磁轴迭层330、335亦自基板305倾斜一锐角角度，其范围约在60至88度。于一实施例中，MRAM磁轴迭层330、335的倾斜锐角角度约为70度至80度。
于部分实施例中，MRAM磁轴迭层330、335的侧面大致上可能不会相平行或不够平坦。于此类情况下，可由MRAM磁轴迭层的大致平坦的侧面来量测该等MRAM磁轴迭层330、335自基板305倾斜的锐角角度。当MRAM磁轴迭层330、335的侧面大致上皆不平坦时，亦可由其一侧面的最佳配适平面(best-fit plane)来量测这些锐角角度。此外，还可由MRAM磁轴迭层330、335的假想中心平面来量测该倾斜锐角角度，其中该假想中心平面为该MRAM磁轴迭层330、335的两侧面的加权平均平面。于一实施例中，至少斜面312、317中之一大致上为圆柱形，此时该倾斜锐角角度可自圆柱面的中心轴量测。
参考图3d，图中所绘为图3c中的装置300于下一制程阶段的剖面图，其中MRAM介电迭层340、345已于邻接MRAM磁轴迭层330、335处形成.我们可运用上述用来形成磁轴层320的制程以生成MRAM介电迭层340、345.举例来说，MRAM介电迭层340、345可通过化学气相沉积、接着使用蚀刻或其它移除物质的制程而形成.各MRAM介电迭层340、345亦可包含超过一个迭层.图中所示的MRAM介电迭层340、345可直接形成于MRAM磁轴迭层330、335之上，然而MRAM介电迭层340、345与MRAM磁轴迭层330、335之间亦可穿插入其它迭层、特殊物或零件.
MRAM介电迭层340、345可为绝缘层(tunneling layer)或介电层。举例来说，MRAM介电迭层340、345可包含SiOx，SixN，SiOxNy，AlOx，TOx，AlNx，该等的合金或混合物，及其它绝缘材质。MRAM介电迭层340、345的厚度，自垂直于支柱斜面312、317的方向上量测，约为0.5nm至2nm。此外，MRAM介电迭层340、345可与对应的MRAM磁轴迭层330、335大致相平行，以致于该MRAM介电迭层与MRAM磁轴迭层自基板305倾斜一近似的锐角角度。
参考图3e，图中所绘为图3d中的装置300于下一制程阶段的剖面图，其中MRAM磁轴迭层350、355已于邻接MRAM介电迭层340、345处形成。图中所示的MRAM磁轴迭层350、355可直接形成于MRAM介电迭层340、345之上，然而MRAM磁轴迭层350、355与MRAM介电迭层340、345之间亦可穿插入其它迭层、特殊物或零件。
当MRAM磁轴迭层350、355形成时，MRAM堆叠360、365亦完成。此表示MRAM堆叠360包含了MRAM磁轴迭层330、MRAM介电迭层340及MRAM磁轴迭层350，其中MRAM磁轴迭层330、350之一为自由磁轴层(free magnetic layer)，而另一则为固定磁轴层(fixed or pinned magnetic layer)。同样地，MRAM堆叠365包含了MRAM磁轴迭层335、MRAM介电迭层345及MRAM磁轴迭层355，其中MRAM磁轴迭层335、355之一为自由磁轴层，而另一则为固定磁轴层。然而，于部分实施例中，MRAM堆叠360、365可能包含其它迭层或减少部分迭层。
MRAM磁轴迭层350、355可包含NiFe、NiFeCo、CoFe、Fe、Co、Ni、该等的合金或混合物、及其它磁性材质，包含铁磁性或反铁磁性材质。而各MRAM磁轴迭层350、355亦可能为自由或固定磁轴层。
MRAM磁轴迭层350、355可包含多个的迭层，例如一钌制间隙壁可穿插于两个或更多的磁轴层间，或其它形成一反铁磁性合成物(synthetic anti-ferromagnetic，SAF)层的组合。MRAM磁轴迭层350、355的厚度大致上可相似于MRAM磁轴迭层330、335的厚度。除了当形成磁性隧道连结(MTJ)元件时，MRAM磁轴迭层330、335、350、355各自形成互相对应的自由与固定MRAM磁轴迭层配对之外，在制造方式上MRAM磁轴迭层350、355大致相似于MRAM磁轴迭层330、335。
MRAM磁轴迭层350、355与其相对应的MRAM磁轴迭层330、335大致相平行，以致于MRAM磁轴迭层350、355自基板305倾斜一相似的锐角角度。结果MRAM堆叠360、365整体皆自基板305倾斜一锐角角度。举例来说，MRAM堆叠360、365各自基板305倾斜一范围自约60致88度的锐角角度。于一实施例中，MRAM堆叠360、365皆自基板305倾斜一范围为约70自80度的锐角角度。
参考图3f，图中所绘为图3e中的装置300于下一制程阶段的剖面图，其中中央部分370已形成且接触并穿插于MRAM堆叠360、365之间.中央部分370可包含一至数种导电材质例如铝、金、钨、该等的合金、及其它导电材质.中央部分370亦可包含一至数种介电材质，例如二氧化硅、四第二基原硅酸盐(TEOS)、玻璃、BLACK DIAMOND、及其它绝缘材质。中央部分370亦可包含一至数种磁性材质，包含铁磁性材质、反铁磁性材质、及硬磁性材质。例如，中央部分370可包含NiFe、NiFeCo、CoFe、Fe、Co、Ni、该等的合金或混合物、及其它磁性材质。
中央部分370可经由化学气相沉积、快速退火化学气相沉积、等离子辅助化学气相沉积、溅镀、及其它包含非化学气相沉积型的制程而形成。中央部分370可由选择性沉积生成，或经地毯式沉积后再进行化学机械磨合(CMP)制程而形成。中央部分370的厚度可自约10nm至约1000nm，或大致相近于支柱310、315的厚度，然而本发明的范畴亦可容许其它范围的厚度。中央部分370及/或支柱310、315可用于MRAM堆叠360、365的内连线(interconnection)，以形成一包含了中央部分370及/或支柱310、315的内连线。
参考图4，图中所绘为根据本发明的另一实施例，装置400的部分剖面图。装置400大致上与图3f中的装置300相类似。然而，装置400可被用来作为一个位元的存储单元，而图3f中的装置300则可用来作包含两个位元的存储单元。此表示装置400中的支柱310、315间的凹陷处仅可包含一个MRAM堆叠360，然而装置300中的支柱310、315间的凹陷处可包含两个MRAM堆叠360、365。此外，虽然装置400中的支柱310、315被绘为各有一斜面，由于支柱315与MRAM堆叠360并不相平行，若支柱315无斜面亦为可行。
参考图5，图中所绘为根据本发明的另一实施例，装置500的部分剖面图。装置500大致上与图3f中的装置300相类似。然而，装置500可被用来作为多位元的存储单元，或者至少超过一位元的存储单元。此表示装置500中的支柱310、315间的凹陷处可包含多个的MRAM堆叠360、365。举例来说，装置500于图中所示的部分可包含4个MRAM堆叠360、365，及部分其它邻近的MRAM堆叠。装置500亦可包含新增的介电层510穿插于该等类似的MRAM堆叠360、365间。介电层510大致上于构造与制造方法上可类似于上述的MRAM介电迭层340、345，然而我们亦可运用其它型态的材质与制程以形成介电层510。
参考图6，图中所绘为根据本发明的实施例，装置600的部分俯视图。装置600包含一至数个MRAM堆叠660、665，各MRAM堆叠660、665大致上于构造与制造方法上相似于图3f中的MRAM堆叠360、365。于图6的实施例中，装置600包含两个MRAM堆叠660、665。然而于其它实施例，装置600可仅包含1个MRAM堆叠660、665，亦可包含超过两个图6中的MRAM堆叠660、665。
装置600亦包含一至数个于基板上形成的支柱610，而该支柱大致上于构造与制造方法上相似于上述的支柱310、315。支柱610有一大致为圆柱面的界面，该圆柱面有一自基板倾斜一锐角角度的中央轴。于所绘的实施例中，支柱610包含一延长的卵形凹陷处，其中该凹陷处的边缘相对于基板倾斜一锐角角度；从而形成一圆柱面，而该圆柱面大致上自基板倾斜一锐角角度。MRAM堆叠660、665形成于支柱610的倾斜圆柱面上。于其它实施例中，单一支柱亦可用来提供该大致上倾斜一锐角角度的圆柱面，从而使MRAM堆叠于此圆柱面上形成。
此外，虽然无法于图6中看出，各MRAM堆叠660、665与支柱610的圆柱面大致上为相平行，以致于各MRAM堆叠660、665亦自基板倾斜一锐角角度而有一半圆形或拱形的形状。举例来说，于所绘的实施例中，各MRAM堆叠660、665包含了多个的同心圆状的MRAM迭层630，其中该迭层各成一半圆形的形状。
装置600亦包含一中央部分670紧接并穿插于MRAM堆叠660、665之间。中央部分670大致上于构造与制造方法上相似于上述的中央部分370。例如中央部分670可包含MRAM迭层660、665的内连线所需的磁性、导电性、及/或介电材质。
参考图7，图中所绘为根据本发明的实施例，装置700的部分立体图。装置700包含一至数个MRAM堆叠760、765，各MRAM堆叠760、765大致上可于构造与制造方法上相似于图3f中的MRAM堆叠360、365。于图7的实施例中，装置700包含两个MRAM堆叠760、765。然而，于其它实施例中，装置700可仅包含MRAM堆叠760、765其中之一，或包含超过两个的图7中的MRAM堆叠760、765。
装置700亦包含一至数个于基板705上形成的支柱710、715，该支柱710、715大致上于构造与制造方法上相似于上述的支柱310、315。支柱710、715可各有一大致平滑的界面，其自基板705倾斜一锐角角度。于所绘的实施例中，支柱710、715界定出一延长而呈直线型的凹陷处，该凹陷的横截面形状大致为梯形，其中该凹陷的两边皆自基板705倾斜，因此形成大致平滑而自基板705倾斜一锐角角度的界面。
MRAM堆叠760、765于支柱710、715的倾斜而大致平坦的界面上形成。于是，各MRAM堆叠760、765可与支柱710、715的斜面大致相平行，以致于各MRAM堆叠760、765亦自基板倾斜一锐角角度，而有一大致为长方形的形状。举例来说，于所绘的实施例中，MRAM堆叠760、765包含多个的大致平行的MRAM迭层730，而各迭层皆呈一长方形状。
装置700亦可包含一中央部分770紧邻并穿插于MRAM堆叠760、765之间。中央部分770大致上可于构造与制造方法上相似于上述的中央部分370。例如中央部分770可包含MRAM堆叠760、765内连线(interconnect)所需的磁性材质、导电材质、或介电材质。
装置700亦可包含一至数个微电子元件790，该元件可与一至数个MRAM堆叠760、765相连结。举例来说，于所绘的实施例中，微电子元件790为场效晶体管，每个晶体管于基板705上有自己的源/漏极区域792，并有自己的栅极794，该栅极乃于基板705上生一介电层796而形成。然而，于本发明的范畴下亦可使用其它型态的微电子元件790。举例来说，微电子元件790可为或包含场效晶体管之外的晶体管，或其它主动或被动微电子元件。装置700亦可包含传统型式或未来发展的内连线(interconnect)798以便连接MRAM堆叠760、765与微电子元件790。装置700其本身可以为或包含一存储单元阵列，或为其它型态的集成电路元件。
参考图8，图中所绘为根据本发明的实施例，装置800的部分剖面图。装置800为一环境，于其中上述装置300、400、500、600、700可被实际制出。装置800包含一至数个存储单元，各存储单元皆包含一至数个MRAM堆叠860、865，各MRAM堆叠860、865皆大致上于构造与制造方法上相似于图3f中的MRAM堆叠360、365。
装置800亦包含一至数个于基板805上形成的支柱810、815，各支柱810、815皆大致上于构造与制造方法上相似于上述的支柱310、315。支柱810、815各有一至数个界面自基板805倾斜一锐角角度。这些倾斜一锐角角度的平面大致上为平坦的，一如图7中所绘，或大致上为圆柱面的，如图6中所示。然而，支柱810、815的斜面亦可为上述的平面或圆柱面之外的其它形态。部分支柱810、815可拥有超过一个斜面，例如图8中的支柱810/815。
MRAM堆叠860、865是于支柱810、815的斜面上形成.此亦即，MRAM堆叠860、865可直接形成于支柱810、815的斜面上，或于部分实施例中，MRAM堆叠860、865及它们相对应的支柱810、815间可穿插入一至数个其它迭层、特殊物、或零件.各MRAM堆叠860、865可与支柱810、815的倾斜界面大致相平行，以致于MRAM堆叠860、865亦自基板倾斜一锐角角度.
装置800亦可包含一至数个中央部分870，各中央部分紧邻并穿插于MRAM堆叠860、865的相类物之间。各中央部分870皆大致上于构造与制造方法上相似于上述的中央部分370。例如中央部分870可包含磁性、导电性、及/或介电性材质，而该等材质可用于MRAM堆叠860、865的内连线。此外，各中央部分870不须有相同的组成成分，以致于一至数个中央部分870可为导电材质，而另外一至数个中央部分870则由介电材质所组成。
装置800亦可包含一至数个微电子元件890，该微电子元件可与一至数个MRAM堆叠860、865相连结。举例来说，于所绘的实施例中，微电子元件890为场效晶体管，每一晶体管于基板805上有源极/漏极区域892，亦有栅极894，该栅极为一介电层896形成于基板805之上。然而，本发明的范畴中亦可运用其它形态的微电子元件890。举例来说，微电子元件890可以为或包含非场效晶体管型态的晶体管、或其它主动或被动微电子元件。
装置800亦可包含穿插入源/漏极区域892的隔离结构(isolation structure)898与/或其它微电子元件890的零件。隔离结构898可包含厚场氧化层区域(field oxide region)、浅沟槽隔离(shallow trench isolation)、硅局部氧化(localoxidation of silicon，LOCOS)、及其它传统或未来发展的隔离结构。隔离结构898其本身可包含二氧化硅或其它介电材质。
装置800亦可包含传统或未来发展的内连线(interconnect)898，以连结MRAM堆叠860、865及/或微电子元件890。装置800本身可为一集成电路元件。装置800亦可包含内连线899，该内连线于支柱810、815中形成的时间早于支柱810、815的斜面及MRAM堆叠860、865。
于是，本发明至少于一实施例中提出一装置，该装置包含了位于基板上的支柱，且该支柱至少有一个自基板倾斜一锐角角度的斜面。该装置亦包含了大致与该斜面相平行的MRAM堆叠，因此该MRAM堆叠亦自基板倾斜一锐角角度。于实施例中，该斜面为支柱的斜边。该MRAM堆叠包含了大致平坦而相平行的多个的迭层，每一迭层均自基板倾斜一锐角角度。
本发明亦至少于一实施例中介绍一装置，该装置包含了大致上为同一层面的第一与第二支柱，该等支柱位于基板之上且侧向支撑一拥有多个的迭层的MRAM堆叠。该多个的MRAM迭层至少其中的一迭层大致与对应的第一第二支柱界面相平行，而该等支柱界面自基板倾斜一锐角角度。
本发明的另一实施例介绍了一装置包含一第一支柱，该支柱位于基板上且拥有一自基板倾斜一第一锐角角度的第一斜面；而该装置亦包含一第二支柱，该支柱位于基板上且拥有一自基板倾斜一第二锐角角度的第二斜面。此实施例亦包含一第一MRAM堆叠穿插于第一与第二支柱间且包含多个的第一迭层，其中至少该多个的第一迭层其中一迭层大致与第一支柱的第一斜面平行。而此实施例亦包含一第二MRAM堆叠穿插于第一MRAM堆叠与第二支柱间且包含多个的第二迭层，其中至少该多个的第二迭层其中一迭层大致与第二支柱的第二斜面平行。
本发明亦提出一方法，该方法可被用于形成一装置，而该装置包含一倾斜的MRAM堆叠.至少于一实施例中，该方法包含于基板上形成一支柱，而该支柱有一自基板倾斜一锐角角度的斜面.该方法亦包含形成一有多个迭层的MRAM堆叠，其中至少该多个的迭层之一迭层大致与该支柱的斜面相平行，而该支柱的斜面自基板倾斜一锐角角度.
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
50：集成电路
52：存储单元阵列(memory cell array)
54：阵列逻辑电路(array logic)
56：其它逻辑电路
58：输入输出电路
60：MRAM单元
62：磁性隧道连结元件(MTJ device)
64：开关元件(switch device)
66、68、70：端点
300、400、500、600、700、800：装置
305、705、805：基板
310、315、610、710、715、810、815：支柱(pillar)
312、317：支柱斜面
320：磁轴层(magnetic layer)
330、335、350、355：MRAM磁轴迭层(magnetic MRAMstack layer)
340、345：MRAM介电迭层(dielectric MRAM stack layer)
360、365、660、665、760、765、860、865：MRAM堆叠(MRAM stack)
370、670、770、870：中央部分
510、796、896：介电层
630、730：MRAM迭层(MRAM stack layer)
790、890：微电子元件
792、892：源/漏极
794、894：栅极
798、898、899：内连线
898：隔离结构。
Claims (13)
1.一种磁阻性随机存取存储器装置，其特征在于所述磁阻性随机存取存储器装置包含：
支柱，位于基板上且至少拥有一自基板倾斜一锐角角度的斜面；以及
磁阻性随机存取存储器堆叠，与上述斜面相平行，因而该磁阻性随机存取存储器堆叠亦自基板倾斜上述锐角角度；
其中该支柱包含第一支柱及一第二支柱，该第一支柱位于基板上且拥有自基板倾斜一第一锐角角度的至少一斜面，该第二支柱位于基板上且拥有自基板倾斜一第二锐角角度的至少一斜面；
其中该磁阻性随机存取存储器堆叠包含第一磁阻性随机存取存储器堆叠及第二磁阻性随机存取存储器堆叠，该第一磁阻性随机存取存储器堆叠包含多个第一迭层，所述第一迭层平行于该第一支柱的斜面，该第二磁阻性随机存取存储器堆叠包含多个第二迭层，所述第二迭层平行于该第二支柱的斜面，该第一磁阻性随机存取存储器堆叠及该第二磁阻性随机存取存储器堆叠位于该第一支柱的斜面与该第二支柱的斜面之间；
其中该第一锐角角度和该第二锐角角度的大小介于60度至88度间。
2.根据权利要求1所述的磁阻性随机存取存储器装置，其特征在于：上述支柱包含导电材质。
3.根据权利要求1所述的磁阻性随机存取存储器装置，其特征在于：上述支柱包含介电材质。
4.根据权利要求1所述的磁阻性随机存取存储器装置，其特征在于：上述支柱包含磁性材质。
5.根据权利要求1所述的磁阻性随机存取存储器装置，其特征在于：上述磁阻性随机存取存储器堆叠包含一介电层穿插于一自由磁轴层与一固定磁轴层之间。
6.根据权利要求5所述的磁阻性随机存取存储器装置，其特征在于：上述介电层为一穿隧层。
7.根据权利要求5所述的磁阻性随机存取存储器装置，其特征在于：上述自由磁轴层与固定磁轴层形成于上述支柱的斜面上。
8.根据权利要求5所述的磁阻性随机存取存储器装置，其特征在于：上述支柱包含一与基板平行的界面，而上述介电层、自由磁轴层及固定磁轴层的终端与前述与基板平行的界面相切齐。
9.根据权利要求1所述的磁阻性随机存取存储器装置，其特征在于：至少上述支柱的斜面其中之一为平面。
10.根据权利要求1所述的磁阻性随机存取存储器装置，其特征在于：至少上述支柱的斜面其中之一为圆柱面。
11.一种磁阻性随机存取存储器的制造方法，其特征在于所述磁阻性随机存取存储器的制造方法包含下列步骤：
于基板上形成第一支柱，该第一支柱拥有自基板倾斜一第一锐角角度的一斜面；
于基板上形成第二支柱，该第二支柱拥有自基板倾斜一第二锐角角度的一斜面；
形成有多个的第一迭层的第一磁阻性随机存取存储器堆叠，其中每一所述多个的第一迭层与前述自基板倾斜一第一锐角角度的支柱斜面平行；以及
形成有多个的第二迭层的第二磁阻性随机存取存储器堆叠，其中每一所述多个的第二迭层与前述自基板倾斜一第二锐角角度的支柱斜面平行；
其中该第一锐角角度和该第二锐角角度的大小介于60度至88度间。
12.根据权利要求11所述的磁阻性随机存取存储器的制造方法，其特征在于上述形成第一和第二支柱步骤，包含下列步骤：
于基板上沉积第一支柱材质层；
经由去除一部分前述第一支柱材质层以形成上述自基板倾斜一第一锐角角度的斜面；
于基板上沉积第二支柱材质层；以及
经由去除一部分前述第二支柱材质层以形成上述自基板倾斜一第二锐角角度的斜面。
13.根据权利要求12所述的磁阻性随机存取存储器的制造方法，其特征在于：上述去除一部分的第一支柱材质层步骤，包含蚀刻部分的上述第一支柱材质层；以及上述去除一部分的第二支柱材质层步骤，包含蚀刻部分的上述第二支柱材质层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/917,585 | 2004-08-13 | ||
| US10/917,585 US7319262B2 (en) | 2004-08-13 | 2004-08-13 | MRAM over sloped pillar |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1801390A CN1801390A (zh) | 2006-07-12 |
| CN1801390B true CN1801390B (zh) | 2010-05-12 |
Family
ID=35799187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005100902707A Active CN1801390B (zh) | 2004-08-13 | 2005-08-12 | 磁阻性随机存取存储器装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7319262B2 (zh) |
| CN (1) | CN1801390B (zh) |
| TW (1) | TWI311756B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7885105B2 (en) * | 2008-03-25 | 2011-02-08 | Qualcomm Incorporated | Magnetic tunnel junction cell including multiple vertical magnetic domains |
| US7817463B2 (en) * | 2008-06-30 | 2010-10-19 | Qualcomm Incorporated | System and method to fabricate magnetic random access memory |
| US9236561B2 (en) * | 2011-09-12 | 2016-01-12 | Samsung Electronics Co., Ltd. | Method and system for providing multiple self-aligned logic cells in a single stack |
| US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
| US9490421B2 (en) * | 2012-12-21 | 2016-11-08 | Samsung Electronics Co., Ltd. | Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions |
| CN106783862B (zh) * | 2016-12-22 | 2020-11-10 | 西安交通大学 | 一种stt-mram存储单元 |
| EP3707759B1 (en) * | 2017-11-07 | 2024-07-10 | Everspin Technologies, Inc. | Angled surface removal process and structure relating thereto |
| US11107978B2 (en) * | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11107974B2 (en) * | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11038097B2 (en) * | 2019-09-19 | 2021-06-15 | International Business Machines Corporation | Magnetic structures with tapered edges |
| CN112820820B (zh) * | 2019-12-24 | 2023-05-19 | 长江存储科技有限责任公司 | 磁阻随机存取存储器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1383208A (zh) * | 2001-04-20 | 2002-12-04 | 株式会社东芝 | 半导体存储装置及其制造方法 |
| US6621730B1 (en) * | 2002-08-27 | 2003-09-16 | Motorola, Inc. | Magnetic random access memory having a vertical write line |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705973A (en) * | 1996-08-26 | 1998-01-06 | Read-Rite Corporation | Bias-free symmetric dual spin valve giant magnetoresistance transducer |
| US6185077B1 (en) * | 1999-01-06 | 2001-02-06 | Read-Rite Corporation | Spin valve sensor with antiferromagnetic and magnetostatically coupled pinning structure |
| US6611453B2 (en) * | 2001-01-24 | 2003-08-26 | Infineon Technologies Ag | Self-aligned cross-point MRAM device with aluminum metallization layers |
| JP3558996B2 (ja) * | 2001-03-30 | 2004-08-25 | 株式会社東芝 | 磁気抵抗効果素子、磁気ヘッド、磁気再生装置及び磁気記憶装置 |
| US6518071B1 (en) * | 2002-03-28 | 2003-02-11 | Motorola, Inc. | Magnetoresistive random access memory device and method of fabrication thereof |
| US6828639B2 (en) * | 2002-07-17 | 2004-12-07 | Micron Technology, Inc. | Process flow for building MRAM structures |
| US6818961B1 (en) * | 2003-06-30 | 2004-11-16 | Freescale Semiconductor, Inc. | Oblique deposition to induce magnetic anisotropy for MRAM cells |
| JP4142993B2 (ja) * | 2003-07-23 | 2008-09-03 | 株式会社東芝 | 磁気メモリ装置の製造方法 |
| US7099176B2 (en) * | 2004-04-19 | 2006-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-orthogonal write line structure in MRAM |
| US7449345B2 (en) * | 2004-06-15 | 2008-11-11 | Headway Technologies, Inc. | Capping structure for enhancing dR/R of the MTJ device |
| US7102916B2 (en) * | 2004-06-30 | 2006-09-05 | International Business Machines Corporation | Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption |
| US7611912B2 (en) * | 2004-06-30 | 2009-11-03 | Headway Technologies, Inc. | Underlayer for high performance magnetic tunneling junction MRAM |
| US7221584B2 (en) * | 2004-08-13 | 2007-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell having shared configuration |
-
2004
- 2004-08-13 US US10/917,585 patent/US7319262B2/en active Active
-
2005
- 2005-08-12 TW TW094127514A patent/TWI311756B/zh active
- 2005-08-12 CN CN2005100902707A patent/CN1801390B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1383208A (zh) * | 2001-04-20 | 2002-12-04 | 株式会社东芝 | 半导体存储装置及其制造方法 |
| US6621730B1 (en) * | 2002-08-27 | 2003-09-16 | Motorola, Inc. | Magnetic random access memory having a vertical write line |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200620279A (en) | 2006-06-16 |
| TWI311756B (en) | 2009-07-01 |
| CN1801390A (zh) | 2006-07-12 |
| US20060033136A1 (en) | 2006-02-16 |
| US7319262B2 (en) | 2008-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1801390B (zh) | 磁阻性随机存取存储器装置及其制造方法 | |
| JP6441860B2 (ja) | 磁気トンネル接合装置の製造技術と対応装置 | |
| CN105845821B (zh) | 工艺损害最小化的自对准磁阻式随机存取存储器(mram)结构 | |
| TW202005128A (zh) | 針對磁阻式隨機存取記憶體磁性穿隧接面中頂部電極與金屬層之間包含間隔件的介面的技術 | |
| TWI781406B (zh) | 記憶體裝置、磁性穿隧接面記憶體裝置及其形成方法 | |
| EP2240969B1 (en) | Memory cell and method of forming a magnetic tunnel junction (mtj) of a memory cell | |
| US9306156B2 (en) | Methods of manufacturing a magnetoresistive random access memory device | |
| CN1783333B (zh) | 磁性随机存储元件 | |
| TW202021096A (zh) | 用於磁阻式隨機存取記憶體磁穿隧接面頂部電極與通路之間介面的技術 | |
| JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
| US9728583B2 (en) | Top electrode coupling in a magnetoresistive device using an etch stop layer | |
| CN105706259A (zh) | 用于制造mtj存储器装置的方法 | |
| CN106298831A (zh) | 用于mram mtj顶部电极连接的技术 | |
| US20050122773A1 (en) | Self-aligned, low-ressistance, efficient memory array | |
| KR20160118386A (ko) | 멀티-스텝 자기 터널 접합(mtj) 에칭을 위한 대체 전도성 하드 마스크 | |
| CN106104829A (zh) | 用于mram制造的自对准顶部触点 | |
| KR102212558B1 (ko) | 자기 메모리 소자의 제조 방법 | |
| TW201711022A (zh) | 裝置及製作高密度記憶體陣列之方法 | |
| KR102138820B1 (ko) | 자기 기억 소자 | |
| CN110323247B (zh) | Mram器件及其制造方法及包括mram的电子设备 | |
| KR20130078456A (ko) | 자기 메모리 소자 및 자기 메모리 소자의 제조 방법 | |
| TW202143522A (zh) | 記憶體胞元及其製造方法 | |
| KR102212556B1 (ko) | 반도체 장치 | |
| KR20150116075A (ko) | 자기 기억 소자 | |
| CN111508992A (zh) | 磁阻随机存取存储器装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |