CN1783333B - 磁性随机存储元件 - Google Patents

磁性随机存储元件 Download PDF

Info

Publication number
CN1783333B
CN1783333B CN2005100902694A CN200510090269A CN1783333B CN 1783333 B CN1783333 B CN 1783333B CN 2005100902694 A CN2005100902694 A CN 2005100902694A CN 200510090269 A CN200510090269 A CN 200510090269A CN 1783333 B CN1783333 B CN 1783333B
Authority
CN
China
Prior art keywords
magnetosphere
magnetic random
magnetic
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005100902694A
Other languages
English (en)
Other versions
CN1783333A (zh
Inventor
刘继文
江国庆
曾鸿辉
邓端理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1783333A publication Critical patent/CN1783333A/zh
Application granted granted Critical
Publication of CN1783333B publication Critical patent/CN1783333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本发明提供一种磁性随机存储元件。所述磁性随机存储元件，包括两个第一磁性层，分别地位于同一基底上。一第二磁性层夹置于该两个第一磁性层之间。以及两个介电层各接触该第二磁性层的相对面，并且各夹置于第二磁性层与该两个第一磁性层之一之间，其中各个该第一与第二磁性层与该介电层垂直于该基底或与该基底之间形成一介于60度至88度之间的锐角。本发明所述的磁性随机存储元件及其制造方法，可改善MRAM堆叠的空间，同时增加设计时的裕度及制程良率。

Description

磁性随机存储元件
技术领域
本发明是关于一种存储器元件及其制造方法，特别是有关于一种磁性随机存储器元件及其制造方法。
背景技术
磁性随机存取存储(magnetic random access memory，MRAM)元件包括一MRAM堆叠具有一介电层夹置于一固定(fixed)或钉扎(pinned)磁性层与一自由磁性层之间。各MRAM堆叠层是实质上平坦且彼此间位向平行于MRAM堆叠结构所构成的表面。然而，集成电路以及其他元件包括一个或多个MRAM元件的存储单元的密度受限于MRAM堆叠层的平行位向，且需要在MRAM堆叠层之间的界面处预留空间(亦即各个MRAM堆叠的横向空间)。
然而，仅仅改善MRAM堆叠的空间并不足以提供足够的存储单元密度及复杂的制程。例如，垂直结构层的形成方法或其他构件的形成亦需要极有限的制程窗口(process window)，进而影响设计时的裕度及制程良率。
发明内容
有鉴于此，本发明的目的在于提供一种磁性随机存储元件，各个磁性层与介电层的位向实质上非平行相对于基底。
本发明的另一目的在于提供一种磁性随机存储元件，各个磁性穿隧接合(MTJ)堆叠共用一共用的磁性层，该共用的磁性层位向实质上非平行相对于基底。
根据上述目的，本发明提供一种磁性随机存储元件，包括：两个第一磁性层，分别地位于同一基底上；一第二磁性层夹置于该两个第一磁性层之间；以及两个介电层各接触该第二磁性层的相对面，并且各夹置于第二磁性层与该两个第一磁性层之一之间，其中各个该第一与第二磁性层与该介电层与该基底之间的角度范围介于60度至88度之间，或者该第一与第二磁性层与该介电层分别垂直于该基底；至少一微电子元件位于该基底的至少一部分中；以及一介电磁性随机存取存储堆叠层夹置于该第一磁性层与该介电层之间或该第二磁性层与该介电层之间，其中该至少一微电子元件电性连结至该第一及第二磁性层的至少一部分。
本发明所述的磁性随机存储元件，更包括一材料层位于该基底上，具有一凹入；其中各个该第一与第二磁性层与该介电层各衬垫于该凹入的侧壁上，且其垂直于该基底。
根据上述目的，本发明又提供一种磁性随机存储元件，包括：一第一磁性层；一第一介电层相邻于该第一磁性层；一第二磁性层相邻于该第一介电层且相对于第一磁性层；一第二介电层相邻于该第二磁性层且相对于第一介电层；一第三磁性层相邻于该第二介电层且相对于第一与第二磁性层；其中，该第一、第二与第三磁性层以及第一与第二介电层各设置于同一基底上，且其与该基底之间的角度范围介于60度至88度之间。
根据上述目的，本发明再提供一种磁性随机存储元件，包括：一双位元磁性随机存取存储(MRAM)单元设置于一基底上，且包括一第一位元MRAM堆叠及一第二位元MRAM堆叠，该第一与第二位元磁性随机存取存储堆叠与该基底之间的角度范围介于60度至88度之间，或者该第一与第二位元磁性随机存取存储堆叠分别垂直于该基底；其中，该一第一位元MRAM堆叠包括：一第一与一第二磁性层；以及一第一介电层夹置于该第一与第二磁性层之间；以及其中，该一第二位元MRAM堆叠包括：该第二磁性层；一第三磁性层；以及一第二介电层夹置于该第二与第三磁性层之间；至少一微电子元件位于该基底的至少一部分中；以及一介电磁性随机存取存储堆叠层夹置于该第一磁性层与该第一介电层之间或该第二磁性层与该第一介电层之间，其中该至少一微电子元件电性连结至该第一及第二磁性层的至少一部分.
本发明所述的磁性随机存储元件，更包括多条内连线分别至少间接地连接至该第一、第二与第三磁性层之一。
根据上述目的，本发明又再提供一种磁性随机存储元件，包括：一双位元磁性随机存取存储单元设置于一基底上，且包括一第一与一第二磁性穿隧接合(MTJ)堆叠，该第一与第二磁性穿隧接合(MTJ)堆叠共用一共用的磁性层，该共用的磁性层与该基底之间的角度范围介于60度至88度之间。
根据上述目的，本发明另再提供一种磁性随机存储元件，包括：两个第一磁性层，分别位于同一基底上；一第二磁性层夹置于该两个第一磁性层之间；以及两个介电层各接触该第二磁性层的相对面，并且各夹置于第二磁性层与该两个第一磁性层之一之间，其中各个该第一与第二磁性层与该介电层与该基底之间的角度范围介于60度至88度之间。
根据上述目的，本发明还提供一种磁性随机存储元件，包括：一双位元磁性随机存取存储单元设置于一基底上，且包括一第一位元磁性随机存取存储堆叠及一第二位元磁性随机存取存储堆叠，该第一位元磁性随机存取存储堆叠及该第二位元磁性随机存取存储堆叠与该基底之间的角度范围介于60度至88度之间；其中，该一第一位元磁性随机存取存储堆叠包括：一第一与一第二磁性层；以及一第一介电层夹置于该第一与第二磁性层之间；其中，该一第二位元磁性层随机存取存储堆叠包括：该第二磁性层；一第三磁性层；以及一第二介电层夹置于该第二与第三磁性层之间。
本发明所述的磁性随机存储元件及其制造方法，可改善MRAM堆叠的空间，同时增加设计时的裕度及制程良率。
附图说明
图1是显示根据本发明实施例样态的一具有存储单元阵列的集成电路的方块图；
图2是显示根据图1实施例的存储单元阵列的存储单元包括磁性随机存取存储单元的方块图；
图3a是显示根据本发明实施例样态的装置于制造过程中，至少一部分的制程剖面图；
图3b是显示图3a的装置于后续制造过程中，至少一部分的剖面图的制程剖面图；
图3c是显示图3b的装置于后续制造过程中，至少一部分的剖面图的制程剖面图；
图3d是显示图3c的装置于后续制造过程中，至少一部分的剖面图的制程剖面图；
图3e是显示图3d的装置于后续制造过程中，至少一部分的剖面图的制程剖面图；
图4是显示相对应于图3e所示的装置的另一实施例的剖面图；
图5是显示相对应于图3e所示的装置的另一实施例的剖面图；
图6是显示相对应于图5所示的装置的另一实施例的剖面图；
图7是显示根据本发明实施例的一装置至少一部分的透视图；
图8是显示的相对应于图3e所示的装置至少一部分的透视图；
图9是显示相对应于图3e所示的装置的另一实施例的剖面图。
具体实施方式
以下配合图式以及较佳实施例，以更详细地说明本发明。
请参阅图1，显示根据本发明实施例样态的一具有存储单元阵列的集成电路50的方块图。上述集成电路50包括一存储单元阵列52。存储单元阵列52是由一阵列逻辑(array logic)54透过一接口55控制。阵列逻辑54包括广泛现有的各种逻辑电路，例如列及行译码器(row and column decoder)以及感测放大器(sense amplifier)。接口55包括一或多条位元线(bitlines)、栅极线(gate lines)、数据线(digit lines)、控制线(controllines)、字符线(word lines)以及其他连接存储单元阵列52与阵列逻辑54之间的传输路径。上述集成电路可更包括其他逻辑电路56以及输入/输出电路58。逻辑电路56包括例如计数器(counter)、时脉电路(clock circuit)及处理电路(processingcircuit)。输入/输出电路58包括例如缓冲器(buffer)及驱动器(driver)。
请参阅图2，于图1中所示的存储单元阵列52可包括一或多个磁性随机存取存储单元(MRAM cell)60。各个磁性随机存取存储单元60不必需要具有相同的组态，然为了简化之故，本发明实施例以包括位于磁性穿隧接合元件(magnetic tunnelingjunction(MTJ)device)62中磁性随机存取存储堆叠(MRAMstack)的组态以及一开关元件(switching device)64。磁性穿隧接合元件62的各种实施例变化将于以下叙述中详细说明。并且，开关元件64的各种实施例变化包括一金属氧化物半导体晶体管(MOS transistor)、一金属氧化物半导体二极管(MOS diode)及/或一双极晶体管(bipolar transistor)。上述存储单元60可储存1、2、3、4或更多个位元。
存储单元60可包括三个终端：第一终端66、第二终端68及第三终端70。例如，第一终端66连接至一或多条位元线并且于读过程(read operation)中产生一输出电压，以提供至该些位元线。第二终端68连接至一或多条字符线并且于读或写过程中活化存储单元60。第三终端70可迫近至一控制线，例如栅极线或数据线，并且产生电流以提供一磁场影响磁性穿隧接合组态62。应了解的是，位元线、字符线、控制线及其他连接信号线的排列型态可随不同的电路设计而变化，本发明实施例仅举例说明许多排列型态之一。
请参阅图3a，根据本发明实施例的一样态，一装置300的一部分于制造过程中的剖面图。装置300包括一材料层310形成于一基底305上。材料层310可直接形成于基底305上，或是一或多个其他材料层、结构或构件可夹置于基底305与材料层310之间。
基底305可包括硅(Si)、砷化镓(GaAs)、硅-锗(silicongermanium)及/或其他材料.根据本发明的一实施例，基底305，或者是包括绝缘层上有硅基底(silicon-on-silicon(SOI)substrate)，例如一基底包括一外延成长(epitaxially grown)或其他方法成长的半导体层于一绝缘层上。基底305亦可包括一或多层导电层及/或绝缘层于基底305上。上述一或多层导电层及/或绝缘层例如是用以形成主动及/或被动元件及/或内连线结构。是故，基底305可参考晶圆上已形成多个材料层或是多个材料层形成于上述晶圆上。
材料层310可包括一或多种导电材料，例如铝(Al)、金(Au)、钨(W)或上述金属的合金、及/或其他导电材料。材料层310亦可或者是择一包括一或多种介电材料，例如二氧化硅、四乙氧基硅酸盐(TEOS)、玻璃、SILK(产自于Dow Chemical)、BLACKDIAMOND(产自于Applied Materials)、及/或其他电性绝缘材料。材料层310亦可或者是择一包括一或多种磁性材料，包括铁磁性(ferromagnetic)、反铁磁性(anti-ferromagnetic)及/或硬磁性(hard-magnetic)材料。例如，材料层310可包括镍铁(NiFe)、镍铁钴(NiFeCo)、钴铁(CoFe)、铁(Fe)、钴(Co)、镍(Ni)或上述的合金或化合物，及/或其他磁性材料。
材料层310可由化学气相沉积法(CVD)、快速热化学气相沉积法(RTCVD)、等离子辅助化学气相沉积法(PECVD)及/或溅镀法形成，厚度范围大抵介于50nm至1000nm。虽然其他的薄膜制程方法或厚度范围亦属本实施例的范畴中。形成材料层310的步骤亦包括形成沟槽、开口或其他形式的凹入(recess)315，与后文叙述整体简称凹入315，至少一部分侵入或实质上穿过材料层310。例如，实施一或多选择性沉积制程以形成一材料层310并且同时定义一凹入315。此外，可单独沉积形成材料层310之后再图案化的以形成一凹入315，例如利用一或多次湿式或干式蚀刻步骤。凹入315可包括一侧壁(sidewall)317实质上垂直于基底305，例如利用图案化的光致抗蚀剂或其他形式的掩膜以一或多次非等向性蚀刻步骤形成。然而，凹入的侧壁317可包括其他角度自基底305的补偿(offset)以不平行相对于该基底305。
请参阅图3b，根据本发明实施例的一样态，其显示于图3a的装置300的一部分于后续制造过程中的剖面图。于图3b中，一磁性材料层320已形成于材料层310及凹入的侧面317上。然而，若施以移除该材料的步骤或其他制程以定义凹入315并显露出部分基底305，该磁性材料层320亦可形成于该显露出部分的基底表面上。磁性材料层320的厚度范围大抵介于1nm至20nm。虽然其他的厚度范围亦属本实施例的范畴中。并且，虽然磁性材料层320于本实施例中直接邻接形成于凹入的侧面317上，其他的材料层、结构或构件亦可形成夹置于凹入的侧面317与磁性材料层320之间。
磁性材料层320的材质可包括镍铁(NiFe)、镍铁钴(NiFeCo)、钴铁(CoFe)、铁(Fe)、钴(Co)、镍(Ni)或上述的合金或化合物，及/或其他磁性材料。并且，就其本身而言，可作为后续形成的自由层或钉扎磁性层。磁性材料层320亦可包括多层，例如一钌(Ru)间隙层(spacer)夹置于两层或以上磁性层之间或与其他结合形成合成的反铁磁性层(synthetic anti-ferromagnetic，SAF)。虽然本发明实施例并未限定，磁性材料层320的形成方法可通过毯覆性地形成步骤例如CVD、RTCVD、PECVD、溅镀法及/或其他包含CVD的薄膜制程。
请参阅图3c，根据本发明实施例的一样态，其显示于图3b的装置300的一部分于后续制造过程中的剖面图.于图3c中，至少部分的磁性材料层320被移除，已形成磁性MRAM堆叠330、335.例如，施以一或多次等向性蚀刻及/或非等向性蚀刻步骤，已定义出磁性MRAM堆叠330、335，较佳者为利用图案化的光致抗蚀剂或其他掩膜.化学机械研磨(chemical-mechanical polishing，CMP)或平坦化(planarization)步骤，之后统称以CMP步骤，亦可应用以定义磁性MRAM堆叠330、335。于本发明实施例中，材料层310及/或基底305可作为在定义磁性MRAM堆叠330、335过程中，步骤的终点侦测。例如，定义磁性MRAM堆叠330、335的步骤包括非等向性蚀刻磁性材料层320直至磁性材料层320实质上自凹入315的底部移除并且平坦化(例如施以CMP步骤)部分的磁性材料层320直至磁性材料层320实质上自材料层310上移除。
根据上述本发明的样态，通过形成磁性MRAM堆叠330、335，该磁性MRAM堆叠330、335可实质上与凹入的侧壁317共形。更有甚者，由于磁性MRAM堆叠330、335可实质上与凹入的侧壁317共形，该磁性MRAM堆叠330、335亦可实质上(磁化)位向垂直于基底305。当然，上述实施例所揭露之外的方法亦可或择一以形成磁性MRAM堆叠330、335。然而，于部分实施例中，各磁性MRAM堆叠330、335的之一或二者的末端可实质上的与材料层310的上或下平面位向共平面(相对于图3c所示)。
于部分实施例中，磁性MRAM堆叠330、335之一或二者的横向表面可相互间不平行或个别平面。在上述实施例中，磁性MRAM堆叠330、335相对于基底305的垂直磁性位向可由相对应的磁性MRAM堆叠330、335侧壁的表面测量，其中该侧壁表面可为实质上的平面。上述的垂直磁性位向亦可由相对应磁性MRAM堆叠330、335侧壁的最适合面(best-fit plane)所测量，其中该最适合面可不是实质上的平面。上述的垂直磁性位向亦可以是对应的磁性MRAM堆叠330、335侧壁的假设性中心面(hypothetical center plane)，其中该中心面可表示为相对应的磁性MRAM堆叠330、335侧壁表面的加权(weighted)或其平均值。于本发明实施例之一，至少凹入的侧壁317为圆柱体，其中该圆柱体的实质上的垂直性(perpendicularity)可由该圆柱体表面的中线轴(center-line axis)所测量。
请参阅图3d，根据本发明实施例的一样态，显示于图3c的装置300的一部分于后续制造过程中的剖面图。于图3d中，介电MRAM堆叠340、345以形成邻近磁性MRAM堆叠层330、335。介电MRAM堆叠层340、345的形成方法可通过上述形成磁性材料层的实施例的一或多种制程方法。例如，介电MRAM堆叠层340、345可通过化学气相沉积法(CVD)形成或其他薄膜沉积制程，并伴随蚀刻及/或其他材料移除步骤。于本发明的一实施例，形成介电MRAM堆叠层340、345的步骤包括顺应性地沉积一介电材料层于该材料层310上且填入凹入315中，因而衬垫该磁性MRAM堆叠层330、335内。接着，实质上非等向性蚀刻该介电材料层直至该介电材料层自凹入315的底部移除。以及接着，平坦化(例如通过化学机械研磨法CMP)该残留的介电材料层直至该介电材料层自材料层310上移除。于本发明的一实施例，当顺应性地沉积一介电材料层时，由磁性MRAM堆叠层330、335所定义的一部分磁性材料层320，可残留在材料层310上，因此一平坦化步骤可移除位于材料层310上的介电材料层及磁性材料层。
介电MRAM堆叠层340、345亦可包括多于一层。并且，如图示中介电MRAM堆叠层340、345形成于直接紧邻于磁性MRAM堆叠层330、335，其他材料层、结构特征、或构件可夹置于介电MRAM堆叠层340、345与磁性MRAM堆叠层330、335之间。
介电MRAM堆叠层340、345之一或二者可为穿隧阻障层(tunneling barrier layer)或其他介电层。例如，介电MRAM堆叠层340、345可包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钽(TaOx)、氧化钛(TiOx)、氮化铝(AlN)、上述材料的合金或组合物、及/或其他绝缘材料。介电MRAM堆叠层340、345的厚度范围大抵介于0.5nm至2nm，是由实质上垂直于凹入的侧壁317的方向测量。更有甚者，介电MRAM堆叠层340、345可实质上顺应性地于相对的磁性MRAM堆叠层330、335，因此该介电MRAM堆叠层340、345亦可磁性位向垂直相对于基底305。
请参阅图3e，根据本发明实施例的一样态，其显示于图3d的装置300的一部分于后续制造过程中的剖面图。于图3e中，一磁性MRAM堆叠层350形成并且夹置于介电MRAM堆叠层340、345。磁性MRAM堆叠层350直接与介电MRAM堆叠层340、345接触。虽然图示中的磁性MRAM堆叠层350只形成直接紧邻于介电MRAM堆叠层340、345，其他材料层、结构特征、或构件可夹置于磁性MRAM堆叠层350与介电MRAM堆叠层340、345之间。磁性MRAM堆叠层350可与各磁性MRAM堆叠层330、335配对以形成相对应成对的自由及钉扎磁性MRAM堆叠层，由此形成一磁性穿隧接合(MTJ)磁性随机存取存储堆叠(MRAM stack)结构360、365，详述如下。
磁性MRAM堆叠层350的材质可包括：镍铁(NiFe)、镍铁钴(NiFeCo)、钴铁(CoFe)、铁(Fe)、钴(Co)、镍(Ni)或上述的合金或化合物，及/或其他磁性材料，包括：铁磁性及反铁磁性材料。磁性MRAM堆叠层350亦可包括多层，例如一钌(Ru)间隙层(spacer)夹置于两层或以上磁性层之间或与其他结合形成合成的反铁磁性层(synthetic anti-ferromagnetic，SAF)。磁性MRAM堆叠层350的厚度(或图式中的宽度)于实质上相近于磁性MRAM堆叠层330、335的厚度。虽然本发明实施例并未限定，磁性MRAM堆叠层350的制造方法于实质上相近于磁性MRAM堆叠层330、335的制造方法。
例如，磁性MRAM堆叠层350的形成方法可通过CVD或其他薄膜沉积制程形成，续以实施一或多次蚀刻或其他材料移除制程。根据本发明的一实施例，形成磁性MRAM堆叠层350的步骤包括沉积一额外的磁性材料层于材料层上并实质上填入未被填满的凹入315部分。以及接着，平坦化(例如通过化学机械研磨法CMP)该残留部分的额外磁性材料层直至该额外磁性材料层自材料层310上移除。于本发明的一实施例中，当顺应性沉积另一磁性材料层时，由部分磁性材料层320定义出的磁性MRAM堆叠层330、335，及/或由部分介电材料层定义出的介电MRAM堆叠层340、345可留在材料层310上。因此一平坦化步骤(例如化学机械研磨法CMP)可移除部分的磁性材料层320、介电材料层及/或另一磁性材料层，因而露出材料层310。
磁性MRAM堆叠层350可实质上地填入未被填满的凹入315部分或实质上地与介电MRAM堆叠层340、345相对应，因而该磁性MRAM堆叠层350具类似的磁性位向，实质上的相对垂直于基底305。因此，磁性MRAM堆叠结构360、365的磁性位向亦实质上的相对垂直于基底305。
随着磁性MRAM堆叠层350的完成，磁性MRAM堆叠结构360、365亦随之完成。并且该磁性MRAM堆叠结构包括一双位元磁性随机存取存储单元(dual-bit RMAM cell)370.于图示的实施例中，磁性MRAM堆叠结构360包括磁性MRAM堆叠层330、介电MRAM堆叠层340及磁性MRAM堆叠层350.同样地，于图示的实施例中，磁性MRAM堆叠结构365包括磁性MRAM堆叠层335、介电MRAM堆叠层345及磁性MRAM堆叠层350.有鉴于此，磁性MRAM堆叠层350是由磁性MRAM堆叠结构360、365所共用，而磁性MRAM堆叠层330、335个别地供对应的磁性MRAM堆叠结构360、365所用.
各个磁性MRAM堆叠层330、335及350可为自由层或磁性钉扎层。例如，若磁性MRAM堆叠层330为自由层，则磁性MRAM堆叠层335亦可以是自由层，并且磁性MRAM堆叠层350可以是固定层或钉扎层。然而，若磁性MRAM堆叠层330为固定层或钉扎层时，则磁性MRAM堆叠层335亦可以是固定层或钉扎层，并且磁性MRAM堆叠层350可以是自由层。因此，MRAM存储单元370为一双位元磁性随机存取存储单元(dual-bit RMAM cell)，因其磁性穿隧接合能储存可随机存取的信息位元“0”或“1”。该磁性穿隧接合是由对应的自由层或钉扎层层对向于各个磁性MRAM堆叠结构360、365的穿隧阻障介电层所构成。当然，在部分实施例中，磁性MRAM堆叠结构360、365各包括择一的或另一的材料层。上述双位元磁性随机存取存储单元370的制造方法实施例的样态亦可直接应用于或修饰变化后采用于制造多重位元磁性随机存取存储单元。
请参阅图4，其显示相对应显示于图3e所示的装置300的另一实施例的剖面图，于此实施例中以标号400表示之。装置400实质上近似于图3e所示的装置300。然而，装置400包括多重双位元磁性随机存取存储单元370，各个双位元磁性随机存取存储单元370包括磁性MRAM堆叠结构360及磁性MRAM堆叠结构365。各个双位元磁性随机存取存储单元370可以是与邻近的双位元磁性随机存取存储单元370通过材料层310的部分成物理性或电性绝缘。或者是，两个或多个邻近的双位元磁性随机存取存储单元370可通过材料层310的导电部分成电性连接。
各个双位元磁性随机存取存储单元370可以是实质上地同时形成，或者是于不同的时间或制造过程的阶段中形成。虽然其他的双位元磁性随机存取存储单元370的组态属于本发明实施例的范畴，各个双位元磁性随机存取存储单元370亦可以是与邻近的双位元磁性随机存取存储单元370共平面。各个双位元磁性随机存取存储单元370亦可以是具有近似的尺寸及组成。
请参阅图5，其显示相对应显示于图3e所示的装置300的另一实施例的剖面图，于此实施例中以标号500表示之。装置500实质上近似于图3e所示的装置300。虽然装置300在磁性MRAM堆叠层330、335及350以及介电MRAM堆叠层340、345与装置500具有相似的结构，然而装置500的磁性MRAM堆叠层530、535及550以及介电MRAM堆叠层540、545具有不同的磁性位向相对于基底305形成一锐角。例如，于图示中的实施例，MRAM堆叠层530、535、540、545及550的磁性位向相对于基底305的夹角范围大抵介于60度至88度之间，其他的角度亦属本发明实施例的范畴。
除此之外，用以移除部分材料层310以形成角度偏移的凹入的侧壁517所采用的材料的移除步骤是不同于形成图3e所示形成凹入的侧壁317所采用的材料的移除步骤。不同之处在于须形成凹入的侧壁517角度偏移(angularly offset)，以形成于相对基底305间成一锐角。如同凹入的侧壁317，各个凹入的侧壁517可以是实质的平面、实质的圆柱面或其他形状。
于本发明的一实施例中，角度偏移的凹入的侧壁517的形成步骤可以是通过等向性蚀刻，使用图案化的光致抗蚀剂或其他掩膜设置于材料层310上.凹入的侧壁517亦可以是或择一的选择具有斜面的图案化光致抗蚀剂层于材料层310上，再蚀刻形成.具有斜面的图案化光致抗蚀剂于与欲形成的凹入的侧壁517具有实质上类似的轮廓.凹入的侧壁517亦可以是或择一的选择，于干蚀刻制程中逐渐地或递增地改变压力，以形成想要的凹入的侧壁517的轮廓.当然，其他的制程参数亦可以是或择一的选择，于形成想要的凹入的侧壁517时使用，例如一或多种制程气体成分的浓度，其中制程气体包括二、三、四或多种不同的气体或组成.
除此之外，由于顺应性沉积及接续的蚀刻步骤可以用以形成磁性MRAM堆叠结构560、565，因此为定义磁性MRAM堆叠结构560、565而顺应性形成的材料层，可一开始就形成于凹入的侧壁517两侧。因此，定义磁性MRAM堆叠结构560、565的蚀刻步骤亦可以用以定义凹入的侧壁517，致使形成如图5所示的实施例。
在完成磁性MRAM堆叠结构560、565之后，一填充物(filler)580可形成于侧壁517两侧未被磁性MRAM堆叠结构560、565占据的凹入部分。填充物580可以由化学气相沉积法(CVD)、快速热化学气相沉积法(RTCVD)、等离子辅助化学气相沉积法(PECVD)及/或溅镀法形成，厚度范围大抵近似于材料层310的厚度。CMP或平坦化制程亦可应用于本实施例使得填充物580与材料层310及/或磁性MRAM堆叠结构560、565实质上共平面(相对于图5所示)。
填充物580可以是包括一或多种导电材料，铝(Al)、金(Au)、钨(W)、前述金属的合金、及/或其他导电材料。填充物580亦可以是或择一的或是选择一或多种介电材料，例如二氧化硅、四乙氧基硅酸盐(TEOS)、玻璃、SILK(产自于Dow Chemical)、BLACK DIAMOND(产自于Applied Materials)、及/或其他电性绝缘材料。填充物580亦可或者是择一的选择包括一或多种磁性材料，包括铁磁性(ferromagnetic)、反铁磁性(anti-ferromagnetic)及/或硬磁性(hard-magnetic)材料。例如，材料层310可包括镍铁(NiFe)、镍铁钴(NiFeCo)、钴铁(CoFe)、铁(Fe)、钴(Co)、镍(Ni)或上述的合金或化合物，及/或其他磁性材料。填充物580的组成可基于填充物580所欲达成的功能而作选择。例如，若填充物580用以作为双位元磁性随机存取存储单元570与其他MRAM存储单元或其他微电子元件之间的电性连接时，填充物580可实质上包括导电性材料。
请参阅图6，其显示相对应显示于图5所示的装置500的另一实施例的剖面图，于此实施例中以标号600表示之。装置600包括一或多个MRAM堆叠结构660、662、665、667。于图示中的实施例，各个MRAM堆叠结构660、662可实质上相似于图5所示的MRAM堆叠结构560及565的构成及制造方法。并且各个MRAM堆叠结构665、667可实质上与MRAM堆叠结构660、662成镜像对称。虽然，图示是以MRAM堆叠结构660、662、665、667，或者是以两个MRAM存储单元670、675表示，其他装置600的实施例包括比图6所示较多或较少个MRAM堆叠结构或MRAM存储单元。
MRAM堆叠结构662、662、665、667可利用以下方式形成，例如改变顺应性沉积及蚀刻步骤，以形成后续各种材料层于凹入的侧壁517上.例如，一磁性材料层可顺应性沉积并接续蚀刻，以定义出磁性MRAM堆叠层530、535.接着，一介电材料层可顺应性沉积并接续蚀刻，以定义出介电MRAM堆叠层540、545.一另一的磁性材料层可顺应性沉积并接续蚀刻，以定义出磁性MRAM堆叠层550、555，各相对地共用一磁性MRAM材料层于MRAM存储单元670、675中.一另一的介电材料层可顺应性沉积并接续蚀刻，以定义出介电MRAM堆叠层542、547，并且一另一的磁性材料层可顺应性沉积并接续蚀刻，以定义出磁性MRAM堆叠层552、557.
因此，MRAM堆叠结构660可包括磁性MRAM堆叠层530、550以及介电MRAM堆叠层540，并且MRAM堆叠结构662可包括磁性MRAM堆叠层550、552以及介电MRAM堆叠层542，至少由其中部分地构成双位元磁性随机存取存储单元670，其中磁性MRAM堆叠层550是由MRAM堆叠结构660、665所共用，以及磁性MRAM堆叠层530、552是相对应于各MRAM堆叠结构660、665。同样地，MRAM堆叠结构667可包括磁性MRAM堆叠层535、555以及介电MRAM堆叠层545，并且MRAM堆叠结构665可包括磁性MRAM堆叠层555、557以及介电MRAM堆叠层547，至少由其中部分地构成双位元磁性随机存取存储单元675，其中磁性MRAM堆叠层555是由MRAM堆叠结构665、667所共用，以及磁性MRAM堆叠层535、557是相对应于各MRAM堆叠结构667、665。
装置600亦可以包括一中心物680夹置于MRAM堆叠结构662与665，并且与其接触。中心物680的组成及制造方法亦实质上与上述填充物580相同。例如，中心物680可包括磁性材料、导电性材料、及/或介电材料，正如同MRAM堆叠结构660、662、665、667之间所需的连结结构。
请参阅图7，其显示根据本发明实施例之一的装置700至少一部分的透视图。装置700是一系统其中包括上述任一装置300、400、500、600的实施。装置700包括一或多个MRAM存储单元760及765。MRAM存储单元760及765的构成及其制造方法相似于图3e所示的MRAM存储单元370。于图7所示的实施例中，装置700包括两个MRAM存储单元760及765。然而，在其他实施例中，可以是MRAM存储单元760及765其中之一，或者是多数个MRAM存储单元760及765，如图7所示。
装置700亦可包括材料层710形成于基底705之上。相对地，材料层710的构成及制造方法相似于上述材料层310形成于基底305上。例如，材料层710包括一凹入相对应于各MRAM存储单元760及765，其中各个凹入的侧壁717是实质上垂直于基底705。于其他实施例中，各个凹入的侧壁717的位向实质上与基底705间成一锐角，例如角度范围大抵介于60度至88度之间。凹入的侧壁717可以是实质上的平面如图7的实施例所示，或者是实质上的圆柱面如以下将描述的图8实施例所示，或其他样式。材料层710的材质，亦可以是导电性材料，使MRAM存储单元760及765可以电性耦合。
MRAM存储单元760及765可实质上形成与凹入的侧壁717共形，如上述的实施例中所述。因此，各个MRAM存储单元760及765的位向亦可实质上地垂直于基底705。
装置700亦可包括一或多个微电子元件790，连接一或多个MRAM存储单元760、765。例如，于图式中的实施例中，微电子元件790是一场效晶体管(field effect transistor)各具有一源极/漏极区域792形成于基底705中，以及一栅极电极794形成于基底705上的介电层796中。然而其他形式的微电子元件亦可以应用在本发明的范畴中。例如，微电子元件790可以是或包括场效晶体管以外的任何晶体管，或其他主动式或被动式微电子元件。微电子元件790亦可包括传统形式的内连线结构798连接MRAM存储单元760、765及/或其他微电子元件790。例如，内连线结构798之一可各至少间接地耦接至MRAM存储单元760、765的磁性层。就其本身而论，装置700可以是，包括，或者部分包括一存储单元阵列及/或其他形式的集成电路元件。
请参阅图8，其显示于图3e所示的装置300的另一实施例的透视图，于本实施例中以标号800表示之.装置800的构成及其制造方法实质上相似于装置300.然而，由于图3e所示的装置300是以剖面的形式呈现，装置300的内部排列并无法由图3e所示.于图8中提供示意各个MRAM堆叠层330、340、350、345、335、MRAM堆叠结构360、365及/或MRAM存储单元370可以是具有圆、椭圆、半圆、圆弧、圆拱形及/或其他非线性相对于基底305的内部排列.
例如，如图8所示的实施例，磁性MRAM堆叠层350具有实质上椭圆形的内部排列，介电MRAM堆叠层340、345具有实质椭圆形的环形部分840、845以及环形的节段(segment)部分842、847。各个磁性MRAM堆叠层330、335的形状实质上成环扇形(sector annulus)。根据本发明实施例中所述，环扇形(sector annulus)是一扇形与一同心的且较小的半径弧形沿轴向向外交截的一部分。于图8所示的实施例显示介电MRAM堆叠层340、345可以是单一介电构件区域。
请参阅图9，其显示于图3e所示的装置300的另一实施例的剖面图，于本实施例中以标号900表示之。装置900的构成及其制造方法实质上相似于装置300。并且装置900是一系统其中包括上述任一装置300、400、500、600、700、800的实施。于一实施例中，装置900是或者包括一MRAM存储单元，例如参考第1及2图示的实施例及其描述。
于图9所示的实施例中，装置900包括双位元磁性随机存取存储单元370。双位元磁性随机存取存储单元370包括一第一位元MRAM叠结构360及一第二位元MRAM叠结构365。第一位元MRAM叠结构360包括一磁性层或电极层330(以下简称层330)、磁性层350、一穿隧阻障层340，由此形成MTJ堆叠的穿隧接面。磁性层330、350之一为自由层，并且另一磁性层330、350则为固定层或钉扎层。第二位元MRAM叠结构365包括一磁性层335、磁性层350、一穿隧阻障层345，由此形成另一MTJ堆叠的穿隧接面。若磁性层330为自由层时，磁性层335亦为自由层，并且磁性层350则为固定或钉扎层。根据另一实施例，磁性层330可为固定或钉扎层，致使磁性层335亦为固定或钉扎层，并且磁性层350则为自由层。
装置900亦包括一导电件910至少间接电性连接磁性MRAM堆叠层350。导电件910可以是MRAM阵列中的一位元线或字符线，或者是至少间接电性连接至位元线或字符线。装置900亦包括一导电件920至少间接电性连接磁性MRAM堆叠层330。导电件920可以是MRAM阵列中的一字符线或数据线，或者是至少间接电性连接至字符线或数据线。装置900亦包括一导电件930至少间接电性连接磁性MRAM堆叠层335。导电件930可以是MRAM阵列中的另一字符线或数据线，或者是至少间接电性连接至另一字符线或数据线。装置900亦包括一或多个导电件940至少间接耦接至磁性MRAM堆叠层350，对向于导电件910，如图9所示的实施例。上述一或多个导电件940可电性连接磁性MRAM堆叠层350与一或多个微电子元件，例如上述实施例所述的微电子元件790。
导电件910、920、930、940可以是各包括铝(Al)、金(Au)、钨(W)或上述金属的合金、及/或其他导电材料，并且由一或多次CVD步骤或其他薄膜沉积步骤所形成。导电件910、920、930、940可以是形成于介电层内，或者是于介电层内延伸。例如，于图示的实施例中，导电件920、930于材料层310内延伸。材料层310包括一或多种介电层材料，例如二氧化硅、四乙氧基硅酸盐(TEOS)、玻璃、SILK(产自于Dow Chemical)、BLACK DIAMOND(产自于Applied Materials)、及/或其他电性绝缘材料.同样地，导电件910、940于介电层950内延伸.介电层950可包括类似的电性绝缘材料，通过一或多次CVD步骤或其他薄膜沉积步骤所形成.
因此，本发明实施例提供一装置包括二第一磁性层，个别地位向于一基底上。一第二磁性层夹置于该二第一磁性层之间。以及，二介电层各接触第二磁性层，并且夹置于第二磁性层与该二第一磁性层的一层之间，其中各个该第一磁性层、该第二磁性层、及该介电层实质上地垂直于该基底。于另一实施例中，各个该第一磁性层、该第二磁性层、及该介电层的位向与该基底之间成一锐角而非直角。
根据本发明另一实施例的样态包括一第一磁性层，一第一介电层位于邻近该第一磁性层，以及一第二磁性层位于邻近该第一介电层且对向于第一磁性层。一第二介电层位于邻近该第二磁性层且对向于第一介电层。一第三磁性层位于邻近该第二介电层且对向于第一与第二磁性层。该第一、第二与第三磁性层以及第一与第二介电层各设置于一基底上，且实质上地垂直于该基底，或者是与该基底之间成一锐角而非直角。
根据本发明另一实施例的样态包括一双位元磁性随机存取存储单元设置于一基底上，且包括一第一位元MRAM堆叠及一第二位元MRAM堆叠，各自实质上地垂直于该基底。于上述实施例中，该一第一位元MRAM堆叠包括第一与第二磁性层，以及一第一介电层夹置于该第一与第二磁性层之间。以及，该一第二位元MRAM堆叠包括该第二与一第三磁性层，以及一第二介电层夹置于该第二与第三磁性层之间。
本发明实施例亦提供一装置包括一双位元磁性随机存取存储单元设置于一基底上，并且包括一第一与第二磁性穿隧接合(MTJ)堆叠。该第一与第二磁性穿隧接合(MTJ)堆叠共用一磁性层，其中，该磁性层的位向实质上垂直于该基底。于一近似的实施例中，该共用的磁性层是以一锐角偏移该基底，其中该锐角的范围大抵介于60度至88度之间。
本发明至少一实施例亦提供一制造方法包括于一基底上的一材料层内形成一凹入，露出该基底的一部分。该凹入具有对向的第一与第二侧壁实质上地垂直于该基底。上述方法亦包括以第一与第二磁性层部分地填入该凹入，该第一与第二磁性层个别顺应性地衬垫于该第一与第二侧壁上。上述方法更包括以第一与第二介电层部分地填入该凹入，该第一与第二介电层个别顺应性地衬垫于该第一与第二磁性层上。该凹入实质地通过形成一第三磁性层填满，该第三磁性层直接接触并夹置于该第一与第二介电层之间。
本发明的技术特征及效果：
本发明的特征与效果在于提供一种磁性随机存储元件，各个磁性层与介电层的位向实质上非平行相对于基底。该磁性随机存储元件包括第一与一第二磁性穿隧接合(MTJ)堆叠，该第一与第二磁性穿隧接合(MTJ)堆叠共用一共用的磁性层，该共用的磁性层位向实质上地垂直于该基底。该磁性随机存储元件可改善MRAM堆叠的空间，同时增加设计时的裕度及制程良率。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
50：存储单元阵列的集成电路
52：存储单元阵列
54：阵列逻辑
55：接口
56：其他逻辑单元
58：输入/输出电路
60：磁性随机存取存储单元
62：磁性穿隧接合组态
64：开关元件
66：第一终端
68：第二终端
70：第三终端
300、400、500、600、700、800、900：装置
305、705：基底
310、710：材料层
315：凹入(recess)
317、517、717：凹入的侧壁
320：磁性材料层
330、335、530、535、552、557、730：磁性MRAM堆叠层
340、345、540、545、542、547：介电MRAM堆叠层
350、550、555：磁性MRAM堆叠层
360、365、560、565、660、662、665、667、760、765：磁性MRAM堆叠结构
370、570、670、675：双位元磁性随机存取存储单元
580：填充物
680：中心物
790：微电子元件
792：源极/漏极区域
794：栅极结构
796：介电层
798：内连线结构
799：其他部分
840、845：介电MRAM堆叠层的椭圆形的环形部分
842、847：环形的节段部分
910、920、930、940：导电件
950：介电层

Claims (8)

1.一种磁性随机存储元件，其特征在于所述磁性随机存储元件包括：
两个第一磁性层，分别地位于同一基底上；
一第二磁性层夹置于该两个第一磁性层之间；以及
两个介电层各接触该第二磁性层的相对面，并且各夹置于第二磁性层与该两个第一磁性层之一之间，其中各个该第一与第二磁性层与该介电层与该基底之间的角度范围介于60度至88度之间，或者该第一与第二磁性层与该介电层分别垂直于该基底；
至少一微电子元件位于该基底的至少一部分中；以及一介电磁性随机存取存储堆叠层夹置于该第一磁性层与该介电层之间或该第二磁性层与该介电层之间，其中该至少一微电子元件电性连结至该第一及第二磁性层的至少一部分。
2.根据权利要求1所述的磁性随机存储元件，其特征在于：更包括一材料层位于该基底上，具有一凹入；其中各个该第一与第二磁性层与该介电层各衬垫于该凹入的侧壁上，且其垂直于该基底。
3.一种磁性随机存储元件，其特征在于所述磁性随机存储元件包括：
一第一磁性层；
一第一介电层相邻于该第一磁性层；
一第二磁性层相邻于该第一介电层且相对于第一磁性层；
一第二介电层相邻于该第二磁性层且相对于第一介电层；以及
一第三磁性层相邻于该第二介电层且相对于第一与第二磁性层；
其中，该第一、第二与第三磁性层以及第一与第二介电层各设置于同一基底上，且其与该基底之间的角度范围介于60度至88度之间。
4.一种磁性随机存储元件，其特征在于所述磁性随机存储元件包括：
一双位元磁性随机存取存储单元设置于一基底上，且包括一第一位元磁性随机存取存储堆叠及一第二位元磁性随机存取存储堆叠，该第一与第二位元磁性随机存取存储堆叠与该基底之间的角度范围介于60度至88度之间，或者该第一与第二位元磁性随机存取存储堆叠分别垂直于该基底；
其中，该一第一位元磁性随机存取存储堆叠包括：
一第一与一第二磁性层；以及
一第一介电层夹置于该第一与第二磁性层之间；
其中，该一第二位元磁性随机存取存储堆叠包括：
该第二磁性层；
一第三磁性层；以及
一第二介电层夹置于该第二与第三磁性层之间；
至少一微电子元件位于该基底的至少一部分中；以及一介电磁性随机存取存储堆叠层夹置于该第一磁性层与该第一介电层之间或该第二磁性层与该第一介电层之间，其中该至少一微电子元件电性连结至该第一及第二磁性层的至少一部分。
5.根据权利要求4所述的磁性随机存储元件，其特征在于：更包括多条内连线分别至少间接地连接至该第一、第二与第三磁性层之一。
6.一种磁性随机存储元件，其特征在于所述磁性随机存储元件包括：
一双位元磁性随机存取存储单元设置于一基底上，且包括一第一与一第二磁性穿隧接合堆叠，该第一与第二磁性穿隧接合堆叠共用一共用的磁性层，该共用的磁性层与该基底之间的角度范围介于60度至88度之间.
7.一种磁性随机存储元件，其特征在于所述磁性随机存储元件包括：
两个第一磁性层，分别位于同一基底上；
一第二磁性层夹置于该两个第一磁性层之间；以及
两个介电层各接触该第二磁性层的相对面，并且各夹置于第二磁性层与该两个第一磁性层之一之间，其中各个该第一与第二磁性层与该介电层与该基底之间的角度范围介于60度至88度之间。
8.一种磁性随机存储元件，其特征在于所述磁性随机存储元件包括：
一双位元磁性随机存取存储单元设置于一基底上，且包括一第一位元磁性随机存取存储堆叠及一第二位元磁性随机存取存储堆叠，该第一位元磁性随机存取存储堆叠及该第二位元磁性随机存取存储堆叠与该基底之间的角度范围介于60度至88度之间；
其中，该一第一位元磁性随机存取存储堆叠包括：
一第一与一第二磁性层；以及
一第一介电层夹置于该第一与第二磁性层之间；
其中，该一第二位元磁性层随机存取存储堆叠包括：
该第二磁性层；
一第三磁性层；以及
一第二介电层夹置于该第二与第三磁性层之间。
CN2005100902694A 2004-08-13 2005-08-12 磁性随机存储元件 Active CN1783333B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US60128104P 2004-08-13 2004-08-13
US60/601,281 2004-08-13
US11/053,379 US7221584B2 (en) 2004-08-13 2005-02-08 MRAM cell having shared configuration
US11/053,379 2005-02-08

Publications (2)

Publication Number Publication Date
CN1783333A CN1783333A (zh) 2006-06-07
CN1783333B true CN1783333B (zh) 2010-05-05

Family

ID=35799185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100902694A Active CN1783333B (zh) 2004-08-13 2005-08-12 磁性随机存储元件

Country Status (3)

Country Link
US (1) US7221584B2 (zh)
CN (1) CN1783333B (zh)
TW (1) TWI282982B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319262B2 (en) * 2004-08-13 2008-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM over sloped pillar
US8679860B1 (en) * 2006-08-07 2014-03-25 Sandia Corporation Lateral electrodeposition of compositionally modulated metal layers
US7750627B2 (en) * 2006-10-24 2010-07-06 Headway Technologies, Inc. Magnetic film sensor having a magnetic film for generating a magnetostriction and a depressed insulating layer
GB2451334B (en) * 2007-07-19 2011-07-13 Photonstar Led Ltd Vertical led with conductive vias
US7795696B2 (en) 2007-09-12 2010-09-14 Seagate Technology Llc Modular magnetoresistive memory
US20090119357A1 (en) * 2007-11-05 2009-05-07 International Business Machines Corporation Advanced correlation and process window evaluation application
US7825445B2 (en) * 2007-11-29 2010-11-02 Seagate Technology Llc Magnetoresistive memory elements with separate read and write current paths
US7936596B2 (en) * 2008-02-01 2011-05-03 Qualcomm Incorporated Magnetic tunnel junction cell including multiple magnetic domains
US8634231B2 (en) * 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US7579197B1 (en) 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
KR20130017267A (ko) * 2011-08-10 2013-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20130063871A (ko) * 2011-12-07 2013-06-17 삼성전자주식회사 자기 소자 및 그 제조 방법
CN103887425B (zh) * 2012-12-21 2019-01-29 三星电子株式会社 磁性结和磁存储器以及用于提供磁性结的方法
US9490421B2 (en) * 2012-12-21 2016-11-08 Samsung Electronics Co., Ltd. Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions
US9905751B2 (en) * 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US10446206B2 (en) * 2017-11-28 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical memory cells and memory devices using the same
US11127788B2 (en) * 2018-10-31 2021-09-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having magnetic tunnel junction (MTJ) stack

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305234A (zh) * 1999-12-10 2001-07-25 夏普公司 磁隧道结器件、使用该器件的磁存储器和单元及其存取方法
CN1383208A (zh) * 2001-04-20 2002-12-04 株式会社东芝 半导体存储装置及其制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5956267A (en) 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US6104633A (en) 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US6114719A (en) 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US6097625A (en) 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
US6005800A (en) 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
JP3593652B2 (ja) 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
US6515897B1 (en) 2000-04-13 2003-02-04 International Business Machines Corporation Magnetic random access memory using a non-linear memory element select mechanism
JP4309075B2 (ja) 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6272041B1 (en) 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture
US6331943B1 (en) 2000-08-28 2001-12-18 Motorola, Inc. MTJ MRAM series-parallel architecture
US6317375B1 (en) 2000-08-31 2001-11-13 Hewlett-Packard Company Method and apparatus for reading memory cells of a resistive cross point array
US6335890B1 (en) 2000-11-01 2002-01-01 International Business Machines Corporation Segmented write line architecture for writing magnetic random access memories
US6555858B1 (en) 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP3920564B2 (ja) 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
JP2002270790A (ja) 2000-12-27 2002-09-20 Toshiba Corp 半導体記憶装置
US6611453B2 (en) 2001-01-24 2003-08-26 Infineon Technologies Ag Self-aligned cross-point MRAM device with aluminum metallization layers
US6522579B2 (en) 2001-01-24 2003-02-18 Infineon Technologies, Ag Non-orthogonal MRAM device
US6356477B1 (en) 2001-01-29 2002-03-12 Hewlett Packard Company Cross point memory array including shared devices for blocking sneak path currents
JP4818519B2 (ja) 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US6413788B1 (en) 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6475812B2 (en) 2001-03-09 2002-11-05 Hewlett Packard Company Method for fabricating cladding layer in top conductor
US6590803B2 (en) 2001-03-27 2003-07-08 Kabushiki Kaisha Toshiba Magnetic memory device
JP2002334972A (ja) 2001-05-10 2002-11-22 Sony Corp 磁気メモリ装置
US6490217B1 (en) 2001-05-23 2002-12-03 International Business Machines Corporation Select line architecture for magnetic random access memories
US6693826B1 (en) 2001-07-30 2004-02-17 Iowa State University Research Foundation, Inc. Magnetic memory sensing method and apparatus
US6430084B1 (en) 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer
US6777730B2 (en) 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
US6946712B2 (en) 2001-11-07 2005-09-20 Kabushiki Kaisha Toshiba Magnetic memory device using SOI substrate
US6594191B2 (en) 2001-12-13 2003-07-15 Infineon Technologies Ag Segmented write line architecture
US6525957B1 (en) 2001-12-21 2003-02-25 Motorola, Inc. Magnetic memory cell having magnetic flux wrapping around a bit line and method of manufacturing thereof
US6621730B1 (en) * 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
US6667899B1 (en) 2003-03-27 2003-12-23 Motorola, Inc. Magnetic memory and method of bi-directional write current programming

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305234A (zh) * 1999-12-10 2001-07-25 夏普公司 磁隧道结器件、使用该器件的磁存储器和单元及其存取方法
CN1383208A (zh) * 2001-04-20 2002-12-04 株式会社东芝 半导体存储装置及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
说明书第6页最后1段至第8页第2段、图7至12.

Also Published As

Publication number Publication date
US7221584B2 (en) 2007-05-22
US20060033133A1 (en) 2006-02-16
TW200629273A (en) 2006-08-16
CN1783333A (zh) 2006-06-07
TWI282982B (en) 2007-06-21

Similar Documents

Publication Publication Date Title
CN1783333B (zh) 磁性随机存储元件
JP6316474B1 (ja) 磁気メモリ
US6621730B1 (en) Magnetic random access memory having a vertical write line
KR100610710B1 (ko) 자기 랜덤 액세스 메모리
US6548849B1 (en) Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US7247506B2 (en) Method for producing magnetic memory device
KR100515532B1 (ko) 자기 기억 장치 및 그 제조 방법
US6630703B2 (en) Magnetoresistive memory cell configuration and method for its production
US11950514B2 (en) Confined cell structures and methods of forming confined cell structures
US11004900B2 (en) Magnetoresistive random access memory device and method of manufacturing the same
US20040001368A1 (en) Methods of fabricating magnetoresistive memory devices
US6958503B2 (en) Nonvolatile magnetic memory device
CN117413627A (zh) 具有低电阻率自旋霍尔效应（she）写入线的自旋轨道扭矩（sot）磁阻随机存取存储器（mram）
CN109545957A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN114649471A (zh) 每一层具有非均匀厚度的三维漏斗状自旋转移矩mram基元
CN103066199A (zh) 一种新型的磁隧穿结器件及其制造方法
US12058940B2 (en) Method for forming MTJS with lithography-variation independent critical dimension
US7345367B2 (en) Magnetic memory device and producing method thereof
CN100390897C (zh) 磁存储装置及其制造方法
CN111435672A (zh) 磁阻式随机存取存储器结构及其制作方法
CN109994476A (zh) 一种制备磁性随机存储器阵列单元的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant