TWI282982B - Magnetic random access memory and fabricating method thereof - Google Patents

Description

«1282982 九〔發明說明： 【發明所屬之技術領域】 本發明係關於一種記憶體體元件及其製造方法，特別是有關於一種磁 性隨機記憶體元件及其製造方法。 【先前技術】 磁性隨機存取記憶(magnetic random access memory，MRAM)元件包括 一 MRAM堆疊具有一介電層夾置於一固定(flxed)或釘紮⑼加^)磁性層與 φ 一自由磁性層之間。各MRAM堆疊層係實質上平坦且彼此間位向平行於 MRAM堆疊結構所構成的表面。然而，積體電路以及其他元件包括一個或 多個MRAM元件的記憶胞的密度受限於MRAM堆疊層的平行位向且需要 在MRAM堆疊層之間的界面處預留空間(亦即各個MRAM堆疊的橫向空 間)。 ^ 然而，健改善MRAM堆疊的空間並不足以提供足夠❸記憶胞密度及 複雜的製程。例如，垂直結構層的形成方法或其他構件的形成亦需要極有 限的製程窗口(process window)，進而影響設計時的裕度及製程良率。 【發明内容】 频!=此’本發明之目的在於提供—種磁性隨機記紅件，各個磁性 層與;丨電層驗向實f上非平行姆於基底。 本㈣w _目的在於提供—種雜賴城元件，各個磁性穿 祕底用一共用的磁性層，該共用的磁性層位向實質上非平行相對 磁性隨機記憶元件，包括 二第一磁 根據上述目的，本發明提供一種 性層，個別地位向於—基底上；—第二磁 磁 以及二介術_账雜物目·

0503-A30986TWF 1282982 —離雜綱介電層的位 靡ΐ據上述目的，本_提供—種雜隨機記憶元件，包括：二第- 門.二及^地位向於—基底上；—第二磁性層爽置於該二第—磁性層之 顯/Γ電層各接觸該第二磁性層的相對面，並且各夾胁第二磁性 Γ性層m—-—與該介電層 的位向實壯地特行姆賊基底。 电曰

根據上述目的’本發明又提供—種磁倾機記憶元件，包括：一第一 f生層；—第—介電層位於鄰近該第—磁性層；—第二磁性層位於鄰近該 ’I電層且對向於第一磁性層；一第二介電層位於鄰近該第二磁性層且 對向於第—介電層；—第三磁性層位於鄰近該第二介電層且對向於第一與 ^-磁性層；其中’該第一、第二與第三磁性層以及第一與第二介電層各 a又置於一基底上，且其位向實質上非平行相對於該基底。 根據上述目的’本發明再提供一種雜隨機記憶元件，包括：一雙位 兀磁性隨機存取記憶(MRAM)胞設置於一基底上，且包括一第一位元 MRAM堆疊及一第二位元MRAM堆疊，個別的位向實質上地非平行相對 於該基底；其中，該-第-位元MRAM堆疊包括··一第一與一第二雜層； 以及-第-介電層夾置於該第—與第二磁性層之間；以及其中，該一第曰二 位兀MRAM堆疊包括：該第二磁性層；一第三磁性層；以及一第二介電層 夾置於該第二與第三磁性層之間。 曰 根據上述目的，本發明又再提供一種磁性隨機記憶元件，包括：一雙 位元磁性隨機存取§己憶胞設置於一基底上，且包括一第一與一第二磁性穿 隧接合(MTJ)堆疊，該第一與第二磁性穿隧接合(MTJ)堆疊共用一共用的磁 性層，該共用的磁性層位向實質上地垂直於該基底。 根據上述目的，本發明另再提供一種磁性隨機記憶元件的製造方法， 包括··形成一凹入於一基底上的一材料層内，以露出該基底的一部分，該 6

0503-A30986TWF ⑧ .1282982 秦 一 凹入具有對向的第一與第二側壁，其位向實質上地垂直於該基底；形成一 第一與一第二磁性層部分地填入該凹入，該第一與第二磁性層個別順應性 地襯墊該第一與第二侧壁上；形成一第一與一第二介電層部分地填入該凹 入’該第一與第二介電層個別順應性地襯墊該第一與第二磁性層上；以及 形成一第三磁性層實質地填入該凹入，該第三磁性層接觸並夾置於該第一 與第二介電層之間。 以下配合圖式以及較佳實施例，以更詳細地說明本發明。 ^ 【實施方式】 請參閱第1圖，顯示根據本發明實施例樣態之一具有記憶胞陣列之積 體電路50之方塊圖。上述積體電路50包括一記憶胞陣列52。記憶胞陣列 52係由一陣列邏輯(array i〇gic)54透過一界面55控制。陣列邏輯54包括廣 泛習知的各種邏輯電路，例如列及行解碼器(rowandc〇lumndecoder)以及感 測放大器(sense amplifier)。界面55包括一或多條位元線(bit lines)、閘極線 (gate lines)、數碼線(digit lines)、控制線(control lines)、字元線(word lines) 以及其他連接記憶胞陣列52與陣列邏輯54之間的傳輸路徑。上述積體電 路可更包括其他邏輯電路56以及輸入/輸出電路58。邏輯電路56包括例如 _ 計數器(counter)、時脈電路(clock circuit)及處理電路(processing circuit)。輸 入/輸出電路58包括例如緩衝器(buffer)及驅動器(driver)。 請參閱第2圖，於第1圖中所示之記憶胞陣列52可包括一或多個磁性 隨機存取記憶胞(MRAM cell)60。各個磁性隨機存取記憶胞60不必然需要 具有相同的組態，然為了簡化之故，本發明實施例以包括位於磁性穿隨接 合元件(magnetic tunneling junction (MTJ) device)62 中磁性隨機存取記憶堆 疊(MRAM stack)的組態以及一開關元件(switching device)64。磁性穿隨接合 元件62的各種實施例變化將於以下敘述中詳細說明。並且，開關元件64 的各種實施例變化包括一金氧半電晶體(MOS transistor)、一金氧半二極體 0503-A30986TWF 7 .1282982 (MOS diode)及/或一雙極電晶體(bip〇iar transistor)。上述記憶胞6〇可儲存 1、2、3、4或更多個位元。 圯憶胞60可包括三個終端：第一終端66、第二終端68及第三終端7〇。 例如，第一終端66連接至一或多條位元線並且於讀過程(read 〇perati〇句中 產生一輸出電壓，以提供至該些位元線。第二終端68連接至一或多條字元 線並且於讀或寫過程中活化記憶胞60。第三終端7〇可迫近至一控制線，例 如閘極線或數碼線，並且產生電流以提供一磁場影響磁性穿隧接合組態 62。應了解的是，位元線、字元線、控制線及其他連接訊號線的排列型態 φ 可隨不同的電路設計而變化，本發明實施例僅舉例說明許多排列型態之一。 請參閱第3a圖，根據本發明實施例之一樣態，一裝置3〇〇的一部分於 製造過程中的剖面圖。裝置300包括一材料層31〇形成於一基底3〇5上。 材料層310可直接形成於基底305上，或是一或多其他材料層、結構或構 件可夾置於基底305與材料層310之間。 基底3〇5可包括矽(Si)、砷化鎵(GaAs)、矽#(silic〇n germanium)及/或 其他材料。根據本發明之一實施例，基底305係，或者是包括絕緣層上有 矽基底(sihcon_on_silicon (SOI) substrate)，例如一基底包括一磊晶成長 (epitaxiallygrown)或其他方法成長的半導體層於一絕緣層上。基底3〇5亦可 •包括一或多層導電層及/或絕緣層於基底305上。上述一或多層導電層及/ 或絕緣層例如是用以形成主動及/或被動元件及/或内連線結構。是故，基底 3〇5可參考晶圓上已形成複數材料層或是複數材料層形成於上述晶圓上。 材料層310可包括一或多種導電材料，例如銘(A〗）、金(Au)、鶴(w)或 上述金屬之合金、及/或其他導電材料。材料層31〇亦可或者是擇一包括一 或多種介電材料，例如二氧化矽、四乙氧基矽酸鹽(TE〇s)、玻璃、SILK(產 自於 Dow Chemical)、BLACK DIAM0ND(產自於 Applied 施咏油）、及/或 其他電性絕緣材料。材料層310亦可或者是擇一包括一或多種磁性材料， 包括鐵磁性(ferromagnetic)、反鐵磁性(anti_ferr〇magnetic)及/或硬磁性 0503-A30986TWF 8 1282982 - ㈣-聰聊⑽材料。例如，材料層31〇可包括鎳鐵_φ賴姑_心)、 姑鐵(CoFe)、鐵(Fe)、钻(Co)、錄㈣或上述之合金或化合物，及/或其他磁 性材料。 材料層310可由化學氣相沉積法(CVD)、快速熱化學氣相沉積法 (RTCVD) ^ , 大抵介於5Gmn至IGGGmn。軸其他_難财法或厚度顧亦屬本實 施例之範射。形成材料層的步_包括形成藉、開讀其他形式 的凹入(獄SS)315，與後文敘述整體簡稱凹入315，至少一部分侵入或實質 • 上穿過材料層310。例如，實施一或多麵性沉積製程以形成-材料層谓 並且同時定義-凹入315。此外，可單獨沉積形成材料層31〇之後再圖案化 之以形成-凹入315,例如利用一或多次濕式或乾式侧步驟。凹入315可 包括，壁_，317實質上垂直於基底3〇5，例如利用圖案化之光阻或 其他形式之罩幕以-或多次非等向性侧步驟形成。然而，凹入的側壁317 可包括其他角度自基底305的補償(〇ffset)以不平行相對於該基底3〇5。 請參閱第3b目，根據本發明實施例之一樣態，其顯示於第％圖之裝 置300的一部分於後續製造過程中的剖面圖。於帛％圖中，一磁性材料層 320已形成於材料層32〇及凹入的側面317上。然而，若施以移除該材料的 步驟或其他製程以定義凹入315並顯露出部分基底3()5，該磁性材料層32〇 亦可形成於該顯露出部分的基底表面上。雌材料層32()的厚度翻大抵 介於lnm至20nm。雖然其他的厚度範圍亦屬本實施例之範疇中。並且，雖 然磁性材料層320於本實施例中直接鄰接形成於凹入的側面317上，其他 的材料層、結構或構件亦可形成夾置於凹入的側面317與磁性材料層細 之間。 磁性材料層320的材質可包括鎳鐵(NiFe)、鎳鐵鈷πππο)、鈷鐵 (CoFe)、鐵(Fe)、鈷(co)、鎳_或上述之合金或化合物，及/或其他磁性材 料。並且，就其本身而言，可作為後續形成的自由層或釘紮磁性層。磁性

0503-A30986TWF 9 1282982 - 材料層320亦可包括複數層，例如一釕(Ru)間隙層(spacer)夾置於兩層或以 上磁性層之間或與其他結合形成合成的反鐵磁性層（synthetic anti-ferromagnetic ’ SAF)。雖然本發明實施例並未限定，磁性材料層32〇的 形成方法可藉由毯覆性地形成步驟例如CVD、RTCVD、PECVD、錢鐘法 及/或其他包含CVD的薄膜製程。 請參閱第3c圖，根據本發明實施例之一樣態，其顯示於第北圖之裝 置300的一部分於後續製造過程中的剖面圖。於第3c圖中，至少部分的磁 性材料層320被移除，已形成磁性MRAM堆疊33〇、335。例如，施以一 φ 或多次等向性蝕刻及/或非等向性蝕刻步驟，已定義出磁性MRAM堆疊 330、335，較佳者為利用圖案化的光阻或其他罩幕。化學機械研磨 (chemical-mechanical polishing，CMP)或平坦化(planarizati〇n)步驟，之後統 稱以CMP步驟，亦可應用以定義磁性MRAM堆疊33〇、S35。於本發明實 施例中’材料層310及/或基底305可作為在定義磁性MRAM堆疊330、335 過私中，步驟的終點偵測。例如，定義磁性MRAM堆疊33〇、335的步驟 包括非等向性蝕刻磁性材料層320直至磁性材料層320實質上自凹入315 的底部移除並且平坦化(例如施以CMP步驟)部分之磁性材料層32〇直至磁 性材料層320實質上自材料層31〇上移除。 參根據上述本發明之樣態，藉由形成磁性MRAM堆疊33〇、335，該磁 性MRAM堆疊330、335可實質上與凹入的側壁317共形。更有甚者，由 於磁性MRAM堆疊330、335可實質上與凹入的侧壁317共形，該磁性 MRAM堆疊330、335亦可實質上(磁化)位向垂直於基底3〇5。當然，上述 實施例所揭露之外的方法亦可或擇一以形成磁性MRAM堆疊33〇、335。 然而，於部分實施例中，各磁性MRAM堆疊330、335的一或二者的末端 可只貝上地與材料層310的上或下平面位向共平面(相對於第3c圖所示）。 於部分實施例中，磁性MRAM堆疊330、335的一或二者的橫向表面 可相互間不平行或個別平面。在上述實施例中，磁性MRAM堆疊330、335 0503-A30986TWF 10 '1282982 相對於基底305的垂直磁性位向可由相對應的磁性mram堆疊33〇、335 侧壁的表面量測，其中該㈣表面可為實壯的平面。上述的垂直磁性位 向亦可由相對應磁性MRAM堆疊33G、奶側壁之最適合面㈣碰 plane) 所量測’其中該最適合面可不是實質上的平面。上述的垂直磁性位向亦可 以是對應的磁性MRAM堆疊33G、335側壁的假設性中心面(hypQtheticai center plane)，其中該中心面可表示為相對應的磁性1^_堆疊33〇、您 侧壁表面的加權(weighted)或其平均值。於本發明實施例之一，至少凹入的 側壁317為圓柱體，其中該圓柱體的實f上的垂直性加轉此㈣⑼可由 该圓柱體表面的中線軸(center-line axis)所量測。 清參閱第3d圖，根據本發明實施例之一樣態，顯示於帛％圖之裝置 300的邛刀於後續製造過程中的剖面圖。於第％圖中，介電堆 疊340、345以形成鄰近磁性MRAM堆疊層33〇、335。介電mram堆疊 層340、345的形成方法可藉由上述形成磁性材料層之實齡j之一或多種製 程方法。例如，介電MRAM堆疊層340、345可藉由化學氣相沉積&(CVD) 形成或其他薄膜沉積製程，並伴隨|爛及/或其他材料移除步驟。於本發明 之一實施例，形成介電MRAM堆疊層340、345的步驟包括順形性地沉積 -介電材料層於該材料層310上且填入凹入315中，因而襯墊該磁<JtMRAM 堆疊層330、335 0。接著，實質上非等向性侧該介電材料層直至該介電 材料層自凹入315的底部移除。以及接著，平坦化(例如藉由化學機械研磨 法CMP)該殘留的介電材料層直至該介電材料層自材料層31〇上移除。於本 發明之一實施例，當順應性地沉積一介電材料層時，由磁性MRAM堆疊層 330、335所定義的一部分磁性材料層32〇，可殘留在材料層31〇上，因此 一平坦化步驟可移除位於材料層31〇上的介電材料層及磁性材料層。 介電MRAM堆疊層340、345亦可包括多於一層。並且，如圖示中介 電MRAM堆疊層340、345形成於直接緊鄰於磁性MRAM堆疊層330、335, 其他材料層、結構特徵、或構件可夾置於介電MRAM堆疊層34〇、345與 11

0503-A30986TWF

-1282982 磁性MRAM堆疊層330、335之間。 介電MRAM堆疊層34〇、345之-或二者可為穿隨阻障層伽㈣响 barrier layer)或其他介電層。例如，介電MRAM堆疊層34〇、345可包括氧 化石夕(SiOx)、氮化石夕(SiNx)、氮氧化石夕(Si〇xNy)、氧化銘(Al〇x)、氧化鈕(Ta〇x)、 氧化鈦(TiOx)、氮化銘(A1N)、上述材料之合金或組合物、及/或其他絕緣材 料。介電MRAM堆疊層340、345的厚度範圍大抵介於〇.5nm至2nm，係 由實質上垂直於凹入的側壁317的方向量測。更有甚者，介電MRAM堆疊 層340、345可實質上順應性地於相對的磁性MRAM堆疊層33〇、奶，因 馨 此該介電MRAM堆疊層340、345亦可磁性位向垂直相對於基底305。 请參閱第3e圖，根據本發明實施例之一樣態，其顯示於第3d圖之裝 置300的一部分於後續製造過程中的剖面圖。於第3e圖中，一磁性“^以 堆疊層350形成並且夾置於介電MRAM堆疊層34〇、345。磁性MRAM堆 疊層350直接與介電MRAM堆疊層340、345接觸。雖然圖示中的磁性 MRAM堆疊層350只形成直接緊鄰於介電MRAM堆疊層34〇、345，其他 材料層、結構特徵、或構件可夾置於磁性MRAM堆疊層35〇與介電MRAM 堆疊層340、345之間。磁性MRAM堆疊層350可與各磁性MRAM堆疊層 330、335配對以形成相對應成對的自由及釘紮磁性MRAM堆疊層，由此 •形成一磁性穿隧接合(MTJ)磁性隨機存取記憶堆疊(MRAM stack)結構36〇、 365，詳述如下。 磁性MRAM堆疊層350的材質可包括：鎳鐵(NiFe)、鎳鐵鈷(NiFeCo)、 始鐵(CoFe)、鐵(Fe)、始(Co)、鎳(Ni)或上述之合金或化合物，及/或其他磁 性材料’包括··鐵磁性及反鐵磁性材料。磁性MRAM堆疊層35〇亦可包括 複數層’例如一釕(ru)間隙層(spacer)夾置於兩層或以上磁性層之間或與其 他結合形成合成的反鐵磁性層（synthetic anti-ferromagnetic，SAF) 〇 磁性 MRAM堆疊層350的厚度(或圖式中的寬度)於實質上相近於磁性MRAM堆 疊層330、335的厚度。雖然本發明實施例並未限定，磁性MRAM堆疊層

0503-A30986TWF ⑧ 12 1282982 35〇的製造方法於實質上相近於樹生MRAM堆疊層33〇、335的製造方法。 例如，磁性MRAM堆疊層350的形成方法可藉由CVD或其他薄膜沉 積製程形成，m或多次侧或其他㈣移除餘。根據本發明之 —實施例，形成磁性MRAM堆疊層35〇的步驟包括沉積一額外的磁形材料 層於材料層上並實質上填入未被填滿的凹入315部分。以及接著，平坦化(例 如藉由化學機械研磨法CMP)該殘留部分的額外磁性材料層直至該額外磁 性材料層自材料層310上移除。於本發明之一實施例中，當順應性沉積另 一磁性材料層時，由部分磁性材料層320定義出的磁性MRAM堆疊層33〇、 % 335 ’及/或由部分介電材料層定義出的介電MRAM堆疊層340、345可留 在材料層310上。因此一平坦化步驟(例如化學機械研磨法CMp)可移除部 份的磁性材料層320、介電材料層及/或另一磁性材料層，因而露出材料層 310 〇 磁性MRAM堆疊層350可實質上地填入未被填滿的凹入315部分或實 質上地與相對應的介電MRAM堆疊層340、345，因而該磁性MRAM堆疊 層350具類似的磁性位向，實質上的相對垂直於基底3〇5。因此，磁性mram 堆疊結構360、365的磁性位向亦實質上的相對垂直於基底305。 隨著磁性MRAM堆疊層350的完成，磁性MRAM堆疊結構360、365 亦隨之完成。並且該磁性MRAM堆疊結構包括一雙位元磁性隨機存取記憶 胞(dual-bit RMAM cell)370。於圖示之實施例中，磁性MRAM堆疊結構360 包括磁性MRAM堆疊層330、介電MRAM堆疊層340及磁性MRAM堆疊 層350。同樣地，於圖示之實施例中，磁性MRAM堆疊結構365包括磁性 MRAM堆疊層335、介電MRAM堆疊層345及磁性MRAM堆疊層350。 有鑑於此，磁性MRAM堆疊層350係由磁性MRAM堆疊結構360、365 所共用，而磁性MRAM堆疊層330、335個別地供對應的磁性MRAM堆疊 結構360、365所用。 各個磁性MRAM堆疊層330、335及350可為自由層或磁性釘紮層。 0503-A30986TWF 13 > J282982 例如，若磁性MRAM堆疊層330為自由層，則磁性MRAM堆疊層335亦 可以是自由層，並且磁性MRAM堆疊層350可以是固定層或釘紮層。然而， 若磁性MRAM堆疊層330為固定層或釘紮層時，則磁性MRAM堆疊層335 亦可以是固定層或釘紮層，並且磁性]V1RA1V[堆疊層350可以是自由層。因 此，MRAM記憶胞370為一雙位元磁性隨機存取記憶胞(dual-bit RMAM cell)，因其磁性穿隧接合能儲存可隨機存取的資訊位元“〇”或“Γ，。該磁性穿 隧接合係由對應的自由層或釘紮層層對向於各個磁性MRAM堆疊結構 360、365的穿隧阻障介電層所構成。當然，在部分實施例中，磁性MRAM 0 堆疊結構360、365各包括擇一的或另一的材料層。尤有進者，上述雙位元 磁性隨機存取記憶胞370的製造方法實施例的樣態亦可直接應用於或修飾 變化後採用於製造多重位元磁性隨機存取記憶胞。 請參閱第4圖，其顯示相對應顯示於第3e圖所示之裝置3〇〇的另一實 施例的剖面圖，於此實施例中以標號4〇〇表示之。裝置4〇0實質上近似於 第3e圖所示之裝置300。然而，裝置4〇〇包括多重雙位元磁性隨機存取記 憶胞370，各個雙位元磁性隨機存取記憶胞37〇包括磁性MRAM堆疊結構 360及磁性MRAM堆疊結構365。各個雙位元磁性隨機存取記憶胞37〇可 以是與鄰近的雙位元磁性隨機存取記憶胞37〇藉由材料層31〇的部分成物 理性或電性絕緣。或者是，兩個❹瓣近的雙位元磁性隨機存取記憶胞 370可藉由材料層310的導電部分成電性連接。 各個雙位元雜隨機存取記憶胞別可以是實質上地同時形成，或者 是於不同的時間或製造過程的階段中形成。雖然其他的雙位元磁性隨機存 取記憶胞370的組態屬於本發明實施例的範嘴，各個雙位元磁性隨機存取 記憶胞370亦可以是與鄰近的雙位元磁性隨機存取記憶胞37〇共平面。各 個雙位元磁性隨機存取記憶胞37〇亦可以是具有近似的尺寸及組成。 請參閱第5圖’其顯示相對應顯示於第3e圖所示之裝置300的另一實 施例的剖關，於此實施例中以標號·表示之。裝置實質上近似於

0503-A30986TWF 14 1282982 _ 第3e圖所示之裝置300。雖然裝置300在磁性MRAM堆疊層330、335及 350以及介電MRAM堆疊層340、345與裝置500具有相似的結構，然而 裝置500的磁性MRAM堆疊層530、535及550以及介電MRAM堆疊層 540、545具有不同的磁性位向相對於基底506形成一銳角。例如，於圖示 中的實施例，MRAM堆疊層530、535、540、545及550的磁性位向相對 於基底506的夾角範圍大抵介於60度至88度之間，其他的角度亦屬本發 明實施例的範疇。 除此之外，用以移除部份材料層310以形成角度偏移的凹入的側壁517 φ 所採用的材料的移除步驟係不同於形成第3e圖所示形成凹入的側壁317所 採用的材料的移除步驟。不同之處在於須形成凹入的側壁517角度偏移 (angularly offset)，以形成於相對基底305間成一銳角。如同凹入的側壁317, 各個凹入的侧壁517可以是實質的平面、實質的圓柱面或其他形狀。 於本發明之一實施例中，角度偏移的凹入的側壁517的形成步驟可以 是藉由等向性蝕刻，使用圖案化的光阻或其他罩幕設置於材料層31〇上。 凹入的侧壁517亦可以是或擇一的選擇具有斜面的圖案化光阻層於材料層 310上，再钱刻形成。具有斜面的圖案化光阻於與欲形成的凹入的側壁517 具有實質上類似的輪廓。凹入的侧壁517亦可以是或擇一的選擇，於乾蝕 ® 刻製程中逐漸地或遞增地改變壓力，以形成想要的凹入的侧壁517的輪廓。 當然’其他的製程參數亦可以是或擇一的選擇，於形成想要的凹入的側壁 517時使用，例如一或多種製程氣體成分的濃度，其中製程氣體包括二、三、 四或多種不同的氣體或組成。 除此之外，由於順應性沉積及接續的蝕刻步驟可以用以形成磁性 MRAM堆疊結構560、565，因此為定義磁性MRAM堆疊結構560、565 而順應性形成的材料層，可一開始就形成於凹入的側壁517兩侧。因此， 定義磁性MRAM堆疊結構560、565的姓刻步驟亦可以用以定義凹入的側 壁517，致使形成如第5圖所示之實施例。 0503-A30986TWF 15 ⑧ 1282982 在完成磁性MRAM堆疊結構560、565之後，一填充物(flller)58〇可形 成於側壁517兩側未被磁性MRAM堆疊結構56〇、565佔據的凹入部分。 填充物58〇可以由化學氣相沉積法(CVD)、快速熱化學氣相沉積法 (RTCVD)、電漿輔助化學氣相沉積法(pECVD)及/或濺鍍法形成，厚度範圍 大抵近似於材料層310的厚度。CMp或平坦化製程亦可應用於本實施例使 得填充物580與材料層31〇及/或磁性MRAM堆疊結構56〇、565實質上共 平面(相對於第5圖所示）。 填充物580可以是包括一或多種導電材料，銘(A1)、金(Au)、鹤(w)、 • 前述金屬的合金、及/或其他導電材料。填充物580亦可以是或擇一的或是 選擇一或多種介電材料，例如二氧化矽、四乙氧基矽酸鹽(TE〇s)、玻璃、 SILK(產自於 Dow Chemical)、BLACK DIAMOND(產自於 Applied

Materials)、及/或其他電性絕緣材料。填充物58〇亦可或者是擇一的選擇包 括或夕種磁性材料，包括鐵磁性（ferromagnetic)、反鐵磁性 (anti-ferromagnetic)及/或硬磁性(hani_magnetic)材料。例如，材料層31〇可包 括鎳鐵(NiFe)、鎳鐵鈷(NiFeCo)、鈷鐵(c〇Fe)、鐵(Fe)、鈷(Co)、鎳(Ni)或上 述之合金或化合物，及/或其他磁性材料。填充物58〇的組成可基於填充物 580所欲達成的功能而作選擇。例如，若填充物58〇用以作為雙位元磁性隨 機存取記_ 37G與其他MRAM記憶胞或其他微電子耕^摘電性連接 時，填充物580可實質上包括導電性材料。 請參閱第6圖，其顯示相對應顯示於第5圖所示之裝置5⑻的另一實 施例的剖面圖，於此實施例中以標號6〇〇表示之。裝置6〇〇包括一或多個 MRAM堆疊結構662、662、665、667。於圖示中的實施例，各個MRAM 堆璺結構660、662可實質上相似於第5圖所示iMRAM—疊結構56〇及 565的構成及製造方法。並且各個mram堆疊結構665、667可實質上與 MRAM堆疊結構660、662成鏡像對稱。雖然，圖示是以MRAM堆疊結構 660、662、665、667，或者是以兩個MRAM記憶胞67〇、6乃表示其他

0503-A30986TWF 16 .1282982 — 裝置600之實施例包括比第6圖所示較多或較少個MRAM堆疊結構或 MRAM記憶胞。 MRAM堆疊結構662、662、665、667可利用以下方式形成，例如改 變順應性沉積及触刻步驟，以形成後續各種材料層於凹入的側壁517上。 例如，一磁性材料層可順應性沉積並接續蝕刻，以定義出磁性以^以堆疊 層530、535。接著，一介電材料層可順應性沉積並接續儀刻，以定義出介 電MRAM堆疊層540、545。一另一的磁性材料層可順應性沉積並接續蝕 刻，以定義出磁性MRAM堆疊層560、565，各相對地共用一磁性MRAM φ 材料層於MRAM記憶胞670、675中。一另一的介電材料層可順應性沉積 並接續蝕刻，以定義出介電MRAM堆疊層542、547，並且一另一的磁性 材料層可順應性沉積並接續餘刻，以定義出磁性MRAM堆疊層552、557。 因此’ MRAM堆疊結構660可包括磁性MRAM堆疊層530、550以及 介電MRAM堆疊層540，並且MRAM堆疊結構662可包括磁性mram堆 疊層550、552以及介電MRAM堆疊層542，至少由其中部分地構成雙位 元磁性隨機存取記憶胞670，其中磁性MRAM堆疊層550係由MRAM堆 疊結構660、665所共用，以及磁性MRAM堆疊層530、552係相對應於各 MRAM堆疊結構660、665。同樣地，MRAM堆疊結構665可包括磁性MRAM •堆璺層535、555以及介電MRAM堆疊層545，並且MRAM堆疊結構667 可包括磁性MRAM堆疊層555、557以及介電MRAM堆疊層547，至少由 其中部分地構成雙位元磁性隨機存取記憶胞675，其中磁性MRAM堆疊層 555係由MRA1V[堆疊結構662、667所共用，以及磁性MRAM堆疊層535、 557係相對應於各MRAM堆疊結構662、667。 裝置600亦可以包括一中心物68〇夾置於MRAM堆疊結構662與665， 並且與其接觸。中心物680的組成及製造方法亦實質上與上述填充物580 相同。例如，中心物680可包括磁性材料、導電性材料、及/或介電材料， 正如同MRAM堆疊結構660、662、665、667之間所需的連結結構。 0503-A30986TWF 17 ^1282982 請參閱第7圖，其顯示根據本發明實施例之一的裝置700至少一部分 的透視圖。裝置700係一系統其中包括上述任一裝置3〇〇、400、500、600 的實施。裝置700包括一或多個MRAM記憶胞760及765。MRAM記憶胞 760及765的構成及其製造方法相似於第3e圖所示之MRAM記憶胞370。 於第7圖所示之實施例中，裝置700包括兩個MRAM記憶胞760及765。 然而，在其他實施例中，可以是MRAM記憶胞760及765其中之一，或者 是多數個MRAM記憶胞760及765，如第7圖所示。 裝置700亦可包括材料層710形成於基底705之上。相對地，材料層 φ 710的構成及製造方法相似於上述材料層310形成於基底305上。例如，材 料層710包括一凹入相對應於各MRAM記憶胞76〇及765，其中各個凹入 的側壁717係實負上垂直於基底705。於其他實施例中，各個凹入的側壁 717的位向實質上與基底705間成一銳角，例如角度範圍大抵介於6〇度至 88度之間。凹入的側壁717可以是實質上的平面如第7圖之實施例所示， 或者是實質上的圓柱面如以下將描述之第8圖實施例所示，或其他樣式。 材料層710的材質，或其部分799，亦可以是導電性材料，使MRAM記憶 胞760及765可以電性耦合。 MRAM記憶胞760及765可實質上形成與凹入的侧壁717共形，如上 • 述之實施例中所述。因此，各個MRAM記憶胞76〇及765的位向亦可實質 上地垂直於基底705。 裝置700亦可包括-或多個微電子元件79〇，連接一或多個mram記 憶胞760、765。例如，於圖式中的實施例中，微電子元件79〇係一場效電 晶體(field effect transistor)各具有一源極/汲極區域792形成於基底7〇5中， 以及-閘極電極796形成於基底7〇5上的介電層794中。然而其他形式的 微電子元件亦可以應用在本發明的範嘴中。例如，微電子元件79〇可以是 或包括場效電晶體以外的任何電晶體，或其他主動式或被動式微電子元 件。微電子兀件79〇亦可包括傳統形式之内連線結構7兆連接mram記憶

0503-A30986TWF 18 1282982 胞760、765及/或其他微電+开生 ,电子件790。例如，内連線結構798之一可各至 '間接地麵接至 MRAM λ 心θ w 、胞60、765的磁性層。就其本身而論，裳置 e l或者。卩純括—記憶胞陣列及/或其他形式之積體電路 7G仵。 ❺_圖’其顯示於第3e圖所示之裝置的另—實施例的透視 圖，於本實施例中以標號_表示之。裝置_賴成及其製造方法實質 上相似於裝置300。然而，由於第3e圖所示之裝置3〇〇係以剖面的形式呈 現，裝置300的内部排列並無法由第3e圖所示。於第8圖中提供示意各個 _ MRAM 堆疊層 330、340、350、345、335、MRAM 堆疊結構 36〇、365 及/

或MRAM記憶胞370可以是具有圓、橢圓、半圓、圓弧、圓棋形及/或其 他非線性相對於基底305的内部排列。 N 例如，如第8圖所示之實施例，磁性MRAM堆疊層35〇具有實質上橢 圓形的内部排列，介電MRAM堆疊層340、345具有實質橢圓形的環形部 分840、845以及環形的節段(segment)部分842、847。各個磁性MRAM堆 疊層330、335的形狀實質上成環扇形(sect〇r annuius)。根據本發明實施例 中所述，環扇形(sectorannulus)係一扇形與一同心的且較小的半徑弧形沿軸 向向外交截的一部分。於第8圖所示之實施例顯示介電MRAM堆疊層340、 • 345可以是單一介電構件區域。 請參閱第9圖，其顯示於第3e圖所示之裝置300的另一實施例的剖面 圖，於本實施例中以標號900表示之。裝置900的構成及其製造方法實質 上相似於裝置300。並且裝置900係一系統其中包括上述任一裝置3〇〇、 400、500、600、700、800的實施。於一實施例中，裝置900係或者包括一 MRAM記憶胞，例如參考第1及2圖示之實施例及其描述。 於第9圖所示之實施例中，裝置900包括雙位元磁性隨機存取記憶胞 370。雙位元磁性隨機存取記憶胞370包括一第一位元MRAM疊結構360 及一第二位元MRAM疊結構365。第一位元MRAM疊結構360包括一磁 19

0503-A30986TWF (S) Ϊ282982 生層或電極層330(以下簡稱層33〇)、磁性層35〇、一穿隧阻障層34〇,由此 域MTJ堆疊的穿嶋s。磁性層33〇、35〇之一為自由層，並且另一磁性 層33〇、35〇則為固定層或釘紮層。第二位元脈碰疊結構S65包括一磁 性層335、磁性層350、一穿隧阻障層345，由此形成另—MTJ堆疊的穿隧 接面。若磁性層330為自由層時，磁性層335亦為自由層，並且磁性層35〇 則為固疋或釘紮層。根據另一實施例，磁性層可為固定或釘紮層，致 使磁性層335亦為固定或釘紮層，並且磁性層35〇則為自由層。 裝置900亦包括一導電件91〇至少間接電性連接磁性MRAM堆疊層 • 35〇。導電件910可以是黯鳩陣列中的一位元線或字元線，或者是至少 間接電性連接至位元線或字元線。裝置_亦包括一導電件92〇至少間接 電性連接磁性MRAM堆疊層330。導電件920可以是MRAM陣列中的一 字瓜線或數碼線’或者是至少間接電性連接至字猶或數碼線。裝置_ 亦包括一導電件930至少間接電性連接磁性MRAM堆疊層335。導電件93〇 可以是MRAM陣列中的另一字元線或數碼線，或者是至少間接電性連接至 另-字το線絲碼線。裝置_亦包括-或多個導電件_至少間接搞接 至磁性MRAM堆疊層350，對向於導電件91〇，如第9圖所示之實施例。 上述一或多個導電件940可電性連接磁性MRAM堆疊層35〇與一或多個微 電子元件，例如上述實施例所述之微電子元件79〇。 導電件910、920、930、940可以是各包括銘(A1)、金(Au)、嫣(w)或上 述金屬之合金、及/或其他導電材料，並且由一或多次CVD步驟或其他薄膜 沉積步驟所形成。導電件91〇、、、_可以是形成於介電層内，或 者是於介電層内延伸。例如，於圖示之實施例中，導電件92〇、93〇於材料 層310内延伸。材料層31〇包括一或多種介電層材料，例如二氧化石夕、四 乙氧基石夕酸鹽(TEOS)、玻璃、SILK(產自於D〇w Chemical)、歸⑶ DIAMOND(產自於A_ed Materials)、及/或其他電性絕緣材料。同樣地， 導電件910、940於介電層950内延伸。介電層950可包括類似的電性絕緣

0503-A30986TWF 20 -.1282982 材料’藉由-或多次CVD步驟或其他薄膜沉積步驟所形成。 因此’本發明實施例提供一裝置包括二第一雜層，個別地位向於一 j上。—第—磁性層夾置於該二第—磁性層之間。以及，二介電層各接 :弟二磁性層，並且失置於第二磁性層與該二第__磁性層之—層之間，其 、各個該第-磁性層、該第二磁性層、及該介電層實質上地垂直於該基底。 於另-實施例中’各個該第—磁性層、該第二磁性層、及該介電層的位向 與該基底之間成一銳角而非直角。 井根據本發明另-實施例之樣態包括一第—磁性層，—第—介電層位於 春 4近該第-磁性層，以及一第二磁性層位於鄰近該第一介電層且對向於第 -磁性層。-第二介電層位於鄰近該第二磁性層且對向於第—介電層。一 第三磁性層位於鄰近該第二介電層且對向於第一與第二磁性層。該第一、 第-與第三磁性層以及第—與第二介電層各設置於_基底上，且實質上地 垂直於該基底，或者是與該基底之間成一銳角而非直角。 根據本發明另-實施例之樣態包括—雙位元磁性隨機存取記憶胞設置 於一基底上，且包括一第一位元MRAM堆疊及一第二位元MRAM堆疊， 各自實質上地垂直於該基底。於上述實施例中，該一第一位元MRAM堆疊 包括第一與第二磁性層，以及一第一介電層夾置於該第一與第二磁性層之 • 間。以及，該一第二位元MRAM堆疊包括該第二與一第三磁性層，以及一 第二介電層夾置於該第二與第三磁性層之間。 本發明實施例亦提供一裝置包括一雙位元磁性隨機存取記憶胞設置於 一基底上，並且包括一第一與第二磁性穿隧接合(MTJ)堆疊。該第一與第二 磁性穿隧接合(MTJ)堆疊共用一磁性層，其中，該磁性層的位向實質上垂直 於該基底。於一近似的實施例中，該共用的磁性層係以一銳角偏移該基底， 其中該銳角的範圍大抵介於60度至88度之間。 本發明至少一實施例亦提供一製造方法包括於一基底上的一材料層内 形成一凹入，露出該基底的一部分。該凹入具有對向的第一與第二側壁實 0503-A30986TWF 21 1282982 貝上地垂直於該基底。上述方法亦包括以第—與第二磁性層部分地填入該 凹入’5亥第一與第二磁性層個別順應性地襯塾於該第一與第二側壁上。上 述方法更包括以第一與第二介電層部分地填入該凹入，該第一與第二介電 層個別順應性地襯墊於該第—與第二磁性層上。該凹人實質地藉由形成一 第三磁性層填滿，該第三磁性層直接接觸並夾置於該第一與第二介電層之 間。 本案特徵及效果 本發明之特徵與效果在於提供一種磁性隨機記憶元件，各個磁性層與 魯介電層的位向實質上非平行相對於基底。該磁性隨機記憶元件包括第一與 -第二磁性穿隨接合(MTJ)堆疊，該第一與第二磁性穿嶋#(MTJ)堆疊共 用一共用的磁性層，該共用的磁性層位向實質上地垂直於該基底。該磁性 隨機記憶元件可改善MRAM堆疊輕間，啊增加設計時的裕度及製程良 率。 雖然本發明已啸佳實施_露如上，然其並M錄定本發明，任 何熟習此項技藝者，在不脫離本發明之精神和範圍内，當可作更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。 22

0503-A30986TWF (?! '1282982 【圖式簡單說明】 第1圖係顯示根據本發明實施例樣態之一具有記憶胞陣列之積體電路 之方塊圖， 第2圖係顯示根據第i圖實施例之記憶胞陣列之記憶胞包括磁性隨機 存取記憶胞的方塊圖； 第3a圖係顯示根據本發明實施例樣態之裝置於製造過程中，至少一部 分的製程剖面圖；

第3b圖係顯示第3a圖之裝置於後續製造過程中，至少一部分的剖面 圖之製程剖面圖； Π 第3c圖係顯示第3b圖之裝置於後續製造過程中，至少一部分 圖之製程剖面圖； 第3d圖係顯示帛3c目之裝置於後續製造過程中， 圖之製程剖面圖； 丨刀面 第知圖係顯示第3d圖之裝置於後續製造過 圖之製程剖面圖； J相對應於第3e圖所示之裝置的另-實施例的剖面圖； J 相對應於第3e圖所示之裝置的另-實施例的剖面圖； 第6圖係顯示相對應於第5圖所示 签71§1孫君s 的另一貝施例的剖面圖； 第7圖係顯示根據本發明實 口 我置至少一部分的透視圖； 第8圖係顯π之相對應於第3e 及 <表置至少一部分的透視圖；以 圖 第9圖係私相對應於第_卿之裝置㈣—實施例的剖面

0503-A30986TWF

23 ..1282982

【主要元件符號說明】 50〜記憶胞陣列之積體電路； 54〜陣列邏輯； 56〜其他邏輯單元； 60〜磁性隨機存取記憶胞； 64〜開關元件； 68〜第二終端； 300、400、500、600、700、800、 305、705〜基底； 315〜凹入(recess); 320〜磁性材料層； 52〜記憶胞陣列； 55〜界面； 58〜輸入/輸出電路； 62〜磁性穿隧接合組態； 66〜第一終端； 70〜第三終端； 900〜裝置； 310、710〜材料層； 317、517、717〜凹入的侧壁； 330、335、530、535、552、557、730〜磁性 MRAM 堆疊層； 340、345、540、545、542、547〜介電 MRAM 堆疊層； 350、550、555〜磁性MRAM堆疊層； 360、365、560、565、660、662、665、667、760、765〜磁性 MRAM 堆疊結構； 370、570、670、675〜雙位元磁性隨機存取記憶胞；

580〜填充物； 680〜中心物； 790〜微電子元件； 792〜源極/汲極區域； 794〜閘極結構； 796〜介電層； 798〜内連線結構； 799〜其他部分； 840、845〜介電MRAM堆疊層之橢圓形的環形部分； 842、847〜環形的節段部分； 910、920、930、940〜導電件； 950〜介電層。 24

0503-A30986TWF

Claims (1)

1282982 十、申請專利範圍： 1· 一種磁性隨機記憶元件，包括·· 二第一磁性層，個別地位向於一基底上； 一第二磁性層夾置於該二第一磁性層之間；以及 -介電層各接觸該第二磁性層的相對面，並且各夾置於第二磁性層與 第磁丨生層之之間，其中各個該第一與第二磁性層與該介電層的位 向實質上地非平行相對於該基底。 2·如申請專利範圍第1項所述之磁性隨機記憶元件，其中該第一與第 _ 二磁性層與齡電層個別位向實質上賴直於該基底。 3·如申請專利範圍第丨項所述之磁性隨機記憶元件，其中各個該第一 與第一磁性層與該介電層的位向與該基底之間成一銳角。 4·如申請專利範圍第3項所述之磁性隨機記憶元件，其中該銳角的範 圍大抵為60度至88度。 5·如申請專利範圍第1項所述之磁性隨機記憶元件，更包括一材料層 位於該基底上，具有一凹入；其中各個該第一與第二磁性層與該介電層各 順應性地襯墊該凹入的侧壁上，且其位向實質上地垂直於該基底。 6·如申請專利範圍第1項所述之磁性隨機記憶元件，更包括一材料層 ® 位於該基底上，具有一凹入；其中各個該第一與第二磁性層與該介電層各 順應性地襯墊該凹入的侧壁上，且其位向與該基底之間成一銳角。 7·如申請專利範圍第1項所述之磁性隨機記憶元件，其中該第一與第 二磁性層包括一合金包含鐵(Fe)以及至少一鈷(co)及鎳(Ni)。 8·如申請專利範圍第1項所述之磁性隨機記憶元件，其中該第一與第 二磁性層與該介電層整體的構成一雙位元磁性隨機記憶胞於該基底上複數 個實質上相似的雙位元磁性隨機記憶胞中。 9·如申請專利範圍第1項所述之磁性隨機記憶元件，更包括至少一微 電子元件位於該基底的至少一部分中，以及一層夾置於該基底與該第一與 0503-A30986TWF 25 '1282982 一微電子元件係電性連結至 第二磁性層與該介電層之一之間，其中該至少 β亥第及第二磁性層的至少一部分。 1α 一種磁性隨機記憶元件，包括·· 一第一磁性層； 第一介電層位於鄰近該第一磁性層； 一第二磁性層位於鄰近該第一介電層且對向於第一磁性層；

-第二介電層位於鄰近該第二磁性層且對向於第—介電層；以及 -第三磁性層位於鄰近該第二介電層且對向於第_與第二磁性層； 其中’該第-、第二與第三磁性層以及第_與第二介電層各設置於一 基底上’且其位向實質上地非平行相對於該基底。 一 11·如申請專利範圍第10項所述之磁性隨機記憶元件，其中該第一、 第”第二磁性層以及第-與第二介電層個別位向實質上地垂直於該基 底0 12·如申請專利範圍第10項所述之磁性隨機記憶元件，其中該第一、 第,與第三磁性層以及第-與第二介電層個別位向與該基底之間所爽角度 的範圍大抵為60度至88度。 13·如申請專利範圍第10項所述之磁性隨機記憶元件，更包括一材料 層位於该基底上，具有_凹人；其中該第―、第二與第三磁性層以及第一 與第二介電層個別順應性地襯墊該凹入的侧壁上，且其位向實質上地非平 行相對於該基底。 14·如申請專利範圍第10項所述之磁性隨機記憶元件，其中該第一、 第一與第三磁性層包括一合金包含鐵(Fe)及至少一録(c〇)及鎳^。 15. 如申請專利範圍第10項所述之磁性隨機記憶元件，其中該第一、 第二與第三磁性層以及第一與第二介電層整體的構成一雙位元磁性隨機記 憶胞於該基底上複數個實質上相似的雙位元磁性隨機記憶胞中。 16. 如申請專利範圍第10項所述之磁性隨機記憶元件，更包括至少一 0503-A30986TWF 26 '1282982 ’ 微電子元件位於該基底的至少一部分中，以及-層夾置於該基底與該第 一、第二與第三磁性層以及第一與第二介電層之一之間，其中該至少」微 電子元件係電性連結至該第一、第二與第三磁性層的至少一部分。 17· —種磁性隨機記憶元件，包括·· 一雙位元磁性隨機存取記憶(MRAM)胞設置於一基底上，且包括_第一 位元MRAM堆疊及一第二位元MRAM堆疊，個別的位向實質上地非平行 相對於該基底； 其中，該一第一位元MRAM堆疊包括： % 一第一與一第二磁性層；以及 一第一介電層夾置於該第一與第二磁性層之間； 其中，該一第二位元MRAM堆疊包括： 該第二磁性層； 一第三磁性層；以及 一第二介電層夾置於該第二與第三磁性層之間。 18·如申請專利範圍第17項所述之磁性隨機記憶元件，其中該第一與 第二位元MRAM堆疊個別位向實質上地垂直於該基底。 • 19.如申請專利範圍第17項所述之磁性隨機記憶元件，其中該第一與 第一位元MRAM堆疊個別位向與該基底之間所夾角度的範圍大抵為⑼度 至88度。 20·如申請專利範圍第17項所述之磁性隨機記憶元件，更包括一材料 層位於該基底上，具有一凹入；其中該第一、第二與第三磁性層以及第一 與第二介電層個別順應性地襯墊該凹入的側壁上，且其位向實質上地垂直 於該基底。 21·如申請專利範圍第17項所述之磁性隨機記憶元件，更包括一材料 層位於該基底上，具有一凹入；其中該第一、第二與第三磁性層以及第一 與第二介電層個別順應性地襯墊該凹入的側壁上，且其位向與該基底之間 0503-A30986TWF 27 -.1282982 成一銳角。 22·如申請專利範圍第Π項所述之磁性隨機記憶元件，其中該第一、 第二與第三磁性層包括一合金包含鐵(Fe)以及至少一鈷(Co)及鎳(Ni)。 23. 如申請專利範圍第π項所述之磁性隨機記憶元件，其中該雙位元 磁性隨機存取記憶(MRAM)胞係於該基底上複數個實質上相似的雙位元磁 性隨機記憶胞之一。 24. 如申請專利範圍第π項所述之磁性隨機記憶元件，更包括至少一 微電子元件位於該基底的至少一部分中，以及一層夾置於該基底與該第 φ 一、第二與第三磁性層以及第一與第二介電層之一之間，其中該至少一微 電子元件係電性連結至該第一、第二與第三磁性層的至少一部分。 25. —種磁性隨機記憶元件，包括： 一雙位元磁性隨機存取記憶胞設置於一基底上，且包括一第一與一第 一磁性穿隧接合(MTJ)堆疊，該第一與第二磁性穿隧接合(MTj)堆疊共用一 共用的磁性層，該共用的磁性層位向實質上地垂直於該基底。 26·如申請專利範圍第25項所述之磁性隨機記憶元件，更包括一材料 層位於該基底上，具有一凹入；其中該第一與第二磁性穿隧接合(MTJ)堆疊 _ 各順應性地襯墊該凹入的侧壁上，且其位向實質上地垂直於該基底。 27·如申請專利範圍第25項所述之磁性隨機記憶元件，更包括一材料 層位於該基底上，具有一凹入；其中該第一與第二磁性穿隧接合(MTJ)堆疊 各順應性地襯墊該凹入的侧壁上，且其位向與該基底之間成一銳角。 28·如申請專利範圍帛25 J員所述之樹生隨機記憶元件，其中該雙位元 磁性隨機記憶(MRAM)胞係於該基底以复數個實質上相似的雙位元磁 性隨機記憶胞之一。 29·如申請專利範圍帛25項所述之磁性隨機記憶元件，更包括複數條 内連線侧至少間接地連接該第一與第二磁性穿隨接合(MTJ)堆疊之一。 30·如申請專利範圍帛25項所述之磁性隨機記憶元件，更包括至少一 28 0503-A30986TWF

'1282982 微電子元件位於該基底的至少一部分中，以及一層夾置於該基底與該第一 與第二磁性穿隧接合(MTJ)堆疊之一之間，其中該至少一微電子元件係電性 連結至該第一與第二磁性穿隧接合(MTJ)堆疊的至少一部分。 31.如申請專利範圍第25項所述之磁性隨機記憶元件，其中： 該第一磁性穿隧接合(MTJ)堆疊包括一第一專用的磁性層及一第一穿 隧阻障層； 該第一穿隧阻障層夾置於該第一專用的磁性層與該共用的磁性層之 間； θ 該第二磁性穿隧接合(MTJ)堆疊包括一第二專用的磁性層及一第二穿 隧阻障層；以及 该第二穿隧阻障層夾置於該第二專用的磁性層與該共用的磁性層之 間。 曰 32·如申請專利範圍第31項所述之磁性隨機記憶元件，其中該第一與 第二穿隧阻障層個別位向實質上垂直於該基底。 33·如申請專利範圍第31項所述之磁性隨機記憶元件，其中該第一與 第二專用的磁性層與該共用的磁性層包括一合金包含鐵(Fe)以及至少一鈷 (Co)及鎳(Ni)。 34· —種磁性隨機記憶元件的製造方法，包括： 形成一凹入於一基底上的一材料層内，以露出該基底的一部分，該凹 入具有對向的第一與第二侧壁； 形成一第一與一第二磁性層部分地填入該凹入，該第一與第二磁性層 個別順應性地襯塾該第一與第二側壁上； 形成一第一與一第二介電層部分地填入該凹入，該第一與第二介電層 個別順應性地襯墊該第一與第二磁性層上；以及 形成一第三磁性層實質地填入該凹入，該第三磁性層接觸並夾置於該 第一與第二介電層之間。 0503-A30986TWF 29 1282982 ^如中請專利範圍第％項所述之磁性隨機記憶元件的製造方法，盆 中/成亥凹入於絲底上的該材料層内步驟包括非等向健刻該材料層 一部分。 曰^ /如h專利細第34項所述之磁性隨機記憶元件的製造方法，其 中升/成該凹入於絲底上的該材料層内步驟包括實質上等向性 層的一部分。 刊竹 广·如申請專利範圍帛34項所述之磁性隨機記憶元件的製造方法，其 中形成4第-與第—磁性層部分地填人該凹人步驟包括： • 形成一雜材料層於該材料層及該基底上，且襯塾該凹入的侧壁上； 以及 移除部份的該磁性材料層自該材料層及該基底上。 ,38·如申请專利範圍帛34項所述之磁性賴記憶元件的製造方法，其 中幵>/成該第-與第二介電層部分地填人該凹人步驟包括： 形成-介電材料層於該材料層及該基底上，且襯墊該第一及第 材料層上；以及 _ 移除部份的該介電材料層自該材料層及該基底上。 39·如申請專利範圍帛34項所述之磁性隨機記憶元件的製造方法，其 鬱 該第三雜層實質地填人制人的轉包括： 八 形成-磁歸料層於靖料層及絲底上，且填人該第―及第二介電 材料層之間的區域上；以及 移除部份的該磁性材料層自該材料層上。 40·如申請專利範圍第34項所述之磁性隨機記憶元件的製造方法，其 中該第一、第二及第三磁性材料層包括一合金包含鐵(Fe)以及至少一鈷 及鎳(Ni)。 ) 41·如申請專利範圍第34項所述之磁性隨機記憶元件的製造方法，豆 中： 〆、 0503-A30986TWF 30 '1282982 入於ίΐΓ人於-材料相，以織-基底的—部分包括形成複數個凹 心该材料勒，贿出該基底的複數個部分，各個該些複數個凹入 對向的第-與第二侧壁，其位向實質从垂直於該基底； 形成第-與第二磁性層部分地填人該狀包括形成複數個第一鱼第二 磁性層部糾填人該些複數個凹人，各個該些複數個第_與第二雜難 別順應性J：她墊於對應的該些複數個第—與第二侧壁上；

形成第-與第二介電層部分地填入該凹入包括形成複數個第一與第二 介電層部分地填人該些複數個凹人，各個該些複數個第—與第二介電層個 別順應性地襯塾於對應的該些複數個第—與第二磁性層上；以及曰 形成-第三磁性層實質地填人該凹人包括形成複數個第三磁性層實質 地填入該些魏個狀，各倾純數轉三雜層雄接職夾置於 應的該些複數個第一與第二介電層之間。 、

0503-A30986TWF 31