CN1376311A - 铁电晶体管 - Google Patents
铁电晶体管 Download PDFInfo
- Publication number
- CN1376311A CN1376311A CN00813458A CN00813458A CN1376311A CN 1376311 A CN1376311 A CN 1376311A CN 00813458 A CN00813458 A CN 00813458A CN 00813458 A CN00813458 A CN 00813458A CN 1376311 A CN1376311 A CN 1376311A
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- intermediate layer
- layer
- dielectric
- dielectric intermediate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 2
- 229910020684 PbZr Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 2
- 229910052593 corundum Inorganic materials 0.000 abstract 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 2
- 238000013500 data storage Methods 0.000 abstract 1
- 230000001629 suppression Effects 0.000 abstract 1
- 230000005641 tunneling Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 230000010287 polarization Effects 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 230000005284 excitation Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
在一个在半导体衬底(1)中具有两个源/漏极区(13)和一个位于其间的沟道区的铁电晶体管中,在沟道区的表面上设置了一个含有Al2O3的第一介电中间层(14),在第一介电中间层(14)的上方设置一个铁电层(15)和一个栅极(16)。通过在第一介电中间层中使用Al2O3,阻塞了从沟道区到第一介电层(14)的补偿电荷隧道并且由此延长了数据保存时间。
Description
本发明涉及铁电晶体管，它具有两个源/漏极区、一个沟道区和一个栅极，其中在栅极和沟道区之间设有一个铁电层即一个铁电材料层。这种晶体管的导电性取决于该铁电材料层的极化状态。此外，与不易失存储器有关地研究了这样的铁电晶体管。在这种情况下，给一个数字信息的两个不同逻辑值分配了两个不同的铁电层极化状态。这样的铁电晶体管的其它应用可能性例如是神经网络。
由于设置在半导体衬底表面上的铁电材料显示出弱界面性能，而这对铁电晶体管的电气性能产生负面影响，所以有人提出了，在铁电晶体管中，在铁电层和半导体材料之间使用一个中间层，该中间层确保了在半导体衬底表面上有足够好的界面(见EP0566585B1和H.N.Lee等人的Ext.Abst.Int.Conf.SSDM，Hamatsu，1997，第382页-第383页)。在大多数情况下，绝缘、稳定的氧化物如CeO2或ZrO2被用于中间层。
本发明的目的是提供一种铁电晶体管，其中数据保存时间与现有技术相比延长了。
通过根据权利要求1的铁电晶体管实现了该目的。其它 给出了本发明的其它设计方案。
保持铁电层极化并因而始终保持存储信息的时间被称为数据保存时间。
此外，本发明基于以下考虑，即在如现有技术所述的铁电晶体管中，铁电层被设置在中间层和栅极之间。为了补偿因铁电层中的极化而出现的残余电场，一方面在栅极上并且另一方面在在晶体管沟道区内的半导体衬底上存在补偿电荷。
位于晶体管沟道区内的半导体衬底上的补偿电荷可以通过热激励电荷注入(也被称为肖特基发射)被注入到构成中间层的绝缘体的导带中并且到达了中间层与铁电层之间的界面。如果随后在相反极性下驱动晶体管工作，则这些电荷补偿由铁电层极化引起的电场。结果，无法再通过铁电层极化来控制位于其下方的晶体管沟道。铁电晶体管的数据保存时间由此缩短。
在本发明的铁电晶体管中，如此避免了这种影响，即第一介电中间层含有AL2O3。与CeO2或ZrO2时的4eV相比，AL2O3具有大于8eV的带隙，CeO2或ZrO2在常用的铁电晶体管中主要被用作中间层。由于AL2O3的势垒明显高，所以，在本发明的铁电晶体管中抑制了热激励电荷注入。当它们隧通AL2O3的禁带时，载流子只能被注入第一介电中间层中。与在常见的铁电晶体管中的热激励电荷注入相比，隧通机理小了好几个数量级。
如果第一介电层具有5nm厚度，则必须经过第一介电层降低约4伏，以便电荷经过Fowler-Nordheim隧道从晶体管沟道区被送入第一介电中间层。在现实的工作方式中，通过第一介电中间层最多降低0.1伏特-1.5伏特。因此，有效阻止了从沟道区到第一介电中间层的漏流。
在铁电层和栅极之间，最好设置一个第二介电中间层。通过第二介电中间层，阻止了位于栅极上的补偿电荷漏流流向铁电层和第一介电中间层之间的界面。这样的漏流也可以缩短铁电晶体管的数据保存时间，这是因为，它在晶体管转换极性时补偿了由铁电层极化引起的电场。结果，无法再通过铁电层极化来控制位于其下面的晶体管沟道。由于栅极在这个设计方案中没有紧挨着铁电层，而是通过第二介电中间层与之隔开，所以，通过铁电层阻止了来自栅极的漏流。由此一来，改善了铁电晶体管的操作能力并延长了数据保存时间。
为了改变铁电晶体管铁电层的极化，通常在半导体衬底和栅极之间施加一个电压。在这种情况下，第一介电中间层、铁电层和第二介电中间层表现为电容串联。因此，第一介电中间层和第二介电中间层由一种具有足够大的介电常数的材料制成是有利的，以使第一介电中间层和第二介电中间层的电容在电气方面尽可能小地影响铁电晶体管。AL2O3具有9-12的介电常数，从而满足了第一介电中间层的条件。
第二介电中间层由AL2O3、CeO2或ZrO2构成，这也在本发明的范围内。在这种情况下，第一介电中间层和第二介电中间层不仅可以由同一种构成，也可以由两种不同的材料构成。所有具有高介电常数的材料都是很适用的。把AL2O3用于第二介电中间层具有以下优点，即抑制了从栅极到铁电层的热激励电荷注入(也被称为肖特基发射)。
此外，第一介电中间层和/或第二介电中间层可以分别成多层结构，如果这在技术上是有利的话。在这种情况下，第一介电中间层和/或第二介电中间层还可以含有Si3N4或SiO2。
为了通过铁电层完全消除漏流，除了第一介电中间层和第二介电中间层外，铁电层还在侧面通过介电边缘覆层被隔绝。AL2O3、CeO2或ZrO2也尤其适用于介电边缘覆层。
半导体衬底至少在铁电晶体管区域内包含一种适于实现电气电路部件的材料，最好是含有硅和/或锗。一个单晶硅片或SOI衬底尤其适用作半导体衬底。
所有适于加入铁电晶体管中的铁电材料都适用作铁电层材料。尤其是，铁电层含有SBT(SrBi2Ta2O9)、PZT(PbZrxTi1-xO2)、LiNbO3或BMF(BaMgF4)。
尤其是掺杂的多晶硅、铂或钨适用作栅极。此外，以多层结构的形式实现栅极。在这样的多层结构中，尤其是可以实现二极管结构。
铁电晶体管不仅可以以p-沟晶体管形式实现，而且可以以n-沟晶体管的形式实现。它不仅可以成增强型晶体管形式，而且可以成耗尽型晶体管形式。
以下，结合附图所示的实施例来详细说明本发明。
图1是铁电晶体管的截面图，其中一个铁电层被设置在第一介电中间层和一个栅极之间。
图2是铁电晶体管的截面图，其中一个铁电层完全被介电材料包围起来。
在由其掺杂物浓度为几个1015cm-3的n-掺杂型单晶硅构成的半导体衬底11中，设置了p-掺杂槽12。在p-掺杂槽中，设置了两个源/漏极区13，它们分别以几个1020cm-3的掺杂物浓度进行了n+-掺杂。
在两个源/漏极区13之间与半导体衬底11表面相邻的p-掺杂槽12部分起到了沟道区的作用。晶体管的这个区域可以含有用于调节起始电压的附加掺杂物。在沟道区的表面上设置了一个第一介电中间层14。第一介电中间层14含有AL2O3并且厚5nm-7nm。
在第一介电中间层14的表面上，设置了一个铁电层15，它含有SBT并具有约为100nm-150nm的厚度。
在铁电层15的表面上，设置了一个由铂构成的栅极16。栅极16具有约50nm-100nm的厚度。
在由其掺杂物浓度为几个1015cm-3的n-掺杂型单晶硅构成的半导体衬底21中，设置了一个具有几个1016cm-3的掺杂物浓度的p-掺杂槽22(见图2)。在p-掺杂槽22中设置两个源/漏极区23，它们分别以几个1020cm-3的掺杂物浓度进行了n+-掺杂。
设置在这两个源/漏极区23之间的p-掺杂槽22部分起到了沟道区的作用。晶体管的这个区域可以含有用于调节起始电压的附加掺杂物。在沟道区的表面上设置了第一介电中间层24，它由一个1nm-2nm厚的SiO2层241和一个3nm-4nm厚的Al2O3层242组成。在第一介电层24的表面上，设置了一个具有100nm-150nm厚度的且由SBT构成的铁电层25。
在铁电层25的表面上设置了一个第二介电中间层26，它由一个3nm-4nm厚的CeO2层261和一个1nm-3nm厚的Si3N4层262组成。铁电层25的边缘和第二介电中间层26的边缘通过由CeO2或Al2O3构成的介电边缘覆层27被盖住。或者，第二介电中间层26由一个3nm-4nm厚的Al2O3层261和一个1nm-3nm厚的Si3N4层262组成。
在第二介电层26的表面上设置了一个栅极28，它含有n+-掺杂多晶硅。栅极28具有100nm-200nm的厚度。
与标准的MOS晶体管相似地进行本发明的铁电晶体管的制造。通过如按照CVD法的沉积和随后的结构化而形成了第一中间层14或24、铁电层15或25和第二介电中间层26。p-掺杂槽12或22以及源/漏极区13或23是通过注入或扩散形成的。
栅极16或28是分别通过沉积或溅射和随后的结构化而产生的。它们可被用作使位于下方的层结构化的硬掩模。
介电边缘覆层27可以通过沉积和各向异性的反蚀而被制成垫片形状。或者，它们可以由与第二介电中间层一样的材料制成。在这种情况下，第二介电层在铁电层结构化后沉积并结构化。在这种情况下，第二介电中间层和介电边缘覆层构成了空间相连的结构。
Claims (11)
1、一种铁电晶体管，其中在一个半导体衬底(11)上设置了两个源/漏极区(13)和一个位于其间的沟道区，在沟道区的表面上设置了一个含有Al2O3的第一介电中间层(14)，在第一介电中间层(14)的上方设置一个铁电层(15)和一个栅极(16)。
2、如权利要求1所述的铁电晶体管，其中第一介电中间层(14)具有5nm-20nm的厚度。
3、如权利要求1或2所述的铁电晶体管，其中第一介电中间层(24)成多层结构。
4、如权利要求3所述的铁电晶体管，其中第一介电中间层(24)含有SiO2或Si3N4。
5、如权利要求1-4之一所述的铁电晶体管，其中在铁电层(25)和栅极(28)之间设置了一个第二介电中间层(26)。
6、如权利要求5所述的铁电晶体管，其中第二介电中间层(26)含有AL2O3、CeO2或ZrO2并且厚2nm-20nm。
7、如权利要求5或6所述的铁电晶体管，其中第二介电中间层(26)成多层结构。
8、如权利要求7所述的铁电晶体管，其中第二介电中间层(26)含有SiO2或Si3N4。
9、如权利要求5-8之一所述的铁电晶体管，其中铁电层(25)在侧面被介电边缘覆层(27)包围住。
10、如权利要求9所述的铁电晶体管，其中介电边缘覆层(27)含有AL2O3、CeO2、ZrO2、SiO2或Si3N4。
11、如权利要求1-10之一所述的铁电晶体管，其中铁电层(15)含有SBT(SrBi2Ta2O9)、PZT(PbZrxTi1-xO2)、LiNbO3或BMF(BaMgF4)，栅极(16)含有掺杂的多晶硅、铂或钨。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19946437.5 | 1999-09-28 | ||
| DE19946437A DE19946437A1 (de) | 1999-09-28 | 1999-09-28 | Ferroelektrischer Transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1376311A true CN1376311A (zh) | 2002-10-23 |
| CN1192437C CN1192437C (zh) | 2005-03-09 |
Family
ID=7923568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008134588A Expired - Fee Related CN1192437C (zh) | 1999-09-28 | 2000-09-15 | 铁电晶体管 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6707082B2 (zh) |
| JP (1) | JP2003510848A (zh) |
| KR (1) | KR100691037B1 (zh) |
| CN (1) | CN1192437C (zh) |
| DE (1) | DE19946437A1 (zh) |
| TW (1) | TW497267B (zh) |
| WO (1) | WO2001024272A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104700876A (zh) * | 2015-02-16 | 2015-06-10 | 湘潭大学 | 一种基于铁电场效应晶体管的电流灵敏放大器 |
| CN108231863A (zh) * | 2016-12-15 | 2018-06-29 | 财团法人交大思源基金会 | 半导体装置及其制造方法 |
| CN109256388A (zh) * | 2017-07-14 | 2019-01-22 | 爱思开海力士有限公司 | 铁电存储器件 |
| CN109829540A (zh) * | 2019-01-28 | 2019-05-31 | 中国科学院微电子研究所 | 神经网络运算系统 |
| US11670699B2 (en) | 2016-12-15 | 2023-06-06 | National Yang Ming Chiao Tung University | Semiconductor device and method of manufacturing the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3627640B2 (ja) | 2000-09-22 | 2005-03-09 | 松下電器産業株式会社 | 半導体メモリ素子 |
| KR100506055B1 (ko) * | 2001-12-31 | 2005-08-05 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그의 제조 방법 |
| US6919251B2 (en) * | 2002-07-31 | 2005-07-19 | Texas Instruments Incorporated | Gate dielectric and method |
| US6940111B2 (en) * | 2002-11-29 | 2005-09-06 | Infineon Technologies Aktiengesellschaft | Radiation protection in integrated circuits |
| KR100947562B1 (ko) * | 2002-12-26 | 2010-03-15 | 매그나칩 반도체 유한회사 | 강유전체막을 이용한 반도체 메모리소자의 제조 방법 및그의 셀 트랜지스터 |
| DE10308970A1 (de) * | 2003-02-28 | 2004-09-09 | Infineon Technologies Ag | Halbleiterspeicherzelle und Verfahren zu deren Herstellung |
| FR2888990B1 (fr) * | 2005-07-22 | 2007-09-07 | Commissariat Energie Atomique | Dispositif microelectronique dote de transistors surmontes d'une couche piezoelectrique |
| JP5011473B2 (ja) * | 2007-07-04 | 2012-08-29 | 株式会社ジャパンディスプレイイースト | 液晶表示装置及びその製造方法 |
| US9876018B2 (en) | 2015-12-03 | 2018-01-23 | Micron Technology, Inc. | Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material |
| WO2019066962A1 (en) * | 2017-09-29 | 2019-04-04 | Intel Corporation | MULTILAYER INSULATING STACK FOR FERROELECTRIC TRANSISTOR AND CAPACITOR |
| US20200286686A1 (en) * | 2019-03-07 | 2020-09-10 | Intel Corporation | Ferroelectric capacitor with insulating thin film |
| US11769815B2 (en) * | 2021-03-05 | 2023-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Carrier barrier layer for tuning a threshold voltage of a ferroelectric memory device |
| JP2023040813A (ja) | 2021-09-10 | 2023-03-23 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227052A (ja) * | 1990-01-31 | 1991-10-08 | Mitsubishi Materials Corp | 高誘電体薄膜を形成した単結晶ウエハ |
| JP3307928B2 (ja) * | 1991-01-09 | 2002-07-29 | シーメンス アクチエンゲゼルシヤフト | メモリセル装置およびその作動方法 |
| US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
| US5436481A (en) * | 1993-01-21 | 1995-07-25 | Nippon Steel Corporation | MOS-type semiconductor device and method of making the same |
| US5312790A (en) | 1993-06-09 | 1994-05-17 | The United States Of America As Represented By The Secretary Of The Army | Ceramic ferroelectric material |
| US5426075A (en) * | 1994-06-15 | 1995-06-20 | Ramtron International Corporation | Method of manufacturing ferroelectric bismuth layered oxides |
| KR0141160B1 (ko) | 1995-03-22 | 1998-06-01 | 김광호 | 강유전체 메모리 장치 및 그 제조방법 |
| US5955755A (en) * | 1996-03-25 | 1999-09-21 | Asahi Kasei Kogyo Kabushiki Kaisha | Semiconductor storage device and method for manufacturing the same |
| US5877977A (en) * | 1996-09-10 | 1999-03-02 | National Semiconductor Corporation | Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure |
| JP3042444B2 (ja) * | 1996-12-27 | 2000-05-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3190011B2 (ja) * | 1997-05-23 | 2001-07-16 | ローム株式会社 | 強誘電体記憶素子およびその製造方法 |
| JPH10341002A (ja) * | 1997-06-06 | 1998-12-22 | Oki Electric Ind Co Ltd | 強誘電体トランジスタ、半導体記憶装置、強誘電体トランジスタの取扱い方法および強誘電体トランジスタの製造方法 |
| KR100269306B1 (ko) | 1997-07-31 | 2000-10-16 | 윤종용 | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 |
| US6100204A (en) * | 1998-07-28 | 2000-08-08 | Advanced Micro Devices, Inc. | Method of making ultra thin gate oxide using aluminum oxide |
| US6163049A (en) * | 1998-10-13 | 2000-12-19 | Advanced Micro Devices, Inc. | Method of forming a composite interpoly gate dielectric |
| US6255121B1 (en) * | 1999-02-26 | 2001-07-03 | Symetrix Corporation | Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor |
| US6194748B1 (en) * | 1999-05-03 | 2001-02-27 | Advanced Micro Devices, Inc. | MOSFET with suppressed gate-edge fringing field effect |
-
1999
- 1999-09-28 DE DE19946437A patent/DE19946437A1/de not_active Withdrawn
-
2000
- 2000-09-15 WO PCT/DE2000/003209 patent/WO2001024272A1/de active Application Filing
- 2000-09-15 JP JP2001527362A patent/JP2003510848A/ja not_active Withdrawn
- 2000-09-15 CN CNB008134588A patent/CN1192437C/zh not_active Expired - Fee Related
- 2000-09-15 KR KR1020027003943A patent/KR100691037B1/ko not_active IP Right Cessation
- 2000-09-26 TW TW089119810A patent/TW497267B/zh not_active IP Right Cessation
-
2002
- 2002-03-28 US US10/112,272 patent/US6707082B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104700876A (zh) * | 2015-02-16 | 2015-06-10 | 湘潭大学 | 一种基于铁电场效应晶体管的电流灵敏放大器 |
| CN108231863A (zh) * | 2016-12-15 | 2018-06-29 | 财团法人交大思源基金会 | 半导体装置及其制造方法 |
| CN108231863B (zh) * | 2016-12-15 | 2021-11-30 | 财团法人交大思源基金会 | 半导体装置及其制造方法 |
| US11670699B2 (en) | 2016-12-15 | 2023-06-06 | National Yang Ming Chiao Tung University | Semiconductor device and method of manufacturing the same |
| CN109256388A (zh) * | 2017-07-14 | 2019-01-22 | 爱思开海力士有限公司 | 铁电存储器件 |
| CN109829540A (zh) * | 2019-01-28 | 2019-05-31 | 中国科学院微电子研究所 | 神经网络运算系统 |
| CN109829540B (zh) * | 2019-01-28 | 2021-05-28 | 中国科学院微电子研究所 | 神经网络运算系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6707082B2 (en) | 2004-03-16 |
| KR20020035616A (ko) | 2002-05-11 |
| CN1192437C (zh) | 2005-03-09 |
| KR100691037B1 (ko) | 2007-03-09 |
| JP2003510848A (ja) | 2003-03-18 |
| TW497267B (en) | 2002-08-01 |
| US20020125518A1 (en) | 2002-09-12 |
| DE19946437A1 (de) | 2001-04-12 |
| WO2001024272A1 (de) | 2001-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1192437C (zh) | 铁电晶体管 | |
| KR100258751B1 (ko) | 금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법 | |
| EP3128534B1 (en) | Ferroelectric memory device and fabrication method thereof | |
| US9053802B2 (en) | Ferroelectric memory cell for an integrated circuit | |
| JP3460095B2 (ja) | 強誘電体メモリ | |
| KR100978435B1 (ko) | 신규한 저전력 비휘발성 메모리 및 게이트 스택 | |
| US6784480B2 (en) | Asymmetric band-gap engineered nonvolatile memory device | |
| CN1147001C (zh) | 带有阻性耦合浮栅的铁电存储晶体管 | |
| KR102015762B1 (ko) | 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법 | |
| US7034349B2 (en) | Ferroelectric transistor for storing two data bits | |
| US20160308070A1 (en) | Semiconductor device | |
| JPH05226670A (ja) | 不揮発性半導体記憶装置 | |
| KR20120006218A (ko) | 이중 게이트 구조의 비휘발성 메모리 트랜지스터 | |
| US10872966B1 (en) | Storage memory device | |
| US6710388B2 (en) | Ferroelectric transistor, use thereof in a memory cell configuration and method of producing the ferroelectric transistor | |
| CN1332889A (zh) | 铁电晶体管及其制造方法 | |
| JP3802809B2 (ja) | 記憶セルアレイ | |
| EP1168454B1 (en) | Nonvolatile semiconductor memory | |
| CN1305230A (zh) | 适用于非易失性存储器的隧道晶体管 | |
| JPH05304299A (ja) | 強誘電体記憶素子 | |
| JP2011009252A (ja) | 薄膜トランジスタ及び半導体メモリセル | |
| KR19990016997A (ko) | 강유전체 에프이티(ｆｅｔ) | |
| JPH07335770A (ja) | 電界効果トランジスタ | |
| KR20240068207A (ko) | 도메인 조절된 강유전체 재료를 포함하는 전계 효과 트랜지스터, 커패시터, 및 전자 장치 | |
| KR20230071631A (ko) | 반도체 소자 및 이를 포함하는 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050309 Termination date: 20091015 |