TW497267B - Ferro-electric transistor - Google Patents

Description

497267 五、發明說明（ 本發明 /汲極區 極電極與 質材料所 介質材料 電晶體是 之兩個不 化狀態。 神經網路 此種配 示不良的 負面的影 介質層與 體基板的 與 H . N . H a in a t s u , A7 B7 是有關一種強電介質電晶體，其具有兩個源極 ，一通道區以及一閘極電極，其中設有介於閘 通道區之間是一強電介質層，其稱為由強電介 構成之層。此電晶體之導電性是取決於由強電 所構成之層的極化狀態。此外，此種強電介質 探討有關於不消逝記憶體。因此，將數位資訊 同的邏輯值配置於強電介質曆的兩個不同的極 此種強電介質電晶體的其他使用可能性是例如 Ο 置於半導體基板的表面上的強電介質材料，顯 界面特性，其給予強電介質電晶體之電性特性 響。因此而建議在強電介質電晶體中之介於電 半導體材料之間使用一中間曆，其保証在半導 表面上足夠良好的界面（參閱EP 0 566 585 B1 Lee及他人，Ext· Abst· Int， Conf· SSDM， 1997 P.382- P.383)。用於中間層是大部份 請 先 閱 讀 背 面 之 注 意 事 項

t 經濟部智慧財產局員工消費合作社印製 體 電範 ，不 晶 質利 間持 電。介專 期保 質長電請 此訊 。 介延強申 在資 物電被之的 ，的 化強言項他 間存 氧種而 1 其 時儲 的一術第由 此所 定明技圍是 示其 穩說知範置 表此 緣其習利配 是因 絕，於專的 間且 之礎較請他 時並 2 基相申其 的性 ΓΟ為間據明 料極 U 題時根發 資的 2¾問持由本 持層 02此保藉。 保質 ceM料是決 於介 如明資題解。用電 的發其問而生為強 用本中此體產作將 使 其 晶圍 其 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497267 Α7 Β7 五、發明說明（2) 變。 本發明因此Μ Μ下的考慮為基礎··如同由習知技術所 熟知，在強電介質電晶體中，此強電介質層是配置介於 中間層與閘極電極之間。為了抵償經由在強電介質層中 的極性所產生之剩餘電場，一方面在閘極電極上，另一 方面在半導體基板中在電晶體通道的區域中存在著柢償 電荷。 此位於半導體基板中在電晶體通道區域中的抵償電荷 ，可Μ將經由熱激發的注入電荷（亦稱為Schottky發射） ,注入絕緣體的導電帶（Con duc tion band)之中，（而由 此絕緣體形成中間層），並因此到達介於中間層與強電 介質層之間之界面上。若此電晶體以下是在相反的極性 之下操作，Κ抵償強電介質層的極化所造成電場之電荷 。這造成，此位於其下之電晶體通道不再經由強電介質 層的極化而可控制。此用於強電介質電晶體資料保存的 時間因此減少。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 線· 因此，在根據本發明之強電介質電晶體中避免此種效 應，其包括第一電介質中間曆Al2〇3 °Al2〇3具有8 電子伏特（eV)的能帶隙（band gap),其相較於在Ce〇2或 乙r〇2中的大約4eV,它在傳統的強電介質電晶體中大部 份被使用作為中間層。由於在A12 〇3中明顯較高的電 位阻障，在根據本發明之強電介質電晶體中此熱激發電 荷注入被禁止。當帶電粒子經由被禁止之A12 〇3能帶 穿過時，它只可Μ注入於第一電介質中間層中，此隧道 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497267 A7 __B7 五、發明說明（3) 穿透機制是Μ較多的數量級少於栢對於在傳統的強電介 質電晶體中之熱激發電荷之注入。 若此第一電介質中間層具有5奈米（nm)的厚度，因此 必須經由第一電介質中間層下降大約4伏特（V ),因此 使用電荷輸送，由Fowler-Nordheim -隆道，由電晶體的 通道區而進入第一電介質中間層。在此實施的操作方式 中，經由此第一電介質中間層，最大下降0.1至1.5伏特 (V)。因此，有效地抑制由此通道區而入於第一電介質 中間層的漏電。 較佳是在介於強電介質層與閘極電極之間配置一第二 電介質中間層。藉由此第二電介質中間曆，而將柢償電 荷的漏電流，其配置於閘極電極之上，經由此強電介質 層，而將介於強電介質層與第一電介質中間層之間的界 面表面上抑制。還有此種漏電會將此強電介質電晶體的 資料保持時間縮短，因為它在電晶體之極性轉換中此由 強電介質層之極性所造成的電場抵償。作為結果是，此 位於其下的電晶體通道可Μ不再經由強電介質曆的極性 而控制。因為在此配置之中閘極電極不緊靠著強電介質 (請先閱讀背面之注意事項再填寫本頁) •線· 經濟部智慧財產局員工消費合作社印製 此強 通第代 由此。 ，,tt層 將，長性此，間 而此延極因中 , 因間之。質 緣。時層壓介 絕制持質電電 而抑保介一二 層而料電加第 間曆資強施與 中質其之間層 質介且體之質 介電並晶極介 電強善電電電 二此改質極強 第由能介閘此 由藉功電與 ， 經電的強板層 此漏體此基間 由的晶變體中 是極電改導質 而電質 了半介 ，極介為在電 層閘電 常一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497267 經濟部智慧財產局員工消費合作社印製 A7 ___B7_ 五、發明說明（4) 表串聯電路之電容。因而，其為有利，此第一電介質中 間層與第二電介質中間層，K 一種具有足夠大電介質常 數的材料所構成。因此，此第一電介質中間層與第二電 介質中間層的電容，使其對於強電介質電容體之電性上 的影響儘可能的小。A12 03具有從9至12之電介質常 數，因此滿足用於第一電介質中間層的條件。 在本發明的範圍中，此第二電介質中間層是由Al2〇3 ,Ce〇2或Zr〇2所構成。因此，此第一中間層與第二中 間層可Μ不但由相同，而且可Μ由兩種不同的材料所構 成。尤其是具有大的電介質常數之所有材料均適合。使 用△12〇3用於第二電介質中間層，具有其優點，其抑 制熱激發電荷發射，亦稱為Schottky發射，由閘極電極 注入於強電介質曆中。 此外如果在技術上有利，此第一電介質中間層及/或 第二電介質中間層各自形成作為多層。因此此第一電介 質中間層及/或第二電介質中間層可K另外包括材料 S ί 3 N 4 或 S iO 2 ° 為了將漏電藉由強電介質曆而完全排除，其為有利， 此強電介質層另外對第一電介質中間層，與第二電介質 中間層，遯有側面經由電介質側面覆蓋而絕緣。對於此 電介質側面覆蓋尤其同樣適用Al2〇3, Ce〇2與Zr〇2 。 此半導體基板在強電介質電晶體的範圍中至少包括一 種材料，其適合用於實琨一種電子電路元件。較佳是它 包括矽及/或鍺。單晶矽或SOI基板尤其適合作為半導 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----^—訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497267 A7 _B7_ 五、發明說明（5) 體基板。 所有的強電介質材料適合作為用於強電介質層的材料 ,其適合使用於強電介質電晶體中。尤其是此強電介質 層包括 SBT(SrBi2 Ta 2 0 9 ), PZT(PbZrx Tii-x O2 ), L i NbO 3 或是 BMF (BaMgF 4 )。 摻雜的多晶矽，鉑或是鎢尤其適合用於閘極電極。此 外，閘極電極可K作為多層結構而實現。特別可Μ在此 種多層結構中實現二極體结構。 此強電介質電晶體不但是可Κ實琨為ρ通道電晶體， 而且可Μ實琨為η通道電晶體。它不但可以實規為加強 式電晶體，而且可以實琨為減弱式電晶體。 Μ下本發明根據在圖式中說明的實施例作更進一步的 說明。 圃忒夕簡屋說明 第1圖係顯示經由強電介質電晶體的截面，其中強電 介質層是配置介於第一電介質中間層與閘極電極之間。 第2圖係顯示經由強電介質電晶體的截面，其中強電 介質層完全由電介質材料所包圍。 在由η摻雜單晶矽所構成的半導體基板11中，其具有 幾個10 15 cm·3的摻雜濃度而配置一 ρ摻雜盆狀物12,其 具有幾個10 16 cm·3的摻雜濃度（參考第1圖）。在P摻雜 盆狀物12中配置兩個源極/汲極區13,其各自為摻 雜，並具有幾個1 0 20 car3之摻雜濃度。 此P摻雜盆狀件12之介於兩個源極/汲極區13之間而 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線 497267 A7 B7 五、發明說明（ 請 先 閱 讀 背 之 注 意 事 項 寫 本 頁 郯接半導體基板11的表面之部份是作用為通道區。電晶 體的此區域可Μ包括一另外的摻雜Μ調整使用電壓。在 通道區的表面上配置第一電介質中間層14。此第一電介 質中間層14包含Al2〇3 ,並且具有5至7奈米（nm)之 厚度。 在第一電介質中間層的表面上配置強電介質層15,其 包含SBT並且具有大約100至150奈米（nm)之厚度。 在強電介質層15的表面上配置由鉛所構成的閘極電極 16。此閘極電極16具有大約50至100奈米（nra)的厚度。 在由η摻雜單晶矽所構成的半導體基板21中，其具有 幾個10 15 cm·3的摻雜濃度，是配置具有幾個10 16 cm·3摻 雜濃度之P摻雜盆狀物22(參考第2圖）在p摻雜盆狀物 22中配置兩個源極/汲極區23,其為n+摻雜而具有幾 涸1 0 2D c ΗΓ3的摻雜濃度。 經濟部智慧財產局員工消費合作社印製 此P摻雜盆狀物22之配置介於兩個源極/汲極區23之 間的部份是作用為通道區。電晶體的此區域可Μ包括一 另外的摻雜以調整使用電壓。在通道區的表面上配置一 第一電介質中間層24,其由一個1至2奈米（nm)厚的 Si〇2層241與一個3至4奈米（nm)厚的A12 〇3層242所 構成。在第一電介質層24的表面上配置強電介質層25, 其由SBT構成而具有100至150奈米（nm)的厚度。 在強電介質層25的表面上是配置第二電介質中間層26 ，其由具有3至4奈米（nm)厚的Ce〇2層261與1至3奈 米Uro)厚的Si3 N4層262所構成。此強電介質曆25與第 -8 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 497267 A7 B7_ 7 五、發明說明（） 二電介質中間層2 6的側面，是以由C e 0 2或A 1 2 〇 3所構 成的電介質側面覆蓋物2 7所覆蓋。替代式地，此第二電 介質中間層2 6是由具有3至4奈米（n m )厚的A 1 2 0 3層 261，與1至3奈米（nm)厚的Si3N4層262所構成。 在第二電介質層26的表面上配置一閛極電極28，其包 括η +摻雜多晶矽。此閘極電極具有1 Q 0至2 G Q奈米（η πι) 的厚度。 此根據本發明之強電介質電晶體的製造是類似於標準 Μ 0 S電晶體的製造。此第一電介質中間層1 4或2 4，強電 介質層1 5或2 5，以及第二電介質中間層2 6是經由例如在 C V D製程中澱積，並且然後結構化而形成。此Ρ摻雜盆 狀物1 2或2 2，以及源極/汲極區1 3或2 3，是藉由植入或 擴散而形成。 閘極電極1 6或2 8是藉由澱積或噴濺，並旦隨後結構化 而産生。它可以被使用作為硬式遮罩以將配置於其下之 層結構化。 電介質側面覆蓋物2 7可以藉由澱積與非均向性回蝕而 産生作為間隙壁（S p a c e r )。替代式地，它可以由如第二 電介質中間層相同的材料産生。在此情況中此第二電介 質層，在強電介質層結構化之後被澱積與結構化。在此 情形中，此第二電介質中間層與此電介質側面覆蓋物形 成相關聯連接之結構。 參考符號說明 11 .....半導體基板 12 .....盆狀物 13 .....源極/汲極區 ___- 9 _ __ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項寫本頁) . 一 線_ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 497267 A7 _B7__ 五、發明說明（8) 14 .....第一電介質中間層 15 .....強電介質 16 .....閘極電極 21 .....半導體基板 22 .....盆狀物 23 .....源極/汲極區 2 4.....第一電介質中間層 25 .....強電介質 26 .....第二電介質中間層 27 .....側面覆蓋物 2 8.....闊極電極 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 年/7月修正7更止/補爲 六、申請專利範圍 第89 1 1 98 1 0號「強電介質電晶體」專利案 （90年11月修正） 六申請專利範圍 1· 一種強電介質電晶體，其特徵爲其中包括： -在半導體基板（11)中設有兩個源極/汲極區（13)，以及 一配置介於其間的通道區， -·在通道區的表面上配置第一電介質中間層（14)，其包含 A 1 2 〇 3， ••在第一電介質中間層（14)之上配置強電介質層（15)與閘 極電極（16)。 2·如申請專利範圍第1項之強電介質電晶體，其中此第一 電介質中間層（14)具有5至20奈米（nm)的厚度。 3·如申請專利範圍第1項之強電介質電晶體，其中此第一 電介質中間層（24)形成爲複數層。 4.如申請專利範圍第3項之強電介質電晶體，其中此第一 電介質中間層（24)包含3丨02或Si3N4。 5·如申請專利範圍第1至4項中任一項之強電介質電晶體， 其中在介於強電介質層（25)與閘極電極（28)之間，配置第 二電介質中間層（26)。 6·如申請專利範圍第5項之強電介質電晶體，其中此第二 電介質中間層（26)包含Al203，Ce02或Zr02,並且具有2至 20奈米（nm)的厚度。 7·如申請專利範圍第5項之強電介質電晶體，其中此第二 電介質中間層（26)形成爲複數層。 8·如申請專利範圍第7項之強電介質電晶體，其中此第二 497267 六、申請專利範圍 電介質中間層（26)包含Si02- Si3N4。 9. 如申請專利範圍第5項之強電介質電晶體，其中此強電 介質層（25)之側面由電介質側面覆蓋物（27)包圍。 10. 如申請專利範圍第9項之強電介質電晶體，其中此電介 質側面覆蓋物（27)包含八12〇3,〇0〇2或21〇2,3丨02或Si3N4。 11. 如申請專利範圍第1至4項中任一項之強電介質電晶體， 其中 -強電介質層（15)包含 SBT(SrBi2Ta209)，PZT (PbZrxTibxOJ，LiNb〇3 或是 BMF(BaMgF4)， -閘極電極（16)包含摻雜多晶砂，鋁，或是鎢。 -2-