CN1375889A - 方向性耦合器 - Google Patents

方向性耦合器 Download PDF

Info

Publication number
CN1375889A
CN1375889A CN02107588A CN02107588A CN1375889A CN 1375889 A CN1375889 A CN 1375889A CN 02107588 A CN02107588 A CN 02107588A CN 02107588 A CN02107588 A CN 02107588A CN 1375889 A CN1375889 A CN 1375889A
Authority
CN
China
Prior art keywords
line
main line
directional coupler
auxiliary line
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02107588A
Other languages
English (en)
Other versions
CN1162938C (zh
Inventor
饭田直树
川口正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1375889A publication Critical patent/CN1375889A/zh
Application granted granted Critical
Publication of CN1162938C publication Critical patent/CN1162938C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/185Edge coupled lines

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

一种方向性耦合器,通过光蚀法在绝缘性衬底1的上表面上形成主线路用导体图案2a和副线路用导体图案3a。主线路用导体图案2a和副线路用导体图案3a以并排状态形成涡旋形状。而且,为了使主线路的自感值比副线路的自感值低,设定副线路用导体图案3a的线路宽度比主线路用导体图案2a的线路宽度窄。更具体地说,将副线路用导体图案3a的线路宽度设定为主线路用导体图案2a的线路宽度的50%以上90%以下。主线路和副线路具有充分的自感值,并且插入损耗较少。

Description

方向性耦合器
技术领域
本发明涉及一种方向性耦合器,特别是涉及一种用于移动通信仪器等的方向性耦合器。
背景技术
以往,在陶瓷衬底上形成2根平行的λ/4线路,分别将线路(主线路和副线路)的两端与外部电极连接来制成方向性耦合器,这是众所周知的。但是,随着方向性耦合器的小型化,陶瓷衬底的图案形成区域变小,在该区域内形成2根平行的直线形线路是困难的。因此,可以采用将线路变为蛇行形状和涡旋形状,在小的图案形成区域内形成线路的办法。而且,涡旋形状的线路与直线形状的线路相比较,能以较短线路长度取得等同的自感值。
并且,如上所述,对于主线路和副线路的组合结构来说,具有在同一平面上(同一层)相邻地配置主线路和副线路的所谓侧边型结构。或者具有夹着绝缘体层来配置主线路和副线路的所谓宽边型结构。
可是,如果方向性耦合器进一步小型化,图案形成区域就会进一步缩小。因此,在该微小的区域内形成具有所需要的自感值的主线路和副线路是困难的。而且,在副线路不能取得充分的自感值的情况下,存在方向性耦合器的隔离恶化这一问题。
并且,为了确保所需要的自感值,简单地使主线路和副线路的线路宽度变细,就会导致线路的电阻增加,信号的传送损耗增加。因为导致消耗电能的增加,所以对移动通信仪器,尤其是电池驱动的通信装置来说,这是不能忽视的问题。
发明内容
鉴于以上所述问题的存在,本发明的目的在于:提供一种主线路和副线路具有充分的自感值,并且插入损耗较少的小型方向性耦合器。
为了达到以上目的,本发明的方向性耦合器其特征在于:
包括;传送高频信号的主线路;与主线路设置于同一平面上并用与主线路相对部分进行电磁耦合的副线路;
主线路的自感值比副线路的自感值低。
在此,作为主线路的自感值比副线路的自感值低的构造,例如,副线路的线路宽度比主线路的线路宽度窄。更具体地说,将副线路的线路宽度设定为主线路的线路宽度的50%以上90%以下。
通过以上的构成,需要大的自感值的副线路通过使线路宽度相对地变窄来确保大的自感值。另一方面,与副线路相比,不需要大的自感值的主线路通过使线路宽度相对地变宽来使线路的电阻变小。此时,将主线路的电极厚度设定为5μm以上,并且,将主线路和副线路的电极厚度之比设定为2∶1,由此,主线路和副线路的等效电阻更小,可以抑制信号的传送损耗。
并且,将配置于同一平面上的主线路和副线路夹着绝缘体层进行叠层,各层的主线路之间和副线路之间分别通过设置于绝缘体层上的柱孔以串联方式电连接,由此得到多层构造的方向性耦合器。因为该方向性耦合器可以加长主线路和副线路的各自线路长度,所以在高频波段得到更高的耦合度,在低频波段也得到充分的耦合度。
并且,本发明的方向性耦合器的特征在于:
包括:传送高频信号的主线路;与主线路之间夹着绝缘体层进行叠层,用与主线路相对的部分进行电磁耦合的副线路;
设定副线路的线路宽度比主线路的线路宽度窄,并且,主线路的自感值比副线路的自感值低。
在此,接地电极最好隔着绝缘体层与主线路或副线路的至少任意一个线路对置。由此得到所谓的宽边型构造的方向性耦合器。
附图说明
图1是表示本发明的方向性耦合器的实施例1的立体图。
图2是表示与图1相连的制造步骤的立体图。
图3是表示与图2相连的制造步骤的立体图。
图4是表示与图3相连的制造步骤的立体图。
图5是表示图4所示的方向性耦合器的隔离特性、插入损耗特性和耦合度特性的图表。
图6是表示副线路/主线路之比与隔离的关系的图表。
图7是表示本发明的方向性耦合器的实施例2的结构的分解立体图。
图8是图7所示的方向性耦合器的外观立体图。
下面简要说明附图符号
1绝缘性衬底;2主线路;2a、2b主线路用导体图案;3副线路;3a、3b副线路用导体图案;10绝缘体层;28、29柱孔;39方向性耦合器;51方向性耦合器;52主线路;53副线路;54、55接地电极;60陶瓷净化薄板。
具体实施方式
下面,参照附图说明本发明的方向性耦合器的实施例及其制造方法。
实施例1
如图1所示,经过研磨使得绝缘性衬底1的上表面变为平滑的表面之后,通过厚膜印刷法或喷镀、蒸镀等薄膜形成法在绝缘性衬底1的上表面上形成主线路用导体图案2a、副线路用导体图案3a和引出线路5、6。
薄膜形成法例如是以下说明的方法。使用喷镀和蒸镀等方法在绝缘性衬底1的上表面的近乎全部表面上形成膜厚比较薄的导电性膜之后,通过旋转镀膜或印刷在近乎全部导电膜上形成光敏保护膜(例如感光性树脂膜等)。接着,将形成给定图像图案的薄膜盖在光敏保护膜的上表面上,通过照射紫外线等方法,使光敏保护膜的期望部分硬化。接着,留存已硬化了的部分并将光敏保护膜剥离之后,使用蚀刻技术除去露出部分的导电性膜,形成期望的图案形状的导电体(主线路用图案2a和副线路用图案3a等)。此后,除去硬化的光敏保护膜。而且,在使用所谓如此的光蚀法技术的方法中,可以适当地采用湿腐蚀法、干腐蚀法、分离法、添加法、半添加法等众所周知的技法。
而且,作为另外的薄膜形成法,可以是在绝缘性衬底1的上表面上涂布感光性导电膏,其后将形成给定图像图案的薄膜盖在上面,并进行曝光、显像的方法。特别是,如果使用感光性导电膏,就可以在导电性膜比较厚的状态下对其进行微细加工,在本发明的实施中能够确保低损耗。并且,因为能够缩短线路间的间隔,所以还有可以取得线路间的高耦合度等的优点。
并且,厚膜印刷法是如下一种方法:例如将具有所期望图案形状的开口的网版盖在绝缘性衬底1的上表面上之后,从网版上涂布导电性膏,在从网版的开口露出的绝缘性衬底1的上表面上形成膜厚比较厚的期望的图案形状的导电体(主线路用导体图案2a、副线路用导体图案3a等)。
主线路用导体图案2a和副线路用导体图案3a以并排的状态(若换言之就是以相同的卷绕方向)形成涡旋形状。而且,为了使后述的主线路2的自感值La比副线路3的自感值Lb低,就设定副线路用导体图案3a的线路宽度比主线路用导体图案2a的线路宽度窄。更具体地说,最好设定副线路用导体图案3a的线路宽度为主线路用导体图案2a的线路宽度的50%以上90%以下。由此,即使在微小的图案形成区域中设置主线路用导体图案2a和副线路用导体图案3a,也可以取得大的隔离,可以最适当地进行绝缘性衬底1上的图案配置。其结果,可以提高方向性耦合器的特性,而不会增大方向性耦合器的尺寸。
在此,假定如以往那样,使主线路用和副线路用导体图案的线路宽度相等、主线路和副线路的各自的自感系数近乎相等、来设计与本发明实施例1的方向性耦合器具有同一波段用的方向性耦合器时的自感系数为Lo。针对该自感系数Lo来设计本发明实施例1,使得在主线路2的自感值La和副线路3的自感值Lb之间,下面的关系式(1)或(2)中的任意一个都有成立。
La<Lb=Lo        …(1)
La=Lo<Lb        …(2)
关系式(1)的物理意义是:副线路用导体图案3a的线路宽度与现有的方向性耦合器的线路用导体图案的线路宽度相等,主线路用导体图案2a的线路宽度比现有的方向性耦合器的线路用导体图案的线路宽度宽。另一方面,关系式(2)的物理意义是:主线路用导体图案2a的线路宽度与现有的方向性耦合器的线路用导体图案的线路宽度相等,副线路用导体图案3a的线路宽度比现有的方向性耦合器的线路用导体图案的线路宽度窄。
并且,为了使副线路3的自感系数Lb更高,副线路用导体图案3a靠近主线路用导体图案2a的外侧位置并排布置。
而且,在本发明实施例1中,主线路用导体图案2a的电极厚度为5μm以上,并且,主线路用导体图案2a和副线路用导体图案3a的电极厚度之比为2∶1。也就是说,这是因为经主线路2传送的高频信号的功率比经副线路3传送的高频信号的功率大。由此,可以使主线路2和副线路3的等效电阻值更小,更加能抑制信号的传送损耗。
引出线路5的一端与主线路用导体图案2a连接,另一端在绝缘性衬底1的左端的里侧的边缘上露出来。引出线路6的一端与副线路用导体图案3a连接,另一端在绝缘性衬底1的左端的跟前这一侧的边缘上露出来。
对于绝缘性衬底1的材料来说,可以使用玻璃、玻璃陶瓷、矾土、斜硅钙石、纯硅(Si)、二氧化硅(SiO2)等。对于主线路用和副线路用导体图案2a、3a以及引出线路5、6的材料来说,可以使用银(Ag)、银镉合金(Ag-Pd)、铜(Cu)、镍(Ni)、铝(Al)等导电性材料。
其次,如图2所示,形成具有开口部10a、10b的绝缘体层10。即,通过旋转镀膜或印刷将液态的绝缘性材料在绝缘性衬底1的全部上表面上进行涂布、干燥和烧制而形成绝缘体层10。对于绝缘性材料可以使用感光性聚酰亚胺树脂和感光性玻璃膏等。如果使用普通的聚酰亚胺树脂和玻璃膏形成保护层,就需要对该保护层进行加工,以便得到期望的图案。但是,如果使用感光性聚酰亚胺树脂和感光性玻璃膏,因为可以对直接且全部表面涂布的感光性材料进行加工,所以能够省去保护层涂布和保护层剥离的工序,成为效率更高的加工工序。
接着,将形成给定图像图案的薄膜盖在绝缘性体层10的上表面上,通过照射紫外线等方法,使绝缘体层10中的所期望的部分硬化。接着,除去绝缘体层10的未硬化部分,形成开口部10a、10b。涡旋形状的主线路用导体图案2a的其中的一个端部在开口部10a中露出来。涡旋形状的副线路用导体图案3a的其中的一个端部在开口部10b中露出来。
接着,如图3所示,与形成主线路用导体图案2a等的情况相同,通过厚膜印刷法或喷镀、蒸镀等薄膜形成法形成主线路用导体图案2b、副线路用导体图案3b和引出线路15、16。在绝缘体层10的开口部10a、10b中填充导电性材料而得到柱孔28、29。
主线路用导体图案2b通过柱孔28与主线路用导体图案2a的端部22以串联方式电连接,构成主线路2。副线路用导体图案3b通过柱孔29与副线路用导体图案3a的端部23以串联方式电连接,构成副线路3。主线路用导体图案2a、2b和副线路用导体图案3a、3b分别在绝缘体层10的厚度方向上大致重合。引出线路15的一端与主线路用导体图案2b连接,另一端在绝缘性衬底1的右端的里侧的边缘上露出来。引出线路16的一端与副线路用导体图案3b连接,另一端在绝缘性衬底1的右端的跟前这一侧的边缘上露出来。
接着,如图4所示,通过旋转镀膜或印刷等将液态的绝缘性材料在绝缘性衬底1的全部上表面上进行涂布、干燥和烧制,得到覆盖着主线路用和副线路用导体图案2b、3b和引出线路15、16的绝缘体层10。其后,根据需要,在绝缘性衬底1的下表面上形成大面积的接地电极。
其次,在绝缘性衬底1的里侧和跟前一侧的侧面部上分别设置输入输出外部电极31、32、33、34。输入外部电极31与引出线路5进行电气的连接,输出外部电极32与引出线路15进行电气的连接。同样,输入外部电极33与引出线路6进行电气的连接,输出外部电极34与引出线路16进行电气的连接。在对银(Ag)、银镉合金(Ag-Pd)、铜(Cu)、镍铬合金(NiCr)、镍铜合金(NiCu)、镍(Ni)等导电性膏进行涂布、烧制的基础上,通过湿式电镀法形成镍(Ni)、锡(Sn)、锡铅合金(Sn-Pb)等金属膜,并且,通过喷镀、蒸镀等形成外部电极31~34。
这样得到的长条线型构造的方向性耦合器39在主线路2和副线路3于同一平面中的相对着的部分进行电磁线路耦合。副线路可以提取出与经主线路2传送的高频信号的功率成正比的输出。
而且,需要较大的自感值的副线路3可以通过使线路宽度相对地变窄来确保大的自感值。其结果,能够得到具有大的隔离的方向性耦合器39。在图5中表示方向性耦合器39的隔离特性(参照实线41)。为了比较,在图5中合并记录了现有的方向性耦合器的隔离特性(参照虚线44)。而且,与副线路3比较,不需要大的自感值的主线路2可以通过使线路宽度相对地变宽来使线路的电阻变小。因此,可以降低方向性耦合器39的插入损耗(参照在图5中用实线42表示的插入损耗特性),能够抑制电池驱动的移动通信仪器等的消耗电能。
并且,因为方向性耦合器39不是将主线路和副线路夹在绝缘体层的中间而配置在不同层上的结构,所以不会发生因在层间产生调整错动和层间绝缘体层的厚度变化等造成的特性变化。
并且,本发明实施例1的方向性耦合器39是2层的在同一平面上配置的主线路用和副线路用导体图案层的方向性耦合器,当然根据需要也可以是1层或3层以上。如果是2层以上的多层结构,就可以增长主线路2和副线路3的线路长度,能够在高频带中得到高的耦合度,同时即使在低频带也能够得到充分的耦合度(参照在图5中用实线43表示的插入损耗特性)。
并且,图6是表示副线路/主线路之比与隔离的关系的图表。由图6看出,如果将副线路的线路宽度设定为主线路宽度的90%以下,就可以确认增大了提高隔离特性的效果。而且,最好将副线路的线路宽度设定为主线路宽度的50%以上,这是因为:如果副线路的线路宽度太窄,副线路的电阻就增加,从而不能忽视信号的传送损耗。
实施例2
下面,在实施例2中说明所谓宽边型结构的方向性耦合器。
如图7所示,方向性耦合器51是将在表面上分别设置主线路52、副线路53、接地电极54、55的绝缘性陶瓷净化薄板60进行叠层,并在该叠层体的上侧和下侧分别配置保护用陶瓷净化薄板60,经过叠层、烧制而成的方向性耦合器。
主线路52的两端52a、52b分别从电路印刷衬底60的里侧边缘的左右位置上露出来。副线路53的两端53a、53b分别从电路印刷衬底60的跟前一侧边缘的左右位置上露出来。而且,设定副线路53的线路宽度比主线路52的线路宽度窄,使得主线路52的自感值La比副线路53的自感值Lb低。更具体地说,最好设定副线路53的线路宽度为主线路52的线路宽度的50%以上90%以下。
主线路52和副线路53在将陶瓷净化薄板60夹于中间并相对着的直线形状的部分中进行电磁的线路耦合。将接地电极54、55配置在主线路52和副线路53的上侧和下侧并将主线路52和副线路53夹在中间。通过厚膜印刷法或喷镀、蒸镀等薄膜形成法(光蚀法)形成这些主线路52。
对于由以上结构构成的陶瓷净化薄板60进行叠层、一体化烧制而得到叠层体。如图8所示,在该叠层体的端面部形成:主线路52的输入输出外部电极61、62;副线路53的输入输出外部电极63、64;以及接地外部电极65、66。输入输出外部电极61、62分别与主线路52的端部52a、52b进行电气的连接。输入输出外部电极63、64分别与副线路53的端部53a、53b进行电气的连接。接地外部电极65、66与接地电极54、55连接。该方向性耦合器51起到与所述实施例1的方向性耦合器39同样的效果。
其他实施例
本发明的方向性耦合器并不局限于以上所述的实施例,在不脱离该宗旨的范围内可以进行各种变形。
以单个进行生产的情况为例说明了所述实施例,但在批量生产时,最有效果的方法是:以具有多个方向性耦合器的母衬底(单晶片)的状态进行制造,在最后工序通过分割、划线器分开、激光等技术切割为每个制品尺寸的方法。
而且,也可以通过在形成有电路图案的印刷衬底上直接形成主线路和副线路,来构成方向性耦合器。并且,主线路和副线路的形状也可以是任意的,即可以是所述实施例的涡旋形状,也可以是直线形状或其它的蛇行形状等。
由以上说明可知,根据本发明,因为主线路和副线路在处于同一平面上的相对着的部分中进行电磁耦合,并且使主线路的自感值比副线路的自感值低,所以可以得到较大的隔离,能够降低插入损耗。而且,通过将副线路的线路宽度设为主线路的线路宽度的50%以上90%以下,即使在微小的图案形成区域中设置主线路和副线路,也可以取得大的隔离,可以提高方向性耦合器的特性,而不会增大方向性耦合器的尺寸。
并且,在所谓宽边型结构的方向性耦合器中,通过设定副线路的线路宽度比主线路的线路宽度窄,并且,主线路的自感值比副线路的自感值低,就可以使主线路和副线路具有充分的自感值,同时减少插入损耗,获得小型的方向性耦合器。

Claims (7)

1.一种方向性耦合器,其特征在于:
包括:
传送高频信号的主线路;
与所述主线路设置在同一平面上,并用与所述主线路相对的部分进行电磁耦合的副线路;
使所述主线路的自感值比所述副线路的自感值低。
2.根据权利要求1所述的方向性耦合器,其特征在于:
夹着绝缘体层来叠层配置在同一平面上的所述主线路和副线路,并分别通过设置在所述绝缘体层上的柱孔使各层的主线路之间和副线路之间以串联方式电连接。
3.根据权利要求1或2所述的方向性耦合器,其特征在于:
使所述副线路的线路宽度比所述主线路的线路宽度更窄,同时将所述主线路的电极厚度设定为5μm以上,并且,将所述主线路和所述副线路的电极厚度比设定为2∶1。
4.根据权利要求1或2所述的方向性耦合器,其特征在于:
使所述副线路的线路宽度为所述主线路的线路宽度的50%以上90%以下。
5.一种方向性耦合器,其特征在于:
包括:
传送高频信号的主线路;
与所述主线路之间夹着绝缘体层进行叠层,并用与所述主线路相对的部分进行电磁耦合的副线路;
设定所述副线路的线路宽度比所述主线路的线路宽度窄,并且,使所述主线路的自感值比所述副线路的自感值低。
6.根据权利要求5所述的方向性耦合器,其特征在于:
接地电极隔着绝缘体层与所述主线路或所述副线路的至少任意一条线路对置。
7.根据权利要求2或5所述的方向性耦合器,其特征在于:
使用感光性导电膏,通过光蚀法形成所述主线路和所述副线路,并且,使用感光性玻璃膏通过光蚀法形成所述绝缘体层。
CNB021075883A 2001-03-16 2002-03-18 方向性耦合器 Expired - Fee Related CN1162938C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001076191A JP3651401B2 (ja) 2001-03-16 2001-03-16 方向性結合器
JP2001076191 2001-03-16

Publications (2)

Publication Number Publication Date
CN1375889A true CN1375889A (zh) 2002-10-23
CN1162938C CN1162938C (zh) 2004-08-18

Family

ID=18933168

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021075883A Expired - Fee Related CN1162938C (zh) 2001-03-16 2002-03-18 方向性耦合器

Country Status (4)

Country Link
US (1) US6747525B2 (zh)
JP (1) JP3651401B2 (zh)
KR (1) KR100495607B1 (zh)
CN (1) CN1162938C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247843A (zh) * 2012-02-01 2013-08-14 Tdk株式会社 定向耦合器
CN1906800B (zh) * 2004-05-18 2014-05-14 株式会社村田制作所 定向耦合器
CN114142204A (zh) * 2020-09-04 2022-03-04 株式会社村田制作所 定向耦合器

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828876B1 (en) * 2001-11-02 2004-12-07 Thin Film Technology Corp. Tapered delay line
KR20040042102A (ko) * 2002-11-13 2004-05-20 전자부품연구원 표면실장장치 형태의 방향성 결합기 내부 구조
KR20040042109A (ko) * 2002-11-13 2004-05-20 전자부품연구원 표면실장장치 형태의 방향성 결합기 내부 구조
US7190240B2 (en) * 2003-06-25 2007-03-13 Werlatone, Inc. Multi-section coupler assembly
US7132906B2 (en) * 2003-06-25 2006-11-07 Werlatone, Inc. Coupler having an uncoupled section
US7245192B2 (en) * 2003-12-08 2007-07-17 Werlatone, Inc. Coupler with edge and broadside coupled sections
US6972639B2 (en) * 2003-12-08 2005-12-06 Werlatone, Inc. Bi-level coupler
US20050221767A1 (en) * 2004-04-05 2005-10-06 Satoshi Suga High frequency module and high frequency circuit for mobile communications device
JP5175482B2 (ja) 2007-03-29 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US7714679B2 (en) * 2008-01-29 2010-05-11 Hittite Microwave Corporation Spiral coupler
KR101119910B1 (ko) * 2010-05-03 2012-02-29 한국과학기술원 모바일 rfid 리더 송수신 시스템
WO2012111598A1 (ja) * 2011-02-17 2012-08-23 株式会社村田製作所 方向性結合器
US9673504B2 (en) * 2014-08-22 2017-06-06 Bae Systems Information And Electronic Systems Integration Inc. Miniaturized multi-section directional coupler using multi-layer MMIC process
JP6048700B2 (ja) 2015-02-24 2016-12-21 Tdk株式会社 方向性結合器および無線通信装置
JP6098842B2 (ja) 2015-03-11 2017-03-22 Tdk株式会社 方向性結合器および無線通信装置
US10042805B2 (en) 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
US10074792B1 (en) 2017-03-10 2018-09-11 Northrop Grumman Systems Corporation ZZZ coupler for superconducting qubits
US10366340B2 (en) 2017-07-12 2019-07-30 Northrop Grumman Systems Corporation System and method for qubit readout
CN108040023B (zh) * 2017-12-08 2023-10-20 沈阳兴华航空电器有限责任公司 一种七子线的数据总线耦合器
US11108380B2 (en) 2018-01-11 2021-08-31 Northrop Grumman Systems Corporation Capacitively-driven tunable coupling
US10749096B2 (en) 2018-02-01 2020-08-18 Northrop Grumman Systems Corporation Controlling a state of a qubit assembly via tunable coupling
US10540603B2 (en) 2018-06-19 2020-01-21 Northrop Grumman Systems Corporation Reconfigurable quantum routing
US10852366B2 (en) 2018-06-26 2020-12-01 Northrop Grumman Systems Corporation Magnetic flux source system
US10886049B2 (en) 2018-11-30 2021-01-05 Northrop Grumman Systems Corporation Coiled coupled-line hybrid coupler
WO2023085259A1 (ja) * 2021-11-15 2023-05-19 株式会社村田製作所 方向性結合器、高周波回路および通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999150A (en) * 1974-12-23 1976-12-21 International Business Machines Corporation Miniaturized strip-line directional coupler package having spirally wound coupling lines
US5006821A (en) * 1989-09-14 1991-04-09 Astec International, Ltd. RF coupler having non-overlapping off-set coupling lines
JP2940291B2 (ja) * 1992-03-23 1999-08-25 日本電気株式会社 方向性結合器
KR100198935B1 (ko) * 1996-11-21 1999-06-15 이계철 비대칭 방향성 커플러 및 그 제조 방법
US5994985A (en) * 1997-12-05 1999-11-30 Rockwell Science Center, Llc Integrable high-Q tunable capacitor and method
US6472950B1 (en) * 1998-10-28 2002-10-29 Apti, Inc. Broadband coupled-line power combiner/divider
JP3766554B2 (ja) * 1998-11-26 2006-04-12 京セラ株式会社 方向性結合器
JP2002043813A (ja) * 2000-05-19 2002-02-08 Hitachi Ltd 方向性結合器及び高周波回路モジュール並びに無線通信機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906800B (zh) * 2004-05-18 2014-05-14 株式会社村田制作所 定向耦合器
CN103247843A (zh) * 2012-02-01 2013-08-14 Tdk株式会社 定向耦合器
CN103247843B (zh) * 2012-02-01 2015-10-28 Tdk株式会社 定向耦合器
CN114142204A (zh) * 2020-09-04 2022-03-04 株式会社村田制作所 定向耦合器

Also Published As

Publication number Publication date
JP3651401B2 (ja) 2005-05-25
KR100495607B1 (ko) 2005-06-16
JP2002280810A (ja) 2002-09-27
CN1162938C (zh) 2004-08-18
KR20020073429A (ko) 2002-09-26
US20020130733A1 (en) 2002-09-19
US6747525B2 (en) 2004-06-08

Similar Documents

Publication Publication Date Title
CN1162938C (zh) 方向性耦合器
JPH10303608A (ja) 誘電体導波管線路およびそれを具備する多層配線基板
JPH0446405A (ja) ディレイライン及びその製造方法
JP2009267319A (ja) 高周波遷移線の垂直遷移構造
CN1753245A (zh) 分层平衡-不平衡变换器
JP3464116B2 (ja) 高周波用伝送線路の結合構造およびそれを具備する多層配線基板
JP3659284B2 (ja) 高周波用多層配線基板およびその製造方法
JP3072845B2 (ja) ディレイライン
JPH08186024A (ja) 積層インダクタ
JP4009178B2 (ja) ローパスフィルタ
JP2004350143A (ja) バラントランス
EP2048737A1 (en) Chip device
JP2004296927A (ja) 電子部品収納用配線基板
JP4582311B2 (ja) 信号伝送線路、電子部品及び信号伝送線路の製造方法
JP2000208885A (ja) 配線基板
JPH06500904A (ja) ラミネートされた導電性パターン並びに容易に選択可能な絶縁体を有する装置
JP2004193331A (ja) コモンモードフィルタ及びその製造方法
JPWO2022113779A5 (zh)
JP5361639B2 (ja) フィルタ装置
JP5558294B2 (ja) フィルタ装置
JPH1141052A (ja) ノイズフィルタ
JPH10190307A (ja) 高周波モジュール
JP2004063728A (ja) 受動素子内蔵セラミック・モジュール基板及びその製造方法
CN2831419Y (zh) 具有补偿区于参考平面的孔状导通结构
JPH06291527A (ja) マイクロストリップライン共振器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040818

Termination date: 20210318