JP2002280810A - 方向性結合器 - Google Patents
方向性結合器Info
- Publication number
- JP2002280810A JP2002280810A JP2001076191A JP2001076191A JP2002280810A JP 2002280810 A JP2002280810 A JP 2002280810A JP 2001076191 A JP2001076191 A JP 2001076191A JP 2001076191 A JP2001076191 A JP 2001076191A JP 2002280810 A JP2002280810 A JP 2002280810A
- Authority
- JP
- Japan
- Prior art keywords
- line
- sub
- main line
- directional coupler
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/185—Edge coupled lines
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 主線路及び副線路が十分な自己インダクタン
ス値を有するとともに、挿入損失が少なく小型の方向性
結合器を得る。 【解決手段】 絶縁性基板１の上面に、フォトリソグラ
フィ技術を用いた方法により主線路用及び副線路用導体
パターン２ａ，３ａを形成する。主線路用導体パターン
２ａと副線路用導体パターン３ａは、並走した状態で渦
巻形状に形成されている。そして、主線路の自己インダ
クタンス値を副線路の自己インダクタンス値より低くす
るため、副線路用導体パターン３ａの線路幅が、主線路
用導体パターン２ａの線路幅より狭く設定されている。
より具体的には、副線路用導体パターン３ａの線路幅を
主線路用導体パターン２ａの線路幅の５０％以上９０％
以下に設定する。
ス値を有するとともに、挿入損失が少なく小型の方向性
結合器を得る。 【解決手段】 絶縁性基板１の上面に、フォトリソグラ
フィ技術を用いた方法により主線路用及び副線路用導体
パターン２ａ，３ａを形成する。主線路用導体パターン
２ａと副線路用導体パターン３ａは、並走した状態で渦
巻形状に形成されている。そして、主線路の自己インダ
クタンス値を副線路の自己インダクタンス値より低くす
るため、副線路用導体パターン３ａの線路幅が、主線路
用導体パターン２ａの線路幅より狭く設定されている。
より具体的には、副線路用導体パターン３ａの線路幅を
主線路用導体パターン２ａの線路幅の５０％以上９０％
以下に設定する。
Description
【０００１】
【発明の属する技術分野】本発明は方向性結合器、特に
移動体通信機器等に用いられる方向性結合器に関する。
移動体通信機器等に用いられる方向性結合器に関する。
【０００２】
【従来の技術】従来より、方向性結合器として、セラミ
ック基板上にλ／４線路を２本平行に形成し、それぞれ
の線路（主線路及び副線路）の両端を外部電極に接続し
てなるものが知られている。しかし、方向性結合器の小
型化に伴い、セラミック基板のパターン形成領域が小さ
くなると、この領域内に平行な２本の直線状線路を形成
することが困難になってきた。そのため、線路を蛇行形
状や渦巻形状にし、小さいパターン形成領域内に線路を
形成する工夫が採られてきた。特に、渦巻形状の線路
は、直線形状の線路と比較して、短い線路長で同等の自
己インダクタンス値を得ることができる。
ック基板上にλ／４線路を２本平行に形成し、それぞれ
の線路（主線路及び副線路）の両端を外部電極に接続し
てなるものが知られている。しかし、方向性結合器の小
型化に伴い、セラミック基板のパターン形成領域が小さ
くなると、この領域内に平行な２本の直線状線路を形成
することが困難になってきた。そのため、線路を蛇行形
状や渦巻形状にし、小さいパターン形成領域内に線路を
形成する工夫が採られてきた。特に、渦巻形状の線路
は、直線形状の線路と比較して、短い線路長で同等の自
己インダクタンス値を得ることができる。
【０００３】また、主線路と副線路の組み合わせ構造と
しては、上述のように、同一平面上（同一層）に隣り合
うように主線路と副線路を配置する、いわゆるサイドエ
ッジ型構造がある。あるいは、主線路と副線路を絶縁体
層を挟んで配置する、いわゆるブロードサイド型構造が
ある。
しては、上述のように、同一平面上（同一層）に隣り合
うように主線路と副線路を配置する、いわゆるサイドエ
ッジ型構造がある。あるいは、主線路と副線路を絶縁体
層を挟んで配置する、いわゆるブロードサイド型構造が
ある。
【０００４】
【発明が解決しようとする課題】しかしながら、方向性
結合器の小型化がさらに進むと、パターン形成領域はさ
らに縮小される。従って、その僅かな領域内に、必要な
自己インダクタンス値を有した主線路及び副線路を形成
することが困難になる。特に、副線路が十分な自己イン
ダクタンス値を得られない場合には、方向性結合器のア
イソレーションが悪くなるという問題がある。
結合器の小型化がさらに進むと、パターン形成領域はさ
らに縮小される。従って、その僅かな領域内に、必要な
自己インダクタンス値を有した主線路及び副線路を形成
することが困難になる。特に、副線路が十分な自己イン
ダクタンス値を得られない場合には、方向性結合器のア
イソレーションが悪くなるという問題がある。
【０００５】また、必要な自己インダクタンス値を確保
するために、単に主線路と副線路の線路幅を細くして
も、線路の抵抗値増加を招き、信号の伝送損失の増加と
なる。これは、消費電力の増大を招くため、移動体通信
機器、特に電池駆動の通信機器にとっては無視すること
ができない問題である。
するために、単に主線路と副線路の線路幅を細くして
も、線路の抵抗値増加を招き、信号の伝送損失の増加と
なる。これは、消費電力の増大を招くため、移動体通信
機器、特に電池駆動の通信機器にとっては無視すること
ができない問題である。
【０００６】そこで、本発明の目的は、主線路及び副線
路が十分な自己インダクタンス値を有するとともに、挿
入損失が少なく小型の方向性結合器を提供することにあ
る。
路が十分な自己インダクタンス値を有するとともに、挿
入損失が少なく小型の方向性結合器を提供することにあ
る。
【０００７】
【課題を解決するための手段及び作用】以上の目的を達
成するため、本発明に係る方向性結合器は、高周波信号
が伝送される主線路と、主線路と同一平面上に配設さ
れ、主線路との対向部分で電磁気的に結合する副線路と
を備え、主線路の自己インダクタンス値を副線路の自己
インダクタンス値より低くしたことを特徴とする。ここ
に、主線路の自己インダクタンス値を副線路の自己イン
ダクタンス値より低くする構造として、例えば、副線路
の線路幅を主線路の線路幅より狭くする。より具体的に
は、副線路の線路幅を主線路の線路幅の５０％以上９０
％以下に設定するようにする。
成するため、本発明に係る方向性結合器は、高周波信号
が伝送される主線路と、主線路と同一平面上に配設さ
れ、主線路との対向部分で電磁気的に結合する副線路と
を備え、主線路の自己インダクタンス値を副線路の自己
インダクタンス値より低くしたことを特徴とする。ここ
に、主線路の自己インダクタンス値を副線路の自己イン
ダクタンス値より低くする構造として、例えば、副線路
の線路幅を主線路の線路幅より狭くする。より具体的に
は、副線路の線路幅を主線路の線路幅の５０％以上９０
％以下に設定するようにする。
【０００８】以上の構成により、大きな自己インダクタ
ンス値を必要とする副線路は、線路幅を相対的に狭くす
ることで大きな自己インダクタンス値が確保される。一
方、副線路と比較して大きな自己インダクタンス値を必
要としない主線路は、線路幅を相対的に広くすることで
線路の抵抗値が小さく抑えられる。このとき、主線路の
電極厚みを５μｍ以上に設定し、かつ、主線路と副線路
の電極厚みの比を２：１に設定することにより、主線路
と副線路の合成抵抗値がさらに小さくなり、信号の伝送
損失が抑えられる。
ンス値を必要とする副線路は、線路幅を相対的に狭くす
ることで大きな自己インダクタンス値が確保される。一
方、副線路と比較して大きな自己インダクタンス値を必
要としない主線路は、線路幅を相対的に広くすることで
線路の抵抗値が小さく抑えられる。このとき、主線路の
電極厚みを５μｍ以上に設定し、かつ、主線路と副線路
の電極厚みの比を２：１に設定することにより、主線路
と副線路の合成抵抗値がさらに小さくなり、信号の伝送
損失が抑えられる。
【０００９】また、同一平面上に配置された主線路及び
副線路を絶縁体層を挟んで積層し、各層の主線路同士並
びに副線路同士をそれぞれ絶縁体層に設けたビアホール
を介して電気的に直列に接続することにより、多層構造
の方向性結合器が得られる。この方向性結合器は、主線
路及び副線路のそれぞれの線路長を長くすることができ
るため、高周波帯域ではより高い結合度が得られ、低周
波帯域でも十分な結合度が得られる。
副線路を絶縁体層を挟んで積層し、各層の主線路同士並
びに副線路同士をそれぞれ絶縁体層に設けたビアホール
を介して電気的に直列に接続することにより、多層構造
の方向性結合器が得られる。この方向性結合器は、主線
路及び副線路のそれぞれの線路長を長くすることができ
るため、高周波帯域ではより高い結合度が得られ、低周
波帯域でも十分な結合度が得られる。
【００１０】また、本発明に係る方向性結合器は、高周
波信号が伝送される主線路と、主線路との間に絶縁体層
を挟んで積層され、主線路との対向部分で電磁気的に結
合する副線路とを備え、副線路の線路幅を主線路の線路
幅より狭く設定し、かつ、主線路の自己インダクタンス
値を副線路の自己インダクタンス値より低くしたことを
特徴とする。ここに、グランド電極が主線路又は副線路
の少なくともいずれか一つの線路に絶縁体層を挟んで対
向していることが好ましい。これにより、いわゆるブロ
ードサイド型構造の方向性結合器が得られる。
波信号が伝送される主線路と、主線路との間に絶縁体層
を挟んで積層され、主線路との対向部分で電磁気的に結
合する副線路とを備え、副線路の線路幅を主線路の線路
幅より狭く設定し、かつ、主線路の自己インダクタンス
値を副線路の自己インダクタンス値より低くしたことを
特徴とする。ここに、グランド電極が主線路又は副線路
の少なくともいずれか一つの線路に絶縁体層を挟んで対
向していることが好ましい。これにより、いわゆるブロ
ードサイド型構造の方向性結合器が得られる。
【００１１】
【発明の実施の形態】以下、本発明に係る方向性結合器
の実施の形態について、その製造方法と共に、添付の図
面を参照して説明する。
の実施の形態について、その製造方法と共に、添付の図
面を参照して説明する。
【００１２】［第１実施形態、図１〜図６］図１に示す
ように、絶縁性基板１の上面を平滑な面になるように研
磨した後、厚膜印刷法あるいはスパッタリング、蒸着等
の薄膜形成法により主線路用導体パターン２ａ、副線路
用導体パターン３ａ及び引出し線路５，６を絶縁性基板
１の上面に形成する。
ように、絶縁性基板１の上面を平滑な面になるように研
磨した後、厚膜印刷法あるいはスパッタリング、蒸着等
の薄膜形成法により主線路用導体パターン２ａ、副線路
用導体パターン３ａ及び引出し線路５，６を絶縁性基板
１の上面に形成する。
【００１３】薄膜形成法は、例えば以下に説明する方法
である。絶縁性基板１の上面の略全面に比較的膜厚の薄
い導電性膜をスパッタリングや蒸着などで形成した後、
フォトレジスト膜（例えば感光性樹脂膜等）をスピンコ
ート又は印刷により導電性膜の略全体に形成する。次
に、フォトレジスト膜の上面に所定の画像パターンが形
成されたマスクフィルムを被せ、紫外線等を照射する等
の方法により、フォトレジスト膜の所望の部分を硬化さ
せる。次に、硬化した部分を残してフォトレジスト膜を
剥がした後、露出した部分の導電性膜をエッチングで除
去し、所望のパターン形状の導電体（主線路用及び副線
路用導体パターン２ａ，３ａ等）を形成する。この後、
硬化したフォトレジスト膜を除去する。そして、このよ
うな、いわゆるフォトリソグラフィ技術を用いた方法に
おいて、ウエットエッチング法、ドライエッチング法、
リフトオフ法、アディティブ法、セミアディティブ法等
の周知の工法が適宜採用される。
である。絶縁性基板１の上面の略全面に比較的膜厚の薄
い導電性膜をスパッタリングや蒸着などで形成した後、
フォトレジスト膜（例えば感光性樹脂膜等）をスピンコ
ート又は印刷により導電性膜の略全体に形成する。次
に、フォトレジスト膜の上面に所定の画像パターンが形
成されたマスクフィルムを被せ、紫外線等を照射する等
の方法により、フォトレジスト膜の所望の部分を硬化さ
せる。次に、硬化した部分を残してフォトレジスト膜を
剥がした後、露出した部分の導電性膜をエッチングで除
去し、所望のパターン形状の導電体（主線路用及び副線
路用導体パターン２ａ，３ａ等）を形成する。この後、
硬化したフォトレジスト膜を除去する。そして、このよ
うな、いわゆるフォトリソグラフィ技術を用いた方法に
おいて、ウエットエッチング法、ドライエッチング法、
リフトオフ法、アディティブ法、セミアディティブ法等
の周知の工法が適宜採用される。
【００１４】さらに、別の薄膜形成法として、絶縁性基
板１の上面に感光性導電ペーストを塗布し、その後所定
の画像パターンが形成されたマスクフィルムを被せて露
光し、現像する方法でもよい。特に、感光性導電ペース
トを用いると、導電性膜の膜厚が厚い状態で微細加工が
可能となり、本発明の実施においては低損失が確保でき
る。また、線路間の間隔を狭くすることができるため、
線路間の結合度を高く取得できるなどの利点もある。
板１の上面に感光性導電ペーストを塗布し、その後所定
の画像パターンが形成されたマスクフィルムを被せて露
光し、現像する方法でもよい。特に、感光性導電ペース
トを用いると、導電性膜の膜厚が厚い状態で微細加工が
可能となり、本発明の実施においては低損失が確保でき
る。また、線路間の間隔を狭くすることができるため、
線路間の結合度を高く取得できるなどの利点もある。
【００１５】また、厚膜印刷法は、例えば所望のパター
ン形状を有した開口を備えたスクリーン版を絶縁性基板
１の上面に被せた後、導電性ペーストをスクリーン版の
上から塗布し、スクリーン版の開口から露出した絶縁性
基板１の上面に、比較的膜厚の厚い所望のパターン形状
の導電体（主線路用及び副線路用導体パターン２ａ，３
ａ等）を形成する方法である。
ン形状を有した開口を備えたスクリーン版を絶縁性基板
１の上面に被せた後、導電性ペーストをスクリーン版の
上から塗布し、スクリーン版の開口から露出した絶縁性
基板１の上面に、比較的膜厚の厚い所望のパターン形状
の導電体（主線路用及び副線路用導体パターン２ａ，３
ａ等）を形成する方法である。
【００１６】主線路用導体パターン２ａと副線路用導体
パターン３ａは、並走した状態で（言い換えると同一巻
回方向で）渦巻形状に形成されている。そして、後述の
主線路２の自己インダクタンス値Ｌａを副線路３の自己
インダクタンス値Ｌｂより低くするため、副線路用導体
パターン３ａの線路幅が、主線路用導体パターン２ａの
線路幅より狭く設定されている。より具体的には、副線
路用導体パターン３ａの線路幅を主線路用導体パターン
２ａの線路幅の５０％以上９０％以下に設定することが
好ましい。これにより、僅かなパターン形成領域に設け
た主線路用及び副線路用導体パターン２ａ，３ａにおい
ても、アイソレーションを大きくとることができ、絶縁
性基板１上のパターン配置を最適にすることができる。
この結果、方向性結合器のサイズを拡大することなく、
特性を向上させることができる。
パターン３ａは、並走した状態で（言い換えると同一巻
回方向で）渦巻形状に形成されている。そして、後述の
主線路２の自己インダクタンス値Ｌａを副線路３の自己
インダクタンス値Ｌｂより低くするため、副線路用導体
パターン３ａの線路幅が、主線路用導体パターン２ａの
線路幅より狭く設定されている。より具体的には、副線
路用導体パターン３ａの線路幅を主線路用導体パターン
２ａの線路幅の５０％以上９０％以下に設定することが
好ましい。これにより、僅かなパターン形成領域に設け
た主線路用及び副線路用導体パターン２ａ，３ａにおい
ても、アイソレーションを大きくとることができ、絶縁
性基板１上のパターン配置を最適にすることができる。
この結果、方向性結合器のサイズを拡大することなく、
特性を向上させることができる。
【００１７】ここで、仮に、本第１実施形態の方向性結
合器と同一周波数帯用の方向性結合器を、従来のように
主線路用と副線路用導体パターンの線路幅を互いに等し
くし、主線路及び副線路のそれぞれの自己インダクタン
ス値が略等しくなるようにして設計したときの自己イン
ダクタンス値をＬｏとする。このインダクタンス値Ｌｏ
に対して、本第１実施形態は、主線路２の自己インダク
タンス値Ｌａと副線路３の自己インダクタンス値Ｌｂと
の間に、以下の関係式（１）又は（２）のいずれか一方
が成立するように設計した。
合器と同一周波数帯用の方向性結合器を、従来のように
主線路用と副線路用導体パターンの線路幅を互いに等し
くし、主線路及び副線路のそれぞれの自己インダクタン
ス値が略等しくなるようにして設計したときの自己イン
ダクタンス値をＬｏとする。このインダクタンス値Ｌｏ
に対して、本第１実施形態は、主線路２の自己インダク
タンス値Ｌａと副線路３の自己インダクタンス値Ｌｂと
の間に、以下の関係式（１）又は（２）のいずれか一方
が成立するように設計した。
【００１８】Ｌａ＜Ｌｂ＝Ｌｏ…（１） Ｌａ＝Ｌｏ＜Ｌｂ…（２）
【００１９】関係式（１）の場合は、副線路用導体パタ
ーン３ａの線路幅を従来の方向性結合器の線路用導体パ
ターンの線路幅と等しくし、主線路用導体パターン２ａ
の線路幅を従来の方向性結合器の線路用導体パターンの
線路幅より太くしたものである。一方、関係式（２）の
場合は、主線路用導体パターン２ａの線路幅を従来の方
向性結合器の線路用導体パターンの線路幅と等しくし、
副線路用導体パターン３ａの線路幅を従来の方向性結合
器の線路用導体パターンの線路幅より細くしたものであ
る。
ーン３ａの線路幅を従来の方向性結合器の線路用導体パ
ターンの線路幅と等しくし、主線路用導体パターン２ａ
の線路幅を従来の方向性結合器の線路用導体パターンの
線路幅より太くしたものである。一方、関係式（２）の
場合は、主線路用導体パターン２ａの線路幅を従来の方
向性結合器の線路用導体パターンの線路幅と等しくし、
副線路用導体パターン３ａの線路幅を従来の方向性結合
器の線路用導体パターンの線路幅より細くしたものであ
る。
【００２０】また、副線路３の自己インダクタンス値Ｌ
ｂをより高くするために、副線路用導体パターン３ａ
は、主線路用導体パターン２ａの外側寄りの位置を並走
している。
ｂをより高くするために、副線路用導体パターン３ａ
は、主線路用導体パターン２ａの外側寄りの位置を並走
している。
【００２１】さらに、本第１実施形態では、主線路用導
体パターン２ａの電極厚みを５μｍ以上にし、かつ、主
線路用導体パターン２ａと副線路用導体パターン３ａの
電極厚みの比が２：１になるようにした。つまり、副線
路３を伝搬する高周波信号の電力より、主線路２を伝搬
する高周波信号の電力の方が大きいからである。これに
より、主線路２と副線路３の合成抵抗値がさらに小さく
なり、信号の伝送損失をより抑えることができる。
体パターン２ａの電極厚みを５μｍ以上にし、かつ、主
線路用導体パターン２ａと副線路用導体パターン３ａの
電極厚みの比が２：１になるようにした。つまり、副線
路３を伝搬する高周波信号の電力より、主線路２を伝搬
する高周波信号の電力の方が大きいからである。これに
より、主線路２と副線路３の合成抵抗値がさらに小さく
なり、信号の伝送損失をより抑えることができる。
【００２２】引出し線路５は、その一端が主線路用導体
パターン２ａに接続され、他端が絶縁性基板１の左端の
奥側の辺に露出している。引出し線路６は、その一端が
副線路用導体パターン３ａに接続され、他端が絶縁性基
板１の左端の手前側の辺に露出している。
パターン２ａに接続され、他端が絶縁性基板１の左端の
奥側の辺に露出している。引出し線路６は、その一端が
副線路用導体パターン３ａに接続され、他端が絶縁性基
板１の左端の手前側の辺に露出している。
【００２３】絶縁性基板１の材料としては、ガラス、ガ
ラスセラミックス、アルミナ、フェライト、Ｓｉ、Ｓｉ
Ｏ2等が用いられる。主線路用及び副線路用導体パター
ン２ａ，３ａ、並びに、引出し線路５，６の材料として
は、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ，Ａｌ等の導電性材
料が使用される。
ラスセラミックス、アルミナ、フェライト、Ｓｉ、Ｓｉ
Ｏ2等が用いられる。主線路用及び副線路用導体パター
ン２ａ，３ａ、並びに、引出し線路５，６の材料として
は、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ，Ａｌ等の導電性材
料が使用される。
【００２４】次に、図２に示すように、開口部１０ａ，
１０ｂを有した絶縁体層１０が形成される。すなわち、
液状の絶縁性材料を絶縁性基板１の上面の全面にスピン
コート又は印刷等により塗布、乾燥及び焼成して絶縁体
層１０を形成する。絶縁性材料には、例えば感光性ポリ
イミド樹脂や感光性ガラスペースト等が使用される。通
常のポリイミド樹脂やガラスペーストを使用すると、所
望のパターンに加工するためには、レジスト層を形成
し、該レジスト層を加工する必要がある。しかし、感光
性ポリイミド樹脂や感光性ガラスペーストを使用する
と、直接、全面塗布された感光性材料を加工できるた
め、レジスト塗布およびレジスト剥離の工程を省くこと
ができ、効率良い加工工程となる。
１０ｂを有した絶縁体層１０が形成される。すなわち、
液状の絶縁性材料を絶縁性基板１の上面の全面にスピン
コート又は印刷等により塗布、乾燥及び焼成して絶縁体
層１０を形成する。絶縁性材料には、例えば感光性ポリ
イミド樹脂や感光性ガラスペースト等が使用される。通
常のポリイミド樹脂やガラスペーストを使用すると、所
望のパターンに加工するためには、レジスト層を形成
し、該レジスト層を加工する必要がある。しかし、感光
性ポリイミド樹脂や感光性ガラスペーストを使用する
と、直接、全面塗布された感光性材料を加工できるた
め、レジスト塗布およびレジスト剥離の工程を省くこと
ができ、効率良い加工工程となる。
【００２５】次に、絶縁体層１０の上面に所定の画像パ
ターンが形成されたマスクフィルムを被せ、紫外線等を
照射する等の方法により、絶縁体層１０の所望の部分を
硬化させる。次に、絶縁体層１０の未硬化部分を除去
し、開口部１０ａ，１０ｂを形成する。開口部１０ａに
は、渦巻形状の主線路用導体パターン２ａの一端部２２
が露出している。開口部１０ｂには、渦巻形状の副線路
用導体パターン３ａの一端部２３が露出している。
ターンが形成されたマスクフィルムを被せ、紫外線等を
照射する等の方法により、絶縁体層１０の所望の部分を
硬化させる。次に、絶縁体層１０の未硬化部分を除去
し、開口部１０ａ，１０ｂを形成する。開口部１０ａに
は、渦巻形状の主線路用導体パターン２ａの一端部２２
が露出している。開口部１０ｂには、渦巻形状の副線路
用導体パターン３ａの一端部２３が露出している。
【００２６】次に、図３に示すように、主線路用導体パ
ターン２ｂ、副線路用導体パターン３ｂ及び引出し線路
１５，１６が、主線路用導体パターン２ａ等を形成した
場合と同様に、厚膜印刷法あるいはスパッタリング、蒸
着等の薄膜形成法により形成される。絶縁体層１０の開
口部１０ａ，１０ｂには導電性材料が充填され、ビアホ
ール２８，２９とされる。
ターン２ｂ、副線路用導体パターン３ｂ及び引出し線路
１５，１６が、主線路用導体パターン２ａ等を形成した
場合と同様に、厚膜印刷法あるいはスパッタリング、蒸
着等の薄膜形成法により形成される。絶縁体層１０の開
口部１０ａ，１０ｂには導電性材料が充填され、ビアホ
ール２８，２９とされる。
【００２７】主線路用導体パターン２ｂは、ビアホール
２８を介して主線路用導体パターン２ａの端部２２に電
気的に直列に接続し、主線路２を構成している。副線路
用導体パターン３ｂは、ビアホール２９を介して副線路
用導体パターン３ａの端部２３に電気的に直列に接続
し、副線路３を構成している。主線路用導体パターン２
ａと２ｂ、並びに、副線路用導体パターン３ａと３ｂ
は、それぞれ絶縁体層１０の厚み方向に略重なり合って
いる。引出し線路１５は、その一端が主線路用導体パタ
ーン２ｂに接続され、他端が絶縁性基板１の右端の奥側
の辺に露出している。引出し線路１６は、その一端が副
線路用導体パターン３ｂに接続され、他端が絶縁性基板
１の右端の手前側の辺に露出している。
２８を介して主線路用導体パターン２ａの端部２２に電
気的に直列に接続し、主線路２を構成している。副線路
用導体パターン３ｂは、ビアホール２９を介して副線路
用導体パターン３ａの端部２３に電気的に直列に接続
し、副線路３を構成している。主線路用導体パターン２
ａと２ｂ、並びに、副線路用導体パターン３ａと３ｂ
は、それぞれ絶縁体層１０の厚み方向に略重なり合って
いる。引出し線路１５は、その一端が主線路用導体パタ
ーン２ｂに接続され、他端が絶縁性基板１の右端の奥側
の辺に露出している。引出し線路１６は、その一端が副
線路用導体パターン３ｂに接続され、他端が絶縁性基板
１の右端の手前側の辺に露出している。
【００２８】次に、図４に示すように、液状の絶縁性材
料を絶縁性基板１の上面側全面にスピンコート又は印刷
等により塗布、乾燥および焼成して、主線路用及び副線
路用導体パターン２ｂ，３ｂおよび引出し線路１５，１
６を被履した絶縁体層１０とする。この後、必要に応じ
て、絶縁性基板１の下面に広面積のグランド電極を形成
する。
料を絶縁性基板１の上面側全面にスピンコート又は印刷
等により塗布、乾燥および焼成して、主線路用及び副線
路用導体パターン２ｂ，３ｂおよび引出し線路１５，１
６を被履した絶縁体層１０とする。この後、必要に応じ
て、絶縁性基板１の下面に広面積のグランド電極を形成
する。
【００２９】次に、絶縁性基板１の奥側及び手前側の側
面部に、それぞれ入出力外部電極３１，３２、３３，３
４を設ける。入力外部電極３１は引出し線路５に電気的
に接続し、出力外部電極３２は引出し線路１５に電気的
に接続している。同様に、入力外部電極３３は引出し線
路６に電気的に接続し、出力外部電極３４は引出し線路
１６に電気的に接続している。外部電極３１〜３４は、
Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，ＮｉＣｒ，ＮｉＣｕ，Ｎｉ等
の導電性ペーストを塗布、焼付けた上に湿式電解めっき
によりＮｉ，Ｓｎ，Ｓｎ−Ｐｂなどの金属膜が形成され
たり、また、スパッタリング、蒸着などによって形成さ
れる。
面部に、それぞれ入出力外部電極３１，３２、３３，３
４を設ける。入力外部電極３１は引出し線路５に電気的
に接続し、出力外部電極３２は引出し線路１５に電気的
に接続している。同様に、入力外部電極３３は引出し線
路６に電気的に接続し、出力外部電極３４は引出し線路
１６に電気的に接続している。外部電極３１〜３４は、
Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，ＮｉＣｒ，ＮｉＣｕ，Ｎｉ等
の導電性ペーストを塗布、焼付けた上に湿式電解めっき
によりＮｉ，Ｓｎ，Ｓｎ−Ｐｂなどの金属膜が形成され
たり、また、スパッタリング、蒸着などによって形成さ
れる。
【００３０】こうして得られたストリップライン型構造
の方向性結合器３９は、主線路２と副線路３が同一平面
上で対向している部分で電磁気的にライン結合してい
る。副線路３は、主線路２を伝搬する高周波信号の電力
に比例した出力を取り出すことができる。
の方向性結合器３９は、主線路２と副線路３が同一平面
上で対向している部分で電磁気的にライン結合してい
る。副線路３は、主線路２を伝搬する高周波信号の電力
に比例した出力を取り出すことができる。
【００３１】そして、大きな自己インダクタンス値を必
要とする副線路３は、線路幅を相対的に狭くすることで
大きな自己インダクタンス値を確保することができる。
この結果、大きなアイソレーションを有した方向性結合
器３９を得ることができる。図５に、方向性結合器３９
のアイソレーション特性（実線４１参照）を示す。図５
には、比較のため、従来の方向性結合器のアイソレーシ
ョン特性（点線４４参照）も併せて記載している。そし
て、副線路３と比較して、大きな自己インダクタンス値
を必要としない主線路２は、線路幅を相対的に広くする
ことで線路の抵抗値を小さく抑えることができる。従っ
て、方向性結合器３９の挿入損失を低くでき（図５にお
いて、実線４２で表示した挿入損失特性を参照）、電池
駆動の移動体通信機器等の消費電力を抑えることができ
る。
要とする副線路３は、線路幅を相対的に狭くすることで
大きな自己インダクタンス値を確保することができる。
この結果、大きなアイソレーションを有した方向性結合
器３９を得ることができる。図５に、方向性結合器３９
のアイソレーション特性（実線４１参照）を示す。図５
には、比較のため、従来の方向性結合器のアイソレーシ
ョン特性（点線４４参照）も併せて記載している。そし
て、副線路３と比較して、大きな自己インダクタンス値
を必要としない主線路２は、線路幅を相対的に広くする
ことで線路の抵抗値を小さく抑えることができる。従っ
て、方向性結合器３９の挿入損失を低くでき（図５にお
いて、実線４２で表示した挿入損失特性を参照）、電池
駆動の移動体通信機器等の消費電力を抑えることができ
る。
【００３２】また、方向性結合器３９は、主線路と副線
路を絶縁体層を挟んで異なる層に配置した構造ではない
ため、層間において発生するアライメントずれや層間絶
縁体層の厚みばらつきなどに起因する特性のばらつきが
生じない。
路を絶縁体層を挟んで異なる層に配置した構造ではない
ため、層間において発生するアライメントずれや層間絶
縁体層の厚みばらつきなどに起因する特性のばらつきが
生じない。
【００３３】なお、本第１実施形態の方向性結合器３９
は、同一平面上に配設された主線路用及び副線路用導体
パターン層が２層のものであるが、必要に応じて１層に
したり、３層以上にしたりしてもよいことは言うまでも
ない。２層以上の多層構造にすると、主線路２及び副線
路３の線路長を長くすることができ、高周波帯域で高い
結合度を得ることができると共に、低周波帯域でも十分
な結合度を得ることができる（図５において、実線４３
で表示した結合度特性を参照）。
は、同一平面上に配設された主線路用及び副線路用導体
パターン層が２層のものであるが、必要に応じて１層に
したり、３層以上にしたりしてもよいことは言うまでも
ない。２層以上の多層構造にすると、主線路２及び副線
路３の線路長を長くすることができ、高周波帯域で高い
結合度を得ることができると共に、低周波帯域でも十分
な結合度を得ることができる（図５において、実線４３
で表示した結合度特性を参照）。
【００３４】また、図６は、副線路／主線路の比とアイ
ソレーションの関係を示すグラフである。図６より、副
線路の線路幅を主線路の線路幅の９０％以下に設定する
と、アイソレーション特性向上の効果が上がってくるこ
とが確認できる。なお、副線路の線路幅を主線路の線路
幅の５０％以上に設定することが好ましいのは、副線路
の線路幅をあまり狭くすると、副線路の抵抗値が増加
し、信号の伝送損失が無視できなくなるからである。
ソレーションの関係を示すグラフである。図６より、副
線路の線路幅を主線路の線路幅の９０％以下に設定する
と、アイソレーション特性向上の効果が上がってくるこ
とが確認できる。なお、副線路の線路幅を主線路の線路
幅の５０％以上に設定することが好ましいのは、副線路
の線路幅をあまり狭くすると、副線路の抵抗値が増加
し、信号の伝送損失が無視できなくなるからである。
【００３５】［第２実施形態、図７及び図８］第２実施
形態は、いわゆるブロードサイド型構造の方向性結合器
について説明する。
形態は、いわゆるブロードサイド型構造の方向性結合器
について説明する。
【００３６】図７に示すように、方向性結合器５１は、
主線路５２、副線路５３、グランド電極５４，５５をそ
れぞれ表面に設けた絶縁性のセラミックグリーンシート
６０を、上側及び下側にそれぞれ保護用セラミックグリ
ーンシート６０を配置して積層し、焼成してなるもので
ある。
主線路５２、副線路５３、グランド電極５４，５５をそ
れぞれ表面に設けた絶縁性のセラミックグリーンシート
６０を、上側及び下側にそれぞれ保護用セラミックグリ
ーンシート６０を配置して積層し、焼成してなるもので
ある。
【００３７】主線路５２は、両端５２ａ，５２ｂがそれ
ぞれグリーンシート６０の奥側の辺の左右に露出してい
る。副線路５３は、両端５３ａ，５３ｂがそれぞれグリ
ーンシート６０の手前側の辺の左右に露出している。そ
して、主線路５２の自己インダクタンス値Ｌａを副線路
５３の自己インダクタンス値Ｌｂより低くするため、副
線路５３の線路幅が主線路５２の線路幅より狭く設定さ
れている。より具体的には、副線路５３の線路幅を主線
路５２の線路幅の５０％以上９０％以下に設定すること
が好ましい。
ぞれグリーンシート６０の奥側の辺の左右に露出してい
る。副線路５３は、両端５３ａ，５３ｂがそれぞれグリ
ーンシート６０の手前側の辺の左右に露出している。そ
して、主線路５２の自己インダクタンス値Ｌａを副線路
５３の自己インダクタンス値Ｌｂより低くするため、副
線路５３の線路幅が主線路５２の線路幅より狭く設定さ
れている。より具体的には、副線路５３の線路幅を主線
路５２の線路幅の５０％以上９０％以下に設定すること
が好ましい。
【００３８】主線路５２と副線路５３は、セラミックグ
リーンシート６０を間に挟んで対向している直線形状の
部分で電磁気的にライン結合している。グランド電極５
４，５５は、主線路５２及び副線路５３を間にして上側
及び下側に配置されている。これら主線路５２等は、厚
膜印刷法あるいは、スパッタリング、蒸着等の薄膜形成
法（フォトリソグラフィ法）により形成される。
リーンシート６０を間に挟んで対向している直線形状の
部分で電磁気的にライン結合している。グランド電極５
４，５５は、主線路５２及び副線路５３を間にして上側
及び下側に配置されている。これら主線路５２等は、厚
膜印刷法あるいは、スパッタリング、蒸着等の薄膜形成
法（フォトリソグラフィ法）により形成される。
【００３９】以上の構成からなるグリーンシート６０
は、積み重ねられ、一体的に焼成され積層体とされる。
図８に示すように、この積層体の端面部には、主線路５
２の入出力外部電極６１，６２、副線路５３の入出力外
部電極６３，６４、並びに、グランド外部電極６５，６
６が形成される。入出力外部電極６１，６２は、それぞ
れ主線路５２の端部５２ａ，５２ｂに電気的に接続され
ている。入出力外部電極６３，６４は、それぞれ副線路
５３の端部５３ａ，５３ｂに電気的に接続されている。
グランド外部電極６５，６６は、グランド電極５４，５
５に接続されている。この方向性結合器５１は、前記第
１実施形態の方向性結合器３９と同様の作用効果を奏す
る。
は、積み重ねられ、一体的に焼成され積層体とされる。
図８に示すように、この積層体の端面部には、主線路５
２の入出力外部電極６１，６２、副線路５３の入出力外
部電極６３，６４、並びに、グランド外部電極６５，６
６が形成される。入出力外部電極６１，６２は、それぞ
れ主線路５２の端部５２ａ，５２ｂに電気的に接続され
ている。入出力外部電極６３，６４は、それぞれ副線路
５３の端部５３ａ，５３ｂに電気的に接続されている。
グランド外部電極６５，６６は、グランド電極５４，５
５に接続されている。この方向性結合器５１は、前記第
１実施形態の方向性結合器３９と同様の作用効果を奏す
る。
【００４０】［他の実施形態］なお、本発明に係る方向
性結合器は前記実施形態に限定するものではなく、その
要旨の範囲内で種々に変更することができる。
性結合器は前記実施形態に限定するものではなく、その
要旨の範囲内で種々に変更することができる。
【００４１】前記実施形態は個産の場合を例にして説明
しているが、量産する場合には、複数の方向性結合器を
備えたマザー基板（ウエハ）の状態で製造し、最終工程
でダイシング、スクライブブレイク、レーザ等の工法に
より製品サイズ毎に切り出す方法が効果的である。
しているが、量産する場合には、複数の方向性結合器を
備えたマザー基板（ウエハ）の状態で製造し、最終工程
でダイシング、スクライブブレイク、レーザ等の工法に
より製品サイズ毎に切り出す方法が効果的である。
【００４２】さらに、方向性結合器は、回路パターンが
形成されているプリント基板上に直接に主線路と副線路
を形成することによって構成されたものであってもよ
い。また、主線路及び副線路の形状は任意であって、前
記実施形態の渦巻形状や直線形状の他に、蛇行形状等で
あってもよい。
形成されているプリント基板上に直接に主線路と副線路
を形成することによって構成されたものであってもよ
い。また、主線路及び副線路の形状は任意であって、前
記実施形態の渦巻形状や直線形状の他に、蛇行形状等で
あってもよい。
【００４３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、主線路と副線路が同一平面上で対向している
部分で電磁気的に結合し、主線路の自己インダクタンス
値を副線路の自己インダクタンス値より低くしたので、
大きなアイソレーションが得られるとともに、挿入損失
を低くできる。特に、副線路の線路幅を主線路の線路幅
の５０％以上９０％以下とすることにより、僅かなパタ
ーン形成領域に設けた主線路及び副線路においても、ア
イソレーションを大きくとることができ、方向性結合器
のサイズを拡大することなく、特性を向上させることが
できる。
によれば、主線路と副線路が同一平面上で対向している
部分で電磁気的に結合し、主線路の自己インダクタンス
値を副線路の自己インダクタンス値より低くしたので、
大きなアイソレーションが得られるとともに、挿入損失
を低くできる。特に、副線路の線路幅を主線路の線路幅
の５０％以上９０％以下とすることにより、僅かなパタ
ーン形成領域に設けた主線路及び副線路においても、ア
イソレーションを大きくとることができ、方向性結合器
のサイズを拡大することなく、特性を向上させることが
できる。
【００４４】また、いわゆるブロードサイド型構造の方
向性結合器において、副線路の線路幅を主線路の線路幅
より狭く設定し、かつ、主線路の自己インダクタンス値
を副線路の自己インダクタンス値より低くすることによ
り、主線路及び副線路が十分な自己インダクタンス値を
有するとともに、挿入損失が少なく小型の方向性結合器
を得ることができる。
向性結合器において、副線路の線路幅を主線路の線路幅
より狭く設定し、かつ、主線路の自己インダクタンス値
を副線路の自己インダクタンス値より低くすることによ
り、主線路及び副線路が十分な自己インダクタンス値を
有するとともに、挿入損失が少なく小型の方向性結合器
を得ることができる。
【図１】本発明に係る方向性結合器の第１実施形態を示
す斜視図。
す斜視図。
【図２】図１に続く製造手順を示す斜視図。
【図３】図２に続く製造手順を示す斜視図。
【図４】図３に続く製造手順を示す斜視図。
【図５】図４に示した方向性結合器のアイソレーション
特性、挿入損失特性及び結合度特性を示すグラフ。
特性、挿入損失特性及び結合度特性を示すグラフ。
【図６】副線路／主線路の比とアイソレーションの関係
を示すグラフ。
を示すグラフ。
【図７】本発明に係る方向性結合器の第２実施形態の構
成を示す分解斜視図。
成を示す分解斜視図。
【図８】図７に示した方向性結合器の外観斜視図。
１…絶縁性基板 ２…主線路 ２ａ，２ｂ…主線路用導体パターン ３…副線路 ３ａ，３ｂ…副線路用導体パターン １０…絶縁体層 ２８，２９…ビアホール ３９…方向性結合器 ５１…方向性結合器 ５２…主線路 ５３…副線路 ５４，５５…グランド電極 ６０…セラミックグリーンシート
Claims (7)
- 【請求項１】 高周波信号が伝送される主線路と、 前記主線路と同一平面上に配設され、前記主線路との対
向部分で電磁気的に結合する副線路とを備え、 前記主線路の自己インダクタンス値を前記副線路の自己
インダクタンス値より低くしたこと、 を特徴とする方向性結合器。 - 【請求項２】 同一平面上に配置された前記主線路及び
副線路を絶縁体層を挟んで積層し、各層の主線路同士並
びに副線路同士をそれぞれ前記絶縁体層に設けたビアホ
ールを介して電気的に直列に接続したことを特徴とする
請求項１記載の方向性結合器。 - 【請求項３】 前記副線路の線路幅を前記主線路の線路
幅より狭くするとともに、前記主線路の電極厚みを５μ
ｍ以上に設定し、かつ、前記主線路と副線路の電極厚み
の比を２：１に設定したことを特徴とする請求項１又は
請求項２記載の方向性結合器。 - 【請求項４】 前記副線路の線路幅を前記主線路の線路
幅の５０％以上９０％以下としたことを特徴とする請求
項１又は請求項２記載の方向性結合器。 - 【請求項５】 高周波信号が伝送される主線路と、 前記主線路との間に絶縁体層を挟んで積層され、前記主
線路との対向部分で電磁気的に結合する副線路とを備
え、 前記副線路の線路幅を前記主線路の線路幅より狭く設定
し、かつ、前記主線路の自己インダクタンス値を前記副
線路の自己インダクタンス値より低くしたこと、 を特徴とする方向性結合器。 - 【請求項６】 グランド電極が前記主線路又は前記副線
路の少なくともいずれか一つの線路に絶縁体層を挟んで
対向していることを特徴とする請求項５記載の方向性結
合器。 - 【請求項７】 前記主線路および前記副線路が感光性導
電ペーストを用いてフォトリソグラフィ法にて形成さ
れ、かつ、前記絶縁体層が感光性ガラスペーストを用い
てフォトリソグラフィ法にて形成されていることを特徴
とする請求項２〜請求項６のいずれかに記載の方向性結
合器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076191A JP3651401B2 (ja) | 2001-03-16 | 2001-03-16 | 方向性結合器 |
| US10/066,716 US6747525B2 (en) | 2001-03-16 | 2002-02-06 | Directional coupler |
| KR10-2002-0014029A KR100495607B1 (ko) | 2001-03-16 | 2002-03-15 | 방향성 결합기 |
| CNB021075883A CN1162938C (zh) | 2001-03-16 | 2002-03-18 | 方向性耦合器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076191A JP3651401B2 (ja) | 2001-03-16 | 2001-03-16 | 方向性結合器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280810A true JP2002280810A (ja) | 2002-09-27 |
| JP3651401B2 JP3651401B2 (ja) | 2005-05-25 |
Family
ID=18933168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001076191A Expired - Fee Related JP3651401B2 (ja) | 2001-03-16 | 2001-03-16 | 方向性結合器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6747525B2 (ja) |
| JP (1) | JP3651401B2 (ja) |
| KR (1) | KR100495607B1 (ja) |
| CN (1) | CN1162938C (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112186A1 (ja) * | 2004-05-18 | 2005-11-24 | Murata Manufacturing Co., Ltd. | 方向性結合器 |
| WO2012111598A1 (ja) * | 2011-02-17 | 2012-08-23 | 株式会社村田製作所 | 方向性結合器 |
| JP2013162176A (ja) * | 2012-02-01 | 2013-08-19 | Tdk Corp | 方向性結合器 |
| US9531053B2 (en) | 2015-02-24 | 2016-12-27 | Tdk Corporation | Directional coupler and wireless communication device |
| US9838055B2 (en) | 2015-03-11 | 2017-12-05 | Tdk Corporation | Directional coupler and wireless communication device |
| WO2023085259A1 (ja) * | 2021-11-15 | 2023-05-19 | 株式会社村田製作所 | 方向性結合器、高周波回路および通信装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828876B1 (en) * | 2001-11-02 | 2004-12-07 | Thin Film Technology Corp. | Tapered delay line |
| KR20040042102A (ko) * | 2002-11-13 | 2004-05-20 | 전자부품연구원 | 표면실장장치 형태의 방향성 결합기 내부 구조 |
| KR20040042109A (ko) * | 2002-11-13 | 2004-05-20 | 전자부품연구원 | 표면실장장치 형태의 방향성 결합기 내부 구조 |
| US7190240B2 (en) * | 2003-06-25 | 2007-03-13 | Werlatone, Inc. | Multi-section coupler assembly |
| US7132906B2 (en) * | 2003-06-25 | 2006-11-07 | Werlatone, Inc. | Coupler having an uncoupled section |
| US7245192B2 (en) * | 2003-12-08 | 2007-07-17 | Werlatone, Inc. | Coupler with edge and broadside coupled sections |
| US6972639B2 (en) | 2003-12-08 | 2005-12-06 | Werlatone, Inc. | Bi-level coupler |
| US20050221767A1 (en) * | 2004-04-05 | 2005-10-06 | Satoshi Suga | High frequency module and high frequency circuit for mobile communications device |
| JP5175482B2 (ja) | 2007-03-29 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7714679B2 (en) * | 2008-01-29 | 2010-05-11 | Hittite Microwave Corporation | Spiral coupler |
| KR101119910B1 (ko) * | 2010-05-03 | 2012-02-29 | 한국과학기술원 | 모바일 ｒｆｉｄ 리더 송수신 시스템 |
| US9673504B2 (en) * | 2014-08-22 | 2017-06-06 | Bae Systems Information And Electronic Systems Integration Inc. | Miniaturized multi-section directional coupler using multi-layer MMIC process |
| US10042805B2 (en) | 2016-01-21 | 2018-08-07 | Northrop Grumman Systems Corporation | Tunable bus-mediated coupling between remote qubits |
| US10074792B1 (en) | 2017-03-10 | 2018-09-11 | Northrop Grumman Systems Corporation | ZZZ coupler for superconducting qubits |
| US10366340B2 (en) | 2017-07-12 | 2019-07-30 | Northrop Grumman Systems Corporation | System and method for qubit readout |
| CN108040023B (zh) * | 2017-12-08 | 2023-10-20 | 沈阳兴华航空电器有限责任公司 | 一种七子线的数据总线耦合器 |
| US11108380B2 (en) | 2018-01-11 | 2021-08-31 | Northrop Grumman Systems Corporation | Capacitively-driven tunable coupling |
| US10749096B2 (en) | 2018-02-01 | 2020-08-18 | Northrop Grumman Systems Corporation | Controlling a state of a qubit assembly via tunable coupling |
| US10540603B2 (en) | 2018-06-19 | 2020-01-21 | Northrop Grumman Systems Corporation | Reconfigurable quantum routing |
| US10852366B2 (en) | 2018-06-26 | 2020-12-01 | Northrop Grumman Systems Corporation | Magnetic flux source system |
| US10886049B2 (en) | 2018-11-30 | 2021-01-05 | Northrop Grumman Systems Corporation | Coiled coupled-line hybrid coupler |
| JP2022043432A (ja) * | 2020-09-04 | 2022-03-16 | 株式会社村田製作所 | 方向性結合器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3999150A (en) * | 1974-12-23 | 1976-12-21 | International Business Machines Corporation | Miniaturized strip-line directional coupler package having spirally wound coupling lines |
| US5006821A (en) * | 1989-09-14 | 1991-04-09 | Astec International, Ltd. | RF coupler having non-overlapping off-set coupling lines |
| JP2940291B2 (ja) * | 1992-03-23 | 1999-08-25 | 日本電気株式会社 | 方向性結合器 |
| KR100198935B1 (ko) * | 1996-11-21 | 1999-06-15 | 이계철 | 비대칭 방향성 커플러 및 그 제조 방법 |
| US5994985A (en) * | 1997-12-05 | 1999-11-30 | Rockwell Science Center, Llc | Integrable high-Q tunable capacitor and method |
| US6472950B1 (en) * | 1998-10-28 | 2002-10-29 | Apti, Inc. | Broadband coupled-line power combiner/divider |
| JP3766554B2 (ja) * | 1998-11-26 | 2006-04-12 | 京セラ株式会社 | 方向性結合器 |
| JP2002043813A (ja) * | 2000-05-19 | 2002-02-08 | Hitachi Ltd | 方向性結合器及び高周波回路モジュール並びに無線通信機 |
-
2001
- 2001-03-16 JP JP2001076191A patent/JP3651401B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-06 US US10/066,716 patent/US6747525B2/en not_active Expired - Lifetime
- 2002-03-15 KR KR10-2002-0014029A patent/KR100495607B1/ko active IP Right Grant
- 2002-03-18 CN CNB021075883A patent/CN1162938C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112186A1 (ja) * | 2004-05-18 | 2005-11-24 | Murata Manufacturing Co., Ltd. | 方向性結合器 |
| US7567147B2 (en) | 2004-05-18 | 2009-07-28 | Murata Manufacturing Co., Ltd. | Directional coupler |
| WO2012111598A1 (ja) * | 2011-02-17 | 2012-08-23 | 株式会社村田製作所 | 方向性結合器 |
| JP2013162176A (ja) * | 2012-02-01 | 2013-08-19 | Tdk Corp | 方向性結合器 |
| US9300027B2 (en) | 2012-02-01 | 2016-03-29 | Tdk Corporation | Directional coupler |
| US9531053B2 (en) | 2015-02-24 | 2016-12-27 | Tdk Corporation | Directional coupler and wireless communication device |
| US9838055B2 (en) | 2015-03-11 | 2017-12-05 | Tdk Corporation | Directional coupler and wireless communication device |
| WO2023085259A1 (ja) * | 2021-11-15 | 2023-05-19 | 株式会社村田製作所 | 方向性結合器、高周波回路および通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1375889A (zh) | 2002-10-23 |
| US20020130733A1 (en) | 2002-09-19 |
| JP3651401B2 (ja) | 2005-05-25 |
| US6747525B2 (en) | 2004-06-08 |
| KR20020073429A (ko) | 2002-09-26 |
| CN1162938C (zh) | 2004-08-18 |
| KR100495607B1 (ko) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3651401B2 (ja) | 方向性結合器 | |
| US6771141B2 (en) | Directional coupler | |
| JP3755453B2 (ja) | インダクタ部品およびそのインダクタンス値調整方法 | |
| KR100408184B1 (ko) | 인덕터 | |
| JP2817487B2 (ja) | チップ型方向性結合器 | |
| KR20040080921A (ko) | 회로 기판 장치 및 그 제조 방법 | |
| WO2005112186A1 (ja) | 方向性結合器 | |
| JP2006521073A (ja) | 小型ｒｆストリップ線路線形位相フィルタ | |
| JPH07193403A (ja) | 共振器 | |
| JP2004180032A (ja) | 誘電体フィルタ | |
| JP2003332141A (ja) | チップ型コモンモードチョークコイル | |
| JP3763280B2 (ja) | 方向性結合器 | |
| JP3765261B2 (ja) | 方向性結合器 | |
| JP4377725B2 (ja) | 高周波用配線基板 | |
| JP2003069317A (ja) | 積層型方向性結合器 | |
| JP2006074830A (ja) | 方向性結合器 | |
| JP2003297633A (ja) | 積層部品 | |
| JP2003069316A (ja) | 積層型方向性結合器 | |
| US6670856B1 (en) | Tunable broadside coupled transmission lines for electromagnetic waves | |
| JP3592963B2 (ja) | 方向性結合器の製造方法 | |
| JP4284151B2 (ja) | フィルタ装置 | |
| JP2003059725A (ja) | Ｌｒ複合部品 | |
| JP2004153416A (ja) | 平衡型積層ストリップラインフィルタ | |
| JPH11284413A (ja) | 方向性結合器 | |
| JP2011151727A (ja) | フィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3651401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |