WO2012111598A1 - 方向性結合器 - Google Patents

方向性結合器 Download PDF

Info

Publication number
WO2012111598A1
WO2012111598A1 PCT/JP2012/053245 JP2012053245W WO2012111598A1 WO 2012111598 A1 WO2012111598 A1 WO 2012111598A1 JP 2012053245 W JP2012053245 W JP 2012053245W WO 2012111598 A1 WO2012111598 A1 WO 2012111598A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
directional coupler
sub
conductor layer
main line
Prior art date
Application number
PCT/JP2012/053245
Other languages
English (en)
French (fr)
Inventor
向山　和孝
大輔 ▲徳▼田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2012111598A1 publication Critical patent/WO2012111598A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187—Broadside coupled lines

Definitions

  • the present invention relates to a directional coupler, and more particularly to a directional coupler used in a wireless communication device or the like that performs communication using a high-frequency signal.
  • an attenuator composite coupler (hereinafter referred to as a coupler) described in Patent Document 1 is known.
  • the coupler includes a main line and a sub line. Both ends of the main line are connected to the input terminal and the output terminal, respectively. Further, both ends of the sub line are connected to a detection terminal and a termination terminal, respectively. Further, an attenuator is provided between each end of the sub line and the detection terminal and the termination terminal.
  • the coupler has a problem that the directionality deteriorates. More specifically, the output terminal of the coupler is connected to the transmission circuit of the wireless communication device.
  • the transmission circuit includes a power amplifier having an output terminal having a relatively low impedance of about several ⁇ to 20 ⁇ . Therefore, the impedance of the main line connected to the transmission circuit needs to be set to a relatively low impedance of about several ⁇ to 20 ⁇ .
  • an object of the present invention is to provide a directional coupler having good directionality.
  • a directional coupler is electrically connected to a main line, a sub-line electromagnetically coupled to the main line, and one end of the main line, and the first high-frequency signal is An input terminal to be input, electrically connected to the other end of the main line, and electrically connected to a first output terminal from which the first high-frequency signal is output, and one end of the sub-line, the first line A second output terminal from which a second high-frequency signal having power proportional to the power of the high-frequency signal is output, a termination terminal electrically connected to the other end of the sub-line, and terminated, and the main line And a first capacitor electrically connected to at least one of one end of the main line and one end of the sub-line or the other end of the main line and the other end of the sub-line. It is characterized by that.
  • a directional coupler having a good directionality is provided.
  • FIG. 1 is an equivalent circuit diagram of a directional coupler 10a according to an embodiment of the present invention.
  • the circuit configuration of the directional coupler 10a will be described.
  • the directional coupler 10a is used in a predetermined frequency band.
  • the predetermined frequency band is, for example, a signal having a frequency of 824 MHz to 915 MHz (GSM (registered trademark) 850/900) and a signal having a frequency of 1710 MHz to 1910 MHz (GSM (registered trademark) 1800/1900) are directionally coupled.
  • GSM registered trademark
  • GSM registered trademark
  • the directional coupler 10a includes external electrodes (terminals) 14a to 14e, a main line M, a sub line S, attenuators A1 and A2, and capacitors C1 to C6 as a circuit configuration.
  • the main line M and the sub line S are electromagnetically coupled.
  • the external electrode 14a is an input terminal to which a high-frequency signal (first high-frequency signal) Sig1 is input, and is electrically connected to one end of the main line M.
  • the external electrode 14 b is a first output terminal that outputs a high-frequency signal (first high-frequency signal) Sig 2, and is electrically connected to the other end of the main line M.
  • the external electrode 14c is a second output terminal that outputs a detection signal (second high-frequency signal) Sig3 having power proportional to the power of the high-frequency signal Sig1, and is electrically connected to one end of the sub line S. .
  • the external electrode 14d is a termination terminal that is terminated by a resistance value of 50 ⁇ or the like, and is electrically connected to the other end of the sub line S.
  • the external electrode 14e is a ground terminal that is grounded, and is electrically connected to both ends of the main line M and both ends of the sub line S via attenuators A1 and A2.
  • the capacitor C1 is electrically connected between one end of the main line M and one end of the sub line S. More specifically, one electrode of the capacitor C1 is connected to a signal line connecting one end of the main line M and the external electrode 14a, and the other electrode of the capacitor C1 is one end of the sub line S and the external electrode. 14c is connected to a signal line connecting to 14c.
  • the capacitor C2 is electrically connected between the other end of the main line M and the other end of the sub line S. More specifically, one electrode of the capacitor C2 is connected to a signal line that connects the other end of the main line M and the external electrode 14b, and the other electrode of the capacitor C2 is connected to the other end of the sub line S. The signal line is connected to the external electrode 14d.
  • the capacitor C5 is electrically connected between the external electrode 14e and one end of the main line M. More specifically, one electrode of the capacitor C5 is connected to a signal line that connects one end of the main line M and the external electrode 14a. In the present embodiment, one electrode of the capacitor C5 is connected closer to the external electrode 14a than one electrode of the capacitor C1. The other electrode of the capacitor C5 is connected to the external electrode 14e.
  • the capacitor C6 is electrically connected between the external electrode 14e and the other end of the main line M. More specifically, one electrode of the capacitor C6 is connected to a signal line that connects the other end of the main line M and the external electrode 14b. In the present embodiment, one electrode of the capacitor C6 is connected closer to the external electrode 14b than one electrode of the capacitor C2. The other electrode of the capacitor C6 is connected to the external electrode 14e.
  • the capacitor C3 is electrically connected between the external electrode 14e and one end of the sub line S. More specifically, one electrode of the capacitor C3 is connected to a signal line that connects one end of the sub line S and the external electrode 14c. The other electrode of the capacitor C3 is connected to the external electrode 14e.
  • the capacitor C4 is electrically connected between the external electrode 14e and the other end of the sub line S. More specifically, one electrode of the capacitor C4 is connected to a signal line that connects the other end of the sub line S and the external electrode 14d. The other electrode of the capacitor C4 is connected to the external electrode 14e.
  • the attenuator A1 is connected between one end of the sub line S and the external electrode 14c. More specifically, the attenuator A1 includes resistors R1 to R3. The resistors R1 and R3 are connected in series. That is, one end of the resistor R1 is connected to the external electrode 14c. However, one end of the resistor R1 is connected to the external electrode 14c at a position farther from the external electrode 14c than one electrode of the capacitor C3. The other end of the resistor R1 is connected to one end of the resistor R3. The other end of the resistor R3 is connected to one end of the sub line S. One end of the resistor R2 is connected to the other end of the resistor R1 and one end of the resistor R3. The other end of the resistor R2 is connected to the external electrode 14e.
  • the attenuator A2 is connected between the other end of the sub line S and the external electrode 14d. More specifically, the attenuator A2 includes resistors R4 to R6. Resistors R4 and R6 are connected in series. That is, one end of the resistor R4 is connected to the external electrode 14d. However, one end of the resistor R4 is connected to the external electrode 14d at a position farther from the external electrode 14d than one electrode of the capacitor C4. The other end of the resistor R4 is connected to one end of the resistor R6. The other end of the resistor R6 is connected to the other end of the sub line S. One end of the resistor R5 is connected to the other end of the resistor R4 and one end of the resistor R6. The other end of the resistor R5 is connected to the external electrode 14e.
  • the inventor of the present application provided capacitors C1 and C2 in the directional coupler 10a to strengthen the electric field coupling between the main line M and the subline S. As a result, it is possible to reduce the ratio of magnetic field coupling in the electromagnetic coupling between the main line M and the sub line S. As a result, the directionality of the directional coupler 10a is improved. Furthermore, in order to clarify the effect which the directional coupler 10a has, the inventor of the present application performed a first computer simulation described below.
  • a signal input to the external electrode 14a is referred to as a high frequency signal Sig1
  • a signal output from the external electrode 14b is referred to as a high frequency signal Sig2
  • a signal output from the external electrode 14c is referred to as a detection signal Sig3, which is output from the external electrode 14d.
  • This signal is called a high frequency signal Sig4.
  • FIG. 2 is a graph showing the result of the first computer simulation.
  • the horizontal axis indicates the capacitance values of the capacitors C1 and C2, and the vertical axis indicates the value of the ratio of the intensity of the detection signal Sig3 to the intensity of the high-frequency signal Sig4.
  • the unit of the value of the ratio of the intensity of the detection signal Sig3 to the intensity of the high-frequency signal Sig4 is decibels.
  • FIG. 2 shows that as the capacitance values of the capacitors C1 and C2 are increased from 0 pF, the value of the ratio of the intensity of the detection signal Sig3 to the intensity of the high-frequency signal Sig4 increases. That is, it can be seen that as the capacitance values of the capacitors C1 and C2 increase, the strength of the high-frequency signal Sig4 decreases and the strength of the detection signal Sig3 increases. Therefore, according to the first computer simulation, it is understood that the directivity of the directional coupler 10a is improved by increasing the capacitance values of the capacitors C1 and C2.
  • the value of the ratio of the intensity of the detection signal Sig3 to the intensity of the high-frequency signal Sig4 is maximum when the capacitance values of the capacitors C1 and C2 are 0.2 pF, and decreases when the capacitance value is greater than 0.2 pF. This is because electric field coupling and magnetic field coupling are canceled and minimized in the high-frequency signal output to the terminal for termination at 0.2 pF.
  • FIG. 3 is a graph showing the result of the second computer simulation.
  • 6 is a graph showing the value (reflection characteristic) of the intensity ratio of the reflected signal (hereinafter simply referred to as a reflected signal).
  • the horizontal axis indicates the capacitance values of the capacitors C5 and C6, and the vertical axis indicates the ratio of the intensity of the reflected signal to the intensity of the high-frequency signal Sig1.
  • the unit of the value of the ratio of the intensity of the reflected signal to the intensity of the high frequency signal Sig1 is decibel.
  • the ratio of the intensity of the reflected signal to the intensity of the high-frequency signal Sig1 decreases. That is, it can be seen that the intensity of the reflected signal decreases as the capacitance values of the capacitors C5 and C6 increase. Therefore, according to the second computer simulation, it is understood that the reflection characteristics of the directional coupler 10a are improved by increasing the capacitance values of the capacitors C5 and C6. This is because impedance matching between the main line M and the external circuit connected to the external electrode 14a and the external electrode 14b is taken.
  • impedance matching is taken when the capacitance values of the capacitors C5 and C6 are 2.5 pF, and the value of the ratio of the intensity of the reflected signal to the intensity of the high-frequency signal Sig1 is minimized.
  • impedance matching is lost, so the value of the ratio of the intensity of the reflected signal to the intensity of the high-frequency signal Sig1 is increased.
  • the degree of coupling characteristic is a relationship between the value of the ratio of the intensity of the detection signal Sig3 to the intensity of the high-frequency signal Sig1 and the frequency of the high-frequency signal Sig1.
  • the inventor of the present application provided capacitors C3 and C4 in the directional coupler 10a and provided low-pass filters at both ends of the sub line S in order to flatten the coupling degree characteristic of the directional coupler 10a.
  • the frequency of the high-frequency signal Sig1 is increased, the high-frequency detection signal Sig3 is suppressed from being output from the external electrode 14c.
  • the degree of coupling characteristic of the directional coupler 10a is flattened.
  • the inventor of the present application performed a third computer simulation described below in order to clarify the effect of the directional coupler 10a.
  • the inventor of the present application calculated the value of the ratio of the intensity of the detection signal Sig3 to the intensity of the high-frequency signal Sig1 of the external electrode 14a when the capacitance values of the capacitors C3 and C4 were changed.
  • the high-frequency signal Sig1 a signal in the 800 MHz band and a signal in the 1900 MHz band were used.
  • FIG. 4 is a graph showing the result of the third computer simulation.
  • the horizontal axis indicates the capacitance values of the capacitors C3 and C4, and the vertical axis indicates the value of the ratio of the intensity of the detection signal Sig3 to the intensity of the high-frequency signal Sig1.
  • the unit of the value of the ratio of the intensity of the detection signal Sig3 to the intensity of the high-frequency signal Sig1 is decibel.
  • the intensity of the detection signal Sig3 with respect to the intensity of the high-frequency signal Sig1 is greater when the signal of the 1900 MHz band is used as the high-frequency signal Sig1 than when the signal of the 800-MHz band is used as the high-frequency signal Sig1. It can be seen that the value of the ratio increases. This means that the intensity of the detection signal Sig3 increases as the frequency of the high-frequency signal Sig1 increases. However, as the capacitance values of the capacitors C3 and C4 increase, the high-frequency signal Sig1 is between the case where a signal in the 1900 MHz band is used as the high-frequency signal Sig1 and the case where a signal in the 800-MHz band is used as the high-frequency signal Sig1.
  • FIG. 5 is an external perspective view of the directional coupler 10a.
  • FIG. 6 is an exploded perspective view of the directional coupler 10a.
  • the normal direction of the semiconductor substrate 12 of the directional coupler 10a is defined as the z-axis direction
  • the long side direction of the semiconductor substrate 12 when viewed in plan from the z-axis direction is defined as the x-axis direction
  • the z-axis The short side direction of the semiconductor substrate 12 when viewed in plan from the direction.
  • the x-axis, y-axis, and z-axis are orthogonal to each other.
  • insulator layers 80, 82 and 84 to be described later are omitted.
  • the directional coupler 10a includes a semiconductor substrate 12, conductor layers 16 (16a, 16b), 18 (18a, 18b), 20 (20a, 20b, 20c), 22 (22a, 22b, 22c). ), 24 (24a, 24b), 26 (26a, 26b), 28 (28a, 28b), 30 (30a, 30b), 40 (40a, 40b), 42, 44, 46 (46a, 46b), 48, 49 (49a, 49b), 50 (50a, 50b), 52 (52a, 52b), 54 (54a, 54b), 56 (56a, 56b), 58, 60 (60a, 60b), 62, 64, resistance layer 66 (66a to 66c), 68 (68a to 68c) and insulator layers 80, 82, and 84.
  • the directional coupler 10a has a size of, for example, 0.8 mm ⁇ 0.6 mm ⁇ 0.1 mm.
  • the semiconductor substrate 12 is a rectangular plate as shown in FIGS. 5 and 6, and is made of, for example, GaAs. Further, on the positive side of the semiconductor substrate 12 in the z-axis direction, as shown in FIG. 6, the insulator layer 80, the first conductor layer B1, the insulator layer 82, the second conductor layer B2, and the insulator layer. 84 and the third conductor layer B3 are laminated in this order from the positive direction side in the z-axis direction.
  • the first conductor layer B1 is composed of conductor layers 62 and 64.
  • the second conductor layer B2 includes conductor layers 16a, 18a, 20c, 22c, 24a, 26a, 28b, 30b, 40a, 46a, 49a, 50a, 52a, 54a, 56a, and 60a.
  • the third conductor layer B3 includes conductor layers 16b, 18b, 20a, 20b, 22a, 22b, 24b, 26b, 28a, 30a, 40b, 42, 44, 46b, 48, 49b, 50b, 52b, 54b, 56b, 58, 60b.
  • the first conductor layer B1, the second conductor layer B2, and the third conductor layer B3 are made of, for example, Au, Ag, Cu, or the like.
  • the insulator layers 80, 82, 84 are made of a resin film such as a SiNx thin film or polyimide.
  • the film thickness of the insulator layers 80, 82, 84 is, for example, 0.1 ⁇ m to 0.2 ⁇ m.
  • the external electrode 14a is configured by overlapping the conductor layers 50a and 50b in the z-axis direction.
  • the conductor layer 50b is provided on the semiconductor substrate 12 and has a rectangular shape.
  • the conductor layer 50a is provided on the positive side in the z-axis direction with respect to the conductor layer 50b and has a rectangular shape.
  • the conductor layer 50b is in contact with the conductor layer 50a through an opening provided in the insulator layer 84.
  • the conductor layer 50a is exposed to the outside through the openings of the insulator layers 80 and 82.
  • the external electrode 14 b is configured by overlapping the conductor layers 52 a and 52 b in the z-axis direction.
  • the conductor layer 52b is provided on the semiconductor substrate 12 and has a rectangular shape.
  • the conductor layer 52a is provided on the positive side in the z-axis direction with respect to the conductor layer 52b, and has a rectangular shape.
  • the conductor layer 52b is in contact with the conductor layer 52a through an opening provided in the insulator layer 84.
  • the conductor layer 52a is exposed to the outside through the openings of the insulator layers 80 and 82.
  • the external electrode 14 c is configured by overlapping the conductor layers 54 a and 54 b in the z-axis direction.
  • the conductor layer 54b is provided on the semiconductor substrate 12 and has a rectangular shape.
  • the conductor layer 54a is provided on the positive side in the z-axis direction with respect to the conductor layer 54b, and has a rectangular shape.
  • the conductor layer 54b is in contact with the conductor layer 54a through an opening provided in the insulator layer 84.
  • the conductor layer 54a is exposed to the outside through the openings of the insulator layers 80 and 82.
  • the external electrode 14d is configured by overlapping the conductor layers 56a and 56b in the z-axis direction.
  • the conductor layer 56b is provided on the semiconductor substrate 12 and has a rectangular shape.
  • the conductor layer 56a is provided on the positive side in the z-axis direction from the conductor layer 56b, and has a rectangular shape.
  • the conductor layer 56b is in contact with the conductor layer 56a through an opening provided in the insulator layer 84.
  • the conductor layer 56a is exposed to the outside through the openings of the insulator layers 80 and 82.
  • the external electrode 14e is composed of a conductor layer 58 as shown in FIGS.
  • the conductor layer 58 is provided on the semiconductor substrate 12 and has a rectangular shape.
  • the conductor layer 58 is exposed to the outside through the openings of the insulator layers 80, 82, and 84.
  • the main line M is configured by overlapping the conductor layers 16a and 16b in the z-axis direction.
  • the conductor layer 16b is provided on the semiconductor substrate 12, and has a spiral shape that advances clockwise from the center while turning clockwise.
  • the conductor layer 16a is provided on the positive side in the z-axis direction with respect to the conductor layer 16b, and has a spiral shape that advances clockwise from the center while turning clockwise.
  • the conductor layer 16b is in contact with the conductor layer 16a through an opening provided in the insulator layer 84.
  • the sub line S is configured by overlapping the conductor layers 18a and 18b in the z-axis direction.
  • the conductor layer 18b is provided on the semiconductor substrate 12 and has a spiral shape that advances clockwise from the center while turning clockwise.
  • the conductor layer 18a is provided on the positive side in the z-axis direction with respect to the conductor layer 18b, and has a spiral shape that advances clockwise from the center while turning clockwise.
  • the conductor layer 18b is in contact with the conductor layer 18a through an opening provided in the insulator layer 84.
  • main line M and the sub line S are turning in the same direction in a state of being adjacent to each other when viewed in plan from the z-axis direction (normal direction of the semiconductor substrate 12).
  • the main line M is located outside the sub line S.
  • the line width of the main line M is larger than the line width of the sub line S.
  • the end on the center side of the conductor layer 16a is connected to the conductor layer 50a through the conductor layer 62. Thereby, one end of the main line M is connected to the external electrode 14a.
  • the outer end of the conductor layer 16b is connected to the conductor layers 52a and 52b. Thereby, the other end of the main line M is connected to the external electrode 14b.
  • the attenuator A1 is composed of resistance layers 66a to 66c. More specifically, the resistors R1 to R3 are configured by resistance layers 66a to 66c, respectively.
  • the attenuator A2 is composed of resistance layers 68a to 68c. More specifically, the resistors R4 to R6 are constituted by resistance layers 68a to 68c, respectively.
  • the resistance layers 66 and 68 are rectangular resistance films provided on the semiconductor substrate 12, and the conductor layers 16, 18, 20, 22, 24, 26, 28, 30, 40, 42, 44, 46, 48, 49, 50, 52, 54, 56, 58, 60, 62, and 64 are made of a material having a resistance value higher than that of the material constituting the material.
  • An example of such a material is TaN.
  • the end of the conductor layer 18a on the center side is connected to the resistance layer 66c via the conductor layers 64, 60a, 60b, and 44.
  • one end of the sub line S is connected to the resistor R3.
  • the resistance layer 66c is connected to the resistance layer 66a through the conductor layer 42.
  • the resistance layer 66a is connected to the conductor layers 54a and 54b via the conductor layers 40a and 40b.
  • the resistor R3 and the external electrode 14c are connected via the resistor R1. That is, one end of the sub line S is connected to the external electrode 14c via the resistors R3 and R1.
  • the resistance layer 66b is connected to the conductor layer 42.
  • the conductor layer 42 is connected to the conductor layer 58.
  • the resistor R2 is connected between the resistor R1 and the resistor R3 and between the external electrode 14e.
  • the outer end of the conductor layer 18a is connected to the resistance layer 68c through the conductor layers 49a and 49b.
  • one end of the sub line S is connected to the resistor R6.
  • the resistance layer 68c is connected to the resistance layer 68a through the conductor layer 48.
  • the resistance layer 68a is connected to the conductor layers 56a and 56b via the conductor layers 46a and 46b.
  • the resistor R6 and the external electrode 14d are connected via the resistor R4. That is, the other end of the sub line S is connected to the external electrode 14d via the resistors R6 and R4.
  • the resistance layer 68b is connected to the conductor layer 48.
  • the conductor layer 48 is connected to the conductor layer 58.
  • the resistor R5 is connected between the resistor R4 and the resistor R6 and between the external electrode 14e.
  • the capacitor C1 is composed of conductor layers 20a to 20c and an insulator layer 84.
  • the conductor layer 20a is connected to the conductor layer 50b and has a rectangular shape.
  • the conductor layer 20b is connected to the conductor layer 54b and has a rectangular shape.
  • the conductor layer 20c is opposed to the conductor layers 20a and 20b via the insulator layer 84, and has a rectangular shape. Thereby, capacitance is formed between the conductor layers 20a and 20c and between the conductor layers 20b and 20c. With the above configuration, the capacitor C1 is electrically connected to the external electrodes 14a and 14c.
  • the capacitor C2 includes conductor layers 22a to 22c and an insulator layer 84.
  • the conductor layer 22a is connected to the conductor layer 52b and has a rectangular shape.
  • the conductor layer 22b is connected to the conductor layer 56b and has a rectangular shape.
  • the conductor layer 22c is opposed to the conductor layers 22a and 22b via the insulator layer 84, and has a rectangular shape. As a result, capacitance is formed between the conductor layers 22a and 22c and between the conductor layers 22b and 22c. With the above configuration, the capacitor C2 is electrically connected to the external electrodes 14b and 14d.
  • the capacitor C3 is composed of conductor layers 24a and 24b and an insulator layer 84.
  • the conductor layer 24a is connected to the conductor layer 54a and has a rectangular shape.
  • the conductor layer 24 b faces the conductor layer 24 a through the insulator layer 84 and is connected to the conductor layer 58. Thereby, a capacitance is formed between the conductor layers 24a and 24b.
  • the capacitor C3 is electrically connected to the external electrodes 14c and 14e.
  • the capacitor C4 is composed of conductor layers 26a and 26b and an insulator layer 84.
  • the conductor layer 26a is connected to the conductor layer 56a and has a rectangular shape.
  • the conductor layer 26 b faces the conductor layer 26 a through the insulator layer 84 and is connected to the conductor layer 58. As a result, a capacitance is formed between the conductor layers 26a and 26b.
  • the capacitor C4 is electrically connected to the external electrodes 14d and 14e.
  • the capacitor C5 is composed of conductor layers 28a and 28b and an insulator layer 84.
  • the conductor layer 28a is connected to the conductor layer 50b and has a rectangular shape.
  • the conductor layer 28b faces the conductor layer 28a via the insulator layer 84, and has a rectangular shape.
  • the conductor layer 28 b is connected to the conductor layer 58 through the opening of the insulator layer 84. Thereby, a capacitance is formed between the conductor layers 28a and 28b.
  • the capacitor C5 is electrically connected to the external electrodes 14a and 14e.
  • the capacitor C6 is composed of conductor layers 30a and 30b and an insulator layer 84.
  • the conductor layer 30a is connected to the conductor layer 52b and has a rectangular shape.
  • the conductor layer 30b is opposed to the conductor layer 30a via the insulator layer 84, and has a rectangular shape.
  • the conductor layer 30 b is connected to the conductor layer 58 through the opening of the insulator layer 84. Thereby, a capacitance is formed between the conductor layers 30a and 30b.
  • the capacitor C6 is electrically connected to the external electrodes 14b and 14e.
  • the configured directional coupler 10a is mounted on a circuit board by a conductive or non-conductive adhesive. And it connects with the electrode on a circuit board by wire bonding.
  • the main line M, the sub line S, and the like are formed on the semiconductor substrate 12 by a thin film forming method such as vapor deposition. Therefore, the main line M, the sub line S, and the like are formed by a printing method. As compared with the above, the main line M, the sub line S, and the like can be formed more finely. As a result, according to the directional coupler 10a, it is possible to reduce the size of the element.
  • the main line M is located outside the sub line S. This prevents external noise from entering the sub line S. Furthermore, since the line width of the main line M is larger than the line width of the sub line S, it is more effectively prevented that noise enters the sub line S from the outside.
  • the output detected by the sub-line S may be set to about 1/100 of the power input to the main line M, and the detection output accuracy may deteriorate due to minute noise.
  • the configuration of the detector 10a can suppress a decrease in detection accuracy.
  • GaAs is used as the material of the semiconductor substrate 12 instead of Si. Since GaAs has a higher resistance than Si, the loss of the directional coupler 10a can be reduced.
  • the external electrodes 14a to 14e are arranged symmetrically with respect to the central axis in the x-axis direction, so that the characteristics do not change even if the x-axis direction of the directional coupler 10a is changed. Specifically, even when the external electrode 14a that is an input terminal and the external electrode 14b that is an output terminal are interchanged, the external electrode 14c that outputs a detection signal and the external electrode 14d that is terminated are interchanged.
  • the directional coupler 10a can be used without changing the design. As a result, the degree of freedom for mounting the directional coupler 10a is improved.
  • the directional coupler according to the present invention is not limited to the directional coupler 10a shown in the embodiment, and can be changed within the scope of the gist thereof.
  • FIG. 7 is a circuit diagram of an electronic component 10b according to another embodiment. As shown in FIG. 7, the other electrode of the capacitor C ⁇ b> 1 may be connected between the attenuator A ⁇ b> 1 and one end of the sub line S. Similarly, the other electrode of the capacitor C2 may be connected between the attenuator A2 and the other end of the sub line S.
  • the capacitors C3 to C6 may not be provided.
  • the present invention is useful for directional couplers, and is particularly excellent in that good directivity can be obtained.

Landscapes

  • Transmitters (AREA)

Abstract

　良好な方向性を有する方向性結合器を提供することである。　主線路（Ｍ）と副線路（Ｓ）とは、互いに電磁気的に結合している。外部電極（１４ａ）は、主線路（Ｍ）の一端に電気的に接続され、高周波信号（Ｓｉｇ１）が入力する。外部電極（１４ｂ）は、主線路（Ｍ）の他端に電気的に接続され、高周波信号（Ｓｉｇ２）が出力する。外部電極（１４ｃ）は、副線路（Ｓ）の一端に電気的に接続され、高周波信号（Ｓｉｇ１）の電力に比例する電力を有する検波信号（Ｓｉｇ３）が出力する。外部電極（１４ｄ）は、副線路（Ｓ）の他端に電気的に接続され、終端化される。コンデンサ（Ｃ１，Ｃ２）はそれぞれ、主線路（Ｍ）の一端と副線路（Ｓ）の一端との間、及び、主線路（Ｍ）の他端と副線路（Ｓ）の他端との間に電気的に接続されている。

Description

方向性結合器
　本発明は、方向性結合器に関し、より特定的には、高周波信号により通信を行う無線通信機器等に用いられる方向性結合器に関する。
　従来の方向性結合器としては、例えば、特許文献１に記載のアッテネータ複合カプラ（以下、カプラと称す）が知られている。該カプラは、主線路及び副線路を備えている。主線路の両端はそれぞれ、入力端子及び出力端子に接続されている。また、副線路の両端はそれぞれ、検波用端子及び終端用端子に接続されている。更に、副線路の両端と検波用端子及び終端用端子との間にはそれぞれ、アッテネータが設けられている。以上のようなカプラでは、カプラに対する外部からの負荷変動が抑制される。
　ところで、前記カプラは、方向性が悪化するという問題を有している。より詳細には、カプラの出力端子は、無線通信機器の送信回路に接続される。送信回路は、数Ω～２０Ω程度の比較的に低いインピーダンスを有する出力端子を備えた電力増幅器を含んでいる。そのため、送信回路に接続される主線路のインピーダンスも、数Ω～２０Ω程度の比較的に低いインピーダンスに設定される必要がある。
　しかしながら、主線路のインピーダンスが低くなると、主線路に流れる電流が大きくなる。主線路に流れる電流が大きくなると、主線路が発生する磁界が強くなる。その結果、主線路と副線路とが強く磁界結合するようになる。そして、カプラにおいて磁界結合が強くなると、カプラの方向性が悪化してしまう。すなわち、終端用端子から出力される高周波信号の強度が大きくなってしまう。
特開２００９－０４４３０３号公報
　そこで、本発明の目的は、良好な方向性を有する方向性結合器を提供することである。
　本発明の一形態に係る方向性結合器は、主線路と、前記主線路と電磁気的に結合している副線路と、前記主線路の一端に電気的に接続され、第１の高周波信号が入力する入力端子と、前記主線路の他端に電気的に接続され、前記第１の高周波信号が出力する第１の出力端子と、前記副線路の一端に電気的に接続され、前記第１の高周波信号の電力に比例する電力を有する第２の高周波信号が出力する第２の出力端子と、前記副線路の他端に電気的に接続され、終端化される終端端子と、前記主線路の一端と前記副線路の一端との間、又は、該主線路の他端と該副線路の他端との間の少なくとも一方に電気的に接続されている第１のコンデンサと、を備えていること、を特徴とする。
　本発明によれば、良好な方向性を有する方向性結合器を提供することである。
本発明の一実施形態に係る方向性結合器の等価回路図である。 第１のコンピュータシミュレーションの結果を示したグラフである。 第２のコンピュータシミュレーションの結果を示したグラフである。 第３のコンピュータシミュレーションの結果を示したグラフである。 方向性結合器の外観斜視図である。 方向性結合器の分解斜視図である。 その他の実施形態に係る電子部品の回路図である。
　以下に、本発明の実施形態に係る方向性結合器について説明する。
（方向性結合器の回路構成）
　以下に、本発明の一実施形態に係る方向性結合器の回路構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る方向性結合器１０ａの等価回路図である。
　方向性結合器１０ａの回路構成について説明する。方向性結合器１０ａは、所定の周波数帯域において用いられる。所定の周波数帯域とは、例えば、８２４ＭＨｚ～９１５ＭＨｚ（ＧＳＭ（登録商標）８５０／９００）の周波数を有する信号及び１７１０ＭＨｚ～１９１０ＭＨｚ（ＧＳＭ（登録商標）１８００／１９００）の周波数を有する信号が方向性結合器１０ａに入力される場合には、８２４ＭＨｚ～１９１０ＭＨｚである。
　方向性結合器１０ａは、外部電極（端子）１４ａ～１４ｅ、主線路Ｍ、副線路Ｓ、アッテネータＡ１，Ａ２及びコンデンサＣ１～Ｃ６を回路構成として備えている。
　主線路Ｍと副線路Ｓとは、電磁気的に結合している。外部電極１４ａは、高周波信号（第１の高周波信号）Ｓｉｇ１が入力する入力端子であり、主線路Ｍの一端に電気的に接続されている。外部電極１４ｂは、高周波信号（第１の高周波信号）Ｓｉｇ２が出力する第１の出力端子であり、主線路Ｍの他端に電気的に接続されている。外部電極１４ｃは、高周波信号Ｓｉｇ１の電力に比例する電力を有する検波信号（第２の高周波信号）Ｓｉｇ３が出力する第２の出力端子であり、副線路Ｓの一端に電気的に接続されている。外部電極１４ｄは、５０Ωの抵抗値等によって終端化される終端端子であり、副線路Ｓの他端に電気的に接続されている。外部電極１４ｅは、接地される接地端子であり、主線路Ｍの両端及び副線路Ｓの両端にアッテネータＡ１，Ａ２を介して電気的に接続されている。
　コンデンサＣ１は、主線路Ｍの一端と副線路Ｓの一端との間に電気的に接続されている。より詳細には、コンデンサＣ１の一方の電極は、主線路Ｍの一端と外部電極１４ａとを接続する信号線に接続されており、コンデンサＣ１の他方の電極は、副線路Ｓの一端と外部電極１４ｃとを接続する信号線に接続されている。
　コンデンサＣ２は、主線路Ｍの他端と副線路Ｓの他端との間に電気的に接続されている。より詳細には、コンデンサＣ２の一方の電極は、主線路Ｍの他端と外部電極１４ｂとを接続する信号線に接続されており、コンデンサＣ２の他方の電極は、副線路Ｓの他端と外部電極１４ｄとを接続する信号線に接続されている。
　コンデンサＣ５は、外部電極１４ｅと主線路Ｍの一端との間に電気的に接続されている。より詳細には、コンデンサＣ５の一方の電極は、主線路Ｍの一端と外部電極１４ａとを接続する信号線に接続されている。本実施形態では、コンデンサＣ５の一方の電極は、コンデンサＣ１の一方の電極よりも外部電極１４ａの近くに接続されている。また、コンデンサＣ５の他方の電極は、外部電極１４ｅに接続されている。
　コンデンサＣ６は、外部電極１４ｅと主線路Ｍの他端との間に電気的に接続されている。より詳細には、コンデンサＣ６の一方の電極は、主線路Ｍの他端と外部電極１４ｂとを接続する信号線に接続されている。本実施形態では、コンデンサＣ６の一方の電極は、コンデンサＣ２の一方の電極よりも外部電極１４ｂの近くに接続されている。また、コンデンサＣ６の他方の電極は、外部電極１４ｅに接続されている。
　コンデンサＣ３は、外部電極１４ｅと副線路Ｓの一端との間に電気的に接続されている。より詳細には、コンデンサＣ３の一方の電極は、副線路Ｓの一端と外部電極１４ｃとを接続する信号線に接続されている。また、コンデンサＣ３の他方の電極は、外部電極１４ｅに接続されている。
　コンデンサＣ４は、外部電極１４ｅと副線路Ｓの他端との間に電気的に接続されている。より詳細には、コンデンサＣ４の一方の電極は、副線路Ｓの他端と外部電極１４ｄとを接続する信号線に接続されている。また、コンデンサＣ４の他方の電極は、外部電極１４ｅに接続されている。
　アッテネータＡ１は、副線路Ｓの一端と外部電極１４ｃとの間に接続されている。より詳細には、アッテネータＡ１は、抵抗Ｒ１～Ｒ３を含んでいる。抵抗Ｒ１，Ｒ３は、直列に接続されている。すなわち、抵抗Ｒ１の一端は、外部電極１４ｃに接続されている。ただし、抵抗Ｒ１の一端は、コンデンサＣ３の一方の電極よりも外部電極１４ｃから離れた位置において外部電極１４ｃに接続されている。また、抵抗Ｒ１の他端は、抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、副線路Ｓの一端に接続されている。抵抗Ｒ２の一端は、抵抗Ｒ１の他端及び抵抗Ｒ３の一端に接続されている。また、抵抗Ｒ２の他端は、外部電極１４ｅに接続されている。
　アッテネータＡ２は、副線路Ｓの他端と外部電極１４ｄとの間に接続されている。より詳細には、アッテネータＡ２は、抵抗Ｒ４～Ｒ６を含んでいる。抵抗Ｒ４，Ｒ６は、直列に接続されている。すなわち、抵抗Ｒ４の一端は、外部電極１４ｄに接続されている。ただし、抵抗Ｒ４の一端は、コンデンサＣ４の一方の電極よりも外部電極１４ｄから離れた位置において外部電極１４ｄに接続されている。また、抵抗Ｒ４の他端は、抵抗Ｒ６の一端に接続されている。抵抗Ｒ６の他端は、副線路Ｓの他端に接続されている。抵抗Ｒ５の一端は、抵抗Ｒ４の他端及び抵抗Ｒ６の一端に接続されている。また、抵抗Ｒ５の他端は、外部電極１４ｅに接続されている。
（効果及びシミュレーション）
　本願発明者は、方向性結合器１０ａの方向性を向上させるために、コンデンサＣ１，Ｃ２を方向性結合器１０ａに設けて、主線路Ｍと副線路Ｓとの間の電界結合を強くした。これにより、主線路Ｍと副線路Ｓとの間の電磁気的な結合の内の磁界結合の割合を低減することが可能となる。その結果、方向性結合器１０ａの方向性が向上する。更に、本願発明者は、方向性結合器１０ａが奏する効果をより明確にするために、以下に説明する第１のコンピュータシミュレーションを行った。
　以下では、外部電極１４ａに入力する信号を高周波信号Ｓｉｇ１と呼び、外部電極１４ｂから出力する信号を高周波信号Ｓｉｇ２と呼び、外部電極１４ｃから出力する信号を検波信号Ｓｉｇ３と呼び、外部電極１４ｄから出力する信号を高周波信号Ｓｉｇ４と呼ぶ。
　本願発明者は、コンデンサＣ１，Ｃ２の容量値を変化させたときの検波信号Ｓｉｇ３の強度に対する高周波信号Ｓｉｇ４の強度の比の値を算出した。高周波信号Ｓｉｇ１として１９００ＭＨｚ帯域の信号を用いた。図２は、第１のコンピュータシミュレーションの結果を示したグラフであり、図１の方向性結合器１０ａにおいて、コンデンサＣ１，Ｃ２の容量値を変化させた場合における高周波信号Ｓｉｇ４の強度に対する検波信号Ｓｉｇ３の強度の比の値を示したグラフである。横軸は、コンデンサＣ１，Ｃ２の容量値を示し、縦軸は、高周波信号Ｓｉｇ４の強度に対する検波信号Ｓｉｇ３の強度の比の値を示している。なお、高周波信号Ｓｉｇ４の強度に対する検波信号Ｓｉｇ３の強度の比の値の単位は、デシベルを用いた。
　図２によれば、コンデンサＣ１，Ｃ２の容量値を０ｐＦから大きくしていくと、高周波信号Ｓｉｇ４の強度に対する検波信号Ｓｉｇ３の強度の比の値が大きくなっていることが分かる。すなわち、コンデンサＣ１，Ｃ２の容量値が大きくなると、高周波信号Ｓｉｇ４の強度が小さくなり、検波信号Ｓｉｇ３の強度が大きくなっていることが分かる。よって、第１のコンピュータシミュレーションによれば、コンデンサＣ１，Ｃ２の容量値が大きくなることにより、方向性結合器１０ａの方向性が向上することが分かる。なお、高周波信号Ｓｉｇ４の強度に対する検波信号Ｓｉｇ３の強度の比の値は、コンデンサＣ１，Ｃ２の容量値が０．２ｐＦにおいて最大となっており、０．２ｐＦより大きい場合には低下している。これは、０．２ｐＦのときに、終端用端子に出力される高周波信号において、電界結合と磁界結合とが相殺され最小となるためである。
　次に、本願発明者は、コンデンサＣ５，Ｃ６の容量値を変化させたときの外部電極１４ａにおける反射特性を算出した。高周波信号Ｓｉｇ１として１９００ＭＨｚ帯域の信号を用いた。図３は、第２のコンピュータシミュレーションの結果を示したグラフであり、図１の方向性結合器１０ａにおいて、コンデンサＣ５，Ｃ６の容量値を変化させた場合における高周波信号Ｓｉｇ１の強度に対する外部電極１４ａでの反射信号（以下、単に反射信号と称す）の強度の比の値（反射特性）を示したグラフである。横軸は、コンデンサＣ５，Ｃ６の容量値を示し、縦軸は、高周波信号Ｓｉｇ１の強度に対する反射信号の強度の比の値を示している。なお、高周波信号Ｓｉｇ１の強度に対する反射信号の強度の比の値の単位は、デシベルを用いた。
　図３によれば、コンデンサＣ５，Ｃ６の容量値を０ｐＦから大きくしていくと、高周波信号Ｓｉｇ１の強度に対する反射信号の強度の比の値が小さくなっていることが分かる。すなわち、コンデンサＣ５，Ｃ６の容量値が大きくなると、反射信号の強度が小さくなっていることが分かる。よって、第２のコンピュータシミュレーションによれば、コンデンサＣ５，Ｃ６の容量値が大きくなることにより、方向性結合器１０ａの反射特性が向上することが分かる。これは、主線路Ｍと外部電極１４ａ及び外部電極１４ｂに接続された外部回路との間のインピーダンスマッチングが取られるためである。したがって、コンデンサＣ５，Ｃ６の容量値が２．５ｐＦであるときにはインピーダンスマッチングが取られて、高周波信号Ｓｉｇ１の強度に対する反射信号の強度の比の値は最小となっている。一方、コンデンサＣ５，Ｃ６の容量値が２．５ｐＦより大きいときにはインピーダンスマッチングが崩れるので、高周波信号Ｓｉｇ１の強度に対する反射信号の強度の比の値は増加している。
　ところで、方向性結合器１０ａでは、コンデンサＣ３，Ｃ４が設けられていないと、高周波信号Ｓｉｇ１の周波数が高くなると、検波信号Ｓｉｇ３の強度が強くなる。すなわち、結合度特性が右肩上がりとなる。結合度特性とは、高周波信号Ｓｉｇ１の強度に対する検波信号Ｓｉｇ３の強度の比の値と高周波信号Ｓｉｇ１の周波数との関係である。
　そこで、本願発明者は、方向性結合器１０ａの結合度特性を平坦化するために、コンデンサＣ３，Ｃ４を方向性結合器１０ａに設けて、副線路Ｓの両端にローパスフィルタを設けた。これにより、高周波信号Ｓｉｇ１の周波数が高くなった場合に、外部電極１４ｃから高い周波数の検波信号Ｓｉｇ３が出力されることが抑制される。その結果、方向性結合器１０ａの結合度特性が平坦化される。そして、本願発明者は、方向性結合器１０ａが奏する効果をより明確にするために、以下に説明する第３のコンピュータシミュレーションを行った。
　本願発明者は、コンデンサＣ３，Ｃ４の容量値を変化させたときにおける外部電極１４ａの高周波信号Ｓｉｇ１の強度に対する検波信号Ｓｉｇ３の強度の比の値を算出した。高周波信号Ｓｉｇ１として８００ＭＨｚ帯域の信号及び１９００ＭＨｚ帯域の信号を用いた。図４は、第３のコンピュータシミュレーションの結果を示したグラフであり、図１の方向性結合器１０ａにおいて、コンデンサＣ３，Ｃ４の容量値を変化させた場合における高周波信号Ｓｉｇ１の強度に対する検波信号Ｓｉｇ３の強度の比の値を示したグラフである。横軸は、コンデンサＣ３，Ｃ４の容量値を示し、縦軸は、高周波信号Ｓｉｇ１の強度に対する検波信号Ｓｉｇ３の強度の比の値を示している。なお、高周波信号Ｓｉｇ１の強度に対する検波信号Ｓｉｇ３の強度の比の値の単位は、デシベルを用いた。
　図４によれば、高周波信号Ｓｉｇ１として１９００ＭＨｚ帯域の信号が用いられた場合の方が、高周波信号Ｓｉｇ１として８００ＭＨｚ帯域の信号が用いられた場合よりも、高周波信号Ｓｉｇ１の強度に対する検波信号Ｓｉｇ３の強度の比の値が大きくなっていることが分かる。これは、高周波信号Ｓｉｇ１の周波数が高くなると、検波信号Ｓｉｇ３の強度が強くなっていることを意味している。ただし、コンデンサＣ３，Ｃ４の容量値が大きくなるにしたがって、高周波信号Ｓｉｇ１として１９００ＭＨｚ帯域の信号が用いられた場合と高周波信号Ｓｉｇ１として８００ＭＨｚ帯域の信号が用いられた場合との間において、高周波信号Ｓｉｇ１の強度に対する検波信号Ｓｉｇ３の強度の比の値の差が小さくなっていることが分かる。すなわち、コンデンサＣ３，Ｃ４が設けられることにより、方向性結合器１０ａの結合度特性が平坦化されていることが分かる。
（方向性結合器の具体的構成）
　次に、方向性結合器１０ａの具体的構成について図面を参照しながら説明する。図５は、方向性結合器１０ａの外観斜視図である。図６は、方向性結合器１０ａの分解斜視図である。以下では、方向性結合器１０ａの半導体基板１２の法線方向をｚ軸方向と定義し、ｚ軸方向から平面視したときの半導体基板１２の長辺方向をｘ軸方向と定義し、ｚ軸方向から平面視したときの半導体基板１２の短辺方向をｙ軸方向と定義する。なお、ｘ軸、ｙ軸、ｚ軸は、互いに直交している。なお、図５では、後述する絶縁体層８０，８２，８４は省略してある。
　方向性結合器１０ａは、図６に示すように、半導体基板１２、導体層１６（１６ａ，１６ｂ）、１８（１８ａ，１８ｂ），２０（２０ａ，２０ｂ，２０ｃ），２２（２２ａ，２２ｂ，２２ｃ），２４（２４ａ，２４ｂ），２６（２６ａ，２６ｂ），２８（２８ａ，２８ｂ），３０（３０ａ，３０ｂ），４０（４０ａ，４０ｂ），４２，４４，４６（４６ａ，４６ｂ），４８，４９（４９ａ，４９ｂ），５０（５０ａ，５０ｂ），５２（５２ａ，５２ｂ），５４（５４ａ，５４ｂ），５６（５６ａ，５６ｂ），５８，６０（６０ａ，６０ｂ），６２，６４、抵抗層６６（６６ａ～６６ｃ），６８（６８ａ～６８ｃ）及び絶縁体層８０，８２，８４を備えている。方向性結合器１０ａは、例えば、０．８ｍｍ×０．６ｍｍ×０．１ｍｍのサイズを有する。
　半導体基板１２は、図５及び図６に示すように、長方形状の板であり、例えば、ＧａＡｓからなる。また、半導体基板１２のｚ軸方向の正方向側には、図６に示すように、絶縁体層８０、第１の導体層Ｂ１、絶縁体層８２、第２の導体層Ｂ２、絶縁体層８４及び第３の導体層Ｂ３がｚ軸方向の正方向側からこの順に並ぶように積層されている。
　第１の導体層Ｂ１は、導体層６２，６４により構成されている。第２の導体層Ｂ２は、導体層１６ａ，１８ａ，２０ｃ，２２ｃ，２４ａ，２６ａ，２８ｂ，３０ｂ，４０ａ，４６ａ，４９ａ，５０ａ，５２ａ，５４ａ，５６ａ，６０ａにより構成されている。第３の導体層Ｂ３は、導体層１６ｂ，１８ｂ，２０ａ，２０ｂ，２２ａ，２２ｂ，２４ｂ，２６ｂ，２８ａ，３０ａ，４０ｂ，４２，４４，４６ｂ，４８，４９ｂ，５０ｂ，５２ｂ，５４ｂ，５６ｂ，５８，６０ｂにより構成されている。第１の導体層Ｂ１、第２の導体層Ｂ２及び第３の導体層Ｂ３は、例えば、Ａｕ，Ａｇ，Ｃｕ等により構成されている。また、絶縁体層８０，８２，８４は、ＳｉＮｘ薄膜やポリイミド等の樹脂膜が用いられる。絶縁体層８０，８２，８４の膜厚は、例えば、０．１μｍ～０．２μｍである。
　外部電極１４ａは、図５及び図６に示すように、導体層５０ａ，５０ｂがｚ軸方向に重なることにより構成されている。導体層５０ｂは、半導体基板１２上に設けられており、長方形状をなしている。また、導体層５０ａは、導体層５０ｂよりもｚ軸方向の正方向側に設けられており、長方形状をなしている。また、導体層５０ｂは、絶縁体層８４に設けられている開口を介して導体層５０ａと接触している。導体層５０ａは、絶縁体層８０，８２の開口を介して外部に露出している。
　外部電極１４ｂは、図５及び図６に示すように、導体層５２ａ，５２ｂがｚ軸方向に重なることにより構成されている。導体層５２ｂは、半導体基板１２上に設けられており、長方形状をなしている。また、導体層５２ａは、導体層５２ｂよりもｚ軸方向の正方向側に設けられており、長方形状をなしている。また、導体層５２ｂは、絶縁体層８４に設けられている開口を介して導体層５２ａと接触している。また、導体層５２ａは、絶縁体層８０，８２の開口を介して外部に露出している。
　外部電極１４ｃは、図５及び図６に示すように、導体層５４ａ，５４ｂがｚ軸方向に重なることにより構成されている。導体層５４ｂは、半導体基板１２上に設けられており、長方形状をなしている。また、導体層５４ａは、導体層５４ｂよりもｚ軸方向の正方向側に設けられており、長方形状をなしている。また、導体層５４ｂは、絶縁体層８４に設けられている開口を介して導体層５４ａと接触している。また、導体層５４ａは、絶縁体層８０，８２の開口を介して外部に露出している。
　外部電極１４ｄは、図５及び図６に示すように、導体層５６ａ，５６ｂがｚ軸方向に重なることにより構成されている。導体層５６ｂは、半導体基板１２上に設けられており、長方形状をなしている。また、導体層５６ａは、導体層５６ｂよりもｚ軸方向の正方向側に設けられており、長方形状をなしている。また、導体層５６ｂは、絶縁体層８４に設けられている開口を介して導体層５６ａと接触している。また、導体層５６ａは、絶縁体層８０，８２の開口を介して外部に露出している。
　外部電極１４ｅは、図５及び図６に示すように、導体層５８により構成されている。導体層５８は、半導体基板１２上に設けられており、長方形状をなしている。また、導体層５８は、絶縁体層８０，８２，８４の開口を介して外部に露出している。
　主線路Ｍは、導体層１６ａ，１６ｂがｚ軸方向に重なることにより構成されている。導体層１６ｂは、半導体基板１２上に設けられており、時計回りに旋回しながら中心から外側へと進行する渦巻状をなしている。導体層１６ａは、導体層１６ｂよりもｚ軸方向の正方向側に設けられており、時計回りに旋回しながら中心から外側へと進行する渦巻状をなしている。また、導体層１６ｂは、絶縁体層８４に設けられている開口を介して導体層１６ａと接触している。
　副線路Ｓは、導体層１８ａ，１８ｂがｚ軸方向に重なることにより構成されている。導体層１８ｂは、半導体基板１２上に設けられており、時計回りに旋回しながら中心から外側へと進行する渦巻状をなしている。導体層１８ａは、導体層１８ｂよりもｚ軸方向の正方向側に設けられており、時計回りに旋回しながら中心から外側へと進行する渦巻状をなしている。また、導体層１８ｂは、絶縁体層８４に設けられている開口を介して導体層１８ａと接触している。
　また、主線路Ｍ及び副線路Ｓは、ｚ軸方向（半導体基板１２の法線方向）から平面視したときに、隣り合った状態で同方向に旋回している。そして、主線路Ｍは、副線路Ｓよりも外側に位置している。更に、主線路Ｍの線幅は、副線路Ｓの線幅よりも太い。
　導体層１６ａの中心側の端部は、導体層６２を介して、導体層５０ａに接続されている。これにより、主線路Ｍの一端は、外部電極１４ａに接続されている。また、導体層１６ｂの外側の端部は、導体層５２ａ，５２ｂに接続されている。これにより、主線路Ｍの他端は、外部電極１４ｂに接続されている。
　アッテネータＡ１は、抵抗層６６ａ～６６ｃにより構成されている。より詳細には、抵抗Ｒ１～Ｒ３はそれぞれ、抵抗層６６ａ～６６ｃにより構成されている。また、アッテネータＡ２は、抵抗層６８ａ～６８ｃにより構成されている。より詳細には、抵抗Ｒ４～Ｒ６はそれぞれ、抵抗層６８ａ～６８ｃにより構成されている。
　抵抗層６６，６８は、半導体基板１２上に設けられている長方形状の抵抗膜であり、導体層１６、１８，２０，２２，２４，２６，２８，３０，４０，４２，４４，４６，４８，４９，５０，５２，５４，５６，５８，６０，６２，６４を構成している材料よりも高い抵抗値を有する材料により構成されている。このような材料としては、例えば、ＴａＮが挙げられる。
　導体層１８ａの中心側の端部は、導体層６４，６０ａ，６０ｂ，４４を介して、抵抗層６６ｃに接続されている。これにより、副線路Ｓの一端は、抵抗Ｒ３に接続されている。また、抵抗層６６ｃは、導体層４２を介して抵抗層６６ａに接続されている。更に、抵抗層６６ａは、導体層４０ａ，４０ｂを介して導体層５４ａ，５４ｂに接続されている。これにより、抵抗Ｒ３と外部電極１４ｃとは抵抗Ｒ１を介して接続されている。すなわち、副線路Ｓの一端は、抵抗Ｒ３，Ｒ１を介して外部電極１４ｃに接続されている。
　また、抵抗層６６ｂは、導体層４２に接続されている。導体層４２は、導体層５８に接続されている。これにより、抵抗Ｒ２は、抵抗Ｒ１と抵抗Ｒ３との間と、外部電極１４ｅとの間に接続されている。
　導体層１８ａの外側の端部は、導体層４９ａ，４９ｂを介して、抵抗層６８ｃに接続されている。これにより、副線路Ｓの一端は、抵抗Ｒ６に接続されている。また、抵抗層６８ｃは、導体層４８を介して抵抗層６８ａに接続されている。更に、抵抗層６８ａは、導体層４６ａ，４６ｂを介して導体層５６ａ，５６ｂに接続されている。これにより、抵抗Ｒ６と外部電極１４ｄとは抵抗Ｒ４を介して接続されている。すなわち、副線路Ｓの他端は、抵抗Ｒ６，Ｒ４を介して外部電極１４ｄに接続されている。
　また、抵抗層６８ｂは、導体層４８に接続されている。導体層４８は、導体層５８に接続されている。これにより、抵抗Ｒ５は、抵抗Ｒ４と抵抗Ｒ６との間と、外部電極１４ｅとの間に接続されている。
　コンデンサＣ１は、導体層２０ａ～２０ｃ及び絶縁体層８４により構成されている。導体層２０ａは、導体層５０ｂに接続されており、長方形状をなしている。導体層２０ｂは、導体層５４ｂに接続されており、長方形状をなしている。導体層２０ｃは、絶縁体層８４を介して導体層２０ａ，２０ｂに対向しており、長方形状をなしている。これにより、導体層２０ａ，２０ｃ間及び導体層２０ｂ，２０ｃ間に容量が形成されている。以上の構成により、コンデンサＣ１は、外部電極１４ａ，１４ｃに電気的に接続されている。
　コンデンサＣ２は、導体層２２ａ～２２ｃ及び絶縁体層８４により構成されている。導体層２２ａは、導体層５２ｂに接続されており、長方形状をなしている。導体層２２ｂは、導体層５６ｂに接続されており、長方形状をなしている。導体層２２ｃは、絶縁体層８４を介して導体層２２ａ，２２ｂに対向しており、長方形状をなしている。これにより、導体層２２ａ，２２ｃ間及び導体層２２ｂ，２２ｃ間に容量が形成されている。以上の構成により、コンデンサＣ２は、外部電極１４ｂ，１４ｄに電気的に接続されている。
　コンデンサＣ３は、導体層２４ａ，２４ｂ及び絶縁体層８４により構成されている。導体層２４ａは、導体層５４ａに接続されており、長方形状をなしている。導体層２４ｂは、絶縁体層８４を介して導体層２４ａに対向しており、導体層５８に接続されている。これにより、導体層２４ａ，２４ｂ間に容量が形成されている。以上の構成により、コンデンサＣ３は、外部電極１４ｃ，１４ｅに電気的に接続されている。
　コンデンサＣ４は、導体層２６ａ，２６ｂ及び絶縁体層８４により構成されている。導体層２６ａは、導体層５６ａに接続されており、長方形状をなしている。導体層２６ｂは、絶縁体層８４を介して導体層２６ａに対向しており、導体層５８に接続されている。これにより、導体層２６ａ，２６ｂ間に容量が形成されている。以上の構成により、コンデンサＣ４は、外部電極１４ｄ，１４ｅに電気的に接続されている。
　コンデンサＣ５は、導体層２８ａ，２８ｂ及び絶縁体層８４により構成されている。導体層２８ａは、導体層５０ｂに接続されており、長方形状をなしている。導体層２８ｂは、絶縁体層８４を介して導体層２８ａに対向しており、長方形状をなしている。また、導体層２８ｂは、絶縁体層８４の開口を介して導体層５８に接続されている。これにより、導体層２８ａ，２８ｂ間に容量が形成されている。以上の構成により、コンデンサＣ５は、外部電極１４ａ，１４ｅに電気的に接続されている。
　コンデンサＣ６は、導体層３０ａ，３０ｂ及び絶縁体層８４により構成されている。導体層３０ａは、導体層５２ｂに接続されており、長方形状をなしている。導体層３０ｂは、絶縁体層８４を介して導体層３０ａに対向しており、長方形状をなしている。また、導体層３０ｂは、絶縁体層８４の開口を介して導体層５８に接続されている。これにより、導体層３０ａ，３０ｂ間に容量が形成されている。以上の構成により、コンデンサＣ６は、外部電極１４ｂ，１４ｅに電気的に接続されている。
　以上のように、構成された方向性結合器１０ａは、導電性又は非導電性の接着剤により回路基板上に実装される。そして、ワイヤボンディングにより、回路基板上の電極と接続される。
　方向性結合器１０ａによれば、半導体基板１２上に蒸着等の薄膜形成方法により、主線路Ｍ及び副線路Ｓ等を形成するので、印刷法により主線路Ｍ及び副線路Ｓ等を形成する場合に比べて、主線路Ｍ及び副線路Ｓ等をより微細に形成することができる。その結果、方向性結合器１０ａによれば、素子の小型化を図ることが可能である。
　また、主線路Ｍは、副線路Ｓよりも外側に位置している。これにより、副線路Ｓに外部からのノイズが侵入することが防止される。更に、主線路Ｍの線幅は、副線路Ｓの線幅よりも太いので、副線路Ｓに外部からノイズが侵入することがより効果的に防止される。特に、副線路Ｓで検知する出力は、主線路Ｍに入力される電力の１／１００程度に設定されることがあり、微小なノイズにより検波出力精度が悪くなることがあるが、方向性結合器１０ａの構成により、検波精度の低下を抑制できる。
　また、半導体基板１２の材料に、ＳｉではなくＧａＡｓが用いられている。ＧａＡｓは、Ｓｉに比べて高抵抗であるので、方向性結合器１０ａの低損失化が図られる。
　なお、外部電極１４ａ～１４ｅが、ｘ軸方向の中心軸に対して線対称に配置されることにより、方向性結合器１０ａのｘ軸方向が入れ変わっても特性が変化しなくなる。具体的には、入力端子である外部電極１４ａと出力端子である外部電極１４ｂとが入れ替わり、検波信号が出力される外部電極１４ｃと終端化される外部電極１４ｄとが入れ替わった場合であっても、設計変更することなく方向性結合器１０ａを使用できる。その結果、方向性結合器１０ａの実装の自由度が向上する。
（その他の実施形態）
　本発明に係る方向性結合器は、前記実施形態に示した方向性結合器１０ａに限らず、その要旨の範囲内において変更可能である。
　図７は、その他の実施形態に係る電子部品１０ｂの回路図である。図７に示すように、コンデンサＣ１の他方の電極は、アッテネータＡ１と副線路Ｓの一端との間に接続されていてもよい。同様に、コンデンサＣ２の他方の電極は、アッテネータＡ２と副線路Ｓの他端との間に接続されていてもよい。
　また、方向性結合器１０ａ，１０ｂにおいて、コンデンサＣ３～Ｃ６は設けられていなくてもよい。
　また、方向性結合器１０ａ，１０ｂにおいて、コンデンサＣ１，Ｃ２は、少なくともいずれか一方が設けられていればよい。
　以上のように、本発明は、方向性結合器に有用であり、特に、良好な方向性を得ることができる点において優れている。
　Ａ１，Ａ２　アッテネータ
　Ｃ１～Ｃ６　コンデンサ
　Ｍ 主線路
　Ｒ１～Ｒ６　抵抗
　Ｓ 副線路
　１０ａ，１０ｂ　方向性結合器
　１２　半導体基板
　１４ａ～１４ｅ　外部電極
　１６ａ，１６ｂ，１８ａ，１８ｂ，２０ａ，２０ｂ，２０ｃ，２２ａ，２２ｂ，２２ｃ，２４ａ，２４ｂ，２６ａ，２６ｂ，２８ａ，２８ｂ，３０ａ，３０ｂ，４０ａ，４０ｂ，４２，４４，４６ａ，４６ｂ，４８，４９ａ，４９ｂ，５０ａ，５０ｂ，５２ａ，５２ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５８，６０ａ，６０ｂ，６２，６４　導体層
　６６ａ～６６ｃ，６８ａ～６８ｃ　抵抗層
　８０，８２，８４　絶縁体層

Claims (9)

  1. 　主線路と、
    　前記主線路と電磁気的に結合している副線路と、
    　前記主線路の一端に電気的に接続され、第１の高周波信号が入力する入力端子と、
    　前記主線路の他端に電気的に接続され、前記第１の高周波信号が出力する第１の出力端子と、
    　前記副線路の一端に電気的に接続され、前記第１の高周波信号の電力に比例する電力を有する第２の高周波信号が出力する第２の出力端子と、
    　前記副線路の他端に電気的に接続され、終端化される終端端子と、
    　前記主線路の一端と前記副線路の一端との間、又は、該主線路の他端と該副線路の他端との間の少なくとも一方に電気的に接続されている第１のコンデンサと、
    　を備えていること、
    　を特徴とする方向性結合器。
  2. 　前記方向性結合器は、
    　接地される接地端子と、
    　前記接地端子と前記副線路の一端又は他端との間の少なくとも一方に電気的に接続されている第２のコンデンサと、
    　を更に備えていること、
    　を特徴とする請求項１に記載の方向性結合器。
  3. 　前記方向性結合器は、
    　接地される接地端子と、
    　前記接地端子と前記主線路の一端又は他端との間の少なくとも一方に電気的に接続されている第３のコンデンサと、
    　を更に備えていること、
    　を特徴とする請求項１又は請求項２のいずれかに記載の方向性結合器。
  4. 　前記副線路の一端と前記第２の出力端子との間、又は、該副線路の他端と前記終端端子との間の少なくとも一方に接続されているアッテネータを、
    　更に備えていること、
    　を特徴とする請求項１ないし請求項３のいずれかに記載の方向性結合器。
  5. 　前記方向性結合器は、
    　基板を、
    　更に備えており、
    　前記主線路、前記副線路及び前記第１のコンデンサは、前記基板上に設けられている導体層により構成されていること、
    　を特徴とする請求項１ないし請求項４のいずれかに記載の方向性結合器。
  6. 　前記主線路及び前記副線路は、渦巻状の線状導体であること、
    　を特徴とする請求項５に記載の方向性結合器。
  7. 　前記主線路及び前記副線路は、前記基板の主面の法線方向から平面視したときに、隣り合った状態で同方向に旋回していること、
    　を特徴とする請求項６に記載の方向性結合器。
  8. 　前記主線路は、前記副線路よりも外側に位置していること、
    　を特徴とする請求項７に記載の方向性結合器。
  9. 　前記主線路の線幅は、前記副線路の線幅よりも大きいこと、
    　を特徴とする請求項７又は請求項８のいずれかに記載の方向性結合器。
PCT/JP2012/053245 2011-02-17 2012-02-13 方向性結合器 WO2012111598A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011031817 2011-02-17
JP2011-031817 2011-02-17

Publications (1)

Publication Number Publication Date
WO2012111598A1 true WO2012111598A1 (ja) 2012-08-23

Family

ID=46672517

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/053245 WO2012111598A1 (ja) 2011-02-17 2012-02-13 方向性結合器

Country Status (1)

Country Link
WO (1) WO2012111598A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016176516A1 (en) * 2015-04-28 2016-11-03 Bird Technologies Group, Inc Thru-line directional power sensor having microstrip coupler

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5451445A (en) * 1977-09-30 1979-04-23 Fujitsu Ltd Directional coupler
US4216446A (en) * 1978-08-28 1980-08-05 Motorola, Inc. Quarter wave microstrip directional coupler having improved directivity
JPH04505532A (ja) * 1989-06-02 1992-09-24 モトローラ・インコーポレーテッド 容量的に補償されたマイクロストリップ方向性結合器
US5243305A (en) * 1991-06-11 1993-09-07 Forem S.P.A. Method to make microwave coupler with maximal directivity and adaptation and relevant microstrip coupler
JP2002280810A (ja) * 2001-03-16 2002-09-27 Murata Mfg Co Ltd 方向性結合器
US20040119559A1 (en) * 2002-12-18 2004-06-24 Analog Devices, Inc. Reduced size microwave directional coupler
JP2005184631A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 高周波電力増幅用電子部品
JP2009021824A (ja) * 2007-07-12 2009-01-29 Mitsubishi Electric Corp 方向性結合器
JP2009044303A (ja) * 2007-08-07 2009-02-26 Panasonic Corp アッテネータ複合カプラ
JP2011114828A (ja) * 2009-11-30 2011-06-09 Tdk Corp カプラ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5451445A (en) * 1977-09-30 1979-04-23 Fujitsu Ltd Directional coupler
US4216446A (en) * 1978-08-28 1980-08-05 Motorola, Inc. Quarter wave microstrip directional coupler having improved directivity
JPH04505532A (ja) * 1989-06-02 1992-09-24 モトローラ・インコーポレーテッド 容量的に補償されたマイクロストリップ方向性結合器
US5243305A (en) * 1991-06-11 1993-09-07 Forem S.P.A. Method to make microwave coupler with maximal directivity and adaptation and relevant microstrip coupler
JP2002280810A (ja) * 2001-03-16 2002-09-27 Murata Mfg Co Ltd 方向性結合器
US20040119559A1 (en) * 2002-12-18 2004-06-24 Analog Devices, Inc. Reduced size microwave directional coupler
JP2005184631A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 高周波電力増幅用電子部品
JP2009021824A (ja) * 2007-07-12 2009-01-29 Mitsubishi Electric Corp 方向性結合器
JP2009044303A (ja) * 2007-08-07 2009-02-26 Panasonic Corp アッテネータ複合カプラ
JP2011114828A (ja) * 2009-11-30 2011-06-09 Tdk Corp カプラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016176516A1 (en) * 2015-04-28 2016-11-03 Bird Technologies Group, Inc Thru-line directional power sensor having microstrip coupler
US10775419B2 (en) 2015-04-28 2020-09-15 Bird Technologies Group Inc. Thru-line directional power sensor having microstrip coupler
US11415605B2 (en) 2015-04-28 2022-08-16 Bird Technologies Group, Inc. Thru-line directional power sensor having microstrip coupler

Similar Documents

Publication Publication Date Title
US9000864B2 (en) Directional coupler
US9077061B2 (en) Directional coupler
US9144152B2 (en) Cover lay film and flexible printed wiring board
US7755447B2 (en) Multilayer balun, hybrid integrated circuit module, and multilayer substrate
JP5176989B2 (ja) コモンモードフィルタ及びその実装構造
JP6363798B2 (ja) 方向性結合器および通信モジュール
WO2011074370A1 (ja) 方向性結合器
JP5482901B2 (ja) 方向性結合器
US9119318B2 (en) Multilayer substrate module
US20100219903A1 (en) Nonreciprocal circuit device
US8248179B2 (en) Circuit module
US8629735B2 (en) Electronic component
WO2020100802A1 (ja) フレキシブル基板及び電子機器
WO2008023510A1 (fr) Module à haute fréquence
JP2011040978A (ja) 方向性結合器
JP4788714B2 (ja) 非可逆回路素子、複合電子部品及び通信装置
JP2014504486A (ja) 方向性カプラ
JP2002217031A (ja) ノイズフィルタおよびこのノイズフィルタを用いた電子機器
WO2012111598A1 (ja) 方向性結合器
JP4858542B2 (ja) 非可逆回路素子
WO2014115678A1 (ja) 高周波信号伝送線路及び電子機器
JPH0955607A (ja) 非可逆回路素子
JP4033852B2 (ja) コモンモードフィルタ
EP1884963A1 (en) Multilayer directional coupler
JP2012015395A (ja) コモンモードチョークコイル実装構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12747395

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12747395

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP