CN1371173A - 参考电压电路 - Google Patents

参考电压电路 Download PDF

Info

Publication number
CN1371173A
CN1371173A CN02107087A CN02107087A CN1371173A CN 1371173 A CN1371173 A CN 1371173A CN 02107087 A CN02107087 A CN 02107087A CN 02107087 A CN02107087 A CN 02107087A CN 1371173 A CN1371173 A CN 1371173A
Authority
CN
China
Prior art keywords
transistor
circuit
reference voltage
mos transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02107087A
Other languages
English (en)
Other versions
CN1196265C (zh
Inventor
福井厚夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1371173A publication Critical patent/CN1371173A/zh
Application granted granted Critical
Publication of CN1196265C publication Critical patent/CN1196265C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Abstract

在半导体集成电路中提供一种即使在低电源电压下也稳定工作的高精度参考电压。采用一种电路结构,在此结构中,即使在低电源电压下也可以获得稳定的参考电压。

Description

参考电压电路
发明背景
1.发明领域本发明涉及一种半导体集成电路的参考电压电路。
2.相关技术的描述
图3中所示的电路是作为常规参考电压电路所知的。也就是说，电路包括：其源和栅接地的n-沟道耗尽型MOS晶体管170的恒流电路，由p-沟道增强型MOS晶体管150和151形成的、用于产生并输出源自从晶体管170输入的电流的镜像电流的电流镜像电路，其栅和漏彼此连接、用于从电流镜像电路的输出电流产生参考电压Vref的n-沟道增强型MOS晶体管160。
在晶体管150和151尺寸相同的情况下，晶体管170的漏电流ID(170)等于晶体管160的漏电流ID(160)，晶体管160的栅—源电压VGS(160)成为参考电压Vref。
为了使参考电压Vref成为预定电压，所有的晶体管必须在饱和的状态工作。当晶体管170在饱和状态工作的最小漏—源电压为VDSAT(170)、晶体管150的漏—源电压为VDS(150)时，参考电压Vref成为预定电压的最小电源电压Vdd(min)通过下述等式获得：
Vdd(min)＝VDSAT(170)+VDS(150)    (1)
当晶体管170的阈值为Vt(170)时，n-沟道耗尽型MOS晶体管170在饱和状态工作的最小漏—源电压VDSAT(170)通过下述等式获得：
VDSAT(170)＝Vt(170)    (2)
通常，由于Vt(170)约为-0.4V、VDS(150)约为1.0V，因此由等式(1)，Vdd(min)通过下述等式获得：
Vdd(min)＝-0.4V+1.0V＝1.4V    (3)
在图3中显示的常规参考电压电路中，所存在的问题在于：在低电源电压的情况下，电路工作变得不稳定并且不能产生预定参考电压Vref。
如果尝试即使在低电源电压的情况下也获得预定的参考电压Vref，则必须提高n-沟道耗尽型MOS晶体管的阈值(使绝对值接近0)或提高p-沟道增强型MOS晶体管的阈值(使绝对值接近0)，但是，如果这样做的话，就不能在高温或者低温下工作。
发明概述
鉴于上述原因完成了本发明，因此本发明的目的是通过改变电路结构而能够在低电源电压下工作。
为了解决此问题，根据本发明，设计出一种电路结构，这样即使在低于常规电压的电源电压下工作也可以获得预定的参考电压Vref。
通过采用这种结构，可以在半导体集成电路中提供高精度参考电压发生器，即使在低电源电压的条件下该电路也可以稳定工作。
本发明提供一种电路结构，在此电路结构中，即使电源电压低于常规的电源电压也可以获得预定的参考电压Vref。
附图的简要说明
在附图中：
图1是本发明第一实施例的参考电压电路的电路图；
图2是本发明第二实施例的参考电压电路的电路图；
图3是常规参考电压电路的电路图。
优选实施例的详细描述
以下，将参考附图描述本发明的实施例。
图1显示本发明第一实施例的参考电压电路。电路包括：其源和栅接地的n-沟道耗尽型MOS晶体管120的恒流电路，用于输出参考电压Vref的n-沟道增强型MOS晶体管110的接地源放大电路，具有参考电压Vref连接到其上的栅的n-沟道增强型MOS晶体管111，由用于产生和输出源自从晶体管111输入的电流的镜像电流的p-沟道增强型MOS晶体管100、101和102构成的电流镜像电路。
晶体管100的漏电流ID(100)等于恒流晶体管120的漏电流ID(120)。在晶体管100和102的尺寸彼此相等的情况下，由于晶体管100和102形成电流镜像电路，晶体管100的漏电流ID(100)变为等于晶体管102的漏电流(102)。另外，由于晶体管111的漏电流ID(111)变为等于晶体管102的漏电流ID(102)，最后，漏电流ID(120)变为等于漏电流ID(111)。因此，与图3所示的常规电路相似，晶体管111的栅—漏电压VGS(111)变为参考电压Vref。
为了使参考电压Vref变为预定电压，所有的晶体管必须在饱和状态下工作。当晶体管120在饱和状态下工作的最小源—漏电压为VDSAT(120)、晶体管110的阈值为Vt(110)时，为了使晶体管120在饱和状态下工作，仅需满足下述关系：
VDSAT(120)＜Vt(110)    (4)
当晶体管120的阈值为Vt(120)，n-沟道耗尽型MOS晶体管120在饱和状态下工作的最小漏—源电压VDAST(120)通过下述等式获得：
VDSAT(120)＝Vt(120)    (5)
因此，从等式(4)和(5)，为了使晶体管120在饱和状态下工作，仅需满足下述等式：
Vt(120)＜Vt(110)       (6)
通常，Vt(120)设置在约-0.4V，Vt(110)设置在约0.6V。
当晶体管100在饱和状态下工作的最小漏—源电压为VDSAT(100)、晶体管110的栅—漏电压为VGS(110)时，参考电压Vref变为预定电压的最小电源电压Vdd(min)通过下述等式获得：
Vdd(min)＝VDSAT(100)+VGS(110)    (7)
通常，由于等式VDSAT(100)＝0.2V以及VGS(110)＝Vt(110)+0.4V＝0.6V+0.4V＝1.0V是粗略的确定，由等式(7)，通过下述等式获得Vdd(min)：
Vdd(min)＝0.2V+1.0V＝1.2V，
应理解，电路在低于常规电路的电源电压的电源电压下工作。
在图1所示的第一实施例中，在电源电压非常缓慢地增加的情况下，存在参考电压Vref不输出的情况。为了避免这种缺陷，在第二实施例的参考电压电路中，添加了图2中所示的起动电路。
图2中所示的电路由图1中所解释的并通过此处的参考标记200标明的参考电压电路和起动电路201构成。起动电路201包括其源和漏接地的n-沟道耗尽型MOS晶体管121的恒流电路、以及p-沟道增强型MOS晶体管103和104。晶体管103和晶体管102形成电流镜像电路。
由于在电源起动之后晶体管111立即处于OFF状态，因此晶体管102的漏电流ID(102)是0。由于晶体管103和晶体管102形成电流镜像电路，晶体管103的漏电流ID(103)也是0。
另一方面，由于晶体管121是恒流电路，晶体管104的栅电压变为0。因此，晶体管104变得导电以增加晶体管111的栅电压，晶体管111导通，参考电压电路200开始工作，并且输出参考电压Vref。
在晶体管102和103是相同尺寸的情况下，由于晶体管111的漏电流通过由晶体管102和103构成的电流镜像电路变得与晶体管103的漏电流相等，当晶体管111完全导通时，也增加了晶体管103的漏电流。当晶体管103的漏电流超过恒流电路的晶体管121的漏电流时，晶体管104的栅电压变为等于电源电压Vdd，晶体管104截止，起动电路201与参考电压电路200断开。
如上所述，即使在电源电压缓慢增加的情况下，也可以确定地获得参考电压Vref。
本发明的参考电压电路可以在半导体集成电路中产生高精度的参考电压，即使在低电源电压的情况下此电压也可以稳定工作。

Claims (2)

1.一种参考电压电路，包括：
其源和栅接地的第一导电型第一耗尽型MOS晶体管的第一恒流电路；
与第一MOS晶体管连接的第一导电型第一增强型MOS晶体管的接地源放大电路；
接地源放大电路的输出连接到其栅的第一导电型第二增强型MOS晶体管；以及
用于产生和输出源自从第二MOS晶体管输入的电流的镜像电流的第二导电型第三增强型MOS晶体管。
2.根据权利要求1的参考电压电路，进一步包括：
其源和栅连接到参考电压电路的第一导电型第二耗尽型MOS晶体管的第二恒流电路；以及
连接到第二耗尽型MOS晶体管的第二导电型增强型MOS晶体管，
其中第二导电型增强型MOS晶体管和第三增强型MOS晶体管形成电流电路。
CNB021070873A 2001-02-15 2002-02-15 参考电压电路 Expired - Fee Related CN1196265C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP39082/2001 2001-02-15
JP39082/01 2001-02-15
JP2001039082A JP4714353B2 (ja) 2001-02-15 2001-02-15 基準電圧回路

Publications (2)

Publication Number Publication Date
CN1371173A true CN1371173A (zh) 2002-09-25
CN1196265C CN1196265C (zh) 2005-04-06

Family

ID=18901947

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021070873A Expired - Fee Related CN1196265C (zh) 2001-02-15 2002-02-15 参考电压电路

Country Status (6)

Country Link
US (1) US6677810B2 (zh)
JP (1) JP4714353B2 (zh)
KR (1) KR100848740B1 (zh)
CN (1) CN1196265C (zh)
HK (1) HK1050086B (zh)
TW (1) TW521493B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010048872A1 (zh) * 2008-10-27 2010-05-06 广州南科集成电子有限公司 Led灯具及其控制电路
CN114489227A (zh) * 2021-09-06 2022-05-13 上海芯圣电子股份有限公司 一种芯片内的启动电路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121448A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 電流源回路
US7551021B2 (en) 2005-06-22 2009-06-23 Qualcomm Incorporated Low-leakage current sources and active circuits
US7830200B2 (en) * 2006-01-17 2010-11-09 Cypress Semiconductor Corporation High voltage tolerant bias circuit with low voltage transistors
US7755419B2 (en) * 2006-01-17 2010-07-13 Cypress Semiconductor Corporation Low power beta multiplier start-up circuit and method
US7605642B2 (en) * 2007-12-06 2009-10-20 Lsi Corporation Generic voltage tolerant low power startup circuit and applications thereof
KR101015543B1 (ko) 2009-06-29 2011-02-16 광운대학교 산학협력단 기준전압발생기 회로
JP5506594B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 基準電圧回路
JP6100931B1 (ja) * 2016-01-12 2017-03-22 トレックス・セミコンダクター株式会社 基準電圧発生回路
JP6805049B2 (ja) * 2017-03-31 2020-12-23 エイブリック株式会社 基準電圧発生装置
CN107450653B (zh) * 2017-08-31 2019-03-15 电子科技大学 电压前馈电流产生电路
JP7154102B2 (ja) * 2018-10-24 2022-10-17 エイブリック株式会社 基準電圧回路及びパワーオンリセット回路
CN111463744A (zh) * 2020-04-10 2020-07-28 中国科学院西安光学精密机械研究所 一种具备迟滞效应的自恢复欠电压保护电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8702011A (nl) * 1987-08-28 1989-03-16 Philips Nv Startschakeling voor een stabilisatieschakeling.
JPH0727422B2 (ja) * 1988-12-27 1995-03-29 日本電気株式会社 基準電圧発生回路
JP3318363B2 (ja) * 1992-09-02 2002-08-26 株式会社日立製作所 基準電圧発生回路
JP3322357B2 (ja) * 1992-09-25 2002-09-09 株式会社リコー 定電圧発生回路
JPH07106869A (ja) * 1993-09-30 1995-04-21 Nec Corp 定電流回路
JP2734964B2 (ja) * 1993-12-28 1998-04-02 日本電気株式会社 基準電流回路および基準電圧回路
JP2835299B2 (ja) * 1995-07-25 1998-12-14 東光株式会社 自励式ｄｃ−ｄｃコンバータ
JP3531129B2 (ja) * 1995-07-20 2004-05-24 株式会社ルネサステクノロジ 電源回路
JP3586073B2 (ja) * 1997-07-29 2004-11-10 株式会社東芝 基準電圧発生回路
JP3454693B2 (ja) * 1997-10-31 2003-10-06 セイコーインスツルメンツ株式会社 半導体集積回路
JP3519958B2 (ja) * 1998-10-07 2004-04-19 株式会社リコー 基準電圧発生回路
KR100318448B1 (ko) * 1998-12-30 2002-02-19 박종섭 반도체소자의기준전압발생회로
KR100353815B1 (en) * 2000-12-26 2002-09-28 Hynix Semiconductor Inc Bandgap reference voltage generator
KR100400304B1 (ko) * 2000-12-27 2003-10-01 주식회사 하이닉스반도체 커런트 미러형의 밴드갭 기준전압 발생장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010048872A1 (zh) * 2008-10-27 2010-05-06 广州南科集成电子有限公司 Led灯具及其控制电路
CN114489227A (zh) * 2021-09-06 2022-05-13 上海芯圣电子股份有限公司 一种芯片内的启动电路
CN114489227B (zh) * 2021-09-06 2023-03-07 上海芯圣电子股份有限公司 一种芯片内的启动电路

Also Published As

Publication number Publication date
KR20020067665A (ko) 2002-08-23
JP4714353B2 (ja) 2011-06-29
CN1196265C (zh) 2005-04-06
JP2002244749A (ja) 2002-08-30
HK1050086B (zh) 2005-11-25
HK1050086A1 (en) 2003-06-06
US6677810B2 (en) 2004-01-13
US20020109542A1 (en) 2002-08-15
KR100848740B1 (ko) 2008-07-25
TW521493B (en) 2003-02-21

Similar Documents

Publication Publication Date Title
CN1196265C (zh) 参考电压电路
US7372322B2 (en) Current drive circuit reducing VDS dependency
TW421737B (en) Reference voltage generation circuit
US8212545B2 (en) Reference voltage circuit and electronic device
CN1136730A (zh) 基准电压半导体器件
CN1366732A (zh) 降低mos共发共基电路热电子恶化效应的电压限制偏置电路
JP4703406B2 (ja) 基準電圧発生回路および半導体集積装置
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN111796624B (zh) 一种超高电源纹波抑制比cmos电压基准电路
CN111026219B (zh) 一种共源共栅结构的基准源
CN101105698A (zh) 带差参考电路
WO2021172001A1 (ja) 定電圧生成回路
CN112650351B (zh) 一种亚阈值电压基准电路
CN114690843A (zh) 一种低功耗的mos管温度传感器电路
JP5121587B2 (ja) 基準電圧回路
EP1213636A2 (en) Current mirror circuit
KR100622350B1 (ko) 저전압 디지털 cmos 공정에서 다른 문턱 전압을 가지는 ｍｏｓｆｅｔ들을 이용한 적층형 ｃｍｏｓ 커런트 미러
CN110320959B (zh) 一种用于产生cmos阈值电压vth的电路与方法
JPH06265584A (ja) 半導体装置
CN111367352B (zh) 一种确定mos管源漏饱和电压的电路及其操作方法
CN110794909B (zh) 一种输出电压可调的超低功耗电压基准源电路
CN108599544B (zh) 应用于dc-dc变换器的高压使能电路
JP3467662B2 (ja) 定電流回路
CN114756080A (zh) 偏置电流产生电路和电流提供电路
CN1206809C (zh) 直流电平转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160307

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050406

Termination date: 20180215