JP3454693B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3454693B2 JP3454693B2 JP30073397A JP30073397A JP3454693B2 JP 3454693 B2 JP3454693 B2 JP 3454693B2 JP 30073397 A JP30073397 A JP 30073397A JP 30073397 A JP30073397 A JP 30073397A JP 3454693 B2 JP3454693 B2 JP 3454693B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- mos transistor
- drain
- source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
の基準電圧回路に関するものである。
の基準電圧回路に関するものである。
【０００２】
【従来の技術】従来の基準電圧回路としては、図５の回
路ブロック図に示されるような回路が知られている。す
なわちソースとゲートが接地されたｎチャネル・デプレ
ション型ＭＯＳトランジスタ２０１による定電流回路
と、トランジスタ２０１より出力される電流をカレント
ミラーするためのｐチャネル・エンハンスメント型ＭＯ
Ｓトランジスタ２０２、２０３で構成されるカレントミ
ラー回路２０５と、前記カレントミラー回路２０５の出
力電流から基準電圧Ｖｏｕｔを発生させるためのダイオ
ード接続されたｎチャネル・エンハンスメント型ＭＯＳ
トランジスタ２０４より構成されている。
路ブロック図に示されるような回路が知られている。す
なわちソースとゲートが接地されたｎチャネル・デプレ
ション型ＭＯＳトランジスタ２０１による定電流回路
と、トランジスタ２０１より出力される電流をカレント
ミラーするためのｐチャネル・エンハンスメント型ＭＯ
Ｓトランジスタ２０２、２０３で構成されるカレントミ
ラー回路２０５と、前記カレントミラー回路２０５の出
力電流から基準電圧Ｖｏｕｔを発生させるためのダイオ
ード接続されたｎチャネル・エンハンスメント型ＭＯＳ
トランジスタ２０４より構成されている。
【０００３】トランジスタ２０１と２０４のゲート幅と
ゲート長を調節することにより基準電圧Ｖｏｕｔを得る
ことができる。図５の回路より得られる基準電圧の温度
特性は図６のように弓形になることが知られている。
ゲート長を調節することにより基準電圧Ｖｏｕｔを得る
ことができる。図５の回路より得られる基準電圧の温度
特性は図６のように弓形になることが知られている。
【０００４】
【発明が解決しようとする課題】しかし、従来の基準電
圧回路では図６のように基準電圧の温度依存性が大き
く、高温度での基準電圧Ｖｏｕｔは中、低温度の基準電
圧Ｖｏｕｔと比較して大きく低下してしまい、良好な基
準電圧の温度特性が得られないという問題点があった。
圧回路では図６のように基準電圧の温度依存性が大き
く、高温度での基準電圧Ｖｏｕｔは中、低温度の基準電
圧Ｖｏｕｔと比較して大きく低下してしまい、良好な基
準電圧の温度特性が得られないという問題点があった。
【０００５】そこで、この発明の目的は従来のこのよう
な問題点を解決するために、温度補正回路を設けること
で基準電圧の温度特性を改善することを目的としてい
る。
な問題点を解決するために、温度補正回路を設けること
で基準電圧の温度特性を改善することを目的としてい
る。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明においては温度補正回路を設け、基準電圧
に温度補正をかけるような構成とした。このような構成
にすることにより、基準電圧の温度特性を改善し、半導
体集積回路内に高精度な基準電圧発生器を構築すること
ができる。
めに、本発明においては温度補正回路を設け、基準電圧
に温度補正をかけるような構成とした。このような構成
にすることにより、基準電圧の温度特性を改善し、半導
体集積回路内に高精度な基準電圧発生器を構築すること
ができる。
【０００７】
【発明の実施の形態】新たに追加した温度補正回路が半
導体集積回路の温度を検知し、半導体集積回路が高温度
になると前記温度補正回路から従来の基準電圧回路に電
流を注入するようにすることで、基準電圧の温度特性に
補正をかけ、温度特性の優れた基準電圧が得られるよう
にする。
導体集積回路の温度を検知し、半導体集積回路が高温度
になると前記温度補正回路から従来の基準電圧回路に電
流を注入するようにすることで、基準電圧の温度特性に
補正をかけ、温度特性の優れた基準電圧が得られるよう
にする。
【０００８】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図１は本発明の第一実施例の基準電圧回路であ
る。従来と同様な基準電圧回路１０１と基準電圧回路の
出力電圧Ｖｏｕｔの温度依存性を補正するための温度補
正回路１０２より構成されている。基準電圧回路１０１
は、従来の基準電圧回路とまったく同様であり、ソース
とゲートが接地されたｎチャネル・デプレション型ＭＯ
Ｓトランジスタ１０３による定電流回路と、トランジス
タ１０３より出力される電流をカレントミラーするため
のｐチャネル・エンハンスメント型ＭＯＳトランジスタ
１０４、１０５で構成されるカレントミラー回路１１３
と、前記カレントミラー回路１１３の出力電流から基準
電圧Ｖｏｕｔを発生させるためのダイオード接続された
ｎチャネル・エンハンスメント型ＭＯＳトランジスタ１
０９より構成されている。
明する。図１は本発明の第一実施例の基準電圧回路であ
る。従来と同様な基準電圧回路１０１と基準電圧回路の
出力電圧Ｖｏｕｔの温度依存性を補正するための温度補
正回路１０２より構成されている。基準電圧回路１０１
は、従来の基準電圧回路とまったく同様であり、ソース
とゲートが接地されたｎチャネル・デプレション型ＭＯ
Ｓトランジスタ１０３による定電流回路と、トランジス
タ１０３より出力される電流をカレントミラーするため
のｐチャネル・エンハンスメント型ＭＯＳトランジスタ
１０４、１０５で構成されるカレントミラー回路１１３
と、前記カレントミラー回路１１３の出力電流から基準
電圧Ｖｏｕｔを発生させるためのダイオード接続された
ｎチャネル・エンハンスメント型ＭＯＳトランジスタ１
０９より構成されている。
【０００９】一方、温度補正回路１０２は、基準電圧回
路１０１内のカレントミラー１１３とおなじ出力電流を
出力するｐチャネル・エンハンスメント型ＭＯＳトラン
ジスタ１０６と、ゲートとドレインがトランジスタ１０
６のドレインに接続されソースが接地されたｎチャネル
・エンハンスメント型ＭＯＳトランジスタ１１０と、ト
ランジスタ１１０のゲートおよびドレインにゲートが接
続されソースが抵抗１１２に接続されたｎチャネル・エ
ンハンスメント型ＭＯＳトランジスタ１１１と、トラン
ジスタ１１１のソースと接地間に接続された抵抗１１２
と、トランジスタ１１１のドレイン電流をカレントミラ
ーするためのｐチャネル・エンハンスメント型ＭＯＳト
ランジスタ１０７、１０８よりなるカレントミラー回路
１１４より構成されている。ただしｎチャネル・エンハ
ンスメント型ＭＯＳトランジスタ１１１のバックゲート
は接地、またはトランジスタ１１１のソースに接続され
るものとする。
路１０１内のカレントミラー１１３とおなじ出力電流を
出力するｐチャネル・エンハンスメント型ＭＯＳトラン
ジスタ１０６と、ゲートとドレインがトランジスタ１０
６のドレインに接続されソースが接地されたｎチャネル
・エンハンスメント型ＭＯＳトランジスタ１１０と、ト
ランジスタ１１０のゲートおよびドレインにゲートが接
続されソースが抵抗１１２に接続されたｎチャネル・エ
ンハンスメント型ＭＯＳトランジスタ１１１と、トラン
ジスタ１１１のソースと接地間に接続された抵抗１１２
と、トランジスタ１１１のドレイン電流をカレントミラ
ーするためのｐチャネル・エンハンスメント型ＭＯＳト
ランジスタ１０７、１０８よりなるカレントミラー回路
１１４より構成されている。ただしｎチャネル・エンハ
ンスメント型ＭＯＳトランジスタ１１１のバックゲート
は接地、またはトランジスタ１１１のソースに接続され
るものとする。
【００１０】トランジスタ１０５と１０６が同じサイズ
で、トランジスタ１０９と１１０も同じサイズの場合、
トランジスタ１０６と１１０の接続点Ａの電圧Vaは従来
の基準電圧Ｖｏｕｔと等しくなるので、Ｖａは温度に対
してほぼ一定である。トランジスタ１１１のしきい値電
圧Ｖｔの温度係数ＴＣは通常（１）式のようになり ＴＣ＝−１ｍＶ／℃ ・・・・・・・・・・・・・・（１） と負の温度特性を示すので、Ｖｔは温度の上昇とともに
減少する。トランジスタ１１１はゲート・ソース間電圧
ＶｇｓがＶｔになると導通しはじめるので、トランジス
タ１１１を導通させるために必要なゲート・ソース間電
圧Ｖｇｓは温度が上昇するとともに減少する。トランジ
スタ１１１のゲート電圧、すなわちＶａは温度に対して
ほぼ一定であり、トランジスタ１１１のゲート・ソース
間電圧Ｖｇｓは温度とともに減少するので、接続点Ｂの
電圧Ｖｂは温度とともに上昇する。これよりＶｂは正の
温度特性を示すことがわかる。
で、トランジスタ１０９と１１０も同じサイズの場合、
トランジスタ１０６と１１０の接続点Ａの電圧Vaは従来
の基準電圧Ｖｏｕｔと等しくなるので、Ｖａは温度に対
してほぼ一定である。トランジスタ１１１のしきい値電
圧Ｖｔの温度係数ＴＣは通常（１）式のようになり ＴＣ＝−１ｍＶ／℃ ・・・・・・・・・・・・・・（１） と負の温度特性を示すので、Ｖｔは温度の上昇とともに
減少する。トランジスタ１１１はゲート・ソース間電圧
ＶｇｓがＶｔになると導通しはじめるので、トランジス
タ１１１を導通させるために必要なゲート・ソース間電
圧Ｖｇｓは温度が上昇するとともに減少する。トランジ
スタ１１１のゲート電圧、すなわちＶａは温度に対して
ほぼ一定であり、トランジスタ１１１のゲート・ソース
間電圧Ｖｇｓは温度とともに減少するので、接続点Ｂの
電圧Ｖｂは温度とともに上昇する。これよりＶｂは正の
温度特性を示すことがわかる。
【００１１】抵抗１１２に高抵抗ポリ抵抗のような負の
温度特性を持っている抵抗を使用すると、抵抗１１２の
抵抗値Ｒ１１２は温度の上昇とともに減少する。抵抗１
１２を流れる電流Ｉは（２）式で示される。 Ｉ＝Ｖｂ／Ｒ１１２ ・・・・・・・・・・・・・・（２） したがって接続点Ｂの電圧Ｖｂが温度とともに上昇し、
逆に抵抗値Ｒ１１２が温度とともに減少するので、
（２）式より抵抗１１２を流れる電流Ｉは温度とともに
増加することがわかる。
温度特性を持っている抵抗を使用すると、抵抗１１２の
抵抗値Ｒ１１２は温度の上昇とともに減少する。抵抗１
１２を流れる電流Ｉは（２）式で示される。 Ｉ＝Ｖｂ／Ｒ１１２ ・・・・・・・・・・・・・・（２） したがって接続点Ｂの電圧Ｖｂが温度とともに上昇し、
逆に抵抗値Ｒ１１２が温度とともに減少するので、
（２）式より抵抗１１２を流れる電流Ｉは温度とともに
増加することがわかる。
【００１２】一方、抵抗１１２に拡散抵抗のような温度
とともに抵抗値が増大する正の温度特性を示す抵抗を使
用した場合でも、Ｖｂの正の温度特性が前記抵抗１１２
の正の温度特性を上回るようにすれば、（２）式より抵
抗１１２を流れる電流Ｉは温度とともに増加することが
わかる。抵抗１１２を流れる電流がトランジスタ１１１
のドレイン電流となりカレントミラー１１４に流入する
ので、カレントミラー１１４の出力であるトランジスタ
１０８のドレインからは、抵抗１１２に流れる電流と同
じ量の電流が出力されるので、トランジスタ１０８の出
力電流は温度とともに増大する。
とともに抵抗値が増大する正の温度特性を示す抵抗を使
用した場合でも、Ｖｂの正の温度特性が前記抵抗１１２
の正の温度特性を上回るようにすれば、（２）式より抵
抗１１２を流れる電流Ｉは温度とともに増加することが
わかる。抵抗１１２を流れる電流がトランジスタ１１１
のドレイン電流となりカレントミラー１１４に流入する
ので、カレントミラー１１４の出力であるトランジスタ
１０８のドレインからは、抵抗１１２に流れる電流と同
じ量の電流が出力されるので、トランジスタ１０８の出
力電流は温度とともに増大する。
【００１３】トランジスタ１０８より出力される温度と
ともに増大する電流が、基準電圧を発生させているトラ
ンジスタ１０９に注入されるので、温度補正回路１０２
のない場合に比べて高温度でのトランジスタ１０９のド
レイン電流は増大する。従って、トランジスタ１０９の
ドレイン電流が高温度で増大するので、トランジスタ１
０９のゲート電圧、すなわち基準電圧Ｖｏｕｔも高温度
で増大する。
ともに増大する電流が、基準電圧を発生させているトラ
ンジスタ１０９に注入されるので、温度補正回路１０２
のない場合に比べて高温度でのトランジスタ１０９のド
レイン電流は増大する。従って、トランジスタ１０９の
ドレイン電流が高温度で増大するので、トランジスタ１
０９のゲート電圧、すなわち基準電圧Ｖｏｕｔも高温度
で増大する。
【００１４】高温度での基準電圧Ｖｏｕｔを上昇させる
ことにより、中温度での基準電圧と高温度での基準電圧
の差が小さくなるので、基準電圧の温度特性が改善され
る。図２が本発明の回路での基準電圧の温度依存性を示
した図である。以上説明したように、本発明の回路によ
ると半導体集積回路内に温度特性の改善された高精度な
基準電圧を得ることができる。
ことにより、中温度での基準電圧と高温度での基準電圧
の差が小さくなるので、基準電圧の温度特性が改善され
る。図２が本発明の回路での基準電圧の温度依存性を示
した図である。以上説明したように、本発明の回路によ
ると半導体集積回路内に温度特性の改善された高精度な
基準電圧を得ることができる。
【００１５】図３は本発明の第二実施例の基準電圧回路
である。図１では基準電圧Ｖｏｕｔがｎチャネル・デプ
レション型トランジスタ１０３とｎチャネル・エンハン
スメンと型トランジスタ１０９より構成されているが、
図２に示すようにｐチャネル・デプレション型トランジ
スタ１１７とｐチャネル・エンハンスメント型トランジ
スタ１２３およびカレントミラー回路１２７で基準電圧
回路１１５を構成した場合には、温度補正回路１１６を
図２のような構成とすれば同様な効果が得られることは
明白である。ただしｐチャネル・エンハンスメント型ト
ランジスタ１２５のバックゲートは電源Ｖｄｄ、または
トランジスタ１２５のソースに接続されるものとする。
である。図１では基準電圧Ｖｏｕｔがｎチャネル・デプ
レション型トランジスタ１０３とｎチャネル・エンハン
スメンと型トランジスタ１０９より構成されているが、
図２に示すようにｐチャネル・デプレション型トランジ
スタ１１７とｐチャネル・エンハンスメント型トランジ
スタ１２３およびカレントミラー回路１２７で基準電圧
回路１１５を構成した場合には、温度補正回路１１６を
図２のような構成とすれば同様な効果が得られることは
明白である。ただしｐチャネル・エンハンスメント型ト
ランジスタ１２５のバックゲートは電源Ｖｄｄ、または
トランジスタ１２５のソースに接続されるものとする。
【００１６】図４は本発明の第三実施例の基準電圧回路
である。図１に示した従来の基準電圧回路１０１より出
力される基準電圧の温度特性が広い温度範囲で一定とな
るよう温度補正回路１０２によって補正した。しかし基
準電圧回路１０１のｎチャネル・デプレション型ＭＯＳ
トランジスタ１０３とｎチャネル・エンハンスメント型
ＭＯＳトランジスタ１０９のサイズ比および、温度補正
回路１０２内の抵抗１１２、あるいはカレントミラー１
１４を構成しているｐチャネル・エンハンスメント型Ｍ
ＯＳトランジスタ１０７、１０８のサイズ比を調節する
ことにより、図４のように任意でかつ広い温度範囲で一
定の温度係数を示す基準電圧Ｖｏｕｔを得ることができ
るのは明白である。
である。図１に示した従来の基準電圧回路１０１より出
力される基準電圧の温度特性が広い温度範囲で一定とな
るよう温度補正回路１０２によって補正した。しかし基
準電圧回路１０１のｎチャネル・デプレション型ＭＯＳ
トランジスタ１０３とｎチャネル・エンハンスメント型
ＭＯＳトランジスタ１０９のサイズ比および、温度補正
回路１０２内の抵抗１１２、あるいはカレントミラー１
１４を構成しているｐチャネル・エンハンスメント型Ｍ
ＯＳトランジスタ１０７、１０８のサイズ比を調節する
ことにより、図４のように任意でかつ広い温度範囲で一
定の温度係数を示す基準電圧Ｖｏｕｔを得ることができ
るのは明白である。
【００１７】第二実施例についても同様にｐチャネル・
デプレション型ＭＯＳトランジスタ１１７とｐチャネル
・エンハンスメント型ＭＯＳトランジスタ１２３のサイ
ズ比および、抵抗１２６あるいはｎチャネル・エンハン
スメント型ＭＯＳトランジスタ１２１、１２２のサイズ
比を調節することにより、任意でかつ広い温度範囲で一
定の温度係数を示す基準電圧Ｖｏｕｔを得ることができ
るのは明白である。
デプレション型ＭＯＳトランジスタ１１７とｐチャネル
・エンハンスメント型ＭＯＳトランジスタ１２３のサイ
ズ比および、抵抗１２６あるいはｎチャネル・エンハン
スメント型ＭＯＳトランジスタ１２１、１２２のサイズ
比を調節することにより、任意でかつ広い温度範囲で一
定の温度係数を示す基準電圧Ｖｏｕｔを得ることができ
るのは明白である。
【００１８】
【発明の効果】本発明の基準電圧回路は、半導体集積回
路内に温度特性の改善された高精度な基準電圧を発生さ
せることができる。
路内に温度特性の改善された高精度な基準電圧を発生さ
せることができる。
【図１】本発明の第一実施例の基準電圧回路の回路図で
ある。
ある。
【図２】本発明の基準電圧回路の出力電圧Ｖｏｕｔの温
度特性図である。
度特性図である。
【図３】本発明の第二実施例の基準電圧回路の回路図で
ある。
ある。
【図４】本発明の第三実施例の出力電圧Ｖｏｕｔの温度
特性図である。
特性図である。
【図５】従来の基準電圧回路の回路図である。
【図６】従来の基準電圧回路の出力電圧Ｖｏｕｔの温度
特性を示す図である。
特性を示す図である。
１０１、１１５ 基準電圧回路
１０２、１１６ 温度補正回路
１０３ ｎチャネル・デプレ
ション型ＭＯＳトランジスタ １０４〜１０８、１２３〜１２５ ｐチャネル・エンハ
ンスメント型ＭＯＳトランジスタ １０９〜１１１、１１８〜１２２ ｎチャネル・エンハ
ンスメント型ＭＯＳトランジスタ １１２、１２６ 抵抗素子 １１３、１１４、１２７、１２８ カレントミラー回路 １１７ ｐチャネル・デプレ
ション型ＭＯＳトランジスタ ２０１ ｎチャネル・デプレ
ション型ＭＯＳトランジスタ ２０２、２０３ ｐチャネル・エンハ
ンスメント型ＭＯＳトランジスタ ２０４ ｎチャネル・エンハ
ンスメント型ＭＯＳトランジスタ ２０５ カレントミラー回路
ション型ＭＯＳトランジスタ １０４〜１０８、１２３〜１２５ ｐチャネル・エンハ
ンスメント型ＭＯＳトランジスタ １０９〜１１１、１１８〜１２２ ｎチャネル・エンハ
ンスメント型ＭＯＳトランジスタ １１２、１２６ 抵抗素子 １１３、１１４、１２７、１２８ カレントミラー回路 １１７ ｐチャネル・デプレ
ション型ＭＯＳトランジスタ ２０１ ｎチャネル・デプレ
ション型ＭＯＳトランジスタ ２０２、２０３ ｐチャネル・エンハ
ンスメント型ＭＯＳトランジスタ ２０４ ｎチャネル・エンハ
ンスメント型ＭＯＳトランジスタ ２０５ カレントミラー回路
Claims (4)
- 【請求項１】 ゲート電極とソースが接続され、ドレイ
ンが第１の電位に接続された第１の第１導電型エンハン
スメントＭＯＳトランジスタと、ゲート電極が前記第１
の第１導電型エンハンスメントＭＯＳトランジスタのゲ
ート電極に接続され、ドレインが第１の電位に接続され
た第２の第１導電型エンハンスメントＭＯＳトランジス
タと、ゲート電極及びソースが第２の電位に接続され、
ドレインが前記第１の第１導電型エンハンスメントＭＯ
Ｓトランジスタのソースに接続された第１の第２導電型
でプレッションＭＯＳトランジスタと、前記第２の第１
導電型エンハンスメントＭＯＳトランジスタのソースと
ゲート電極及びドレインが接続され、ソースが第２の電
位に接続された第１の第２導電型エンハンスメントＭＯ
Ｓトランジスタと、を有し、前記第１の第２導電型エン
ハンスメントＭＯＳトランジスタのドレインの電位を基
準電圧として出力する基準電圧回路と、 ドレインが第１の電位に接続され、ソースが前記第１の
第２導電型エンハンスメントＭＯＳトランジスタのドレ
インに接続された第３の第１導電型エンハンスメントＭ
ＯＳトランジスタと、ゲート電極及びソースが前記第３
の第１導電型エンハンスメントＭＯＳトランジスタのゲ
ート電極と接続され、ドレインが第１の電位に接続され
た第４の第１導電型エンハンスメントＭＯＳトランジス
タと、ドレインが前記第４の第１導電型エンハンスメン
トＭＯＳトランジスタのソースに接続された第２の第２
導電型エンハンスメントＭＯＳトランジスタと、ゲート
電極及びドレインが前記第２の第２導電型エンハンスメ
ントＭＯＳトランジスタのゲート電極に接続され、ソー
スが第２の電位に接続された第３の第２導電型エンハン
スメントＭＯＳトランジスタと、ドレインが第１の電位
に接続され、ゲート電極が前記第１の第１導電型エンハ
ンスメントＭＯＳトランジスタのソースに接続され、ソ
ースが前記第３の第２導電型エンハンスメントＭＯＳト
ランジスタのドレインに接続された第５の第１導電型エ
ンハンスメントＭＯＳトランジスタと、前記第２の第２
導電型エンハンスメントＭＯＳトランジスタのソースと
第２の電位の間に接続され、温度特性を有する抵抗と、
を有する温度補正回路と、 を有 することを特徴とする半導体集積回路。 - 【請求項２】 ゲート電極とドレインが接続され、ソー
スが接地電位に接続 された第１の第１導電型エンハンス
メントＭＯＳトランジスタと、ゲート電極が前記第１の
第１導電型エンハンスメントＭＯＳトランジスタのゲー
ト電極に接続され、ソースが接地電位に接続された第２
の第１導電型エンハンスメントＭＯＳトランジスタと、
ゲート電極及びドレインが電源に接続され、ソースが前
記第１の第１導電型エンハンスメントＭＯＳトランジス
タのドレインに接続された第１の第２導電型でプレッシ
ョンＭＯＳトランジスタと、前記第２の第１導電型エン
ハンスメントＭＯＳトランジスタのドレインとゲート電
極及びソースが接続され、ドレインが電源に接続された
第１の第２導電型エンハンスメントＭＯＳトランジスタ
と、を有し、前記第１の第２導電型エンハンスメントＭ
ＯＳトランジスタのソースの電位を基準電圧として出力
する基準電圧回路と、 ソースが接地電位に接続され、ドレインが前記第１の第
２導電型エンハンスメントＭＯＳトランジスタのソース
に接続された第３の第１導電型エンハンスメントＭＯＳ
トランジスタと、ゲート電極及びドレインが前記第３の
第１導電型エンハンスメントＭＯＳトランジスタのゲー
ト電極と接続され、ソースが接地電位に接続された第４
の第１導電型エンハンスメントＭＯＳトランジスタと、
ソースが前記第４の第１導電型エンハンスメントＭＯＳ
トランジスタのドレインに接続された第２の第２導電型
エンハンスメントＭＯＳトランジスタと、ゲート電極及
びソースが前記第２の第２導電型エンハンスメントＭＯ
Ｓトランジスタのゲート電極に接続され、ドレインが電
源に接続された第３の第２導電型エンハンスメントＭＯ
Ｓトランジスタと、ソースが接地電位に接続され、ゲー
ト電極が前記第１の第１導電型エンハンスメントＭＯＳ
トランジスタのドレインに接続され、ドレインが前記第
３の第２導電型エンハンスメントＭＯＳトランジスタの
ソースに接続された第５の第１導電型エンハンスメント
ＭＯＳトランジスタと、前記第２の第２導電型エンハン
スメントＭＯＳトランジスタのドレインと電源の間に接
続され、温度特性を有する抵抗と、を有する温度補正回
路と、 を有 することを特徴とする半導体集積回路。 - 【請求項３】 前記抵抗は負の温度特性を有することを
特徴とする請求項１に記載の半導体集積回路。 - 【請求項４】 前記抵抗は正の温度特性を有し、前記第
２の第２導電型エン ハンスメントＭＯＳトランジスタと
前記抵抗の接続点の電圧の正の温度特性が前記抵抗の温
度特性を上回ることを特徴とする請求項１に記載の半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30073397A JP3454693B2 (ja) | 1997-10-31 | 1997-10-31 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30073397A JP3454693B2 (ja) | 1997-10-31 | 1997-10-31 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11134051A JPH11134051A (ja) | 1999-05-21 |
| JP3454693B2 true JP3454693B2 (ja) | 2003-10-06 |
Family
ID=17888455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30073397A Expired - Lifetime JP3454693B2 (ja) | 1997-10-31 | 1997-10-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454693B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4714353B2 (ja) * | 2001-02-15 | 2011-06-29 | セイコーインスツル株式会社 | 基準電圧回路 |
| KR100825956B1 (ko) | 2006-11-07 | 2008-04-28 | 한양대학교 산학협력단 | 기준전압 발생기 |
| JP4919776B2 (ja) * | 2006-11-17 | 2012-04-18 | 新日本無線株式会社 | 基準電圧回路 |
| KR100776160B1 (ko) | 2006-12-27 | 2007-11-12 | 동부일렉트로닉스 주식회사 | 밴드갭 기준전압 생성장치 |
| JP5506594B2 (ja) | 2009-09-25 | 2014-05-28 | セイコーインスツル株式会社 | 基準電圧回路 |
| JP5996283B2 (ja) * | 2012-06-07 | 2016-09-21 | ルネサスエレクトロニクス株式会社 | 電圧発生回路を備える半導体装置 |
| JP6636834B2 (ja) * | 2016-03-18 | 2020-01-29 | エイブリック株式会社 | 基準電圧発生回路 |
-
1997
- 1997-10-31 JP JP30073397A patent/JP3454693B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11134051A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07191769A (ja) | 基準電流発生回路 | |
| US20120126873A1 (en) | Constant current circuit and reference voltage circuit | |
| JPH0683467A (ja) | 基準電圧発生回路 | |
| JP3454693B2 (ja) | 半導体集積回路 | |
| JP4829650B2 (ja) | 差動増幅回路 | |
| JP2012004627A (ja) | カレントミラー回路 | |
| US6184745B1 (en) | Reference voltage generating circuit | |
| US5945821A (en) | Reference voltage generating circuit | |
| US9874894B2 (en) | Temperature stable reference current | |
| US6353365B1 (en) | Current reference circuit | |
| JPS5919436A (ja) | 転送回路 | |
| US6275100B1 (en) | Reference voltage generators including first and second transistors of same conductivity type and at least one switch | |
| JPH1167931A (ja) | 基準電圧発生回路 | |
| JP2004030064A (ja) | 基準電圧回路 | |
| JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
| JP4823829B2 (ja) | 基準電圧発生回路 | |
| TW423219B (en) | Offset comparator and method for forming same | |
| JP2000115987A (ja) | 短絡保護回路 | |
| JPH0797736B2 (ja) | 差動増幅回路 | |
| JPH11340765A (ja) | 集積回路用の電圧制限回路 | |
| TWI835509B (zh) | 本體偏壓電路與本體偏壓產生方法 | |
| JPH0226816B2 (ja) | ||
| JP3286155B2 (ja) | 定電圧回路 | |
| JP3424203B2 (ja) | ボルテージリファレンス回路 | |
| CN118331363A (zh) | 本体偏压电路与本体偏压产生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |