CN107450653B - 电压前馈电流产生电路 - Google Patents

电压前馈电流产生电路 Download PDF

Info

Publication number
CN107450653B
CN107450653B CN201710771529.7A CN201710771529A CN107450653B CN 107450653 B CN107450653 B CN 107450653B CN 201710771529 A CN201710771529 A CN 201710771529A CN 107450653 B CN107450653 B CN 107450653B
Authority
CN
China
Prior art keywords
ldmos
pressure pipe
pmos tube
feed forward
generating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710771529.7A
Other languages
English (en)
Other versions
CN107450653A (zh
Inventor
甄少伟
曾鹏灏
周万礼
陈佳伟
杨明宇
罗萍
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201710771529.7A priority Critical patent/CN107450653B/zh
Publication of CN107450653A publication Critical patent/CN107450653A/zh
Application granted granted Critical
Publication of CN107450653B publication Critical patent/CN107450653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Abstract

本发明涉及集成电路技术。本发明解决了现有电压前馈电流产生电路耐压不够的问题，提供了一种电压前馈电流产生电路，其技术方案可概括为：电压前馈电流产生电路，包括包括电流输出端、运算放大器、LDMOS耐压管一、LDMOS耐压管二、电压输入端、固定电平输入端、电流源、低压电源电压输入端、增强型PMOS管一、增强型PMOS管二。本发明的有益效果是，电路结构简单，且功耗较小，节约版图面积，合理的使用了耐压管解决了传统电路的耐压问题，适用于电压前馈电流产生电路。

Description

电压前馈电流产生电路
技术领域
本发明涉及集成电路技术，特别涉及电压前馈电流产生电路。
背景技术
传统的电压前馈电流产生电路如图1所示，包括电流输出端、运算放大器OP、LDMOS耐压管一MN1、LDMOS耐压管二MN2、电压输入端、固定电平输入端及电阻R1，其中，运算放大器OP的输出端与LDMOS耐压管一MN1的栅极及LDMOS耐压管二MN2的栅极连接，正相输入端与LDMOS耐压管一MN1的漏极连接，负相输入端与固定电平输入端连接，LDMOS耐压管一MN1的源极接地，电压输入端通过电阻R1与LDMOS耐压管一MN1的漏极连接，LDMOS耐压管二MN2的源极接地，其漏极与电流输出端连接，固定电平输入端用于输入固定电平VREF，电压输入端用于输入输入电压VIN，其通过运算放大器OP钳位电压可以输出一个与输入电压VIN成正比的电流，这个电流为后级延迟模块的充电电容提供偏置电流，从而产生一个时间延迟，该延迟与输入电压成反比。该电路常用于COT(Constant On-Time)控制结构的DC-DC开关电源电路，这种DC-DC开关电源电路可以对其输入电压变化拥有快速的瞬态响应，控制结构简单，电路功耗小，电压前馈电流产生电路作为重要的模拟单元是以上优点实现的基础。
但是，输入电压较大时存在以下问题：由于输入电压VIN和VREF的压差较大，会产生一个较大的输出电流，电路功耗增加。为了节省功耗，可以增加电阻R1的阻值，但是版图尺寸会限制电阻值。此外，图1所示电路在高输入电压时，也存在耐压问题：在实际版图中，电阻R1与芯片的衬底构成一个反偏的PN结，该PN结无法承受较高的电压；运算放大器OP的输入端也需要进行保护。
发明内容
本发明的目的是解决目前电压前馈电流产生电路耐压不够的问题，提供一种电压前馈电流产生电路。
本发明解决其技术问题，采用的技术方案是，电压前馈电流产生电路，包括电流输出端、运算放大器、LDMOS耐压管一、LDMOS耐压管二、电压输入端及固定电平输入端，其特征在于，还包括电流源、低压电源电压输入端、增强型PMOS管一、增强型PMOS管二，所述LDMOS耐压管一的漏极与电压输入端连接，其栅极与运算放大器的输出端连接，其源极与电流源的一端、运算放大器的负相输入端及LDMOS耐压管二的源极连接，电流源的另一端接地，LDMOS耐压管二的栅极与运算放大器的输出端连接，LDMOS耐压管二的漏极与增强型PMOS管一的漏极连接，且与增强型PMOS管一的栅极及增强型PMOS管二的栅极连接，增强型PMOS管一的源极及增强型PMOS管二的源极都与低压电源电压输入端连接，增强型PMOS管二的漏极作为电流输出端，运算放大器的正相输入端与固定电平输入端连接。
具体的，所述LDMOS耐压管一和LDMOS耐压管二相同。
本发明的有益效果是，通过上述电压前馈电流产生电路，可以看出，其电路结构简单，且功耗较小，节约版图面积，合理的使用了耐压管解决了传统电路的耐压问题。
附图说明
图1为传统的电压前馈电流产生电路的电路示意图；
图2为本发明的电压前馈电流产生电路的电路示意图；
图3为本发明实施例中电压前馈电流产生电路的仿真波形示意图；
其中，MN1为LDMOS耐压管一，MN2为LDMOS耐压管二，OP为运算放大器，R1为电阻，VIN为输入电压，VREF为固定电平，VDD为低压电源电压，IB为电流源，IFF为输出电流，VG为运算放大器输出端的电压，MP3为增强型PMOS管一，MP4为增强型PMOS管二。
具体实施方式
下面结合附图及实施例，详细描述本发明的技术方案。
本发明所述的电压前馈电流产生电路，其电路示意图参见图2，包括运算放大器OP、LDMOS耐压管一MN1、LDMOS耐压管二MN2、电压输入端、固定电平输入端、电流源IB、低压电源电压输入端、增强型PMOS管一MP3、增强型PMOS管二MP4，其中，LDMOS耐压管一MN1的漏极与电压输入端连接，其栅极与运算放大器OP的输出端连接，其源极与电流源IB的一端、运算放大器OP的负相输入端及LDMOS耐压管二MN2的源极连接，电流源IB的另一端接地，LDMOS耐压管二MN2的栅极与运算放大器OP的输出端连接，LDMOS耐压管二MN2的漏极与增强型PMOS管一MP3的漏极连接，且与增强型PMOS管一MP3的栅极及增强型PMOS管二MP4的栅极连接，增强型PMOS管一MP3的源极及增强型PMOS管二MP4的源极都与低压电源电压输入端连接，增强型PMOS管二MP4的漏极作为电流输出端，运算放大器OP的正相输入端与固定电平输入端连接。
实施例
本发明实施例中的电压前馈电流产生电路，其电路示意图参见图2，包括运算放大器OP、LDMOS耐压管一MN1、LDMOS耐压管二MN2、电压输入端、固定电平输入端、电流源IB、低压电源电压输入端、增强型PMOS管一MP3、增强型PMOS管二MP4，其中，LDMOS耐压管一MN1的漏极与电压输入端连接，其栅极与运算放大器OP的输出端连接，其源极与电流源IB的一端、运算放大器OP的负相输入端及LDMOS耐压管二MN2的源极连接，电流源IB的另一端接地，LDMOS耐压管二MN2的栅极与运算放大器OP的输出端连接，LDMOS耐压管二MN2的漏极与增强型PMOS管一MP3的漏极连接，且与增强型PMOS管一MP3的栅极及增强型PMOS管二MP4的栅极连接，增强型PMOS管一MP3的源极及增强型PMOS管二MP4的源极都与低压电源电压输入端连接，增强型PMOS管二MP4的漏极作为电流输出端，运算放大器OP的正相输入端与固定电平输入端连接。
其中，优选为LDMOS耐压管一MN1和LDMOS耐压管二MN2相同。
使用时，为低压电源电压输入端输入低压电源电压VDD，固定电平输入端输入固定电平VREF，电压输入端输入输入电压VIN，则其工作原理如下：
利用运算放大器OP将LDMOS耐压管一MN1和LDMOS耐压管二MN2的源极电位钳位为VREF，并且LDMOS耐压管一MN1和LDMOS耐压管二MN2的栅极连在运算放大器OP的输出端，对应电压VG。将LDMOS耐压管一MN1和LDMOS耐压管二MN2的管子的尺寸设计成相同，则流过LDMOS耐压管一MN1和LDMOS耐压管二MN2的沟道电流表达式分别为：
其中为Io为静态电流，VIN为输入电压，VREF为固定参考电平，VD2为LDMOS耐压管二M2的漏极电平，Vov为LDMOS耐压管(LDMOS耐压管一MN1及LDMOS耐压管二MN2，下同)的过驱动电压，β为LDMOS耐压管的增益因子，λ为LDMOS耐压管沟道长度调制系数。除了输入电压VIN，其他参数在静态电流固定的情况下均为定值。
因为LDMOS耐压管一MN1和LDMOS耐压管二MN2的源极与电流源IB相连，所以上述两股电流之和等于IB，即：
IB1＝IDS1+IDS2
将上式进一步整理可以得到以下表达式：
IB＝I0[2+λ(VIN+VDD-VD2-2VREF)]
合理选取低压电源电压VDD与固定电平VREF以及增强型PMOS管一MP3和增强型PMOS管二MP4管的尺寸，可以实现：
VDD-VD2-2VREF＝0
则式IB＝I0[2+λ(VIN+VDD-VD2-2VREF)]被简化为：
Iout＝0.5IB(1-0.5λVIN)[1+λ(VD2-VREF)]＝kIB(1-0.5λVIN)
其中k为常数。根据上述公式，可以得到输出电流Iout中包含了一个电流分量，该电流分量与输入电压VIN成正比，再通过电流镜(由增强型PMOS管一、增强型PMOS管二及低压电源电压VDD组成)可以将该电流分量引出，从而产生电压前馈电流。由于MOS管在饱和区时的可以在10-7-10-6数量级，等效的阻抗非常高，代替了传统电路的电阻，所以在保证功耗较小的情况下节约版图面积。
参见图3，为运用本发明电路的仿真波形图，横坐标为输入电压VIN，单位为V；纵坐标为电流镜输出电流Iout，单位为uA。选取曲线上两个节点：M1(5，4.91181)，M2(15，4.30042)，两个节点电压差值为ΔVIN＝Δx＝10V，ΔIout＝Δy＝611.392nA，则对应斜率s为：
从图中可以验证得到Iout与VIN的线性关系，等效的阻抗RO为：
由此可以证明采用本发明电路可以通过较小面积版图实现高阻抗，进而构建电压前馈电流产生电路。

Claims (2)

1.电压前馈电流产生电路，包括电流输出端、运算放大器、LDMOS耐压管一、LDMOS耐压管二、电压输入端及固定电平输入端，其特征在于，还包括电流源、低压电源电压输入端、增强型PMOS管一、增强型PMOS管二，所述LDMOS耐压管一的漏极与电压输入端连接，其栅极与运算放大器的输出端连接，其源极与电流源的一端、运算放大器的负相输入端及LDMOS耐压管二的源极连接，电流源的另一端接地，LDMOS耐压管二的栅极与运算放大器的输出端连接，LDMOS耐压管二的漏极与增强型PMOS管一的漏极连接，且与增强型PMOS管一的栅极及增强型PMOS管二的栅极连接，增强型PMOS管一的源极及增强型PMOS管二的源极都与低压电源电压输入端连接，增强型PMOS管二的漏极作为电流输出端，运算放大器的正相输入端与固定电平输入端连接。
2.根据权利要求1所述电压前馈电流产生电路，其特征在于，所述LDMOS耐压管一和LDMOS耐压管二相同。
CN201710771529.7A 2017-08-31 2017-08-31 电压前馈电流产生电路 Active CN107450653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710771529.7A CN107450653B (zh) 2017-08-31 2017-08-31 电压前馈电流产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710771529.7A CN107450653B (zh) 2017-08-31 2017-08-31 电压前馈电流产生电路

Publications (2)

Publication Number Publication Date
CN107450653A CN107450653A (zh) 2017-12-08
CN107450653B true CN107450653B (zh) 2019-03-15

Family

ID=60493388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710771529.7A Active CN107450653B (zh) 2017-08-31 2017-08-31 电压前馈电流产生电路

Country Status (1)

Country Link
CN (1) CN107450653B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359494B2 (en) * 1997-11-28 2002-03-19 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having an oscillation circuit using reference current source independent from influence of variation of power supply voltage and threshold voltage of transistor
KR20020067665A (ko) * 2001-02-15 2002-08-23 세이코 인스트루먼트 가부시키가이샤 기준 전압 회로
CN201828845U (zh) * 2010-10-13 2011-05-11 苏州科山微电子科技有限公司 用于连续可变增益放大器的坡度电压生成器
CN102809982A (zh) * 2012-07-13 2012-12-05 电子科技大学 低压电流镜
CN102331810B (zh) * 2011-07-18 2013-11-27 西安展芯微电子技术有限公司 SenseFET的替代电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359494B2 (en) * 1997-11-28 2002-03-19 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having an oscillation circuit using reference current source independent from influence of variation of power supply voltage and threshold voltage of transistor
KR20020067665A (ko) * 2001-02-15 2002-08-23 세이코 인스트루먼트 가부시키가이샤 기준 전압 회로
CN201828845U (zh) * 2010-10-13 2011-05-11 苏州科山微电子科技有限公司 用于连续可变增益放大器的坡度电压生成器
CN102331810B (zh) * 2011-07-18 2013-11-27 西安展芯微电子技术有限公司 SenseFET的替代电路
CN102809982A (zh) * 2012-07-13 2012-12-05 电子科技大学 低压电流镜

Also Published As

Publication number Publication date
CN107450653A (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
CN106774580B (zh) 一种快速瞬态响应高电源抑制比的ldo电路
CN102033561B (zh) 电源电路
CN103853222B (zh) 稳压器
CN105955387B (zh) 一种双环保护低压差ldo线性稳压器
CN107024958B (zh) 一种具有快速负载瞬态响应的线性稳压电路
CN206505341U (zh) 一种高电压输入带隙基准电路
CN106849627B (zh) 基于cot模式降压变换器的纹波补偿电路
CN108646837A (zh) 一种用于低压差线性稳压器的瞬态响应改善电路
CN111462708A (zh) 电压转换电路、电压转换方法及显示装置
CN106919217B (zh) 一种钳位电压电路
CN203386099U (zh) 带隙基准电路及电视机
CN105490537B (zh) 一种电源管理电路
CN108227809B (zh) 一种基于亚阈区mos分压的高电源抑制比基准电路
CN110399003A (zh) 一种相对负电源轨和相对正电源轨产生电路
CN107450653B (zh) 电压前馈电流产生电路
CN108549455A (zh) 一种具有宽输入范围的降压电路
CN108900069A (zh) 一种基于占空比的自适应二次斜坡补偿电路
CN209709677U (zh) 一种高效率电流检测和限流功能的保护电路
CN108268078A (zh) 一种低成本低功耗的低压差线性稳压器
CN103399608A (zh) 集成摆率增强电路的低压差线性稳压器
CN107463196B (zh) 一种提高环路稳定性的ldo电路
CN203084588U (zh) 稳压器
CN105897164B (zh) 一种宽电源、高稳定性的石英晶体振荡电路
CN110320953A (zh) 一种输出电压可调的基准电压源
CN208015580U (zh) 一种动态嵌位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant