CN1332446C - 半导体器件封装 - Google Patents

半导体器件封装 Download PDF

Info

Publication number
CN1332446C
CN1332446C CNB2004100472051A CN200410047205A CN1332446C CN 1332446 C CN1332446 C CN 1332446C CN B2004100472051 A CNB2004100472051 A CN B2004100472051A CN 200410047205 A CN200410047205 A CN 200410047205A CN 1332446 C CN1332446 C CN 1332446C
Authority
CN
China
Prior art keywords
substrate
cover
semiconductor packages
planar section
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100472051A
Other languages
English (en)
Other versions
CN1551349A (zh
Inventor
海老原政美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1551349A publication Critical patent/CN1551349A/zh
Application granted granted Critical
Publication of CN1332446C publication Critical patent/CN1332446C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D11/00—Other component parts of water-closets, e.g. noise-reducing means in the flushing system, flushing pipes mounted in the bowl, seals for the bowl outlet, devices preventing overflow of the bowl contents; devices forming a water seal in the bowl after flushing, devices eliminating obstructions in the bowl outlet or preventing backflow of water and excrements from the waterpipe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D9/00—Sanitary or other accessories for lavatories ; Devices for cleaning or disinfecting the toilet room or the toilet bowl; Devices for eliminating smells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D2201/00—Details and methods of use for water closets and urinals not otherwise provided for
    • E03D2201/20—Noise reduction features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种半导体器件封装(10)包括：衬底(3)；在衬底(3)上形成的半导体器件(6)；在衬底(3)上形成的接地电极(4)；设计为覆盖半导体器件(6)的罩(1)；以及从罩(1)延伸并且用于保持衬底(3)的接头片单元(2)。罩(1)具有由导电材料制造的外表面(8a)与由绝缘材料制造的内表面(8b)，其中绝缘内表面(8b)面对半导体器件(6)。接头片单元(2)具有第一接触表面(11)，其从导电的外表面(8a)延伸，并且接触接地电极(4)。

Description

半导体器件封装
技术领域
本发明涉及用于诸如高频振荡器(HFO)之类的高频半导体器件的封装，例如，该高频振荡器的振荡频率属于GHz频带，本发明具体涉及半导体器件封装，其设计为用于表面安装的屏蔽壳体，为了防止电磁干扰(EMI)并改善生产率。
背景技术
通过使用电介质或带状线形成了高频振荡器(HFO)，并且该高频振荡器用于移动通信设备之类的设备。在此高频振荡器中，来自外部的电气影响容易导致电磁干扰(EMI)。因此，需要半导体器件封装，其中半导体器件被封装和屏蔽。
日本实用新型专利申请未决(JP-Heisei 1-165650)公开了包括罩与IC安装其上的陶瓷衬底的IC封装。该罩具有接头片单元，其保持陶瓷衬底的相对侧表面。并且，该罩具有位于IC上面的多个羽状部分。
日本实用新型专利申请未决(JP-Heisei 3-65299)公开了一种屏蔽封装型电路设备，其包括陶瓷衬底、接地金属层、导电部分、金属框与屏蔽盖。接地金属层在陶瓷衬底中形成。导电部分在陶瓷衬底上形成并且电连接到接地金属层。金属框在陶瓷衬底的边缘形成并且电连接到导电部分。在陶瓷衬底上用于覆盖器件的屏蔽盖配合金属框。
日本发明专利申请未决(JP-Heisei 5-175351)公开了一种半导体器件封装，其包括：辐射器金属底座；外部壳体，其连接到辐射器金属底座的边缘以形成包围的外壁；以及覆盖半导体器件的壳体罩。电路部件与引线端子安装在辐射器金属底座上。硅胶与环氧树脂充满在外部壳体中以密封电路部件与引线端子。该壳体罩具有矩形形状。在壳体罩的一侧提供了啮合接头片，其与外部壳体啮合。在壳体罩一侧的相对侧提供了凸起引脚部分，其嵌入在环氧树脂中。在壳体罩的其它侧提供了滑动接头片部分，其啮合外部壳体的边缘。
日本发明专利申请未决(JP-Heisei 8-136771)公开了一种光学传送模块，其具有采用凸起横截面的插座。该光学传送模块具有可覆盖所述凸起插座的罩。
日本发明专利申请未决(JP-Heisei 9-51183)公开了一种电子部件，其包括电子电路衬底与电子电路衬底放置其上的金属框。电子设备安装在电子电路衬底的主要表面上。至少一个凹口部分在电子电路衬底的至少一侧形成。金属框具有啮合凹口部分并用于对准的凸起部分。
日本发明专利申请未决(JP-Heisei 10-41665)公开了一种振荡器。该振荡器具有绝缘衬底、四个侧电极与金属罩。该绝缘衬底具有矩形形状，并且接地电极在绝缘衬底的后侧形成。四个侧电极在绝缘衬底的四个侧面形成，并且电连接到接地电极。金属罩具有四个接头片单元，其分别在金属罩的四个侧面形成，并且分别电连接到四个侧电极。在金属罩的相对侧的接头片单元与对应的侧电极以焊料进行连结。在金属罩的其它相对侧的每个接头片单元具有凸起部分，并且接头片单元有力地啮合对应的侧电极。
图1到3是说明此高频半导体器件封装的一个现有例子的图。图1是高频半导体器件封装的分解透视图，图2是高频半导体器件封装的剖视图，并且图3是高频半导体器件封装的部分放大的剖示图(由虚线圆圈指示)。半导体器件封装100具有包括金属罩101与高频电路衬底103的屏蔽壳体。并且，半导体器件封装具有组成振荡电路的在屏蔽壳体中容纳的器件105与芯片部件106。高频电路衬底103具有矩形形状。接地电极104延伸到凹口部分，该凹口部分在高频电路衬底103两侧的中心彼此相对形成。金属罩101具有两个接头片单元102，其在金属罩101的两侧彼此相对形成。
如图3所示，形成了接头片单元102，从而接头片单元102的末端朝向外侧方向弯曲。这些接头片单元102啮合凹口部分，该凹口部分在高频电路衬底103两侧的中心彼此相对形成。金属罩101通过啮合的部分连接到高频电路衬底3。这样，金属罩101连接到高频电路衬底103，并且接头片单元102与接地电极104保持相互连接。这样，确定了电连接。
如图3所示，在此高频半导体器件封装中，金属罩101的接头片单元102弯曲以形成弯肘的形状，并且锥体(taper)102a在弯肘状的接头片单元102的末端形成。当试图将金属罩101连接到高频电路衬底103时，接头片单元102通过使用锥体102a，滑动到凹口部分。这样，金属罩可容易地连接到高频电路衬底103，并且高频电路衬底103放置在金属罩101的接头片单元102之间。
在上述高频半导体器件封装中，高频电路衬底103的接地电极104连结金属罩101的接头片单元102。这样，形成几乎完全地屏蔽外部的屏蔽壳体并且防止电磁干扰是可能的。
然而，上述传统的高频半导体器件封装具有下列问题。
在上述高频半导体器件封装中，金属罩101的内壁为金属表面。这样，当金属罩101的内壁靠近安装在高频电路衬底103上的芯片部件106与诸如FET之类的器件105时，芯片部件106与金属罩101相互接触。这导致诸如短路等之类的电气故障。
并且，如果为了防止上述问题，在金属罩101与接头片单元102的内表面涂敷绝缘材料，则将金属罩101连接到高频电路衬底103时，电连接接头片单元102与接地电极104成为不可能。
并且，如图3所示，在接头片单元102中形成了弯曲的部分。因此，当在金属罩101的接头片单元102之间加入高频电路衬底103时，如果高频电路衬底103的厚度变小，则弯曲的部分可位于高频电路衬底103的上表面的上面。这导致接头片单元102的锥体102a与高频电路衬底103之间的滑移，从而导致金属罩101容易脱落和高频电路衬底103不能制造得更薄的问题。
发明内容
因此，本发明的一个目的是提供一种半导体器件封装，其可充分地保持屏蔽效应，并且防止了诸如短路等之类等的电气故障。
本发明的另一个目的是提供一种半导体器件封装，其可减少半导体器件封装的厚度。
本发明的另一个目的是提供一种半导体器件封装，其可改善生产率。
本发明的一个方面，一种半导体器件封装包括：衬底；在衬底上形成的半导体器件；在衬底上形成的接地电极；设计为覆盖半导体器件的罩；以及从罩延伸并且用于保持衬底的接头片单元。该罩具有由导电材料制造的外表面与由绝缘材料制造的内表面，其中绝缘内表面面对半导体器件。接头片单元具有第一接触表面，其从导电的外表面延伸，并且接触接地电极。
这样，导电的外表面用作建立电连接与保持屏蔽效应。另一方面，内表面作为绝缘体工作，以致不会导致诸如导电之类的电气故障。因此，半导体器件封装的厚度可制造得尽可能的小。换句话说，半导体器件封装可制造得更小与更薄，并且改善了生产率。
根据本发明的半导体器件封装中，接地电极在衬底的侧表面上形成。接头片单元具有底座部分与接触部分。此底座部分从罩延伸，并且实质上平行于衬底的侧表面而形成。该接触部分连接到底座部分，并且具有上述第一接触表面。并且，接触部分包括：平面部分与弯曲部分。该弯曲部分连接底座部分与平面部分。此平面部分具有上述第一接触表面，并且实质上平行于底座部分而形成。
在半导体器件封装中，平面部分可形成以接触底座部分。第一接触表面与弯曲部分的表面之间的角优选地大于90度。在此情况下，接头片单元的弯曲部分作为锥体工作。由于此弯曲部分，因此将罩连接到衬底变得更加容易。
在半导体器件封装中，弯曲部分可制成直的。在此情况下，弯曲部分和底座部分形成了第一角，并且弯曲部分和平面部分形成了第二角。第一角优选地小于90度，并且第二角优选地大于90度。由于底座部分与平面部分之间的空间，因此该接头片单元具有弹性。由于弹性，因此罩紧固地保持衬底。
本发明的另一个方面，接头片单元还包括从接触部分延伸的制动器部分。此制动器部分具有接触衬底的顶面的第二接触表面。这样，制动器部分作为制动器工作，即改善了对向下压力的阻力特性。
在半导体器件封装中，接触部分可包括：具有第一接触表面的平面部分；连接底座部分与平面部分的弯曲部分。在此情况下，制动器部分从平面部分延伸。
在半导体器件封装中，制动器部分可实质上垂直于平面部分而形成。在此情况下，上述第二接触表面从第一接触表面延伸。并且，制动器部分可实质上平行于平面部分而形成，以致平面部分在底座部分与制动器部分之间。在此情况下，属于制动器部分的绝缘内表面面对半导体器件。这样，即使半导体器件靠近制动器部分，也肯定不会导致诸如短路之类的电气故障。
上述接头片单元由接头片构件制造。此接头片构件从罩延伸，并且具有类似于罩的外表面与内表面。通过将接头片构件弯曲到内表面的方向，形成了接触部分，以致第一接触表面接触接地电极。并且，进一步通过将接头片构件弯曲到外表面的方向，形成了制动器部分，以致第二接触表面接触衬底的顶面。
在半导体器件封装中，衬底可具有矩形形状，并且一对接地电极在衬底的两侧表面彼此相对形成。并且，罩为了适配衬底，可具有矩形形状，并且罩具有一对接头片单元用作保持衬底。该对接头片单元在罩的两侧彼此相对形成，并且每个接头片单元具有从外表面延伸的上述第一接触表面。在此情况下，该对接头片单元的第一接触表面分别接触该对接地电极。衬底夹在该对接头片单元之间。
附图说明
图1是传统高频半导体器件封装的分解透视图；
图2是说明传统高频半导体器件封装的剖视图；
图3是说明传统高频半导体器件封装的部分放大的剖示图；
图4是根据本发明第一实施例的高频半导体器件封装的分解透视图；
图5是根据本发明第一实施例的高频半导体器件封装的剖视图；
图6是根据本发明第一实施例的高频半导体器件封装的部分放大的剖示图；
图7是根据本发明第二实施例的高频半导体器件封装的部分放大的剖示图；
图8是根据本发明第三实施例的高频半导体器件封装的部分放大的剖示图；以及
图9是根据本发明第四实施例的高频半导体器件封装的部分放大的剖示图。
具体实施方式
本发明的实施例将参照附图描述如下。
第一实施例
图4到图6示出了根据本发明第一实施例的高频半导体器件封装。图4是高频半导体器件封装的分解透视图，图5是高频半导体器件封装的剖视图，并且图6是高频半导体器件封装的部分放大的剖示图(由虚线圆圈指示)。
根据本发明的半导体器件封装10具有罩1与高频电路衬底3，以形成屏蔽壳体。并且，半导体器件封装10具有在高频电路衬底3上形成并在屏蔽壳体中容纳的器件5与芯片部件6。器件5与芯片部件6组成了振荡电路。例如，器件5包括FET，并且芯片部件包括芯片电容器、片电阻器、片电感器等。
如图4所示，罩1与高频电路衬底3具有矩形形状，并且罩1设计为覆盖器件5与芯片部件6。在当前实施例中，一对接地电极4在高频电路衬底3的两侧表面上彼此相对形成。并且，罩1具有在罩1的两侧彼此相对形成的一对接头片单元2。每个接头片单元形成以从罩延伸。如下所述，这些接头片单元2用作保持高频电路衬底3。
根据本发明，罩1具有由导电材料制造的外表面8a与由绝缘材料制造的内表面8b。如图6所示，罩1还具体包括金属部分与在金属部分上形成的绝缘涂敷部分7。外表面8a属于金属部分，并且内表面8b属于绝缘涂敷部分7。并且，内表面8b面对诸如器件5与芯片部件6之类的半导体器件。
接头片单元2从罩1延伸。这样，接头片单元2还具有从外表面8a延伸的导电表面与从内表面8b延伸的绝缘表面。接头片单元2特定地具有连接到接地电极4的第一接触表面11。如图6所示，第一接触表面11从外表面8a延伸。
根据本实施例，接头片单元2包括底座部分2a与接触部分(2b，2c)。如图6所示，底座部分2a从罩1延伸，并且实质上平行于高频电路衬底3的侧表面而形成。接头片单元2的接触部分连接到底座部分2a，并且具有上述第一接触表面11。
上述接触部分还特定地包括弯曲部分2b与平面部分2c。弯曲部分2b连接底座部分2a与平面部分2c。平面部分2c具有第一接触表面11，即平面部分2c接触到接地电极4。如图6所示，平面部分2c实质上平行于底座部分2a而形成，即该平面部分2c平行于高频电路衬底3的侧表面。在图6中，平面部分2c形成以通过绝缘涂敷部分7接触底座部分2a。这时，第一接触表面11与弯曲部分2b的表面9之间的角大于90度而形成。这样，弯曲部分2b变为锥体部分，由此罩1可容易地连接到高频电路衬底3。
上述罩1通过接头片单元2连接到高频电路衬底3。这时，罩1可在上述锥体部分上滑动并平滑地连接。结果，一对接头片单元2的第一接触表面11分别开始接触高频电路衬底3的该对接地电极4。这样，建立了罩1与高频电路衬底3之间的电连接。在此条件下，高频电路衬底3夹在罩1的两侧上彼此相对形成的该对接头片单元2之间。然后，施加的拉力工作，并且高频电路衬底3与罩1保持不分离。
用于制造罩1的方法描述如下。首先，提供了采用一对接头片构件的罩1。这时，该对接头片构件在罩1的两侧上彼此相对形成。罩1具有由导电材料制造的外表面8a与由绝缘材料制造的内表面8b。每个接头片构件从罩1延伸，并且因此具有外表面8a与内表面8b。
其次，如图6所示，接头片构件被弯曲成朝向内表面8b的方向，以形成底座部分2a与接触部分(2b，2c)。结果，属于接触部分的外表面8a面对高频电路衬底3的一侧。这样，一部分外表面8a，即第一接触表面11形成以在高频电路衬底3的一侧接触接地电极4。
如图6所示，接头片构件可弯曲大约180度以形成弯曲部分2b与平面部分2c。平面部分2c实质上平行于底座部分2a而形成，并且该平面部分2c接触到底座部分2a。此平面部分2c具有第一接触表面11，即平面部分2c接触到接地电极4。
如上所述，在根据本发明的半导体器件封装10中，从导电的外表面8a延伸的第一接触表面11在接头片单元2的内侧形成。当罩1连接到高频电路衬底3时，第一接触表面11开始接触到接地电极4。这样，建立了电连接。并且，导电外表面8a作为屏蔽工作用于充分地保持屏蔽效应。
并且，罩1面对由绝缘材料制造的内表面8b一侧的半导体器件(芯片部件6与器件5)(见图6)。因此，即使罩1开始靠近高频电路衬底3并且接触到半导体器件，也不会导致诸如短路之类的电气故障。这样，根据本发明中的半导体器件封装10，不但防止电气故障成为可能，而且减少半导体器件封装10的厚度成为可能。由于减少了制造半导体器件10所必需的材料，这还表示生产率的改善。
而且，平面部分2c在接头片单元2中形成，该平面部分2c实质上平行于高频电路衬底3的侧面。因此，即使接头片单元2仅接触接地电极4的上部，罩1也可紧密地保持高频电路衬底3。这还表示：减少高频电路衬底3的厚度并且改善半导体器件封装10的生产率是可能的。
而且，接头片单元2的弯曲部分2b作为锥体工作。由于此弯曲部分2b，因此将罩1连接到高频电路衬底3变得更加容易。结果，改善了半导体器件封装10的生产率。
第二实施例
图7示出了根据本发明第二实施例的高频半导体器件封装。在图7中，与图6所示的相同的参考数字给出了类似于图6中的装置，并且该装置的详细说明将省略。
接头片单元2具有底座部分2a、弯曲部分2b与平面部分2c。底座部分2a与平面部分2c实质上平行于高频电路衬底3的侧表面而形成。弯曲部分2b连接底座部分2a与平面部分2c。在当前实施例中，如图7所示，接头片单元2具有“梯形横截面”。弯曲部分2b还特别设计为直的，并且与底座部分2a形成第一角θ1以及与平面部分2c形成第二角θ2。如图7所示，第一角θ1小于90度，并且第二角θ2大于90度。这样，接头片单元2变为锥体部分，由此罩1可容易地连接到高频电路衬底3。
上述罩1连接到高频电路衬底3。平面部分2c具有接触接地电极4的第一接触表面11。第一接触表面11从导电的外表面8a延伸。这样，建立了电连接。应当注意：由于底座部分2a与平面部分2c之间的空间，因此上述接头片单元2具有弹性。当该对接头片单元2啮合彼此相对形成的接地电极4时，该对接头片单元2弹性地保持高频电路衬底3。
根据当前实施例的半导体器件封装10具有与第一实施例的情况下相同的效应。也就是说，充分地保持屏蔽效应，并且由于内表面8b由绝缘材料制造，因此防止了诸如短路之类的电气故障。并且，减少高频电路衬底3与半导体器件封装10的厚度是可能的。换句话说，半导体器件封装10可制造得更小与更薄，并且改善了生产率。
而且，由于该对接头片单元2的弹性，因此高频电路衬底3由罩1紧固地保持。这样，高频电路衬底3的接地电极4与罩1的接头片单元2彼此强力接触。
第三实施例
图8示出了根据本发明第三实施例的高频半导体器件封装。在图8中，与图6所示的相同的参考数字给出了类似于图6中的装置，并且该装置的详细说明将省略。
在当前实施例中，接头片单元2除了具有底座部分2a、弯曲部分2b与平面部分2c以外，还具有制动器部分2d。底座部分2a与平面部分2c实质上平行于高频电路衬底3的侧表面而形成。弯曲部分2b连接底座部分2a与平面部分2c。平面部分2c具有接触接地电极4的第一接触表面11。
如图8所示，制动器部分2d从平面部分2c延伸。在当前实施例中，制动器部分2d实质上垂直于平面部分2c而形成。并且，制动器部分2d具有接触高频电路衬底3的顶面的第二接触表面12。这时，第二接触表面12从第一接触表面11，即从外表面8a延伸。
用于制造罩1的方法将描述如下。首先，提供了采用一对接头片构件的罩1。此罩1具有由导电材料制造的外表面8a与由绝缘材料制造的内表面8b。每个接头片构件从罩1延伸，并且因此具有外表面8a与内表面8b。
其次，接头片构件被弯曲成朝向内表面8b的方向，以形成底座部分2a与接触部分(2b，2c)。这样，第一接触表面11形成以在高频电路衬底3的一侧接触接地电极4。然后，接头片构件还被弯曲成朝向外表面8a的方向，以形成制动器部分2d。这样，第二接触表面12形成以接触高频电路衬底3的顶面。
根据当前实施例的半导体器件封装10具有与第一实施例的情况下相同的效应。也就是说，充分地保持屏蔽效应，并且由于内表面8b由绝缘材料制造，因此防止了诸如短路之类的电气故障。并且，减少高频电路衬底3与半导体器件封装10的厚度是可能的。换句话说，半导体器件封装10可制造得更小与更薄，并且改善了生产率。
而且，当罩1附着到高频电路衬底3时，制动器部分2d开始接触高频电路衬底3的顶面。这样，制动器部分2d作为制动器工作。保持罩1的内表面8b与高频电路衬底3的顶面之间的距离是可能的。因此，防止了罩1过于靠近高频电路衬底3。并且，改善了对向下压力的阻力特性。
应当注意：根据当前实施例的制动器部分2d还可应用于第二实施例示出的接头片单元2。
第四实施例
图9示出了根据本发明第四实施例的高频半导体器件封装。在图9中，与图8所示的相同的参考数字给出了类似于图8中的装置，并且该装置的详细说明将省略。
在当前实施例中，接头片单元2具有类似于上述第三实施例的制动器部分2d。制动器部分2d从平面部分2c延伸。在当前实施例中，如图9所示，制动器部分2d实质上平行于平面部分2c与底座部分2a而形成。制动器部分2d具有接触高频电路衬底3的顶面的第二接触表面12。这时，第二接触表面12在接头片构件的边缘形成。
根据当前实施例的半导体器件封装10具有与第三实施例的情况下相同的效应。也就是说，充分地保持屏蔽效应，并且由于内表面8b由绝缘材料制造，因此防止了诸如短路之类的电气故障。并且，半导体器件封装10可制造得更小与更薄，并且改善了生产率。
而且，当罩1附着到高频电路衬底3时，制动器部分2d开始接触高频电路衬底3的顶面。这样，制动器部分2d作为制动器工作，并且改善了对向下压力的阻力特性。
而且，在当前实施例中，平面部分2c位于底座部分2a与制动器部分2d之间。如图9所示，属于制动器部分2d的内表面8b面对芯片部件6。这样，即使芯片部件6靠近制动器部分2d，也肯定不会导致诸如短路之类的电气故障。
应当注意：根据当前实施例的制动器部分2d还可应用于第二实施例中示出的接头片单元2。
显而易见：对于本领域的普通技术人员，可用其它实施例实践本发明而脱离上述特定细节。因此，本发明的范围应该由随附的权利要求决定。

Claims (11)

1.一种半导体器件封装，包括：
衬底；
在所述衬底上形成的半导体器件；
在所述衬底上形成的接地电极；
设计为覆盖所述半导体器件的罩；以及
从所述罩延伸并且用于保持所述衬底的接头片单元，
其中所述罩具有由导电材料制造的外表面与由绝缘材料制造的内表面，所述内表面面对所述半导体器件，
其中所述接头片单元具有第一接触表面，其从所述外表面延伸，并且接触所述接地电极。
2.如权利要求1所述的半导体器件封装，
其中所述接地电极在衬底的侧表面上形成，
其中所述接头片单元包括：
从所述罩延伸的底座部分；以及
接触部分，其连接到所述底座部分，并且具有所述第一接触表面，
其中形成的所述底座部分平行于所述衬底的所述侧表面。
3.如权利要求2所述的半导体器件封装，其中所述接触部分包括：
具有所述第一接触表面的平面部分；以及
连接所述底座部分与所述平面部分的弯曲部分，
其中所述平面部分平行于所述底座部分。
4.如权利要求3所述的半导体器件封装，其中形成的所述平面部分接触所述底座部分。
5.如权利要求3所述的半导体器件封装，其中所述第一接触表面与所述弯曲部分的表面之间的角大于90度。
6.如权利要求3所述的半导体器件封装，其中所述弯曲部分的表面是平面，并且所述弯曲部分和所述底座部分形成了第一角以及所述弯曲部分和所述平面部分形成了第二角，所述第一角小于90度，并且所述第二角大于90度。
7.如权利要求3到6任何之一所述的半导体器件封装，其中所述接头片单元还包括制动器部分，所述制动器部分从所述接触部分延伸并且具有接触所述衬底的顶面的第二接触表面。
8.如权利要求7所述的半导体器件封装，其中所述制动器部分垂直于所述平面部分，并且所述第二接触表面从所述第一接触表面延伸。
9.如权利要求7所述的半导体器件封装，其中形成的所述制动器部分平行于所述平面部分，以致所述平面部分在所述底座部分与所述制动器部分之间，并且属于所述制动器部分的所述内表面面对所述半导体器件。
10.如权利要求2所述的半导体器件封装，
其中所述接头片单元由具有所述外表面与所述内表面的接头片构件制造，
其中通过将所述接头片构件弯曲到所述内表面的方向，形成所述接触部分，以致所述第一接触表面接触所述接地电极。
11.如权利要求10所述的半导体器件封装，
所述接头片单元还包括制动器部分，所述制动器部分从所述接触部分延伸并且具有第二接触表面，
其中通过进一步将所述接头片单元弯曲到所述外表面的方向，形成所述制动器部分，以致所述第二接触表面接触所述衬底的顶面。
CNB2004100472051A 2003-05-20 2004-05-19 半导体器件封装 Expired - Fee Related CN1332446C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003142662A JP4377157B2 (ja) 2003-05-20 2003-05-20 半導体装置用パッケージ
JP142662/2003 2003-05-20

Publications (2)

Publication Number Publication Date
CN1551349A CN1551349A (zh) 2004-12-01
CN1332446C true CN1332446C (zh) 2007-08-15

Family

ID=33447487

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100472051A Expired - Fee Related CN1332446C (zh) 2003-05-20 2004-05-19 半导体器件封装

Country Status (4)

Country Link
US (1) US6881896B2 (zh)
JP (1) JP4377157B2 (zh)
KR (1) KR100629983B1 (zh)
CN (1) CN1332446C (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW565009U (en) * 2003-01-20 2003-12-01 Benq Corp Electronic module having ball grid array
US20050007747A1 (en) * 2003-07-11 2005-01-13 Michael Axelrod Metal electronics device enclosure
US20060002099A1 (en) * 2004-06-30 2006-01-05 Stoneham Edward B Electromagnetic shield assembly
US7813145B2 (en) * 2004-06-30 2010-10-12 Endwave Corporation Circuit structure with multifunction circuit cover
DE102005004158B4 (de) * 2005-01-28 2006-11-30 Siemens Ag Anordnung für die Schirmung von Sockel-Platinen mit einem Schirmblech
US7145084B1 (en) * 2005-08-30 2006-12-05 Freescale Semiconductor, Inc. Radiation shielded module and method of shielding microelectronic device
KR100722096B1 (ko) * 2005-11-23 2007-05-25 삼성에스디아이 주식회사 휴대용 표시장치
JP4910469B2 (ja) * 2006-05-02 2012-04-04 株式会社村田製作所 シールド構造
TW200743434A (en) * 2006-05-11 2007-11-16 Delta Electronics Inc Packaged electronic component for shielding electromagnetic interference
JP4020149B1 (ja) * 2006-06-19 2007-12-12 株式会社村田製作所 電子部品モジュール
TWM324049U (en) * 2007-05-21 2007-12-21 Universal Scient Ind Co Ltd Packaging structure of wireless communication module
US8040684B2 (en) * 2007-12-31 2011-10-18 Honeywell International Inc. Package for electronic component and method for manufacturing the same
CN101499459B (zh) * 2008-01-28 2010-09-08 日月光半导体制造股份有限公司 封装结构
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
WO2009113267A1 (ja) * 2008-03-14 2009-09-17 パナソニック株式会社 半導体装置および半導体装置の製造方法
US9123663B2 (en) * 2008-06-10 2015-09-01 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer grounded through metal pillars formed in peripheral region of the semiconductor
KR100995916B1 (ko) * 2008-06-11 2010-11-22 광전자 주식회사 씨오비 타입 수신모듈 패키지
US7829981B2 (en) * 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2010232312A (ja) * 2009-03-26 2010-10-14 Mitsumi Electric Co Ltd カバー装着構造及び電子装置
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5657905B2 (ja) * 2010-03-26 2015-01-21 レノボ・イノベーションズ・リミテッド（香港） シールド
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
WO2012023332A1 (ja) * 2010-08-18 2012-02-23 株式会社 村田製作所 電子部品及びその製造方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
KR101288284B1 (ko) * 2010-10-27 2013-07-26 삼성전기주식회사 반도체 패키지 제조 방법
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
CN103811432B (zh) * 2012-11-12 2016-09-14 财团法人工业技术研究院 环境敏感电子元件封装体
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
FR3020742B1 (fr) * 2014-05-05 2016-05-27 Valeo Systemes De Controle Moteur Systeme electrique avec blindage
JP6394161B2 (ja) * 2014-08-06 2018-09-26 日亜化学工業株式会社 発光装置及び光源モジュール
CN105744768A (zh) * 2014-12-11 2016-07-06 深圳富泰宏精密工业有限公司 壳体、该壳体的制备方法及应用该壳体的电子装置
CN204465862U (zh) * 2015-01-23 2015-07-08 瑞声声学科技(深圳)有限公司 微机电麦克风的封装结构
US10624214B2 (en) * 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
US10206317B2 (en) * 2015-06-29 2019-02-12 Microsoft Technology Licensing, Llc Modular radio frequency shielding
KR102475280B1 (ko) * 2016-02-04 2022-12-07 삼성전자주식회사 반도체 패키지 및 반도체 장치
US9953933B1 (en) * 2017-03-30 2018-04-24 Stmicroelectronics, Inc. Flow over wire die attach film and conductive molding compound to provide an electromagnetic interference shield for a semiconductor die
CN210074170U (zh) * 2017-04-03 2020-02-14 株式会社村田制作所 高频模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041665A (ja) * 1996-07-17 1998-02-13 Nippon Dempa Kogyo Co Ltd 高周波数発振器
CN1217132A (zh) * 1996-05-02 1999-05-19 艾利森公司 开缝的屏蔽罩
JP2000278041A (ja) * 1999-03-23 2000-10-06 Alps Electric Co Ltd 電圧制御発振器
US6243274B1 (en) * 2000-04-20 2001-06-05 Redcom Laboratories, Inc. Shields for electronic components with ready access to shielded components

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218578A (en) * 1978-08-04 1980-08-19 Burr-Brown Research Corp. RF Shield for an electronic component
JPH01165650U (zh) 1988-05-11 1989-11-20
JPH0365299U (zh) 1989-10-27 1991-06-25
JPH05175351A (ja) 1991-12-26 1993-07-13 Fuji Electric Co Ltd 半導体装置のパッケージ
JPH08136771A (ja) 1994-11-10 1996-05-31 Hitachi Ltd 光伝送モジュール
JPH0951183A (ja) 1995-05-30 1997-02-18 Sumitomo Electric Ind Ltd 電子部品
KR100247898B1 (ko) * 1995-05-30 2000-03-15 구라우치 노리타카 전자부품
US5838551A (en) * 1996-08-01 1998-11-17 Northern Telecom Limited Electronic package carrying an electronic component and assembly of mother board and electronic package
US5959842A (en) * 1998-05-14 1999-09-28 Lucent Technologies Inc. Surface mount power supply package and method of manufacture thereof
US6768654B2 (en) * 2000-09-18 2004-07-27 Wavezero, Inc. Multi-layered structures and methods for manufacturing the multi-layered structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1217132A (zh) * 1996-05-02 1999-05-19 艾利森公司 开缝的屏蔽罩
JPH1041665A (ja) * 1996-07-17 1998-02-13 Nippon Dempa Kogyo Co Ltd 高周波数発振器
JP2000278041A (ja) * 1999-03-23 2000-10-06 Alps Electric Co Ltd 電圧制御発振器
US6243274B1 (en) * 2000-04-20 2001-06-05 Redcom Laboratories, Inc. Shields for electronic components with ready access to shielded components

Also Published As

Publication number Publication date
KR20040100904A (ko) 2004-12-02
JP2004349356A (ja) 2004-12-09
KR100629983B1 (ko) 2006-09-29
US20040231879A1 (en) 2004-11-25
JP4377157B2 (ja) 2009-12-02
US6881896B2 (en) 2005-04-19
CN1551349A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
CN1332446C (zh) 半导体器件封装
CA1081334A (en) Two-part electrical connector for mounting an electrical component on a substrate
US7411278B2 (en) Package device with electromagnetic interference shield
US11895769B2 (en) Module, terminal assembly, and method for producing module
KR950010107B1 (ko) 유전 패키지 본체에 전기도선이 있는 ic 패키지
CN206835541U (zh) 板级屏蔽件、电子装置、系统级封装模块和屏蔽模块
US5495125A (en) Molded semiconductor device
US5677570A (en) Semiconductor integrated circuit devices for high-speed or high frequency
CN104022106A (zh) 具有波导管天线的半导体封装件及其制造方法
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
CN100559580C (zh) 一种电子组件及其制造方法
US10347571B1 (en) Intra-package interference isolation
KR910009419B1 (ko) 수지절연형 반도체장치
EP2849227A1 (en) Chip package and packaging method
US6235985B1 (en) Low profile printed circuit board RF shield for radiating pin
CN210489609U (zh) 集成电路封装体
TW448549B (en) A semiconductor package for radio frequency
JPH07263581A (ja) 半導体チップ用合成樹脂製ｓｍｄ容器
KR100698570B1 (ko) 전자파 간섭을 감소시키는 패키지 디바이스
CN115799226A (zh) 具有电磁屏蔽功能的空腔封装结构及其封装方法
JPH044753B2 (zh)
KR900004718B1 (ko) Ic용 패키지
CN217035627U (zh) 贴片式电力电子器件
CN220753405U (zh) 半导体产品封装结构
KR102306715B1 (ko) 탄탈 커패시터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Effective date: 20060526

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20060526

Address after: Kanagawa

Applicant after: NEC ELECTRONICS Corp.

Address before: Kanagawa

Applicant before: NEC Compund semiconductor Devices Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ACER COMPUTER (CHINA) CO., LTD.

Free format text: FORMER OWNER: BEIDA FANGZHENG SCIENCE + TECHNOLOGY COMPUTER SYSTEM CO., LTD., SHANGHAI

Effective date: 20101029

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 8/F, FANGZHENG BUILDING, ZHONGGUANCUN, NO.298, CHENGFU ROAD, HAIDIAN DISTRICT, BEIJING TO: 200001 3/F, NO.168, XIZANG MIDDLE ROAD, HUANGPU DISTRICT, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20101103

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: NEC ELECTRONICS Corp.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070815

Termination date: 20210519

CF01 Termination of patent right due to non-payment of annual fee