CN1329995C - 电可擦除可编程只读存储器单元及其制造方法 - Google Patents

Abstract

本发明提供了电可擦除可编程只读存储器(EEPROM)单元及其制造方法。EEPROM单元包括：形成在半导体衬底上的、用来限定有源区的隔离层；在有源区中顺次设置的源区、掩埋N⁺区和漏区。所配置的存储栅横跨掩埋N⁺区。第一沟道区形成在源区与掩埋N⁺区之间。隧道区位于掩埋N⁺区与存储栅之间，并自对准于掩埋N⁺区。这样，可以实现隧道区与掩埋N⁺区之间的重叠面积在整个衬底上是一致的，由此改善了EEPROM器件的编程、擦除和读取操作。

Description

电可擦除可编程只读存储器单元及其制造方法

技术领域

本发明涉及到半导体存储器件及其制造方法，尤其涉及到电可擦除可编程只读存储器(electrically erasable programmable read only memory，EEPROM)单元及其制造方法。

背景技术

通常，EEPROM单元有与可擦除可编程只读存储器(erasableprogrammable read only memory，EPROM)单元相似的浮栅。而且，EEPROM单元和EPROM单元都可通过向浮栅注入电子或从浮栅排出电子来编程或擦除。然而，EEPROM单元注入电子和排出电子的机理与EPROM单元的机理完全不同。

在EPROM单元里，在编程操作过程中，向浮栅中注入从源区向漏区加速的沟道热电子，在擦除操作中，通过紫外(UV)光的能量排出存储在浮栅里的电子。然而，在EEPROM单元中，编程操作和擦除操作是通过在约10MV/cm的高电场下流过隧道氧化物层的福勒-诺尔德哈姆(FowlerNordheim，FN)隧道电流来实现的。

典型地，基于浮栅隧道氧化物(floating gate tunnel oxide，FLOTOX)型的EEPROM存储器件具有由两个晶体管组成的单位单元，例如，用于寻址预定单元的选择晶体管和用于存储数据的存储晶体管。存储晶体管包括用于存储数据的浮栅、用于控制存储晶体管工作的控制栅电极和置于浮栅和控制栅电极之间的中间栅介电层。

图1-3是制造EEPROM单元的常规方法的横截面图。

参照图1，第一光刻胶图案14形成在半导体衬底10上。所形成的光刻胶图案14具有暴露半导体衬底10的预定区域的开口。用光刻胶图案14作为注入掩模，将杂质离子注入到半导体衬底10中，由此形成掩埋N⁺区16。

参照图2，去除光刻胶图案14，在去除了光刻胶图案14的半导体衬底上形成栅氧化物层12。在栅氧化物层12上形成第二光刻胶图案15。第二光刻胶图案15有一开口，用以暴露在掩埋N⁺区16上的栅氧化物层12。用第二光刻胶图案15作为刻蚀掩模，刻蚀栅氧化物层12，由此暴露掩埋N⁺区16和限定在掩埋N⁺区16上的隧道区20。

参照图3，去除第二光刻胶图案15，在隧道区22中形成隧道氧化物层22。接着，在具有隧道氧化物层22的衬底上形成彼此分离的存储栅34和选择栅36。所形成的存储栅34具有依次堆叠在隧道区20上的浮栅24a、中间栅介电层30a和控制栅电极氧化物层32a。所形成的选择栅36具有依次堆叠在栅氧化物层12上的下选择栅24b、中间栅介电层30b和上选择栅32b。尽管没有在图中显示，但下选择栅24b与上选择栅32b电连接。接着用存储栅34和选择栅36作为注入掩模，将杂质离子注入到半导体衬底10中，由此形成单元耗尽区38和源/漏区40和42。

根据前述的方法，通过两个单独的、不同的光刻步骤确定掩埋N⁺区16和隧道区20。因此，隧道区20可能会如图4所示未对准掩埋N⁺区16。

图4为基于FLOTOX型的一对EEPROM单元的横截面图，所形成的一对EEPROM单元关于被一对EEPROM单元共享的公共源区40对称。这对EEPROM单元中的每一个都有如图3所示的同样结构。

参照图4，由于在确定隧道区20的光刻工艺中出现了未对准，所以隧道区20可能会向某一方向平移一段距离“a”。当距离“a”增大时，隧道氧化物层22与掩埋N⁺区16之间的重叠面积可能会减少，由此将大大地降低EEPROM单元的编程和擦除效率。

因此，需要一种EEPROM单元，在整个衬底中，隧道区和掩埋N⁺区之间的重叠面积是一致的，以改善EEPROM器件的编程、擦除和读取操作。

发明内容

提供了EEPROM单元及其制造方法。根据本发明的典型实施例，EEPROM单元包括形成在半导体衬底预定区域的、用来确定有源区的隔离层。彼此分离的源区、掩埋N⁺区和漏区沿着平行于有源区的方向配置在有源区中。单元耗尽区位于掩埋N⁺区和漏区之间的有源区中。单元耗尽区也连接掩埋N⁺区。源区与掩埋N⁺区之间的有源区对应着第一沟道区，单元耗尽区与漏区之间的有源区对应着第二沟道区。存储栅配置在第一沟道区上方并延伸以覆盖掩埋N⁺区。隧道区介于掩埋N⁺区与存储栅之间。隧道区自对准于掩埋N⁺区。换句话说，隧道区边缘与掩埋N⁺区边缘之间的距离在每个位置上都是均等的。

根据本发明的典型实施例，制造方法包括在半导体衬底的预定区域形成隔离层，以确定有源区。在有源区上形成栅氧化物层。在具有栅氧化物层的衬底上形成掩模图案。该掩模图案上具有开口，用于暴露一部分栅氧化物层。用掩模图案作为离子注入掩模，将N型杂质离子注入到有源区中，由此在有源区中形成掩埋N⁺区。在开口的侧壁上形成间隔图案。间隔图案限定沟道区。利用间隔图案和掩模图案作为刻蚀掩模，刻蚀隧道区中的栅氧化物层，由此暴露隧道区里的半导体衬底。除去掩模图案和间隔图案，并在隧道区中暴露的半导体衬底上形成隧道氧化物层。在具有隧道氧化物层的衬底上形成彼此分离的存储栅和选择栅。所形成的存储栅覆盖掩埋N⁺区。

根据本发明的另一典型实施例，揭示了一种制造电可擦除可编程只读存储器(EEPROM)单元中的自对准隧道区的方法。该方法包括：在半导体衬底的有源区上形成栅氧化物层；形成具有暴露部分的栅氧化物层的预定区域的掩模图案；利用掩模图案作为离子注入掩模，将杂质离子注入到有源区中，以形成掩埋N⁺区；在具有掩埋N⁺区的半导体衬底上保形地形成间隔绝缘层；各向异性地刻蚀间隔层，以在该预定区域的侧壁上形成间隔图案，以限定掩埋N⁺区上的隧道区；用掩模图案和间隔图案作为刻蚀掩模刻蚀栅氧化物层，以暴露隧道区中的掩埋N⁺区；除去掩模图案和间隔图案；以及在暴露的掩埋N⁺区上形成隧道氧化物层。

因而，本发明公开了EEPROM单元及其制造方法，隧道区与掩埋N⁺区之间的重叠面积在整个衬底上是一致的，以提高EEPROM器件的编程、擦除和读取操作。

下面将描述本发明的这些或其他典型的实施例、特征、方面和优点，从下面典型实施例的详细描述并结合附图，可使本发明更加清楚。

附图说明

图1-3是制造EEPROM单元的常规方法的截面图；

图4是说明图1-3所述的常规方法的缺点的截面图；

图5是根据本发明典型实施例的EEPROM单元的俯视平面图；

图6是沿图5的A-A线的截面图；

图7-11是根据本发明典型实施例说明制造EEPROM单元的方法的截面图。

具体实施方式

下面将参考示出本发明典型实施例的附图更加全面地描述本发明。然而，可以以不同的形式实施本发明，并且不应理解为本发明局限于这里描述的典型实施例。相反，提供这些典型的实施例使得本公开彻底和全面，并向本领域的技术人员充分地传达本发明的范围。在附图中，为了清楚放大了层和区的厚度。应理解，当称某层在另一层或衬底“上”时，该层可以直接位于该另一层或衬底上，或者也可以存在插入层。整个说明书中相同的数字表示相同的元件。

图5是根据本发明的典型实施例的一对EEPROM单元的俯视平面图，和图6是沿图5的A-A线的横截面图。

参照图5和6，将隔离层53设置在半导体衬底50的预定区域，用以确定有源区。一对存储栅74设置为横跨有源区。每个存储栅74包括依次堆叠的浮栅64a、中间栅介电层70a和控制栅电极72a。源区80形成在该对存储栅74之间的有源区上。如图5所示，可以使该对存储栅74之间的有源区平行于存储栅74延伸。如果这样，源区80可以具有线性结构。一对单元耗尽区78形成在有源区中，它与存储栅74邻近，并且位于与源区80相对的一侧。栅氧化物层52介于存储栅74与半导体衬底50之间。一对掩埋N⁺区56放置在有源区中，它与单元耗尽区78接触，且与源区80隔离。因此存储栅74设置为横跨掩埋N⁺区56，并且延伸以便覆盖介于掩埋N⁺区56与源区80之间的第一沟道区。

隧道区60位于存储栅74与掩埋N⁺区56之间。隧道氧化物层62配置在每个隧道区60里。隧道区60自对准于掩埋N⁺区56，且掩埋N⁺区56比隧道区60宽。换句话说，隧道区60的边缘与掩埋N⁺区56的边缘之间的距离“b”在每一处都是均等的。存储栅74、源区80和存储栅74下的掩埋N⁺区56构成存储晶体管。因而，一对存储晶体管配置在有源区中，并且关于源区80对称设置。

一对选择栅76横跨有源区设置，且与单元耗尽区78邻近。每个选择栅76包括依次堆叠的下选择栅64b、中间栅介电层70b和上选择栅72b。尽管没有显示在图中，但下选择栅64b可以通过穿透中间栅介电层70b的接触孔(例如，对接接触孔)与上选择栅72b实现电连接。一对漏区82形成在有源区，邻近与配置有单元耗尽区78的一侧相对的选择栅76一侧。因而，设置选择栅76以便使其横跨在漏区82与单元耗尽区78之间的第二沟道区。栅氧化物层52也设置在选择栅76与第二沟道区之间。

漏区82、与漏区82邻近的选择栅76和与选择栅76邻近的单元耗尽区78构成选择晶体管。因此，一对选择晶体管放置在与存储晶体管邻近的位置上。彼此邻近的单一存储晶体管和单一选择晶体管构成单一EEPROM单元。因而，在有源区中设置了关于源区80对称配置的一对EEPROM单元。

图7-11是沿图5中的A-A线的横截面图，阐明了根据本发明的典型实施例制造EEPROM单元的方法。

参照图7，在半导体衬底50的预定区域中形成隔离层(图5中的53)，以确定有源区。在有源区上形成栅氧化物层52。可以形成栅氧化层52使其具有大约250埃至大约350埃的厚度。在具有栅氧化物层52的衬底上形成掩模图案54。形成具有暴露栅氧化物层52的预定部分的开口的掩模图案54。利用掩模图案54作为离子注入掩模，将N型杂质离子注入到有源区中，由此形成一对掩埋N⁺区56。

参考图8，在具有掩埋N⁺区56的衬底上可保形地形成间隔绝缘层。各向异性地蚀刻间隔绝缘层，以在开口的侧壁上形成间隔图案58。间隔图案58限定掩埋N⁺区56上的隧道区60。因而，隧道区60自对准于掩埋N⁺区56。掩模图案54和间隔图案58优选由相对于栅氧化物层52具有蚀刻选择性的材料形成。例如，掩模图案54和间隔图案58可以由氮化硅层形成。接着，利用掩模图案54和间隔图案58作为蚀刻掩模蚀刻栅氧化物层52，由此暴露出隧道区60中的掩埋N⁺区56。可利用湿法刻蚀技术刻蚀隧道区60中的栅氧化物层52。

参照图9，除去掩模图案54和间隔图案58。可以使用湿法蚀刻技术去除掩模图案54和间隔图案58。因而，如前所述，隧道区60的边缘自对准于掩埋N⁺区56的边缘。换句话说，隧道区60的边缘与掩埋N⁺区56的边缘之间的距离“b”在每一处都是均等的，由此防止隧道区60未对准于掩埋N⁺区56。另外，距离“b”可取决于间隔图案58的宽度。

在隧道区60中的掩埋N⁺区56上形成隧道氧化物层62。可以使用热氧化技术形成隧道氧化物层62。如果这样，可以采用两个不同的热氧化步骤形成隧道氧化物层62，以减小隧道氧化物层62与掩埋N⁺区56之间的界面陷阱密度。另外，热氧化工艺可以包括使用氧气作为环境气体进行的第一热氧化工艺和使用NO气体或N₂O气体作为环境气体进行的第二热氧化工艺。特别是，在第二热氧化工艺中，NO气体或N₂O气体中的氮原子钝化了初始隧道氧化物层与掩埋N⁺区56之间的界面，由此减少隧道氧化物层62与掩埋N⁺区56之间的界面陷阱密度。

参照图10，在具有隧道氧化物层62的衬底上形成浮栅图案64a和下选择栅64b。可以使用常规技术形成浮栅图案64a和下选择栅64b。更准确地说，所形成的浮栅图案64a覆盖掩埋N⁺区56，并延伸以与N⁺区56附近的有源区重叠。并且，各个浮栅图案64a的两个端部可以重叠于与有源区邻近的隔离层(图5中的53)。另外，所形成的下选择栅64b跨接在有源区和其间的隔离层53上。

参照图11，形成控制栅电极72a使其跨接在浮栅图案64a上，形成上选择栅72b使其堆叠在下选择栅64b上。因而，所形成的控制栅电极72a和上选择栅72b是彼此平行的。中间栅介电层70a设置在浮栅图案64a与控制栅电极72a之间。另外，中间栅介电层70b设置在下选择栅64b与上选择栅72b之间。

在形成上选择栅72b之前，可以对中间栅介电层72b蚀刻，以暴露出各个下选择栅64b的预定区。因此，每个上选择栅72b都与其下的下选择栅64b电连接。可选择的是，上选择栅72b可通过常规的对接接触技术与下选择栅64b实现电连接。

根据上述的本发明的典型实施例，隧道区自对准于掩埋N⁺区。这样，可以实现隧道区与掩埋N⁺区之间的重叠面积在整个衬底上是一致的，由此可改善EEPROM器件的编程、擦除和读取操作。

Claims (14)

1.一种电可擦除可编程只读存储器单元，包括：

一隔离层，形成在半导体衬底中用于限定有源区；

一源区、一掩埋N⁺区和一漏区，形成在该有源区中且彼此分离；

一单元耗尽区，形成在该掩埋N⁺区和该漏区之间的该有源区中，该掩埋N⁺区与该单元耗尽区接触；

位于所述源区与所述掩埋N⁺区之间的第一沟道区；

位于所述单元耗尽区与所述漏区之间的第二沟道区；

一存储栅，形成在所述第一沟道区和所述掩埋N⁺区上；

一选择栅，形成在所述第二沟道区上；和

一隧道氧化物层，形成在所述掩埋N⁺区上，其中，该隧道氧化物层与所述掩埋N⁺区的在各个相同侧的边缘之间的距离是等距的。

2.如权利要求1所述的电可擦除可编程只读存储器单元，其中所述存储栅包括：

一浮栅；

在该浮栅上的一中间栅介电层；和

在该中间栅介电层上的控制栅电极。

3.如权利要求1所述的电可擦除可编程只读存储器单元，其中所述选择栅包括：

一下选择栅；

在该下选择栅上的一中间栅介电层；和

在该中间栅介电层上的一上选择栅，该上选择栅电连接于该下选择栅。

4.一种制造电可擦除可编程只读存储器单元的方法，包括：

在半导体衬底上形成隔离层，以限定有源区；

在该有源区上形成栅氧化物层；

在该栅氧化物层上形成掩模图案，该掩模图案具有暴露部分的该栅氧化物层的开口；

用该掩模图案作为离子注入掩模，将杂质离子注入到所述有源区中，由此在该有源区中形成掩埋N⁺区；

在该开口的侧壁上形成间隔图案，以限定由该间隔图案包围的隧道区；

用所述掩模图案和所述间隔图案作为蚀刻掩模蚀刻该隧道区中的所述栅氧化物层，由此暴露出所述掩埋N⁺区；

除去所述掩模图案和所述间隔图案；

在所述隧道区里的所述掩埋N⁺区上形成隧道氧化物层；和

同时形成掩埋N⁺区上的存储栅和与该存储栅分离的选择栅。

5.如权利要求4所述的方法，还包括：用所述存储栅和所述选择栅作为离子注入掩模，将杂质离子注入到所述半导体衬底中，由此形成一源区、一单元耗尽区和一漏区，

其中所述单元耗尽区形成在所述存储栅与所述选择栅之间的有源区中以连接所述掩埋N⁺区，所形成的该源区邻近于该存储栅并与该单元耗尽区相对，所形成的该漏区邻近于该选择栅并与该单元耗尽区相对。

6.如权利要求4所述的方法，其中所述掩模图案和所述间隔图案由氮化硅层形成。

7.如权利要求4所述的方法，其中使用湿法刻蚀工艺执行刻蚀所述隧道区中的所述栅氧化物层。

8.如权利要求4所述的方法，其中形成隧道氧化物层还包括：

用氧气作为环境气体氧化所述衬底；和

用NO气体或N₂O气体作为环境气体氧化所述衬底。

9.一种制造电可擦除可编程只读存储器单元中的自对准隧道区的方法，包括：

在半导体衬底的有源区上形成栅氧化物层；

形成具有暴露部分的所述栅氧化物层的预定区的掩模图案；

用该掩模图案作为离子注入掩模，将杂质离子注入到所述有源区中，以便形成掩埋N⁺区；

在具有掩埋N⁺区的半导体衬底上保形地形成间隔绝缘层；

各向异性地刻蚀该间隔绝缘层以便在所述预定区的侧壁上形成间隔图案，以限定所述掩埋N⁺区上的隧道区；

用所述掩模图案和所述间隔图案作为刻蚀掩模，刻蚀所述栅氧化物层，以暴露所述隧道区中的掩埋N⁺区；

除去所述掩模图案和所述间隔图案；和

在所述隧道区中的所述暴露掩埋N⁺区上形成隧道氧化物层。

10.如权利要求9所述的方法，其中所述掩模图案和所述间隔图案由氮化硅层形成。

11.如权利要求9所述的方法，其中使用湿法刻蚀工艺刻蚀所述隧道区中的所述栅氧化物层。

12.如权利要求9所述的方法，其中形成隧道氧化物层还包括：

用氧气作为环境气体氧化所述衬底；和

用NO气体或N₂O气体作为环境气体氧化所述衬底。

13.如权利要求9所述的方法，还包括同时形成所述掩埋N⁺区上的存储栅和与该存储栅分离的选择栅。

14.如权利要求13所述的方法，还包括用所述存储栅和所述选择栅作为离子注入掩模，将杂质离子注入到所述半导体衬底中，由此形成一源区、一单元耗尽区和一漏区，其中该单元耗尽区形成在所述存储栅与所述选择栅之间的所述有源区中以连接所述掩埋N⁺区，所形成的该源区邻近于所述存储栅并与所述单元耗尽区相对，所形成的该漏区邻近于所述选择栅并与所述单元耗尽区相对。

Images