CN1316098A - 制备薄膜的方法及所制薄膜结构 - Google Patents
制备薄膜的方法及所制薄膜结构 Download PDFInfo
- Publication number
- CN1316098A CN1316098A CN00801262A CN00801262A CN1316098A CN 1316098 A CN1316098 A CN 1316098A CN 00801262 A CN00801262 A CN 00801262A CN 00801262 A CN00801262 A CN 00801262A CN 1316098 A CN1316098 A CN 1316098A
- Authority
- CN
- China
- Prior art keywords
- hypothallus
- thin layer
- film
- injection
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012528 membrane Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000007924 injection Substances 0.000 claims description 54
- 238000002347 injection Methods 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 30
- 239000011159 matrix material Substances 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000002360 preparation method Methods 0.000 claims description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical group [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 5
- 239000004033 plastic Substances 0.000 claims description 5
- 229920003023 plastic Polymers 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 230000005693 optoelectronics Effects 0.000 claims description 4
- 238000010008 shearing Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000011230 binding agent Substances 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 claims description 2
- 239000012780 transparent material Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 238000000137 annealing Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004568 cement Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 210000003000 inclusion body Anatomy 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 241000894007 species Species 0.000 description 2
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 1
- 229910017150 AlTi Inorganic materials 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 241000720974 Protium Species 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002153 concerted effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 210000004276 hyalin Anatomy 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000012899 standard injection Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Separation Using Semi-Permeable Membranes (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明涉及一种制备薄膜的方法,它包括以下几个步骤：通过第一个基质层(10)的表面和通过第二个基质层(20)的表面注入几种气体,这就能够在这些基质层中生成微型空腔(11,21)为每个基质层限定出一个薄层(13,23)它处在这些微腔与受注入面之间,在其注入以后这些微腔可引起薄层从其基质层脱离;把第一个基质层(10)组合到第二个基质层(20)上使得其受注入面正好相对;每个薄层(13,23)从其基质层(10,20)脱离,薄层之间彼此组合在一起形成所述的薄膜。本发明还涉及一种带有由该方法所制薄膜的结构。
Description
技术领域
本发明涉及一种制备薄膜的方法及所制薄膜结构。这种薄膜可以由一种或几种材料构成，特别是单晶材料。它能自承重或固定在一种可使所制结构更加坚硬的支承基质层上。
这种薄膜有很多好处。作为例子可举出的是，柔性基质层可使用本发明薄膜或者各种需要薄膜的其它应用(在玻璃基质层或塑料基质层上的硅薄膜)。关于柔性基质片，可理解为其结构能够承受由于粘附结构所引起的应力，也有可能承受比如是由于利用异质外延法在该基质表面上的沉积层所引起的应力。
现有技术
法国专利文献FR-A-2 681 472描述了一种制备半导体材料薄膜的方法。该文献揭示出，在半导体材料基质中注入稀有气体或氢气能产生微型空腔或微型气泡(在英文术语中还用“platelets”一词表示)深度约为注入离子的平均渗透深度。如果该基质层由其注入面与加固件内在接触并且在足够的温度下进行热处理，就在微腔与微气泡之间产生一种互作用导致半导体基质分成两部分：一方面是粘贴在加固件上的半导体薄膜，另一方面是剩余的半导体基质。分离是在有微腔或微气泡的地方发生的。热处理的作用是，由注入产生的微腔或微气泡间的互作用引起薄膜与剩余基质之间分离。因而就出现了薄膜从初始基质转移到作为该薄膜支承体的加固件上。
此方法还可用于制备除了半导体材料(导电材料或介电材料)、晶体或非晶体之外的固体材料薄膜。
由已经指出的专利文献FR-A-2 681 472(相应于美国专利5 374 564)及FR-A-2 767 416所描述的方法可以在称为加固件的机械支承上制成均质材料薄膜或者由均质或异质多层材料构成的薄膜。这种制作有利地是借助于热处理而实现的。然而，该热处理可以用机械力分离法相配合或完全取代，例如借助拉力和/或剪切力和/或挠曲力，这些力之间是以分开或合成的方式起作用的。这种方法在法国专利文献FR-A-2 748 851中作了描述。
也已证明，当注入离子局限在一个足够的深度使在注入表面未形成鼓泡的情况下促使在基质体上出现断裂时这种技术可以在无加固件的情况下使用。关于这一点可参考专利文献FR-A-2 738 671(相应的美国专利为US5 714 395)。在此情况下，为了得到断裂，必需是微腔区的深度相对注入表面要尽可能的浅以便薄膜足够坚硬。这种坚硬性也可以通过在带有断裂的薄层上利用一层或几层沉积层而得到。
上面提到的文献描述了一些可制备薄层材料的方法。这种薄层材料可以是均质的，可全部或部分含有微电子部件或光电部件，或是还可以是异质型的。关于异质型可理解为它能由几个彼此堆积的几个元件构成的。这些堆积层通常是用外延生长法制得的。在那种情况下采用外延生长法存在一个不同层间的兼容性问题。这类兼容性问题比如是非常不同的晶格参数，这可在至少一个层中引起出现位错。由于这种结果因而就不可能制得某些结构。
另一方面，已经提到的专利文献FR-A-2 738 671指出，注入工艺应该以一定的能量进行以便使离子渗透深度大于或等于薄膜是坚硬程度所需的最小深度。已指出在硅材料的情况下最小渗透深度为5μm(微米)左右甚至4μm。这对应的注入能量约为500keV。在碳化硅的情况下，这是一种比硅坚硬得多的材料，薄膜可能的最小厚度约为1μm。因而该方法可以制得的薄膜或薄层其厚度大于可使薄层达到一定硬度的限定厚度。也已指出，一种坚硬的薄层就是一种其机械特性达到足够程度的薄层，该机械特性要足以避免第二阶段的应用(相当于热处理和/或机械加工)出现鼓起、气泡及气泡爆裂，因而也就是为了第二阶段的应用出现表面剥离。不过，利用该方法根据所希望要求的薄膜机械特性不能采用商业标准注入装置，也就是说不能采用注入装置按200keV最大能量注入制得自支承薄膜。例如利用这类大小的能量不能制得厚度为4μm的硅薄膜。
当希望使用一种标准注入装置(低于200keV的能量)在任何一种支承体上制得一种薄膜时会出现另一个问题，也就是说在一种不能提供足够硬以起到加固件作用的支承上制薄膜就出现另一个问题。例如，不能在柔性支承体上制备单晶硅薄膜，这类柔性支承体比如是一种没有穿入一个把柄型中间支件的塑料支承体，正如像专利文献FR-A-2 725 074所揭示的那样。
对于这些，比较有利的是要掌握一种可以摆脱这种垫形件并且可直接在其最终支承体上制得薄膜的方法。
发明公开
本发明涉及一种对上述问题的解决办法。提出利用其注入面彼此固定两个基质层，进行的注入要使得在注入区可产生基质层的开裂现象。那时就能够得到由两个薄层复合成的薄膜。这种薄膜可以在薄膜与支承体之间没有任何粘附力的情况下(强或弱)制作在各种类型的支承体上(半导体、金属、塑料、陶瓷)。
因此本发明的主要内容就是薄膜的制备方法，其特征在于它包括以下几个步骤：
--穿过第一个基质层表面和穿过第二个基质层表面注入几种气体可以在这两个基质层中形成一些微型空腔可使每个基质层限定出一个处在微腔与注入面之间的薄层，微型空腔在其注入之后会引起其基质与薄层的脱离；
--使第一个基质层组合在第二个基质层上使得两个注入面正好相对；
--每个薄层脱离其基质层，这些薄层之间保持组合在一起的状态以便形成所述薄膜。
关于几种气体可理解为是一些气体元素，比如氢元素或稀有气体，它们都呈现为原子形成(例如H)或者呈分子形式(例如H2)或者呈离子形式(例如H+,H+ 2……)或者呈同位素形式(例如氘)或者呈现同位素及离子形式。
此外，有关注入问题可以理解为上面确定的几种气体的各类引入方式，可单独使用或配合起来使用，比如离子轰击、扩散等等。
根据所采用的第一种变型方案，几个步骤要按照下列顺序进行：
——第一个基质层与第二个基质层的注入；
——第一个基质层通过注入面组合在第二个基质层上；
——每个薄层的脱离或者是同时进行或者是相继连续地进行。
根据所采用的第二种变型方案，几个步骤按照下列顺序进行：
——第一个基质层的注入；
——把第一个基质层的注入面组合在指定要接着进行注入的第二个基质层的表面上；
——从第一个基质层脱离薄层，该薄层保持组合在第二个基质层上；
——穿过从第一个基质层脱离的薄层注入第二个基质层；
——从第二个基质层脱离薄层，该薄层保持组合在第一个基质层的薄层上以便形成所述的薄膜。
在两个基质层中，可以安排一个对两个基质层进行预注入和预组合的步骤，这主要就是在要注入的基质层中制出一个包体层，其深度相当于在该基质层中要形成薄层所要求的厚度，一些包容体成为几种气体的陷阱，然后注入这几种气体，例如可采用离子注入法或扩散法注入。包容体层可利用薄膜沉积技术形成。它主要包括形成晶界(joints de grains)或晶列(colonnes)。
几种气体的平均注入深度在单晶材料基质层中能够根据单晶材料的晶格点阵相对注入方向的排列而确定。对于指定的能量来说，如果利用注入气体或离子的通道就会得到比较深的气体平均渗透深度。为此，只需平行于晶向或晶面进行注入(单一单晶材料的情况)。相反对，进行倾斜注入时就可减少按指定能量的注入深度。在这种情况下，人们要使材料的晶轴定向使得在材料中不存在离子渗透的优选方向。
也可能通过第一个基质层表面和/或第二个基质层表面进行注入，由该面已全部或部分地制成至少一个电子元(器)件和/或光电元件和/或光学元件和/或微系统。甚至可以对掩模区进行有效注入。
根据另一种实施方式，每个薄层的脱离可连续进行，在薄层第一次脱离实现之后，就可在由于该第一次脱离而显露出来的薄层上全部或部分地制造至少一个电子元件和/或光电子元件和/或光学元件和/或微系统。作为实例，在一个薄层中制成的元件可以是DRAM存储器。如果在表面呈现出集成电路元件布局，则该表面在连接之前可以是平面化的。
第一个基质层组合到第二个基质层上可利用从下面几种技术中选择出一种来完成：分子粘附式粘合法、采用粘结剂的粘合以及使用中间化合物。
这种把第一个基质层组合到第二个基质层上也可以利用插入一个中间层来完成。有一个中间层可以改进薄膜的表面硬度又可以改善转移条件。特别是这可以改变退火条件和/或断裂的机械条件。
有利地是，所述薄层的脱离可利用热处理和/或应用机械力来完成。在所有的情况下，转移条件很显然依赖于注入条件(用量、能量、供给板片的热预算)以及在注入区由结构所承担的应力。机械力可包括引拉力和/或剪切力和/或挠曲力。机械力可以垂直施加到薄层面上和/或平行于该薄层而使用机械力。机械力都能局限在一点或一个部位或者以对称或非对称的方式用到不同的地点。例如可以使用激光束提供热能。可以使用超声波提供机械能。
如果薄层的脱离包含着要应用热处理应用，则该热处理可以在受控压力下进行(例如气体压力或机械压力)。在热处理或分离时减低压力可以使分离更容易。因此就能够用较少量的注入气体和/或较低的热处理而达到分离。关于较低的热处理可理解为采用较低的温度和/或利用更少的时间所进行的退火。在压力增加的情况下，改变了发生分离时的断裂条件由此可能延迟分离。在轻微断裂之后引起表面粗糙度时，这种延迟可具有一定的优点，但是在采用大气压下退火达到发生气泡的情况下它也可以得到断裂。
根据某些应用，伴随着至少一个基质层脱离后，薄膜可以固定在一个最终的或暂时的支承体上。
本发明还有一个内容是关于带有根据上述方法所制薄膜的结构。这种结构可包括支承该薄膜的支承体，该支承体的结构材料可选自于：半导体材料、塑料、陶瓷材料及透明材料。
其中一个薄层可以是硅而另一个薄层比如是GaAs(砷化镓)Ⅲ-Ⅴ族半导体材料。
薄膜还可以带有一个插在两个薄层之间的中间层。例如，两个薄层是Si(硅)而中间层是SiO2、Si3N4或者是几种材料和/或多层的组合。根据另一个实例，两个薄层都是半导体材料而中间层是导电材料如钯。
根据另一种实施变型例，其中一个薄层是Si，另一个薄层是Ge，薄层都是掺杂的以便使结构形成一种光伏器件。
附图的简要说明
在阅读了后面作为非限定性实例给出的说明之后会更好地理解本发明及其它一些优点和特征，参照几个附图加以说明，其中：
——图1至4描述了本发明方法制备自支承薄膜的几个不同步骤，
——图5表示出带有可支承本发明薄膜支承体的第一种结构；
——图6表示的是带有可支承本发明薄膜支承体的第二种结构。
构成薄层的基质可以是整块的或者是已包含一层或几层比如是用外延法沉积的薄层。
按照不同的能量及不同的剂量对每个基质层进行多种气体的注入。该注入也可以由几种不同的气体进行。
基质层彼此固定可以在可能带有中间层的情况下利用分子粘附法粘结，此中间层能够起到不同的作用。它可以根据其电子特性和/或光学特性和/或机械特性和/或热特性而加以选择。它可以是绝缘体或导电体。其机械特性是可以选择的使得结构更坚硬并且可减少所必需的厚度。
薄层与其基质的分离可以同时进行或相继连续地进行。分离可以利用热处理和/或借助机械力进行，这些机械力是同时施加的或者是在可能进行热处理之后施加的。在热处理的目的是达到分离的情况下，该热处理应该利用热预算方式进行，此种热预算与所有其它可进行退火(注入，粘结……)的热处理有关。在分离是利用机械应力的情况下，热处理可能是轻微甚至如果板片在注入过程中已经相当脆了热处理就为零。例如，可借助引拉力、剪切力、挠曲力进行机械分离，这些力可分开施加或它们彼此组成合力施加。
有一种变型方法主要包括，在完全分离(也就是说两个基质层分离)以后，或者是在部分分离以后(也就是说一个基质层分离)使其中一个薄层与一个可保持薄膜状态的支承体接触。该支承体可以是一种中间支承体它可实现元器件的制备步骤或者是成为一种最终支承体。使用中间支承体可以选择想在其上面实现这些制备步骤的那个面。
本发明具有下面将扼要说明的一些优点：
本发明有了能借助普通的注入装置利用离子注入法制备自承载薄膜，这种普通的注入装置采用200KeV左右的注入能工作。
对于一种指定的薄膜厚度来说，当两个基质层都是在其固定之间注入时，则使用注入后的两个基质层就可减少一半的注入深度因而也就减少了该注入所需的能量。这种能量的减少也改变了薄层转移所需的限定剂量。实际上，已经证明了，当注入能量增加时可实现该转移的限定剂量也增加。作为例子，对于氢离子的情况及9keV的能量，转移所需的剂量约为3,5.1016H+/cm2而该剂量在400keV时则约为4,5.1016H+/cm2(对于同一个指定注入装置，也就是说以固定的注入电流、热接触、可能的冷却为条件而举例说明所给出的剂量)。总之，两个注入没有必不可免地造成剂量倍增。
能够制得至少由两个不同材料层组成的薄膜。为此只须使两种被注入的材料相接触，接触可利用不同的方式实现(分子粘附式粘结，使用中间化合物，或者甚至使用胶浆)。在中间化合物(中间体)中作为例子可列举金属化合物，或者绝缘体化合物和/或某些化合物它可以控制不同材料组合之后的结构中产生的应力。因此人们可以借助该方法制备至少带有两个单晶层的不同结构，这两个单晶层很可能两边是绝缘膜或导电膜。
借助于注入深度的选择能够制备出可加以选择的结构，这些注入深度在两种情况下可以是不同的。有了这种可能性就允许制备非对称薄膜。必须指出的是分离所需的限定剂量与注入能量及材料有关。
既然存在两个含微腔区(每个基质层中有一个)，这些微型空腔可由于基质断裂而导致分离，就能够相对另一个而控制一个断裂区。事实上，如果基质层的注入对于每个基质可在不同的条件下进行的话，就能首先达到一个薄层与其基质的分离而另一个薄层还与其基质层连在一起。那时就制得一种由两个薄层构成的薄膜它与其中一个基质层还是连在一起的。在那种情况下，人们就能够在由于分离而暴露出的面上整体或部分地制备一个或几个元器件。特别是能够进行包括热处理的一些步骤。然后，该暴露面可以粘贴在支承体上而另一个薄层与其基质的分离可借助于机械力和/或热处理来达到。
制取很薄薄膜的好处在于人们能够把它沉积在无论任何一种支承件上，在薄膜与该支体之间没有强粘附。那时可制得自承载薄膜，这对于柔性基质层的应用或者对于在热膨胀系数变化较大的基质层上制备特别有利。
多种气体可以引入或限定在利用不同方法为断裂而选择的部位。作为例子可以列举离子轰击(等效于等离子体浸渍)注入或以扩散为基础的一些方法以及利用包体的陷获。
图1至4是横视图，它们描述了利用本发明方法由两个同样被注入的硅基质层制取自承载薄膜。
注入例如可采用7.1016 H+/cm2剂量及200keV能量的氢离子进行。由图1和2描述了所取得的结果。图1示出了第一个基质层10它有一层含微腔的连续掩埋区11该区又由薄层13与受注入面12分隔开了。图2示出了第二个基质层2它有一层含微腔的连续掩埋区21该区由薄层23与受注入面22分隔开。
然后基质层10和20彼此由受注入面12和22借助分子粘附式粘结技术粘贴起来。得到了图3所示的结构。
该结构在500℃左右的温度下退火30分钟或在400℃温度下退火1小时引起基质层在微腔区内的断裂。如果注入条件改变了，例如如果剂量改变了，这种热预算就能减少。在基质层断裂之后，还存在一个薄膜约3.5μm厚，是由两个薄层组合而成的。
在两个基质层中的至少一个收缩之后，薄膜就可用了并且能够或者手工获取(那时薄膜是自承载)，或者将其粘贴在一个支承体上(比如半导体板片)或者将其粘结在柔性塑料膜上。
图4表示出一个由两个薄层13和23构成的自承载薄膜1。
图5表示出一个结构它包括比如是玻璃的支承体2，薄膜1就粘贴在它上面。支承体2可具有与薄膜不同的热膨胀系数。它可用纯二氧化硅材料作成。
为了某些应用，可能有利的是在薄膜中间有一层氧化物。为此，其中一个基质层(或两个)将覆盖一层氧化物。这样就制成了一种在氧化物层上的硅薄层所形成的薄膜，氧化物层本身就靠在硅薄层上。这种薄膜可制作在任一支承体上。这就是图6上所表示的情况，图中表示出了一种例如包括玻璃支承体3的结构，薄膜40就粘贴在它上面。该薄膜40包括靠在支承体3上的第一个硅层41、一个氧化物层42和第二个硅层43。
对于其它的一些应用，如果希望在薄膜的两层之间电接触，人们就可以使用一个比如是钯的金属中间层。
本发明方法可以由相应的基质层制备包括GaAs层和硅层的薄膜。作为例子GaAs基质层采用200keV,8.1616H+/cm2的剂量进行注入而硅基质层采用200keV,1017H+/cm2的剂量进行注入。清洗之后两个基质层按照其被注入面利用分子粘附法粘贴。制成的结构在250℃的炉中退火30分钟。这种热处理引起GaAs基质层中沿注入区断裂。在此阶段，可得到GaAs层到受注入的硅基质层上的转移。所制得的结构在350℃退火1小时可引起硅基质层中沿注入区断裂。制成了由硅薄层及GaAs薄层组成的薄膜，它可用作生长基质而形成新材料层。
此方法也可以由两个GaAs基质层制取单一的GaAs薄膜。借助本发明方法，这种薄膜可以制在任何一种支承体上，即使该支承体具有与分子粘附式粘贴不相容的表面态或者即使结构不同材料间的热膨胀系数使得若如此形成的结构在退火时会出现较强的热应力也可以。此方法还可以借助单一胶浆或熔接或焊剂把薄膜粘贴在其支承体上。
本发明方法可以制备光伏器件它带有两种材料(Si和Ge)这两种材料具有互补吸收光谱以便可以利用薄层吸收大部分太阳光谱。为此，硅基质层采用剂量为7.1016 H+/cm2及200keV的能量注入，为了制取1.8μm厚的薄层。锗基质层采用剂量为7.1016 H+/cm2及200keV的能量进行注入，以便制得1.6μm厚的薄层。如果必要的话，Si和Ge基质先进行表面重掺杂以便在要制成的薄膜中形成隧道结。然后基质层利用分子粘附法按照其注入面粘贴。这种粘贴可以利用一个导电层和/或透明层，例如10nm厚的Pd膜或AlTi膜来实现。
经过在500℃退火30分钟，引起硅基质中的断裂以便制得相应的薄层。硅基质层的余下部分收回。在硅薄层上可进行外延生长以便改善硅光子吸收。这种外延可采用液相外延或气相外延进行。
然后在低于937℃的温度下制作硅表面器件的各单元，并且整个结构从硅侧粘贴在玻璃支承体上。
之后，借助机械力，例如借助引拉力使锗薄层从其基质层脱离以便得到一个薄膜。那时把金属膜沉积在锗薄层上，以便形成封装器件的后围电极。
在进行较高能量氢注入(例如400keV)时，就会制得比较厚的硅、锗层，因而具有较强的光子吸收。
从这个实例可看出，有利的是制备由两种较厚材料组成的薄膜，也就是在各种情况下材料厚度都大于用200keV注入能量所得到的厚度。
Claims (24)
1．薄膜(1,40)的制备方法，其特征在于，它包括以下几个步骤：
通过第一个基质层(10)的表面(12)和第二个基质层(20)的表面(22)注入几种气体，就能在这些基质层中产生一些微型空腔(11,21)，其为每个基质层限定出一个薄层(13,23)，这种薄层处在这些微腔与注入面之间，这些微型空腔在其注入之后就能引起薄层从其基质层的脱离；
-第一个基质层(10)组合在第二个基质层(20)上使注入面(12,22)正好彼此相对；
-每个薄层从其基质层脱离，薄层(13,23)继续组合起来构成所述薄膜(1,40)。
2．根据权利要求1所述的方法，其特征在于，各个步骤按以下顺序进行：
-第一个基质层(10)和第二个基质层(20)的注入；
-第一个基质层(10)通过注入面(12,22)组合在第二个基质层(20)上。
-每个薄层(13,23)可同时或相继脱离。
3．根据权利要求1所述的方法，其特征在于有些步骤按下列顺序进行：
-第一个基质层的注入；
-第一个基质层的注入面组合到指定接着进行注入的第二个基质层表面上；
-从第一个基质层脱离薄层，该薄层保持组合在第二个基质层上；
-通过从第一个基质层脱离的薄层进行第二个基质层的注入；
-从第二个基质层脱离薄层，此薄层与第一个基质层的薄层组合在一起提供所述的薄膜。
4．根据上述权利要求中任一权利要求所述的方法，其特征在于它安排了一个预注入步骤，主要就是在要进行注入的基质层中制成一个包体层，深度对应于在该基质层中要形成的薄层所希望的厚度，包体构成了以后要注入的几种气体的陷阱。
5．根据权利要求1至4中任一权利要求所述的方法，其特征在于，几种气体在单晶材料基质层中的平均注入深度是依据单晶材料相对注入方向的晶格点阵排列而确定的。
6．根据权利要求1至5中任一权利要求所述的方法，其特征在于通过第一个基质层和/或第二个基质层表面进行注入，由该表面可全部或部分地制成至少一个电子元(器)件和/或光电子元件和/或光学元件和/或微系统。
7．根据权利要求1至5中任一权利要求所述的方法，其特征在于，每个薄层的脱离都是连续完成的，在实现了薄层的第一个脱离以后，在由于该第一个脱离而暴露出的薄层上，可全部或部分地制备至少一个电子元件和/或光电子元件和/或光学元件和/或微系统。
8．根据权利要求1至7中任一权利要求所述的方法，其特征在于，把第一个基质层(10)组合到第二个基质层(20)上是选择下面一种粘技术来完成的：分子粘附法粘贴、利用粘结剂的粘贴或使用中间化合物。
9．根据权利要求1至8中任一权利要求所述的方法，其特征在于，第一个基质层组合到第二个基质层上是采用插入一个中间层(42)而完成的。
10．根据权利要求1至9中任一权利要求所述的方法，其特征在于，所述薄层(13,23)的脱离是应用热处理和/或施用机械力来完成的。
11．根据权利要求10所述的方法，其特征在于，所述机械力包括引拉力和/或剪切力和/或挠曲力。
12．根据权利要求10或11所述的方法，其特征在于，脱离步骤包括使用激光束给微型空腔提供热能。
13．根据权利要求10或11所述的方法，其特征在于：脱离步骤包括使用超声波向微型空腔提供机械能。
14．根据权利要求10所述的方法，其特征在于，牵涉到应用热处理的脱离工艺是在受控压力下实现的。
15．根据上述权利要求中任一权利要求所述的方法，其特征在于，薄膜在至少与一个基质层脱离后被固定在一个最终的或暂时的支承体上。
16．带有根据任一上述权利要求所制薄膜(1,40)的结构。
17．根据权利要求16所述的结构，其特征在于，它包括一个支承所述薄膜(1,40)的支承体(2,3)。
18．根据权利要求17所述的结构，其特征在于，支承体的材料是从半导体材料、塑料、陶瓷材料及透明材料中选择的一种。
19．根据权利要求16至18中任一权利要求所述的结构，其特征在于，其中一个薄层是硅而另一个薄层是Ⅲ-Ⅴ族半导体材料。
20．根据权利要求16至18中任一权利要求所述的结构，其特征在于，薄膜(40)还包括在两个薄层(41,43)之间的中间层(42)。
21．根据权利要求20所述的结构，其特征在于，两个薄层是Si而中间层是SiO2、Si3N4或几种材料和/或多层组合。
22．根据权利要求20所述的结构，其特征在于，两个薄层是半导体材料而中间层是导电材料。
23．根据权利要求22所述的结构，其特征在于中间层是钯。
24．根据权利要求17所述的结构，其特征在于，其中一个薄层是Si，另一个薄层是Ge，两个薄层是掺杂的以便使结构形成一个光伏器件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR99/08380 | 1999-06-30 | ||
| FR9908380A FR2795866B1 (fr) | 1999-06-30 | 1999-06-30 | Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1316098A true CN1316098A (zh) | 2001-10-03 |
| CN1188900C CN1188900C (zh) | 2005-02-09 |
Family
ID=9547501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008012628A Expired - Lifetime CN1188900C (zh) | 1999-06-30 | 2000-06-29 | 制备薄膜的方法及所制薄膜结构 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6465327B1 (zh) |
| EP (1) | EP1114446B1 (zh) |
| JP (1) | JP4942890B2 (zh) |
| KR (1) | KR100718783B1 (zh) |
| CN (1) | CN1188900C (zh) |
| DE (1) | DE60044178D1 (zh) |
| FR (1) | FR2795866B1 (zh) |
| MY (1) | MY120479A (zh) |
| TW (1) | TW478040B (zh) |
| WO (1) | WO2001003172A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108010834A (zh) * | 2017-11-22 | 2018-05-08 | 电子科技大学 | 一种柔性单晶薄膜及其制备与转移方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
| FR2821697B1 (fr) * | 2001-03-02 | 2004-06-25 | Commissariat Energie Atomique | Procede de fabrication de couches minces sur un support specifique et une application |
| US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
| US7019339B2 (en) | 2001-04-17 | 2006-03-28 | California Institute Of Technology | Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby |
| US20050026432A1 (en) * | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
| US6956268B2 (en) | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
| US7045878B2 (en) | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| DE10127217B4 (de) * | 2001-06-05 | 2005-09-15 | Infineon Technologies Ag | Verfahren zur Herstellung lagegenauer großflächiger Membranmasken |
| US6875671B2 (en) | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
| US7163826B2 (en) | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
| FR2850390B1 (fr) * | 2003-01-24 | 2006-07-14 | Soitec Silicon On Insulator | Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite |
| US7122095B2 (en) * | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
| US8475693B2 (en) | 2003-09-30 | 2013-07-02 | Soitec | Methods of making substrate structures having a weakened intermediate layer |
| FR2860249B1 (fr) * | 2003-09-30 | 2005-12-09 | Michel Bruel | Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium |
| WO2005104192A2 (en) * | 2004-04-21 | 2005-11-03 | California Institute Of Technology | A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES |
| US20060021565A1 (en) * | 2004-07-30 | 2006-02-02 | Aonex Technologies, Inc. | GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer |
| US8329314B1 (en) * | 2004-10-12 | 2012-12-11 | Boston Scientific Neuromodulation Corporation | Hermetically bonding ceramic and titanium with a palladium braze |
| US7771838B1 (en) | 2004-10-12 | 2010-08-10 | Boston Scientific Neuromodulation Corporation | Hermetically bonding ceramic and titanium with a Ti-Pd braze interface |
| US7846759B2 (en) * | 2004-10-21 | 2010-12-07 | Aonex Technologies, Inc. | Multi-junction solar cells and methods of making same using layer transfer and bonding techniques |
| FR2880189B1 (fr) * | 2004-12-24 | 2007-03-30 | Tracit Technologies Sa | Procede de report d'un circuit sur un plan de masse |
| US10374120B2 (en) | 2005-02-18 | 2019-08-06 | Koninklijke Philips N.V. | High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials |
| WO2006116030A2 (en) * | 2005-04-21 | 2006-11-02 | Aonex Technologies, Inc. | Bonded intermediate substrate and method of making same |
| US20080311686A1 (en) * | 2005-08-03 | 2008-12-18 | California Institute Of Technology | Method of Forming Semiconductor Layers on Handle Substrates |
| US20070243703A1 (en) * | 2006-04-14 | 2007-10-18 | Aonex Technololgies, Inc. | Processes and structures for epitaxial growth on laminate substrates |
| US7732301B1 (en) | 2007-04-20 | 2010-06-08 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| US20090278233A1 (en) * | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| KR100916199B1 (ko) * | 2007-08-16 | 2009-09-08 | 삼성전기주식회사 | 단결정 기판 및 이를 이용한 태양전지 형성방법 |
| WO2010024987A1 (en) | 2008-08-27 | 2010-03-04 | S.O.I.Tec Silicon On Insulator Technologies | Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters |
| JP4743258B2 (ja) * | 2008-10-31 | 2011-08-10 | 株式会社村田製作所 | 圧電デバイスの製造方法 |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| CN102741999B (zh) | 2009-11-18 | 2015-07-15 | Soitec公司 | 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件 |
| JP5704602B2 (ja) * | 2011-03-17 | 2015-04-22 | リンテック株式会社 | 薄型半導体装置の製造方法および脆質部材用支持体 |
| FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
| US9199840B2 (en) | 2013-11-01 | 2015-12-01 | Freescale Semiconductor, Inc. | Sensor protective coating |
| CN109166792B (zh) * | 2018-08-17 | 2021-05-11 | 中国科学院上海微系统与信息技术研究所 | 基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR738671A (fr) | 1932-06-15 | 1932-12-28 | Toitures et revêtements en fibro-ciment et en verre sur chevrons en ciment armé | |
| US4098905A (en) | 1976-08-17 | 1978-07-04 | Halocarbon Products Corporation | Trifluoroethanol as a male contraceptive |
| US5310446A (en) * | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
| US5110748A (en) * | 1991-03-28 | 1992-05-05 | Honeywell Inc. | Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display |
| US5262347A (en) * | 1991-08-14 | 1993-11-16 | Bell Communications Research, Inc. | Palladium welding of a semiconductor body |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
| FR2725074B1 (fr) | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| FR2744285B1 (fr) * | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
| FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| JPH09308493A (ja) * | 1996-05-22 | 1997-12-02 | Amano Pharmaceut Co Ltd | キシロシル又はキシロビオシル多価フェノール類の製造法 |
| JPH1031037A (ja) * | 1996-07-17 | 1998-02-03 | Meidensha Corp | コンデンサ分圧器 |
| FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
| JP3962465B2 (ja) * | 1996-12-18 | 2007-08-22 | キヤノン株式会社 | 半導体部材の製造方法 |
| KR100304161B1 (ko) * | 1996-12-18 | 2001-11-30 | 미다라이 후지오 | 반도체부재의제조방법 |
| JPH10326884A (ja) * | 1997-03-26 | 1998-12-08 | Canon Inc | 半導体基板及びその作製方法とその複合部材 |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6146979A (en) * | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| FR2767416B1 (fr) | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| JP3324469B2 (ja) * | 1997-09-26 | 2002-09-17 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2998724B2 (ja) * | 1997-11-10 | 2000-01-11 | 日本電気株式会社 | 張り合わせｓｏｉ基板の製造方法 |
| FR2774214B1 (fr) * | 1998-01-28 | 2002-02-08 | Commissariat Energie Atomique | PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI |
| US6083324A (en) * | 1998-02-19 | 2000-07-04 | Silicon Genesis Corporation | Gettering technique for silicon-on-insulator wafers |
| US6365488B1 (en) * | 1998-03-05 | 2002-04-02 | Industrial Technology Research Institute | Method of manufacturing SOI wafer with buried layer |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6346459B1 (en) * | 1999-02-05 | 2002-02-12 | Silicon Wafer Technologies, Inc. | Process for lift off and transfer of semiconductor devices onto an alien substrate |
| US6355541B1 (en) * | 1999-04-21 | 2002-03-12 | Lockheed Martin Energy Research Corporation | Method for transfer of thin-film of silicon carbide via implantation and wafer bonding |
| US6350653B1 (en) * | 2000-10-12 | 2002-02-26 | International Business Machines Corporation | Embedded DRAM on silicon-on-insulator substrate |
-
1999
- 1999-06-30 FR FR9908380A patent/FR2795866B1/fr not_active Expired - Lifetime
-
2000
- 2000-06-28 MY MYPI20002934A patent/MY120479A/en unknown
- 2000-06-29 JP JP2001508488A patent/JP4942890B2/ja not_active Expired - Lifetime
- 2000-06-29 EP EP00948075A patent/EP1114446B1/fr not_active Expired - Lifetime
- 2000-06-29 KR KR1020017002625A patent/KR100718783B1/ko active IP Right Grant
- 2000-06-29 DE DE60044178T patent/DE60044178D1/de not_active Expired - Lifetime
- 2000-06-29 CN CNB008012628A patent/CN1188900C/zh not_active Expired - Lifetime
- 2000-06-29 US US09/763,860 patent/US6465327B1/en not_active Expired - Lifetime
- 2000-06-29 WO PCT/FR2000/001898 patent/WO2001003172A1/fr active Application Filing
- 2000-07-06 TW TW089112868A patent/TW478040B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108010834A (zh) * | 2017-11-22 | 2018-05-08 | 电子科技大学 | 一种柔性单晶薄膜及其制备与转移方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2795866A1 (fr) | 2001-01-05 |
| EP1114446B1 (fr) | 2010-04-14 |
| WO2001003172A1 (fr) | 2001-01-11 |
| CN1188900C (zh) | 2005-02-09 |
| MY120479A (en) | 2005-10-31 |
| US6465327B1 (en) | 2002-10-15 |
| DE60044178D1 (de) | 2010-05-27 |
| JP4942890B2 (ja) | 2012-05-30 |
| FR2795866B1 (fr) | 2001-08-17 |
| JP2003504845A (ja) | 2003-02-04 |
| EP1114446A1 (fr) | 2001-07-11 |
| KR20010074878A (ko) | 2001-08-09 |
| TW478040B (en) | 2002-03-01 |
| KR100718783B1 (ko) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1188900C (zh) | 制备薄膜的方法及所制薄膜结构 | |
| JP5296281B2 (ja) | 脆弱化された基板およびそのような基板の製造方法 | |
| KR100545338B1 (ko) | 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법 | |
| US7691730B2 (en) | Large area semiconductor on glass insulator | |
| KR100614860B1 (ko) | 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법 | |
| JP4450126B2 (ja) | シリコン系結晶薄膜の形成方法 | |
| CN1259692C (zh) | 应变半导体覆绝缘层型基底的制造方法 | |
| JP2003512719A (ja) | 加圧による金属薄膜形成方法 | |
| CN1311546C (zh) | 绝缘体上SiGe衬底材料的制作方法及衬底材料 | |
| CN1781188A (zh) | 用于同时得到一对由有用层覆盖的衬底的方法 | |
| EP1921673B1 (en) | Method for manufacturing semiconductor substrate | |
| JP5588448B2 (ja) | 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 | |
| KR20030061833A (ko) | 가스종의 도입을 포함하는 박막층의 제조방법 | |
| JP5097552B2 (ja) | 分離可能な基板の形成方法 | |
| CN1770391A (zh) | 半导体结构及其制造方法 | |
| CN1708844A (zh) | 通过共注入而在基底中形成弱化区的方法 | |
| CN1586004A (zh) | 用于制造含微型元件的薄层的方法 | |
| CN103828021B (zh) | 制造复合晶片的方法 | |
| CN1708843A (zh) | 在共注入后在中等温度下分离薄膜的方法 | |
| JP2001077044A (ja) | シリコン系結晶薄板の製造方法および光電変換素子用基板の製造方法 | |
| WO2004053961A1 (en) | Manufacturing process for a multilayer structure | |
| JPH10335617A (ja) | 半導体基板の製造方法 | |
| CN1194452A (zh) | 薄膜形成工艺 | |
| CN2720639Y (zh) | 应变半导体覆绝缘层型基底 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: S.O.I. SILICON-ON-INSULATOR TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: COMMISSARIAT A L'ENERGIE ATOMIQUE Effective date: 20080321 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20080321 Address after: French Berling Patentee after: S.O.I. silicon insulator Polytron Technologies Inc Address before: France Patentee before: French Atomic Energy Commission |
|
| CX01 | Expiry of patent term |
Granted publication date: 20050209 |
|
| CX01 | Expiry of patent term |