TW478040B - Method for producing a thin membrane and membrane structure so obtained - Google Patents

Method for producing a thin membrane and membrane structure so obtained Download PDF

Info

Publication number
TW478040B
TW478040B TW089112868A TW89112868A TW478040B TW 478040 B TW478040 B TW 478040B TW 089112868 A TW089112868 A TW 089112868A TW 89112868 A TW89112868 A TW 89112868A TW 478040 B TW478040 B TW 478040B
Authority
TW
Taiwan
Prior art keywords
substrate
thin film
thin
patent application
item
Prior art date
Application number
TW089112868A
Other languages
English (en)
Inventor
Bernard Aspar
Michel Bruel
Claude Jaussaud
Chrystelle Lagahe
Original Assignee
Commissariat Energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat Energie Atomique filed Critical Commissariat Energie Atomique
Application granted granted Critical
Publication of TW478040B publication Critical patent/TW478040B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

478040 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 技術領域 本發明是關於一種產生薄膜的方法以及以該法獲得 之膜結構。此膜可以一或多種材料組成,特別是單晶材料。 其可以自我-支撐或固定於一支撐基材上俾使所得結構物 具硬度。 這種類型的膜提供多種優點。例如,言及製造柔性 基材,其可能使用本發明的膜或任何其它需要薄膜的應用 (玻璃上或塑膠基材上的矽膜)。柔性基材意指一種結構 物,其可以接受由結構物黏著於其上所產生的應力,以及 其可以是藉由混雜遙晶術沈積於此基材表面上的一層。 先前技術 FR-A-2 681 472敘述一種用以在半導體材料中製造 一薄膜之方法。此文件揭露,將一稀事氣趙或氫氣植入一 位在半導體材料内之基材中,能夠在一接近於植入離子之 平均穿透深度的深度處產生微室或微泡,稱“微板趙 (platelets)’’。假如此基材透過其植入的表面被置於與一強 化元件緊密接觸,以及假如在一足夠溫度進行熱處理下, 在微室或微板體之間會發生交互作用而導致半導體基材分 離成兩個部分:一個是黏著於強化元件的半導艘薄層,第 二個是半導體基材的剩餘部分。分離發生在微室或微板體 存在的位址。熱處理致使植入所形成之微室或微板體之間 的交互作用導致薄膜從基材的剩餘部分分離。因此,薄膜 從起始基材移轉至一作為此薄膜之支撐件的強化元件。 此方法除半導體材料外亦可用於在固態材料中薄膜 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------r---訂··-------- (請先閱讀背面之注意事項再填寫本頁) ^〇4〇 A7 __B7__ 五、發明說明(2) 的製造(導體或介電材料),不管結晶與否。 由前所引述之FR-A-2 681 472 (對應於美國專利第 (請先閱讀背面之注意事項再填寫本頁) 5,374,564號)以及FR-A-2 767,416中所述方法可知,在同 " 質材料中移轉一薄層或製造同質或異質多層於一亦被稱為 , 強化元件之機械性支持物上是可能的。此移轉可利用熱處 理而有利地進行。然而,此熱處理可能會伴隨著機械性分 離或完全被其取代,例如藉由以個別或組合方式來施加張 力和/或剪力和/或撓性力。此方法係述於fr_a_2 748 851 已有顯示’假如植入的離子位於足以在完整基材之 上產生碎裂的深度’且在植入表面無局部隆起產生,則可 在不需強化元件下使用此技術。在此方面,可以參考?1^ A-2 73 8,671 (對應於美國專利第5,714,395號)。在這個案 件中,微室區域需位在一相對於植入表面的最小深度以達 成碎裂,如此薄膜可能具足夠的硬度。要得到硬度亦可透 過使用一或多層沈積於伴隨碎裂的薄層上。 經 濟 部 智 慧 財 產 局 員 X 消 費 合· 作 社- 印 製 以上引述之文件敘述數種能夠得到薄層材料的方 法。此薄層可能是同質的,包含微電子或光電子組成物之 全部或部分,或甚至是異質的。異質的意思是指,其可以 由多種互相堆疊的元件構成。這些層的堆疊一般是藉由磊 晶成長獲得。隨著磊晶成長,不同層之間產生相容性的問 題。這些相容性的問題例如可能與廣泛不同的篩孔參數相 關,而導致於至少一層中產生混亂。在這情況下,會有一 些結構物無法獲得。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 478040 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 前述文件FR-A-2 73 8 671也指出,植入必須於一能量 下進行,藉此在離子穿透的深度至少相等於使膜堅硬的最 小深度下。據指出,對於矽而言,最小穿透深度係位在5 μπι 甚至4 μπι之等級。此相當於一為約500 keV之植入能量。 金剛砂是比矽更堅硬的材料,該薄膜的最小可能厚度是1 μπι。所以,使用此方法可獲得薄膜或薄層其厚度大於提 供薄層某種堅硬程度所需之最小厚度。堅硬的薄層是指其 機械特性於第二步驟中(相當於熱和/或機械處理)足夠避 免膨脹、微板體或微板體爆裂的發生,如此第二步驟的應 用足夠以達成表面之脫離。然而,在這個方法中,根據所 需膜的機械本質,使用商業上標準有用的植入法是不可能 獲得自我-支撐的薄膜,也就是說使用最大的植入能量2〇〇 keV。例如,使用這樣的能量不可能獲得具4 4讯厚度的矽 薄層。 假如需要使用標準植入法(能量小於200 keV)移轉薄 膜於一傳統支撐物之上,則會產生另一個問題,也就是說 一支推物其沒有足夠的硬度去獲得強化作用。例如,不可 能移轉單晶的矽薄層於具撓性支撐物上,像是使用在FR-A-2 725 074中所揭示之沒有把手式中間支撐的塑膠支推 物。然而,要成為有利用性的方法,即要能克服把手式支 撐物的需求且能夠直接移轉薄膜至最後的支撐物上。 本發明的揭露内容 本發明對於上述問題提供一種解決方案。此解決方 案係令兩個基材經由其植入表面互相固定,植入作用係被 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----:------------Γ---:訂·ΓΙ (請先閱讀背面之注意事項再填寫本頁) 莓· 478040 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 進行成基材裂開現象係發生在植入區域内。然後可能獲得 由兩個薄層連結形成的膜。在膜與支撐物之間沒有黏著力 (強或弱)的情況下,此膜可被移轉於任何種類的支撐物上 (半導體、金屬、塑膠、陶瓷)。 因此,本發明的標的是一種用以產生薄膜的方法, 其特徵在於包括下列步驟: - 通過第一基材的一表面以及第二基材的一表面 而植入氣鱧物質,該氣體物質能在此等基材上產生微室, 而於每個基材中劃分出一座落在此等微室與植入表面之間 的薄層’該等微室在植入後會造成該薄膜從其基材上分離; - 將第一基材組合至第二基材上,以使得該等植 入表面互相面對; • 令各個薄層從其基材分離,該等薄層仍然組合 在一起而提供該薄膜。 氣體物質意指諸如氩或稀有氣體等元素,該氣體物質係呈 其原子型式(如H)或其分子型式(如h2)或其離子型式(如 H+、H+2···)或其同位素型式(如氘)或同位素以及離子型式。 植入意指任何用以嵌入先前定義的物質之方式,其 等可被單獨地或是合併地使用,諸如離子砲擊、擴散等。 根據不同的具體例,步驟的引導如下: * 植入第一基材以及第二基材, " 透過植入的表面將第一基材組合至第二基材上, - 以同時或連續方式分離每一個薄層。 根據第二個具體例,步驟的引導如下· -----丨丨! !-裝ill·— —訂-! •線 (請先M讀背面之注意事項再填寫本頁)
Α7 五 、發明說明( 經濟部智慧財產局員工消費合作社印製 植入第一基材, • 將第一基材之植入表面組合至欲隨後植入之第 二基材表面上, ~ 令該薄層自第一基材上分離開’該層仍然結合 於第二基材上, • 透過自第一基材分離來的薄層植入第二基材, • 令薄層自第二基材上分離開,該層仍然組合於 第一基材之薄層上,從而提供該薄膜。 在兩個基材中,在植入與兩基材併合之前提供一預 備步驟,該預備步驟係由下列所構成:在一與欲於基材内 形成之薄層的厚度相對應的深度下,在欲植入之基材中製 成一包含物質’該包含物形成後績將植入之氣體物質的捕 集體’例如藉由離子植入或擴散。包含物之層可以使用薄 層沈積技術形成。其可由產生線或產生顆粒接合組成。 在單晶材料之基材中,該氣體物質的平均植入深度 是決定於相對於植入方向的單晶材料之晶體網絡的排列。 對於一給定之能量而言,假如使用離子管道或植入物種, 可達到較大的氣體物質穿過之平均深度。為此目的,其足 夠進行平行於晶體方向或平面(只含單晶的材料)的植入。 以相反的方式,在給定的能量下以傾斜植入進行時,可能 會減少植人的深度。在本案中,材料之晶想轴蚊向成離 子在材料中沒有偏好的穿越方向。 任擇地,植入係透過第一基材的表面和/或第二基材 表面來進行,從而製成完全或部分的至少一電子和/或光 表紙張尺度適用中國ii^iCNS)A4規格⑽χ撕公爱 i ί l· — I— t I — — — — — — {請先閱讀背面之注意事項再填寫本頁) 478040 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 電子和/或光學組成分和/或微系統。甚至於被隱蔽的區 域,植入可能是有作用的。 根據另一具體例,假如每一薄層的分離是以連續方 法完成,在薄層的第-個分離完成之後,完全或部分的至 少-個電子和/或光電子和/或光學組成分和/或微系統係在 藉由此第一分離而暴露出之薄層上完成。例如,於一薄層 上製造的組成物是一 DRAM記憶體。假如存有一個表面形 態,此表面可以於接觸之前被平坦化。 第一基材與第二基材之組合係使用一選自於藉由分 子黏著的結合方法、藉由一黏著性基材之結合方法或使用 一中間化合物等技術。 此第一基材組合於第二基材之上的製造亦可以藉由 嵌入一個中間層。中間層的存在可以變化膜的表面硬度以 及移轉條件。特別地,其可變化連接的條件和/或機械碎 裂條件。 有利地,獲得該薄層的分離係以熱處理和/或施予機 械力。在所有案件中,移轉的條件顯然依據植入條件(劑 量、能量、施予晶圓的熱時間表)以及在取代區域上結構 所致的應力。機械力可包括張力和/或剪力和/或撓性力。 機械力可以垂直於和/或乎行於層的平面施予〃其可限制 於一點或一區域或適用於對織或非對稱型的不同位置。例 如熱能量的供給可以使用雷射束。機械力能量供給可以使 用超音波。 假如薄層的分離意指熱處理的應用,後者可以在控 -9 · 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------Μ Λ immw I i_l ϋ · i_i 訂·1 -------線 <請先閱讀背面之注意事項再填寫本頁' 478040 五 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明(7) 制壓力下施予(如氣體或機械壓力)。在熱處理或分離時減 低壓力會促進分離。此方法下,其可能於較低劑量的植入 氣體和/或較低熱處理下獲得分離。較低熱處理意指回火 係在較低溫度和/或較短的時間下進行。假如壓力增加, 在分離出現時碎裂的狀態會被變化以及分離會被延遲。這 延遲可旎是有利於在碎裂後產生較少的粗糙表面,但是也 有可能在形成的微板體於大氣壓下達到回火之狀態下獲得 碎裂。 有關應用方面,在從至少一個基材分離之後,此膜 可以被固定於最後或目前的支樓物。 本發明之另一目的是使用上述方法所獲得的膜。此 結構可以包含一攜帶此膜的支撐物,此支樓物所用材料可 以在半導體材料、塑膠材料、陶瓷材料以及透明的材料之 間選擇。 其中一個薄層可以用矽和其它第III-V族半導體材料 如 GaAs 〇 此膜亦包含被插入於兩個薄層之間的中間層。例如, 兩個薄層是Si,而中間層是Si02、Si3N4或與數種材料和/ 或多重薄層所構成之組合。根據另一例子,兩個薄層用半 導體材料而中間層用導體材料如鈀。 — 根據另一不同的具體例,其> 中一層是用Si,另一層 是用Ge,此薄層係經摻雜,以使得該結構形成一個光電 動勢電池。 , 圖式之簡要說明 • 10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) • MmMm n n 1 ϋ ·1 ϋ n I 1 · 1 ϋ ft— ϋ Bi el ^rJ· ϋ ϋ -言 {請先閱讀背面之注意事項再填寫本頁) 泰· 478040 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明(8) 讀取下列的說明,會比較 優點和特殊的態樣,其係配合圖犬:發明以及明白其它 參考來說明,其中: 圖式和非_限制性的例子為 • 第1圖至第4圖說明士 & ;支撐膜的不同步驟, 乂本發明方法獲得-自趙· -帛1代表第-個結構,其包含—㈣本發明之 薄膜的支持物, 广_帛6圖代表第二個結構’其包含一搞帶本發明之 >專膜的支持物。 本發明之具體例的詳細說明。 使用於產生薄層#基材可以是固·態或已經含一或多 個藉由如磊晶沈積的薄層。 對於每個基材,氣體物質可以在不同能量和劑量下 進行。也可使用不同氣體物質傳導。 藉由透過分子任擇地黏著與存在不同功能的中間層 之結合可使基材固定於另一個上。其可能選擇因為其電子 的和/或光學的和/或機械的和/或溫度的特性。其可能是絕 緣的或導電的。其機械特性的選擇是如結構硬度以及能夠 減少所需厚度。 薄層與其基材之分離可以同時或連續的方法完成。 分離可以於熱處理和/或機械力同時施予或於任擇地熱處 理之後完成。假如熱處理的目的是去獲得分離,這必須使 用與所有其它熱處理相關的熱處理步驟來進行回火(植 入,鍵結··)。假如是使用機械力來分離,且假如晶圓在植 -11- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) Μ---------t---------線 (請先閱讀背面之注意事項再填寫本頁) 478040
經濟部智慧財產局員工消費合作社印製 五、發明說明(9) 入的步驟時已足夠弱的,熱處理可以降低或甚至不存在。 機械分離的進行是藉由以個別或與另一個組合方式來施加 張力、剪力或撓性力。 在完全分離(是指兩個基材)或部分分離(指一個基材) 之後,一種變化的方法係由令該等薄層中之一者接觸攜帶 此膜的支撐物組成。此支撐物可以是中間支撐物,其能夠 進行組合物碎裂的步驟,或其可能是最後的支撐物。使用 中間支撐物是指可能去選擇這些步驟可以進行的表面。 本發明提供很多優點,概要如下。 此提供藉由離子植入方法,使用習知植入物在所指 定的植入能量200 keV操作下獲得自我-支撐膜的機會。 對於所給之膜的厚度而言’當兩個基材在被固定前 植入’使用兩個已植入的基材使其可能減少一半植入的深 度’因此而減少植入所需能量。此能量減少變化了薄膜移 轉時所需最小劑量。已發現當植入能量增加時,最小劑量 可使移轉增加。如以氫離子以及能量90 keV的案件為例, 移轉時劑量的需求被指定為3·5·1016 H+/cm2 ,然而此劑量 被指定為4.5.1016HVcm2於400 keV下(劑量的給予是以 同樣植入來指定,也就是說在植入電流、接觸溫度、任擇 的冷卻的固定狀態下)。簡言之,兩次植入不需雙倍的劑 量。 獲得以至少兩種不同材料製成的薄膜是有可能。所 需要的是將兩種被植入的材料接觸,該等接觸可能以不同 方法元成(藉由分子黏者結合、使用中間化物或甚至使用 •12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----、--II---------Γ---,訂·:-- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 478040 • A7 B7 五、發明說明(3 黏著劑)。在這些中間化合物之間,金屬化合物可被引述 成一個例子,或絕緣組成物和/或控制應力的化合物,其 以隨後與不同材料層連結的結構出現。所以,以此方法可 能產生具至少兩個單晶層的不同結構,其可任擇地置於絕 緣的邊或傳導薄膜邊。 透過在每個情況可為不同的植入深度之選擇,有可 能製成所選定之結構。伴隨此可能性,可得不對稱膜。須 P 注意的是,分離所需最小劑量是與植入能量和材料有關。 因為有兩個區域(每個基材中之一)包含藉由碎裂導致 基材分離的微室,有可能控制關於另一個的碎裂區《假如 對每個基材,基材在不同狀態下進行植入,有可能從其基 材的一層中獲得第一個分離,然而另一層仍然完整的在基 材上。以此方法可得由兩個薄層形成的膜,其仍完整的在 其中一基材上。然後有可能於因分離而暴露之表面上製造 一或多種組成物之全部或部分。特別包括熱處理可以進行 I 的步驟。隨後,此暴露表面可以被結合於一支撐物以及從 其基材分離而來的另一薄層,其可以使用機械力和/或熱 處理達成。 獲得一非常薄之薄膜的優點在於其可以沈積於任何 在膜與支撐物之間沒有強黏著力存在的支撐物。然後可能 獲得一半-支撐膜,其對於柔性基材應用以及移轉至在熱 擴散係數中具強變化之基材有興趣。 氣體物質可被嵌入或置於一個被選擇用於以不同方 法碎裂的區域。例如可以引述藉由碰撞之離子植入(相當 -13· 本紙張尺度適用中關家標準(CNS)A4規格⑽X 297公爱) -------i l ^r l! ^ -----r---t---------^ (請先閱讀背面之注意事項再填寫本頁) 五、發明說明(12) 此方法,可得一膜,其在氧化層上形成矽薄層,而其本身 置於矽薄層上。此膜可以移轉至任何支撐物上。第6圖是 顯示一個結構,其包含一個支撐物3,如玻璃,在該支撐 物上有膜40結合於其上。此膜40包含第一個置於支撐物3 上之石夕層41、一個氧化層42以及第二個矽層43。 在其它應用上,假如在兩層膜之間需要電子接觸, | 則可以使用中間金屬層,如纪。 在使用一致的基材下,本發明的方法可獲得一膜, 其包含一GaAs層以及一矽層。例如,GaAs基材在劑量 8·1016 R^/cm2 , 200 keV下被植入,而矽在劑量1〇i7 ,H+/cm2 ’ 200 keV下被植入。此兩個基材在清潔之後, 透過他們被植入的表面以分子黏著法互相接合。回火之結 構在250。(:烤箱中30分鐘下獲得。熱處理誘導在GaAs| 材中植入的區域縱向碎裂。在此階段,已經獲得^八5層 移轉至植入的;5夕基材。在35〇。(:回火1小時下所獲得的結 ^構^致在矽基材之植入區域縱向碎裂。得一由矽薄層以 及GaAs薄層構成之薄膜,其可以用做成長基材以形成新 . 材料層。 - 以此方法,亦可使用兩個GaAs基材來獲得一,單獨
GaAs膜。透過本發明之方法,此膜可以移轉至任何種類 之支撐物,甚至於表面狀態在後來以分子黏著法之結合是 不相容的,或假如形成的結構被回火,結構之不同材料之 間的熱擴散係數導致強溫庋應力出現。以此方法其亦可能 使用簡單黏著、低溫焊或銅焊將膜固定至其支樓物上。 -15- 本紙張尺度綱+關家標準(CNS)Ai規格(210 X 297公爱) /叫4〇 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(1 為了以薄膜吸收大部分的太陽光譜,使用本發明之 方法’有可能產生一個光電動勢電池包含具互補吸收光譜 的兩種材料(Si和Ge)。為了此目的,矽基材以劑量7·1016 H+/cm2和能量2〇〇 keV植入,可預期獲得一18 μπι厚的 薄層。鍺基材以劑量7.1016H+/cm2和能量200 keV植入, 可預期獲得一 1.6 μιη厚的薄層A 。假如需要,Si和Ge基 材事先在表面塗加強料以於進一步的膜上形成隧道接合 面。然後基材藉由分子吸附法透過他們的表面結合在一 起。此結合可以透過導體之中間傳導和/或透明的層,如1〇 nm厚的Pd或AlTi薄膜。 藉由在500°C下回火30分鐘,於矽基材中製造碎裂以 獲得相當的薄膜。矽基材剩餘的部分被移除。為了改善藉 由石夕的光子吸收,磊晶可以任擇地被由薄石夕層上帶出去。 此磊晶可以於液態或氣態下進行。 然後在溫度小於9 3 7 ° C以及結構由碎邊結合至玻璃支 撐物時,在矽這一邊的電池部分碎裂。 例如使用機械力、張力,緒的薄膜從其基材分離然 後獲得一膜。然後一金屬薄層沈積於鍺的薄層以形成包覆 的電池之後面表面電極。 藉由在高能量下(如400 keV)進行氫植入,可得較厚 的矽和鍺層,其在此提供較大的光子吸收。 在此範例中,可適用於以能量200 keV下植入獲得產 生由兩種材料製成較厚的膜和所有較厚的物件。 -16· 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) ----:丨! 7--------l·---.訂i — (請先閲讀背面之注意事項再填窵本頁)
·1 n ϋ ϋ I 秦

Claims (1)

  1. 478040
    A8 B8 C8 D8 六、申請專利範圍 第89112868號專利申請案申請專利範圍修正本 修正曰期:90年11月 1 · 一種用以製造薄膜(1、40)的方法,其特徵在於包含 下列步驟: - 將氣體種類通過第一基材(10)的表面(12)以及第二 基材(20)的表面(22)’在基材上能夠產生微室(I〗,21)界 限,於每個基材中在微室與植入薄膜間產生一薄層(13, 23)’而在植入後產生的薄膜能夠導致薄膜從其基材上分 離; - 將第一基材(1 〇)組合至第二基材(20)上,藉此植入的 表面(12, 22)互相面對; - 分別令薄層與其基材分離,此薄層(13、23)仍然組 合在一起而提供該薄膜(1、4〇)。 2·如申請專利範圍第1項之製造薄膜之方法,其特徵 在於此等步驟係以下列順序進行·· - 第一基材(10)和第二基材(20)的植入, - 透過植入表面(12,22)將第一基材組合(1〇)於第二 基材(20)上, 以同時或連續方式分離每一薄層(13、23)。 3.如申請專利範圍第1項之製造薄膜之方法,其特徵在 於該等步驟係以下列順序進行: - 第一基材的植入, -將第一基材之植入表面組合至欲隨後植入之第二基 材的一表面, 17 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) (請先閲讀背面之注意事項再填窝本頁) •訂丨 t 478040
    六、申請專利範圍 '令該薄層自第一基材上分離,該層仍然組合於第二 基材上, (請先閲讀背面之注意事項再填寫本頁) -透過自第一基材分離的薄層植入第二基材, "令該薄層自第二基材上分離,該層仍然組合於第一 基材之薄膜上,從而提供該薄膜。 4·如申請專利範圍第1項之製造薄膜之方法,其特徵在 於於植入之前提供一預備步驟,該預備步驟係由下列所構 成·在一與欲於基材内形成之薄層所需的厚度相對應的深 度下,在欲植入之基材中製成一包含物層,該包含物形成 後續植入之氣體物質的捕集體。 5 ·如申請專利範圍第1項之製造薄膜之方法,其特徵在 〇 於在一單晶材料之基材中,該氣體物質的平均植入深度是 決疋於相對於植入方.向的單晶材料之晶體網絡的排列。 6·如申請專利範圍第1項之製造薄膜之方法,其特徵 在於植入是透過第一基材和/或第二基材的一表面來進 行,從而製成完全或部分的至少一電子和/或光電子和/或 光學組成分和/或微系統。 7·如申請專利範圍第1項之製造薄膜之方法,其特徵 在於每一個薄層的分離是連續地完成,在薄層的第一個分 離完成之後,完全或部分的至少一電子和/或光電子和/或 光學組成分和/或微系統係在藉由此第一分離而暴露出之 薄層上完成。 8·如申請專利範圍第1項之製造薄膜之方法,其特徵 在於該第一基材(10)與第二基材(20)之、组合係使用一選自 ---------18_ 本紙張適用f關家標準(哪)A4規格(2似297公 478040 A8 B8 C8 -—____ D8 六、申請專利範圍 於藉由分子黏著的結合方法、藉由一黏著性基材之結合方 法或使用一中間化合物等技術。 9.如申請專利範圍第1項之製造薄膜之方法,其特徵 在於該第一基材組合至第二基材之上係以插入中間層(42) 疋成0 10·如申請專利範圍第1項之製造薄膜之方法,其特徵 在於該薄膜(13,23)的分離是以熱處理和/或機械力完成。 11·如申請專利範圍第1〇項之製造薄膜之方法,其特徵 在於該機械力包含張力和/或剪力和/或撓性力。 12.如申請專利範圍第1〇項之製造薄膜之方法,其特徵 在於分離步驟包含使用雷射光束將熱能提供至該等微室。 13·如申請專利範圍第10項之製造薄膜之方法,其特徵 在於分離步驟包含使用超音波將機械能提供至該等微室。 14·如申請專利範圍第10項之製造薄膜之方法,其特 徵在於該分離涉及熱處理的應用,該熱處理是在經控制之 壓力下進行。 '15·如申請專利範圍第丨項之製造薄膜之方法,其特徵 在於從至少一個基材分離之後,此薄膜被固定於一最後或 暫時的支撐物。 16. —種薄膜結構,其特徵在於包含由申請專利範圍第 1-15項中任一項之製造薄膜之方法所製得之薄膜以及一個 攜帶該膜(1、40)的支撐物(2、3)。 17. 如申請專利範圍第16項之薄膜結構,其特徵在於該 支樓物的材料是選自於半導體、塑膠材枓、陶曼材料以及 __ 19 _ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) '' (請先閲讀背面之注意事項再填寫本頁) 4 •訂丨 聋 478040 、申請專利範圍 A8 B8 C8 D8 透明的材枓。 18·如申請專利範圍第16或17項之薄膜結構,其特徵 在於該等薄層中之-者是矽,而另-者是第III-V族半導 體材料。 19·如申請專利範圍第16或17項之薄膜結構,其特徵 在於該獏(40)亦含有一位於兩個薄層(41,43)之間的中間 層(42)。 9 2〇·如申請專利範圍第19項之薄膜結構,其特徵在於該 兩個薄層是Si,以及該中間層是Si〇2、Si3N4或與數種材 料和/或多重薄層所構成之組合。 21·如申請專利範圍第19項之薄膜結構,其特徵在 該兩個薄層疋半導體材料,以及該中間材料是導體材料。 22·如申請專利範,圍第21項之薄膜結構,其特徵在於謂 中間層是鈀。 23.如申請專利範圍第16項之薄膜結構,其特徵在於驾 等薄膜中之-者是Si,另—者是Ge,該等薄㈣經掺雜 以使仵該結構形成一光電動勢電池。 於 (請先閲讀背面之注意事項再填窝本頁) 奉 .訂· :線· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW089112868A 1999-06-30 2000-07-06 Method for producing a thin membrane and membrane structure so obtained TW478040B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9908380A FR2795866B1 (fr) 1999-06-30 1999-06-30 Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue

Publications (1)

Publication Number Publication Date
TW478040B true TW478040B (en) 2002-03-01

Family

ID=9547501

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112868A TW478040B (en) 1999-06-30 2000-07-06 Method for producing a thin membrane and membrane structure so obtained

Country Status (10)

Country Link
US (1) US6465327B1 (zh)
EP (1) EP1114446B1 (zh)
JP (1) JP4942890B2 (zh)
KR (1) KR100718783B1 (zh)
CN (1) CN1188900C (zh)
DE (1) DE60044178D1 (zh)
FR (1) FR2795866B1 (zh)
MY (1) MY120479A (zh)
TW (1) TW478040B (zh)
WO (1) WO2001003172A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US7019339B2 (en) 2001-04-17 2006-03-28 California Institute Of Technology Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
DE10127217B4 (de) * 2001-06-05 2005-09-15 Infineon Technologies Ag Verfahren zur Herstellung lagegenauer großflächiger Membranmasken
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
US20060021565A1 (en) * 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
US8329314B1 (en) * 2004-10-12 2012-12-11 Boston Scientific Neuromodulation Corporation Hermetically bonding ceramic and titanium with a palladium braze
US7771838B1 (en) 2004-10-12 2010-08-10 Boston Scientific Neuromodulation Corporation Hermetically bonding ceramic and titanium with a Ti-Pd braze interface
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
US10374120B2 (en) 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
US20080311686A1 (en) * 2005-08-03 2008-12-18 California Institute Of Technology Method of Forming Semiconductor Layers on Handle Substrates
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR100916199B1 (ko) * 2007-08-16 2009-09-08 삼성전기주식회사 단결정 기판 및 이를 이용한 태양전지 형성방법
WO2010024987A1 (en) 2008-08-27 2010-03-04 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
CN102741999B (zh) 2009-11-18 2015-07-15 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
JP5704602B2 (ja) * 2011-03-17 2015-04-22 リンテック株式会社 薄型半導体装置の製造方法および脆質部材用支持体
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
US9199840B2 (en) 2013-11-01 2015-12-01 Freescale Semiconductor, Inc. Sensor protective coating
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法
CN109166792B (zh) * 2018-08-17 2021-05-11 中国科学院上海微系统与信息技术研究所 基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR738671A (fr) 1932-06-15 1932-12-28 Toitures et revêtements en fibro-ciment et en verre sur chevrons en ciment armé
US4098905A (en) 1976-08-17 1978-07-04 Halocarbon Products Corporation Trifluoroethanol as a male contraceptive
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5262347A (en) * 1991-08-14 1993-11-16 Bell Communications Research, Inc. Palladium welding of a semiconductor body
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JPH09308493A (ja) * 1996-05-22 1997-12-02 Amano Pharmaceut Co Ltd キシロシル又はキシロビオシル多価フェノール類の製造法
JPH1031037A (ja) * 1996-07-17 1998-02-03 Meidensha Corp コンデンサ分圧器
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3962465B2 (ja) * 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせsoi基板の製造方法
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6365488B1 (en) * 1998-03-05 2002-04-02 Industrial Technology Research Institute Method of manufacturing SOI wafer with buried layer
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
US6350653B1 (en) * 2000-10-12 2002-02-26 International Business Machines Corporation Embedded DRAM on silicon-on-insulator substrate

Also Published As

Publication number Publication date
FR2795866A1 (fr) 2001-01-05
EP1114446B1 (fr) 2010-04-14
WO2001003172A1 (fr) 2001-01-11
CN1188900C (zh) 2005-02-09
MY120479A (en) 2005-10-31
US6465327B1 (en) 2002-10-15
DE60044178D1 (de) 2010-05-27
CN1316098A (zh) 2001-10-03
JP4942890B2 (ja) 2012-05-30
FR2795866B1 (fr) 2001-08-17
JP2003504845A (ja) 2003-02-04
EP1114446A1 (fr) 2001-07-11
KR20010074878A (ko) 2001-08-09
KR100718783B1 (ko) 2007-05-16

Similar Documents

Publication Publication Date Title
TW478040B (en) Method for producing a thin membrane and membrane structure so obtained
US7498245B2 (en) Embrittled substrate and method for making same
EP1929511B1 (en) Semiconductor on glass insulator with deposited barrier layer
JP4625913B2 (ja) 有用層で被覆された一対の基板の同時製造方法
TWI310795B (en) A method of fabricating an epitaxially grown layer
JP5324803B2 (ja) 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
TWI492275B (zh) The method of manufacturing the bonded substrate
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
TWI567780B (zh) Method of manufacturing composite wafers
JP2011501431A (ja) Soi上の窒化ガリウム半導体装置およびそれを製造する方法
JP5547395B2 (ja) 歪み緩和方法
KR101698912B1 (ko) 삼중 주입을 사용하는, 클리빙에 의해 실리콘 박막을 분리하는 방법
JP5722038B2 (ja) 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
JP2012519372A (ja) ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
US20110214806A1 (en) Ingot formed from basic ingots, wafer made from said ingot and associated method
TWI289880B (en) Manufacturing process for a multilayer structure
JP2008532328A (ja) 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法
TW201032280A (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent