CN1283355A - 接收机的帧同步信号捕获电路 - Google Patents

接收机的帧同步信号捕获电路 Download PDF

Info

Publication number
CN1283355A
CN1283355A CN98812756.3A CN98812756A CN1283355A CN 1283355 A CN1283355 A CN 1283355A CN 98812756 A CN98812756 A CN 98812756A CN 1283355 A CN1283355 A CN 1283355A
Authority
CN
China
Prior art keywords
signal
bpsk
circuit
bit
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98812756.3A
Other languages
English (en)
Other versions
CN1124009C (zh
Inventor
白石宪一
堀井昭浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Publication of CN1283355A publication Critical patent/CN1283355A/zh
Application granted granted Critical
Publication of CN1124009C publication Critical patent/CN1124009C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

利用解调电路(1),从BPSK调制的各20个码元长的帧同步信号、超帧识别信号、8PSK调制的数字信号被时分复用所得的PSK调制波的接收信号中,解调出I和Q码元流。由BPSK去映射器(3)将接收信号点,在I－Q相平面上,根据与Q轴相同的基本BPSK判定基准界线和将基本判定基准界线逆时针旋转π/4、2π/4、3π/4后的判定基准界线生成BPSK去映射的比特流B0～B3。利用第一比较电路60和63,从B0～B3中捕获与帧同步信号相差至多几比特的模式后,经过预定时间之后,当由第二比较电路64到67捕获与超帧识别信号相差至多几比特的模式时,帧同步信号捕获信号发生电路(90)输出帧同步信号捕获信号(SYN)。

Description

接收机的帧同步信号捕获电路
技术领域
本发明一般涉及接收机的帧同步信号捕获电路，具体涉及用于从通过接收和解调根据分级传输系统，对BPSK调制帧同步信号或BPSK调制帧同步信号和超帧识别信号，8PSK调制数字信号，QPSK调制数字信号，以及BPSK调制数字信号，进行了时分复用的PSK调制信号，所得的两个系列I和Q码元流数据捕获的帧同步信号部分的接收机帧的同步信号捕获电路。
背景技术
随着多种类型的彼此要求不同的C／N的调制系统，如对8PSK调制信号波、QPSK调制信号波和BPSK调制信号波，进行时间多路复用并每帧重复进行发送的分级传输系统的出现，使数字卫星TV广播已进展到实用化阶段。
图7为表示分级传输系统的帧结构示意图。其中一帧的组成依次为：包含有32个BPSK调制码元的帧同步信号区间，包含有128个BPSK调制码元、用于识别传输多重配置的TMCC信号区间(传输及多路复用配置控制)，包含有32个码元的超帧识别信号区间，一个由203个8PSK(网格编码8PSK)调制码元构成的主信号区间，一个对伪随机噪声(PN)信号进行了BPSK调制并具有4个码元的脉冲串码元信号(BS)区间，由203个8PSK(网格编码8PSK)调制码元构成的主信号区间，对伪随机噪声(PN)信号进行了BPSK调制并具有4个码元的脉冲串码元信号(BS)区间，…，由203个QPSK调制码元构成的主信号区间，对伪随机噪声(PN)信号进行了BPSK调制并具有4个码元的脉冲串码元信号(BS)区间，由203个QPSK调制码元构成的主信号区间，和由4个BPSK调制码元构成的脉冲串码元信号(BS)区间。
图8为根据上述分级传输系统的超帧结构的示意图。一个超帧由8个连续的帧构成，超帧识别信号用作对超帧进行识别的信息。从帧同步信号区间的开头开始到超帧识别信号区间的末尾的总共192个码元，被称作报头。
实际上，将大小为32个码元的帧同步信号区间的前20个码元用作帧同步信号。这是因为原先用于其它目的的32码元区间中的上述前20个码元，起到了唯一字的作用，而上述唯一字可用作帧同步信号。由上述20个码元组成的帧同步信号也被称作“W1”，其表达式如下：
W1=(S0S1…S18S19)=(11101100110100101000)
(从S0开始发送)
类似地，实际上，将32个码元的超帧识别信号的前20个码元用作超帧识别信号。这也是因为原先用于其它目的的32个码元区间中的前半部分20个码元，起到了唯一字的作用，而该唯一字可用作超帧识别信号。由上述20个码元组成的超帧识别信号也被称作“W2”，其表达式如下：
W2=(U0U1…U18U19)=(00001011011001110111)
(从U0开始发送)
超帧识别信号中的超帧除了第一帧之外的其他帧，被称作“W3”，其一般是通过将W2的各位进行反转来获得的，W3的表达式如下：
W3=(V0V1…V18V19)=(11110100100110001000)
(从V0开始发送)
接下来，将参照图9A到9C对发送侧上的各种调制系统的映射进行说明。图9A表示当调制系统采用8PSK时，I-Q相平面(也被叫做I-Q向量平面或I-Q信号空间图)上的信号点排列的示意图。8PSK调制系统中，利用一个码元来传送3比特数字信号(abc)，而构成一个码元的各比特的组合包括如下8种方式：(000)，(001)，(010)，(011)，(100)，(101)，(110)和(111)。上述3比特数字信号将被转换为图9A所示发送侧I-Q相平面上的信号点排列“0”到“7”，而此变换则被称作8PSK映射。
在图9A所示的实例情况下，比特串(000)被变换为信号点排列“0”，比特串(001)被变换为信号点排列“1”，比特串(011)被变换为信号点排列“2”，比特串(010)被变换为信号点排列“3”，比特串(100)被变换为信号点排列“4”，比特串(101)被变换为信号点排列“5”，比特串(111)被变换为信号点排列“6”，而比特串(110)则被变换为信号点排列“7”。
图9B表示当调制系统采用QPSK时，I-Q相平面上信号点排列的示意图。上述QPSK调制系统中，利用一个码元来传送2比特数字信号(de)，而构成一个码元的各比特的组合包括如下4种方式：(00)，(01)，(10)，(11)。在图9B所示的实例中，比特串(00)被变换为信号点排列“1”，比特串(01)被变换为信号点排列“3”，比特串(11)被变换为信号点排列“5”，而比特串(10)则被变换为信号点排列“7”。
图9C表示当调制系统采用BPSK时，I-Q相平面上信号点排列的示意图。上述BPSK调制系统中，利用一个码元来传送1位数字信号(f)。就数字信号(f)来说，比特(0)被变换为信号点排列“0”，而比特(1)则被变换为信号点排列“4”。各种调制系统的信号点排列同排列编号之间的关系与以8BPSK为基准的信号点排列同排列编号之间的关系相同。
上述分级传输系统中，QPSK和BPSK调制方式的各I轴和Q轴，与8PSK调制方式的I轴和Q轴一致。
对于用于接收根据上述分级传输系统调制的数字波(PSK调制信号波)的接收机，如图10所示，其将先利用解调电路1，对由未示出的接收电路所接收到的信号的中频信号IF进行解调，并由此获得表明彼此正交的I轴和Q轴的每码元的瞬时值的I和Q基带信号(以后简称为I和Q码元流数据)。当利用帧同步检测／再生电路2从已解调I和Q基带信号中，每隔一定帧周期地重复捕获到帧同步信号时，其将判定帧同步的建立，并由此输出帧同步脉冲FSYNC，或输出再生帧同步信号。
另外，在建立了帧同步之后，其可以从由帧同步检测／再生电路2所捕获的I和Q基带信号中的帧同步部分的信号点排列中，求出所接收信号的当前旋转角。并且，可以根据所求出的接收信号的旋转角，反相位地旋转I和Q基带信号，来建立对应于发送信号相位角的所需绝对定相。
另外，在建立了帧同步之后，其可以分离出传输多重配置识别信息(参见图7中的TMCC)，并识别出其中包含有I和Q基带信号的调制系统部分。根据上述识别结果，其可以从绝对相位生成后的I和Q基带信号中，分离出由8PSK方式调制所产生的主信号，和由QPSK方式调制所产生的主信号。
解调电路1利用再生载波正交检测中频信号IF，并发送表示每个码元在I轴和Q轴上的瞬时值的量化比特为8的(2的补码)的I和Q基带信号(也被称作I和Q码元流数据)I(8)和Q(8)(括号中的数字表示量化比特的数目，下文中将省略量化比特的数目而简称作I和Q)。根据上述分级传输系统的解调电路1确立帧同步，并在识别出调制系统之前，一直进行8PSK解调。而在确立了帧同步，且识别出调制系统之后，电路1将根据接收信号的调制系统，进行适合于各相应类型调制系统的解调处理。
对于解调电路1，在接收与发送侧I-Q相平面上的信号点排列“0”到“7”相关的数字信号时，接收侧I和Q轴将根据所接收载波的再生载波的相位状态，相对于发送侧I和Q轴旋转(π／4)×n(n是0到7之间的一个整数)，并由此使得接收侧I-Q相平面上根据I和Q基带信号I(8)和Q(8)的接收信号点的相位旋转相应的角度。例如，当接收侧上的接收信号相位旋转角θ等于0时，在发送侧通过BPSK映射被映射到信号点排列0和“4”上的比特(0)和(1)，将出现在与发送侧相同的信号点排列0和“4”上。
然而，当相位在接收侧旋转了θ=π／4时，发送侧比特(0)和(1)将出现在信号点排列“1”和“5”上，而当相位在接收侧旋转了θ=2π／4时，其将出现在信号点排列“2”和“6”上，当相位在接收侧旋转了θ=3π／4时，其将出现在信号点排列“3”和“7”上，当相位在接收侧旋转了θ=4π／4时，其将出现在信号点排列“4“和“0”上，当相位在接收侧旋转了θ=5π／4时，其将出现在信号点排列“5“和“1”上，当相位在接收侧旋转了θ=6π／4时，其将出现在信号点排列“6”和“2”上，当相位在接收侧旋转了θ=7π／4时，其将出现在信号点排列“7”和“3”上。因此，即使解调电路1的再生载波具有任意的相位状态，帧同步检测／再生电路2也一定能正确地捕获帧同步信号。
如图10所示，帧同步检测／再生电路2由BPSK去映射器部分分3，同步检测电路40到47，或门电路53，帧同步电路5，以及帧同步信号发生器6组成。
为了捕获帧同步信号，将从解调电路1输出的I和Q基带信号I(8)和Q(8)输入到帧同步检测／再生电路2的BPSK去映射器部分分3中，并且为8个接收信号相位旋转角θ中的每一个输出已BPSK去映射的比特流B0到B7。BPSK去映射器部分分3可以由，例如ROM构成。
在上述分级传输系统中，为了减小所需的C／N，BPSK调制的帧同步信号与超帧识别信号一起进行传送。在由20比特构成的帧同步信号的比特流的情况下，W1等于(S0S1…S18S19)=(11101100110100101000)，从S0开始依次地传送。在发送侧，其通过图9C所示的BPSK映射，将上述比特流转换为信号点排列“0”或“4”，并发送变换所得的码元流。
当接收信号相位旋转角θ等于0时，帧同步信号的比特(0)将出现在信号点排列“0”上，而比特(1)则将出现在接收侧的信号点排列“4”上。为了捕获20比特，即，BPSK调制及发送的、大小为20个码元的帧同步信号，需要通过图12A所示的、与发送侧所转换的映射相反的BPSK去映射，将所接收的码元转换为比特数据。图12A中，当由I和Q基带信号I和Q所示的接收信号点被保持在接收侧I-Q相平面上Q轴的右侧(I轴的正数侧；参见划阴影线的部分)时，其被判定为(0)，而当接收信号点被保持在Q轴的左侧(I轴的负数侧；参见未划阴影线的部分)时，其将被判定为(1)。即，图12A中，根据由粗体线所示的BPSK判定基准界线所划分的两个判定区来判定输出为(0)或(1)，并由此来判定进行BPSK去映射。
I和Q基带信号I(8)和Q(8)被输入到图11所示BPSK去映射器部分分3的BPSK去映射器30中，而BPSK去映射器30则输出如图12A所示的被BPSK去映射的比特流B0。本说明书中，去映射器表示用于进行去映射处理的电路。随后，其将比特流B0输入到同步检测电路40，并在同步检测电路40从比特流B0中捕获帧同步信号的比特流。
接下来，将参照图14对同步检测电路40进行说明。同步检测电路40具有20个串联连接的D触发器(下文中简称为D-F／F)D19到D0，并由这些D-F／F D19到D0构成了一个20级的移位寄存器。比特流B0被输入到D-F／F D19中，并被连续地移位，直到D-F／F D0。与此同时，其将对由D-F／F D19到D-F／F D0的预定比特进行逻辑反转。随后，将D-F／F D19到D0的输出输入到一个与门51上。在与门51中，当D-F／F D19到D0的输出状态(D0D1…D18D19)变为(11101100110100101000)时，与门51的输出SYNA0将变为高电平。即，当捕获了W1时，SYNA0将变为高电平。
同步检测电路40的输出SYNA0通过或门电路53被输入到帧同步电路5中。而在帧同步电路5中，当确认或门电路53的输出SYNA每隔一定的帧周期便重复地变为高电平，则判定确立了帧同步，并在每一帧周期输出一个帧同步脉冲FSYNC。
接收信号相位旋转角θ的角度值也可以是除0之外的其它值。此时，其将无法继续利用BPSK去映射器30和同步检测电路40的组合，来捕获帧同步信号。如图11所示，BPSK去映射器部分分3配备有对应于接收信号相位旋转角θ=π／4，2π／4，3π／4，4π／4，5π／4，6π／4和7π／4的各个BPSK去映射器31到37。
图12B表示当解调帧同步信号的码元流相位旋转了θ=π／4，同时比特(0)出现在信号点排列“1”上，而比特(1)出现在信号点排列“5”上时的BPSK去映射处理的示意图。图12B中由粗体线所示的BPSK判定基准界线，从图12A中粗体线所示BPSK去映射处理中的BPSK判定基准界线逆时针旋转了π／4。BPSK去映射器31将执行根据图12B所示的BPSK去映射处理。在图12B中，当由I和Q基带信号I和Q所示的接收信号点被保持在BPSK判定基准界线的右上方区域内时，其判定为(0)，而当接收信号点被保持在边界线的左下方区域时，则被判定为(1)。由BPSK去映射器31进行BPSK去映射处理所得的比特流作为图10所示BPSK去映射器部分分3的输出B1。
类似地，BPSK去映射器32到37分别在从图12A中由粗体线所示的用于BPSK去映射的BPSK判定基准界线逆时针旋转了2π／4，3π／4……，和7π／4的BPSK判定基准界线上，执行BPSK去映射，以稳定地捕获相对于发送侧相位旋转了θ=2π／4，3π／4……，和7π／4的帧同步信号。由BPSK去映射器32到37通过BPSK去映射处理所得的比特流作为图10所示BPSK去映射器部分分3的输出B2到B7。
同步检测电路41到47的配置与同步检测电路40的配置相同。利用这些同步检测电路40到47，根据任一BPSK去映射器与任一同步检测电路的组合，独立于基带信号相对于发送侧的相位旋转，根据解调电路1中的再生载波的相位状态，来捕获帧同步信号，同时从获得上述帧同步信号的同步检测电路，发送出一个高电平的相关检测信号SYNAn(n=0到7的整数)。
从同步检测电路40到47输出的信号SYNAn被输入到或门电路53中，并由其算出逻辑和SYNA。当任一信号SYNAn变为高电平时，或门电路53就输出表示已经捕获到帧同步信号的高电平帧同步信号捕获信号SYNA。当其确认每隔一定的帧间隔，重复地输出高电平SYNA时，帧同步电路5将判定已经建立了帧同步，同时在每一帧周期输出一个帧同步脉冲FSYNC。无论何时从帧同步电路5接收到帧同步脉冲FSYNC，帧同步信号发生器6将生成一个与由BPSK去映射器部分分3和同步检测电路40到47所捕获的帧同步信号的比特模式W1相同的比特流(叫做再生帧同步信号)。
上面所说明的处理中，是利用图10所示的帧同步检测／再生电路2，从来自解调电路1所输出的I和Q基带信号I(8)和Q(8)，来捕获帧同步信号，而在一定的时间后，将输出帧同步脉冲FSYNC，并输出再生的帧同步信号。
当建立了帧同步，将进行诸如传输多重配置的识别，接收信号点旋转角的检测，以及为了使接收信号相位与发送侧的相位一致所进行的绝对相位生成等处理。例如，用于利用未示出的传输配置识别电路进行识别各种传输配置的操作，将以如下方式来执行。当输入了帧同步脉冲FSYNC时，传输配置识别电路捕获SYNA0到SYNA7中的重复变为高电平的某系统的比特流Bn，并利用从帧同步脉冲FSYNC中所产生的预定的定时信号，提取出图9所示的TMCC模式，对上述TMCC模式进行解码，并向解调电路1一类的电路输出表明了当前I和Q基带信号I和Q是根据何种调制系统来进行调制的调制系统识别信号。随后，解调电路1根据所输入的调制系统识别信号，执行适合于接收信号的调制系统的解调处理。
然而，接收C／N变为0dB的最差接收环境下，BPSK调制系统的传输错误率将接近于10-1。因此，在包含有20个码元的帧同步信号中，将出现大约两比特的错误。在此情况下，上述常规的帧同步检测／再生电路2中将会出现同步检测电路40到47中没有任何一个可以捕获帧同步信号，由此而不能建立帧同步，因此也不能接收数字信号的问题。为了解决上述问题，如果每个同步检测电路40到47是在允许其中出现近似几比特错误的情况下来输出帧同步信号的，则由于I和Q码元流中会出现许多类似于帧同步信号模式的模式，因此其将无法捕获真正的帧同步信号。
因此，本发明的一个目的在于提供一种即使在最差的接收环境下，也能够稳定地捕获帧同步信号的接收机帧同步信号捕获电路。
发明内容
一种接收机的帧同步信号捕获电路，用于从通过接收和解调PSK调制的信号中得到的I和Q码元流数据(I(8)和Q(8))中捕捉帧同步信号，在上述PSK信号中，BPSK调制的帧同步信号和超帧识别信号，8PSK调制的数字信号，QPSK调制的数字信号和BPSK调制的数字信号被时分复用，其特征在于，包括：BPSK去映射装置(3A)，用于根据四条判定基准界线独立地对I和Q码元流数据进行BPSK去映射处理并输出四种系统的比特流，上述四条判定基准界线是通过将用于根据由I和Q码元流数据所生成的接收信号点是出现在I-Q相平面上Q轴的右侧还是左侧对比特(0)和(1)(或(1)和(0))进行BPSK去映射的判定基准界线旋转(π／4)×m(m表示从整数0到7中选出的互不重复，且即使旋转π角度后，所选角度也彼此不重合的4个整数)得到的；为BPSK去映射装置的输出的各种系统所配备的第一比较装置(60到63)，用于在将比特流输入到移位寄存器中时，对由移位寄存器所保持的数据模式，与帧同步信号模式或反转帧同步信号模式进行比较，以及当比特单元中的一致数目等于或大于预定的第一指定值P，且仅当一致数目等于或小于预定第二指定值R时，进行相关检测输出；为BPSK去映射装置的所输出的各种系统所配备的第二比较装置(64到67)，用于在将比特流输入到移位寄存器中时，对由移位寄存器所保存的数据模式，与超帧识别信号模式或反转超级识别信号模式进行比较，以及当比特单元中的一致数目等于或大于预定的第一指定值P’，且仅当一致数目等于或小于预定第二指定值R’时，进行相关检测输出；以及帧同步信号捕获信号发生装置(90)，用于当由第一比较装置之一所提供的相关检测输出与由第二比较装置之一所提供的相关检测输出是根据预定的时间关系产生的时侯，输出帧同步信号捕获信号(SYN)。
BPSK去映射装置，将根据I和Q码元流数据的接收信号点出现在I-Q相平面上Q轴的右侧或左侧，用于对比特(0)和(1)(或(1)和(0))的BPSK去映射的基本判定基准界线旋转(π／4)×m(m表示从整数0到7中选出的互不重复的，且即使旋转了π角度，其所选角度彼此也不会不重合的4个整数)得到的4条判定基准界线，根据这4条界线独立地对I和Q码元流数据进行BPSK去映射处理，并输出4种系统的比特流。当假设4条判定基准界线相对于基本判定基准界线的旋转角，分别等于Θ1到Θ4时，则在接收信号相位旋转角θ=Θ1和Θ1+π时所接收的码元流，将通过利用Θ1的判定基准界线的去映射处理，变为比特流(然而，对于等于Θ1+π的情况，将获得一个将比特(O)和比特(1)分别反转的比特流)。当接收信号相位旋转角θ等于O，π／4，2π／4，3π／4，4π／4，5π／4，6π／4，或7π／4，将结合使用旋转角等于Θ2到Θ4的判定基准界线的去映射处理，来将码元流变为比特流。
设帧同步信号的比特长为FL，用于输入以Θi(i是1到4的整数)的判定基准界线所进行的去映射的比特流的第一比较装置，在帧同步信号模式为比较对象的情况下，当接收信号相位旋转角θ=Θi时，在比特流中出现同帧同步信号仅有(FL-P)比特以内的差异的模式时，进行相关检测输出；在接收信号相位旋转角θ=Θi+π时，在相对于发送侧发生了反转的比特流中出现同帧同步信号仅在R比特以内一致的模式时，如果不反转，作为同帧同步信号仅有R比特以内的差异的模式的出现，则进行相关检测输出。(另外，在反转帧同步信号模式为比较对象的情况下，当接收信号相位反转角θ=Θ1时，在比特流中出现同反转帧同步信号仅有R比特以内的差异的模式时，作为同帧同步信号仅有R比特以内的差异的模式的出现，进行相关检测输出；当接收信号相位旋转角θ=Θi+π时，在相对于发送侧发生了反转的比特流中出现同反转帧同步信号仅有(FL-P)比特以内一致的模式时，如果不反转，则作为同帧同步信号仅有(FL-P)比特以内的差异的模式的出现，进行相关检测输出)。
另外，设超帧识别信号的比特长为SFL，用于输入以Θi(i是1到4的整数)的判定基准界线所进行的去映射的比特流的第二比较装置，在超帧识别信号模式为比较对象的情况下，当接收信号相位旋转角θ=Θi时，在比特流中出现同超帧识别信号仅有(SFL-P’)比特以内的差异的模式时，进行相关检测输出；在接收信号相位旋转角θ=Θi+π时，在相对于发送侧发生了反转的比特流中出现同超帧识别信号仅在R’比特以内一致的模式时，如果不反转，作为同超帧识别信号仅有R’比特以内的差异的模式的出现，则进行相关检测输出。(另外，在反转超帧识别信号模式为比较对象的情况下，当接收信号相位反转角θ=Θi时，在比特流中出现同反转超帧识别信号仅有R’比特以内的一致的模式时，如果不反转，作为同超帧识别信号仅有R’比特以内的差异的模式的出现，进行相关检测输出：当接收信号相位旋转角θ=Θi+π时，在相对于发送侧发生了反转的比特流中出现同反转超帧识别信号仅有(SFL-P’)比特以内差异的模式时，如果不反转，则作为同超帧识别信号仅有(SFL-P’)比特以内的差异的模式的出现，进行相关检测输出)。
当来自第一比较装置之一的相关检测输出与来自第二比较装置之一相关检测输出是根据预定的时间关系而生成的时，帧同步信号捕获信号发生装置将输出帧同步信号捕获信号。
对于分级传输系统，帧同步信号和超帧识别信号根据预定的位置关系排列在一个帧中的。当解调后的I和Q码元流数据中，与帧同步信号的模式只相差1比特或几比特的模式，和与帧同步信号的模式只相差1个或几比特的模式是按由帧格式所指定的预定时间关系出现时，与帧同步信号的模式只相差1个比特或几个比特的模式是帧同步信号的可能性将非常高。因此，当来自第一比较装置之一的相关检测输出和来自第二比较装置之一的相关检测输出是按预定的时间关系产生的时，其能够通过输出帧同步信号捕获信号，来稳定地捕获帧同步信号，由此使得接收操作不再无法进行了。
一种接收机的帧同步信号捕获电路，用于从通过接收和解调PSK调制的信号中得到的I和Q码元流数据(I(8)和Q(8))中捕捉帧同步信号，在上述PSK信号中，BPSK调制的帧同步信号，8PSK调制的数字信号，QPSK调制的数字信号和BPSK调制的数字信号被时分复用，其特征在于，包括：BPSK去映射装置(3A)，用于根据四条判定基准界线独立地对I和Q码元流数据进行BPSK去映射处理并输出四种系统的比特流，上述四条判定基准界线是通过将用于根据由I和Q码元流数据所生成的接收信号点是出现在I-Q相平面上Q轴的右侧还是左侧对比特(0)和(1)(或(1)和(0))进行BPSK去映射的判定基准界线旋转(π／4)×m(m表示从整数0到7中选出的互不重复，且即使旋转π角度后，所选角度也彼此不重合的4个整数)得到的；为BPSK去映射装置的输出的各种系统所分别配备的比较装置(60到63)，用于在将比特流输入到移位寄存器中时，对由移位寄存器所保存的数据模式，与帧同步信号模式或反转帧同步信号模式进行比较，以及当比特单元中的一致数目等于或大于预定的第一指定值P，且仅当一致数目等于或小于预定第二指定值R时，进行相关检测输出；以及帧同步信号捕获信号发生装置(90B)，用于当比较装置之一产生了相关检测输出之后，在经过预定的时间的时刻，从上述比较装置之一再次产生相关检测输出时，输出帧同步信号捕获信号(SYN)。
对于上述分级传输系统，帧同步信号被设置在帧中的预定位置上。当解调后的I和Q码元流数据中，每个帧周期中出现有与帧同步信号的模式只相差1比特或几比特的模式时，则与帧同步信号的模式只相差1个或几比特的该模式是一个帧同步信号的可能性将非常高。因此，当比较装置之一产生了相关检测输出之后，在经过预定的时间的时刻，从上述比较装置之一再次产生相关检测输出时，其能够通过输出帧同步信号捕获信号，来稳定地捕获帧同步信号，由此不会不能接收信号。
一种接收机的帧同步信号捕获电路，用于从通过接收和解调PSK调制的信号中得到的I和Q码元流数据(I(8)和Q(8))中捕捉帧同步信号，在上述PSK信号中，BPSK调制的帧同步信号和超帧识别信号，8PSK调制的数字信号，QPSK调制的数字信号和BPSK调制的数字信号被时分复用，其特征在于，包括：BPSK去映射装置(3A)，用于根据四条判定基准界线独立地对I和Q码元流数据进行BPSK去映射处理并输出四种系统的比特流，上述四条判定基准界线是通过将用于根据由I和Q码元流数据所生成的接收信号点是出现在I-Q相平面上Q轴的右侧还是左侧对比特(0)和(1)(或(1)和(0))进行BPSK去映射的判定基准界线旋转(π／4)×m(m表示从整数0到7中选出的互不重复，且即使旋转π角度后，所选角度也彼此不重合的4个整数)得到的；为BPSK去映射装置的输出的各种系统所分别配备的比较装置(64到67)，用于在将比特流输入到移位寄存器中时，对由移位寄存器所保存的数据模式，与超帧识别信号模式或反转超帧识别信号模式进行比较，以及当比特单元中的一致数目等于或大于预定的第一指定值P’，且仅当一致数目等于或小于预定第二指定值R’时，进行相关检测输出；以及帧同步信号捕获信号发生装置(90C)，用于当比较装置之一产生了相关检测输出之后，在经过预定的时间的时刻，从上述比较装置之一再次产生相关检测输出时，输出临时帧同步信号捕获信号(SYN)。
对于上述分级传输系统，帧同步信号和超帧识别信号被设置在帧中的预定位置上。当解调后的I和Q码元流数据中，在帧周期中出现有与超帧识别信号的模式只相差1比特或几比特的模式时，则与超帧识别信号的模式只相差1个或几比特的该模式是一个超帧识别信号的可能性极高，同时根据预定的时间关系出现有一个帧同步信号的的可能性将非常高。因此，当比较装置之一产生了相关检测输出之后，在经过预定的时间，诸如一个帧周期，两个帧周期，或一个超帧周期，从上述比较装置之一再次产生相关检测输出时，其能够通过输出帧同步信号捕获信号，来稳定地捕获帧同步信号，因此不会不能接收信号。
图1是表示根据本发明一实施例的PSK调制信号波接收机的基本部分的结构方框图；
图2是表示图1所示第一比较电路的结构方框图；
图3是表示图2所示一致数测量电路的输出和输入的示意图；
图4是表示图1所示第二比较电路的结构方框图；
图5是表示根据图1所示实施例的变型例的PSK调制信号波接收机的基本部分的方框图；
图6是表示根据图1所示实施例的另一种变型例的PSK调制信号波接收机的基本部分的方框图；
图7是表示一种分级传输系统的帧结构的示意图；
图8是表示一种分级传输系统的超帧结构的示意图；
图9A到9C是表示PSK映射中的信号点排列的示意图；
图10是表示根据常规分级传输系统的PSK调制信号波接收机的解调电路周围部分的结构方框图；
图11是表示图10所示BPSK去映射器部分分的结构方框图；
图12A到12D是表示用于解释BPSK去映射原理的示意图；
图13A到13D是表示用于解释BPSK去映射原理的示意图；
图14是表示图10中所示同步检测电路结构的电路图。
实施本发明的优选实施例
接下来，将参照图1对根据本发明的一实施例进行说明。
图1是表示根据本发明的一PSK调制信号波接收机的基本部分的方框图，其中与图10和11所示相同的部件，用相同的标号表示。
为了捕获帧同步信号，将从解调电路1输出的I和Q基带信号I(8)和Q(8)输入到帧同步检测／再生电路2A的BPSK去映射器部分分3A中，随后，对通过对8个接收信号相位旋转角θ=0，π／4，2π／4，3π／4，4π／4，5π／4，6π／4和7π／4中，相位旋转角θ刚好相差π的每两个组合在一起所得的4组，分别输出BPSK去映射的比特流B0到B3。其中BPSK去映射器部分分3A可以由例如ROM构成。
BPSK去映射器部分分3A具有4个BPSK去映射器30到33(关于BPSK去映射器30到33，请参见图11)。各BPSK去映射器30到33将根据由I和Q码元流数据I(8)和Q(8)所生成的接收信号点是出现在I-Q相平面上Q轴的右侧(I轴的正数侧)还是左侧(I轴的负数侧)，用于对比特(0)和(1)(或(1)和(0))进行BPSK去映射的基本判定基准界线(参见图12A所示的粗线)旋转(π／4)×m(m表示从整数0到7中选出的互不重复，且即使旋转π角度后，所选角度也彼此不重合的4个整数)得到的4条判定基准界线，根据上述4条界线分别独立地对I和Q码元流数据I(8)和Q(8)进行BPSK去映射处理，以输出4种系统的比特流B0到B3。
具体地说，当接收信号相位旋转角θ等于0或π时，利用BPSK去映射器30来正确地对所接收的码元流进行BPSK去映射，其中当所选m=0(Θ1=O)时，BPSK去映射器30根据由I和Q码元流数据I(8)和Q(8)所生成的接收信号点是出现在I-Q相平面上基本BPSK判定基准界线(与Q轴重合)的右侧还是左侧，并根据图12A所示的基本BPSK判定基准界线，来进行对比特(O)或(1)的去映射处理。当接收信号相位旋转角θ等于0时，输出与发送侧相同的比特流。然而，当θ等于兀时，输出比特(0)和(1)相对于发送侧反转的比特流。
另外，当接收信号相位旋转角θ等于π／4或5π／4时，将利用BPSK去映射器3l，来正确地对所接收的码元流进行BPSK去映射，其中当所选m=1(Θ2=π／4)时，BPSK去映射器31，将图12A所示基本BPSK判定基准界线逆时针旋转：π／4所得的BPSK判定基准界线(参见图12B)，根据由I和Q码元流数据I(8)和Q(8)所生成的接收信号点出现在I-Q相平面上的BPSK判定基准界线的右上方和左下方，来进行对比特(0)或(1)的去映射处理。当接收信号相位旋转角θ等于π／4时，输出与发送侧相同的比特流。然而，当θ等于5π／4时，输出比特(0)和(1)相对于发送侧反转的比特流。
当接收信号相位旋转角θ等于2π／4或6π／4时，将利用BPSK去映射器32，来正确地对所接收的码元流进行BPSK去映射，其中当所选m=2(Θ3=2π／4)时，BPSK去映射器32，将图12A所示基本BPSK判定基准界线，逆时针旋转2π／4所得的BPSK判定基准界线(参见图12C)，根据由I和Q码元流数据I(8)和Q(8)所生成的接收信号点出现在I-Q相平面上的BPSK判定基准界线的上方和下方，来进行对比特(0)或(1)的去映射处理。当接收信号相位旋转角θ等于2π／4时，输出与发送侧相同的比特流。然而，当θ等于6π／4时，输出比特(0)和(1)相对于发送侧反转的比特流。
当接收信号相位旋转角θ等于3π／4或7π／4时，将利用BPSK去映射器33，来正确地对所接收的码元流进行BPSK去映射，其中当所选m=3(Θ3=3π／4)时，BPSK去映射器33，根据将图12A所示基本BPSK判定基准界线，逆时针旋转3π／4所得的BPSK判定基准界线(参见图12D)，根据由I和Q码元流数据I(8)和Q(8)所生成的接收信号点出现在I-O相平面上BPSK判定基准界线的左上方和右下方，来进行对比特(0)或(1)的去映射处理。当接收信号相位旋转角θ等于3π／4时，输出与发送侧相同的比特流。然而，当θ等于7π／4时，输出比特(0)和(1)相对于发送侧反转的比特流。
在BPSK去映射器30到33的输出侧，分别配备了第一比较电路60到63和第二比较电路64到67。第一比较电路60到63的电路结构与图2所示的第一比较电路的结构相同。第一比较电路60具有串联连接的20个D触发器(以下简称D-F／F)D19到DO，并由这20个D-F／FD19到D0构成了一个20级移位寄存器。将比特流BO输入到D-F／F D19中，并连续地移位，直到D-F／F D0。由D-F／F D19到D0所保存(存储)的数据R19到R0被输入到20个单独设置的EX-NOR电路EXl9到EX0的一个输入端上。而构成帧同步信号的比特流模式Wl的比特数据S19到S0被输入到上述EX-NOR电路EX19到EX0的另一输入端上。
当其两个输入一致时，EX-NOR电路EXl9到EX0的输出X0到X19被设置为(1)，而当两个输入不一致时，则将其设置为(0)。在EX-NOR电路EX0到EXl9的输出侧配备了5个一致数测量电路70到74，每一个电路70到74分别与电路EX0到EX19中的4个相连。一致数测量电路70到74测量(1)的输入数，并输出所测得的一致数数据ND0到ND4。例如，一致数测量电路70根据图3中所示的关系输出与来自EX-NOR电路EX0到EX3的输入X0到X3的状态相对应的ND0。其余的一致数测量电路71到74，同样如此。由此，根据利用ROM的表变换或组合逻辑电路，能够以较小的尺寸来简单地构建上述一致数测量电路70到74。
随后，利用加法器75将各一致数测量电路70到74的输出ND0到ND4加在一起，并将所得和值作为ND，输入到比较判定电路76中。当ND等于或大于预定的第一指定值P，或ND等于或小于预定的第二指定值R时，比较判定电路76输出高电平的相关检测信号SYNA0。其中，假设将P设为18，而将R设为2。
下面将对BPSK去映射器30和第一比较电路60的操作进行说明。当接收信号相位旋转角θ等于0，且正确地接收到BPSK调制的帧同步信号W1的部分时，BPSK去映射器30将输出作为帧同步信号W1的上述部分，且在其中(0)和(1)没有反转的比特流B0。其中，当构成了第一比较电路60的移位寄存器的D-F／F D0到D19，正好保持上述帧同步信号W1部分，同时输出状态(R0R1…R1 8R19)变为(11101100110100101000)时，一致数测量电路70到74的输出ND0到ND5都变为4，而加法器75的输出ND则将变为20。在此情况下，比较判定电路76将表现出ND≥P的关系，同时与比特模式W1之间存在(20-P)个或更少比特的差异。因此，电路76将输出高电平的相关检测信号SYNA0(高电平的相关检测信号SYNA0表示可能捕获到了帧同步信号)。
当接收信号相位旋转角θ等于0且接收环境出现恶化时，在从BPSK去映射器30所传送来的帧同步信号部分的比特流B0中将出现1比特或2比特的错误。在此情况下，(当D-F／F D0到D19正好保持上述帧同步信号部分时)，加法器75的输出ND将等于18或19，而比较判定电路76将表现出ND≥P的关系。因此比较判定电路76将输出，表示可能捕获到了帧同步信号的高电平的相关检测信号SYNA0。然而，当比特流B0中除了帧同步信号之外其它20位部分中，与帧同步信号之间存在仅有大约2比特的差异时，比较判定电路76也将输出高电平的相关检测信号SYNA0。因此，即使只满足了关系式ND≥P，也不能断定捕获了帧同步信号。
当接收信号相位旋转角θ等于π，且同时正确地接收到了BPSK调制的帧同步信号时，则从BPSK去映射器30输出作为帧同步信号(W1)部分，且其中(0)和(1)被反转的比特流B0。在此情况下，当第一比较电路60的D-F／F D0到D19的输出状态(R0R1…R18R19)变为将帧同步信号的比特模式反转的(00010011001011010111)时，一致数测量电路70到74的输出ND0到ND5将变为0，同时加法器75的输出ND也将变为0。在此情况下，比较判定电路76将表示出ND≤R的关系即，在W1中有(20-R)比特或更多比特反转。因此，电路76将输出表示可能捕获到了帧同步信号的高电平的相关检测信号SYNA0。
当接收信号相位旋转角θ等于π，且接收环境出现恶化时，则从BPSK去映射器30传送来的帧同步信号部分被反转的比特流B0中，将出现1位或2位的错误。在此情况下，当D-F／F D0到D19正好保持帧同步信号部分的反转模式时，加法器75的输出ND将等于1到2，同时比较判定电路76表示ND≤R的关系。因此，比较判定电路76将输出表示可能捕获到了帧同步信号的高电平的相关检测信号SYNA0。另外，当比特流B0中除了反转帧同步信号之外的20比特部分中偶尔出现了，与反转帧同步信号只相差大约2比特的模式时，比较判定电路76仍将输出高电平的相关检测信号SYNA0。因此，即使只满足了关系式ND≤R，也不能断定已经捕获了帧同步信号。
第一比较电路61到63的结构与第一比较电路60的结构完全相同。当接收信号相位旋转角θ等于π／4，且接收到BPSK调制的帧同步信号时，BPSK去映射器31将输出帧同步信号部分的非反转比特流。当接收信号相位旋转角θ等于5π／4，且接收到BPSK调制的帧同步信号时，BPSK去映射器31将输出帧同步信号部分的反转比特流。与第一比较电路60的情况类似，当其正确地接收到帧同步信号，或接收环境出现恶化，出现了1比特或2比特的错误时，第一比较电路61将输出表示可能捕获到了帧同步信号的高电平的相关检测信号SYNA1。
当接收信号相位旋转角θ等于2π／4，且接收到BPSK调制的帧同步信号时，BPSK去映射器32将输出帧同步信号部分的非反转比特流。当接收信号相位旋转角θ等于6π／4，且接收到BPSK调制的帧同步信号时，BPSK去映射器32将输出帧同步信号部分的反转比特流。当正确地接收到了帧同步信号，或接收环境出现恶化，所接收的帧同步信号中存在1比特或2比特的错误时，第一比较电路62将输出表示可能捕获到了帧同步信号的高电平的相关检测信号SYNA2。
当接收信号相位旋转角θ等于3π／4，且接收到BPSK调制的帧同步信号时，BPSK去映射器33将输出帧同步信号部分的非反转比特流。当接收信号相位旋转角θ等于7π／4，且接收到BPSK调制的帧同步信号时，BPSK去映射器33将输出帧同步信号部分的反转比特流。当正确地接收到了帧同步信号，或接收环境出现恶化，所接收的帧同步信号中存在1位或2位的错误时，第一比较电路63将输出表示可能捕获到了帧同步信号的高电平的相关检测信号SYNA3。
第二比较电路64到67具有与上述结构相同的结构。图4是表示第二比较电路64的结构示意图。第二比较电路64具有串联连接的20个D触发器(以下简称为D-F／F)D19’到D0’。同时这20个D-F／F D19’到D0’构成了一个20级移位寄存器。将比特流B0输入到D-F／F D19’中，并连续地移位，直到D-F／F D0’。由D-F／F D19’到D0’所保存(存储)的数据R19’到R0’被输入到20个单独设置的EX-NOR电路EX19’到EX0’的一个输入端上。而构成超帧识别信号的比特流模式W2的比特数据U19到U0被输入到上述EX-NOR电路EX19’到EX0’的另一输入端上。
当两个输入一致时，EX-NOR电路EX19’到EX0’的输出X0’到X19’将被设置为(1)，而当两个输入不一致时，则将其设置为(0)。而在EX-NOR电路EX0’到EX19’的输出侧，配备了5个一致数测量电路80到84，每四个EX-NOR电路与一个一致数测量电路相连。一致数测量电路80到84测量(1)的输入数，并输出所测得的一致数数据ND0’到ND4’。例如，一致数测量电路80按照图3所示的输入X0到X3与NDP的关系，根据来自EX-NOR电路EX0’到EX3’的输入X0到X3状态输出ND0’。其余的一致数测量电路81到84，同样如此。由此，根据利用ROM的表变换或组合逻辑电路，能够以较小的尺寸来简单地构建上述一致数测量电路80到84。
随后，利用加法器85将各一致数测量电路80到84的输出ND0’到ND4’加在一起，并将所得和值作为ND’，输入到比较判定电路86中。当其满足ND’≥P’或ND’≤R’的关系时，比较判定电路86将输出高电平的相关检测信号SYNA0，其中P’为预定的第一指定值，R’为预定的第一指定值。在此情况中，假定将P’设为18，而将R’设为2。
下面将对BPSK去映射器30和第二比较电路64的操作进行说明。当接收信号相位旋转角θ等于0，且正确地接收到BPSK调制的超帧识别信号W2部分时，BPSK去映射器30将输出作为超帧识别信号部分W2，且在其中(0)和(1)没有反转的比特流B0。其中，当构成了第二比较电路64的移位寄存器的D-F／F D0’到D19’正好保持上述超帧识别信号W2部分时，同时输出状态(R0’R1’…R18’R19’)变为(000010110111001110111)时，一致数测量电路80到84的输出ND0’到ND5’将变为4，而加法器85的输出ND’则将变为20。在此情况下，比较判定电路86将表现出ND’≥P’(表示与W2模式只相差(20-P’)比特)的关系。因此，电路86将输出高电平的相关检测信号SYNB0(高电平的相关检测信号SYNB0表示可能捕获到了超帧识别信号W2或W3)。
当接收信号相位旋转角θ等于0，且正确地接收到BPSK调制的帧识别同步信号W3的部分时，BPSK去映射器30将输出帧同步识别信号W3部分没有反转的比特流B0。此时，当构成了的移位寄存器的D-F／F D0’～D19’正好保持上述帧同步识别信号W3部分时，同时输出状态(R0’R1’…R18’R19’)变为(11110100100110001000)时，一致数测量电路80到84的输出ND0’～ND5’将变为0，而加法器85的输出ND’则将变为0。在此时，比较判定电路86将表现出ND’≤R’(变为与W3模式只相差R’比特的关系)。因此，电路86将输出表示可能捕获到了超帧识别信号W2或W3的高电平的相关检测信号SYNB0。
当接收信号相位旋转角θ等于0且接收环境出现恶化时，在比特流B0中在BPSK去映射器30所输出的超帧识别信号W2部分上将出现1位或2位的错误。在此情况下，当D-F／F D0’到D19’正好保持上述帧同步信号W2部分时，加法器85的输出ND’将等于18或19，同时比较判定电路86将表现出ND’≥P’的关系。因此比较判定电路86将输出表示可能捕获到了超帧识别信号W2或W3的高电平的相关检测信号SYNB0。
而且，当接收信号相位旋转角θ等于0，且接收环境出现恶化时，则比特流B0中在从BPSK去映射器30所传送来的超帧识别信号W3部分上的比特流B0，将出现1位或2位的错误。在此情况下，当D-F／FD0’到D19’正好保持超帧识别信号W3部分时，加法器85的输出ND’将等于1到2，同时比较判定电路86将表现出ND’≤R’的关系。因此，比较判定电路86将输出表示可能捕获到了超帧识别信号W2和W3的高电平的相关检测信号SYNB0。
当接收信号相位旋转角θ等于π，且正确地接收到了BPSK调制超帧识别信号W2部分时，则从BPSK去映射器30传送出作为超帧识别信号W2部分，且将(0)和(1)反转的比特流B0。在此情况下，当构成移位寄存器的D-F／F D0’到D19’正好保持该超帧识别信号W2的反转部分，且其输出状态(R0’R1’…R18’R19’)变为通过将超帧识别信号W2的比特反转所得的(11110100100110001000)时，一致数测量电路80到84的输出ND0’到ND5’将变为0，同时加法器85的输出ND’将变为0。在此情况下，因为比较判定电路86将表示ND’≤R’(若不反转，则变成与W2有(20-R’)位一致)的关系，所以电路86将输出表示可能捕获到了超帧识别信号W2或W3的高电平相关检测信号SYNB0。
当接收信号相位旋转角θ等于π，且正确地接收到了BPSK调制的超帧识别信号W3时，则从BPSK去映射器30传送出作为超帧识别信号(W3)部分，且在其中(0)和(1)被反转的比特流B0。在此情况下，当构成移位寄存器的D-F／F D0’到D19’正好保持该超帧识别信号W3的反转部分时，且其输出状态(R0’R1’…R18’R19’)变为通过将超帧识别信号W3的比特反转所得的(00001011011001110111)时，一致数测量电路80到84的输出ND0’到ND5’将变为4，同时加法器85的输出ND’将变为20。在此情况下，因为比较判定电路86将表示ND’≥R’(与W3或否则其反转模式只相差(20-P’)位)的关系，所以电路86将输出表示可能捕获到了超帧识别信号W2或W3的高电平的相关检测信号SYNB0。
当接收信号相位旋转角θ等于π，且接收环境出现恶化时，则在从BPSK去映射器30所传送来的超帧识别信号W2部分的反转的比特流B0中将出现1位或2位的错误。在此情况下，当D-F／F D0’到D19’正好保持超帧识别信号W2部分的反转模式时，加法器85的输出ND’将变为1到2，同时比较判定电路86将表现出ND’≤R’的关系。因此，比较判定电路86将输出表示可能捕获到了超帧识别信号W2和W3的高电平的相关检测信号SYNB0。
而且，当接收信号相位旋转角θ等于π，且接收环境出现恶化时，则在从BPSK去映射器30所传送来的超帧识别信号W3部分的反转的比特流B0中将出现1比特或2比特的错误。在此情况下，当D-F／F D0’到D19’正好保持超帧识别信号W3部分的反转模式时，加法器85的输出ND’将变为18到19，同时比较判定电路86将表现出ND’≥P’的关系。因此，比较判定电路86将输出表示可能捕获到了超帧识别信号W2和W3的可能性的高电平的相关检测信号SYNB0。
第二比较电路65到67的结构完全与第二比较电路64的结构完全类似。当接收信号相位旋转角θ等于π／4或5π／4，且同时正确地、或在含有1比特或2比特错误的情况下接收到超帧识别信号W2或W3时，第二比较电路65将输出表示可能捕获到了超帧识别信号W2和W3的高电平的帧同步检测信号SYNB1。而当接收信号相位旋转角θ等于2π／4或6π／4，且同时正确地、或在含有1位或2位错误的情况下接收到超帧识别信号W2或W3时，第二比较电路66将输出表示可能捕获到了超帧识别信号W2和W3的高电平的相关检测信号SYNB2。另外，当接收信号相位旋转角θ等于3π／4或7π／4，且同时正确地、或在含有1比特或2比特错误的情况下接收到超帧识别信号W2或W3时，第二比较电路67输出表示可能捕获到了超帧识别信号W2和W3的高电平的相关检测信号SYNB3。
在第一比较电路60到63和第二比较电路64到67的输出侧，配备有帧同步信号捕获信号发生电路90。当来自第一比较电路60到63之一的相关检测输出，与来自第二比较电路64到67之一的相关检测输出，是根据预定的时间关系出现时，该帧同步信号捕获信号发生电路90具有输出帧同步信号捕获信号的功能。在帧同步信号捕获信号发生电路90中，标号91表示用于对第一比较电路60到63的输出SYNA0到SYNA3进行逻辑和运算的或门电路，而标号92则表示用于对第二比较电路64到67的输出NB0到NB3进行逻辑和运算的或门电路，标号93表示用于将或门电路91的输出，从帧同步信号的末端开始到超帧识别信号的末端，延迟一定时间(对应于160个码元)的延迟电路。而94则表示用于对延迟电路93和或门电路92的输出进行逻辑乘运算的AND电路。
不仅当在优选接收情况下正确地接收到帧同步信号时，而且当在较差的接收环境下，接收到具有1比特或2比特错误的帧同步信号时，则即使接收信号相位旋转角θ等于(π／4)×n(n是0到7的任一整数)时，第一比较电路60到63之一均将输出一个表示可能接收到了帧同步信号的高电平相关检测信号。另外，当第一比较电路60到63之一输出了高电平时，则有可能接收到了与帧同步信号相差只有1位或2位的相似模式。
另外，不仅当在优选接收环境下正确地接收到超帧识别信号W2或W3时，而且当在较差接收环境下，接收到具有1比特或2比特错误的帧同步信号W2或W3时，则即使接收信号相位旋转角θ等于(π／4)×n(n是0到7的任一整数)，第二比较电路64到67之一将输出，表示可能接收到了超帧识别信号W2和W3的高电平相关检测信号。
当接收到帧同步信号时，将通过或门电路91，把自第一比较电路60到63之一输出的高电平相关检测信号，输入到延迟电路93中，并将其延迟160个码元的时间长度，随后再将其输入到AND门电路94中。因此，当接收到超帧识别信号W2或W3时，高电平相关检测信号的定时与从第二比较电路64到67之一所输出的高电平相关检测信号的定时相同，经过或门电路92而输入到AND电路94，并由AND电路94输出一个高电平。反过来说，当AND电路94的输出变成高电平时，I和Q码元流中出现与帧同步信号的模式相差至多1比特或几比特的模式，而因此，在延迟160个码元之后，在I和Q码元流数据中将出现，与超帧识别信号W2或W3的模式相差1比特到几比特的模式。
对于分级传输系统，在一帧中，将帧同步信号和超帧识别信号根据预定的位置关系(从帧同步信号的末端开始到超帧识别信号的末端为止的160个码元)排列(参见图7)。当解调后的I和Q码元流数据中，按照由帧格式所指定的预定的时间关系连续地出现了，与帧同步信号的模式相差至多1比特或几比特的模式，以及与超帧识别信号的模式相差至多1比特或几比特的模式时，则前一种与帧同步信号的模式只相差至多1比特或几比特的模式很可能是帧同步信号。因此，以AND电路94的高电平作为帧同步信号捕获信号进行输出，能够在经过一定的延迟时间后，稳定地从I和Q码元流中捕获帧同步信号。
随后，帧同步信号捕获信号发生电路90的输出SYN被输入到帧同步电路5中。当帧同步电路5确认帧同步信号SYN每隔一定帧周期便重复地变为高电平时，判定其已经建立了帧同步并在每个帧周期输出帧同步脉冲FSYNC。帧同步脉冲FSYNC与接收的I和Q码元流中的帧同步信号，具有一定的时间关系。每当从帧同步电路5接收到帧同步脉冲FSYNC时，帧同步信号发生器6均将产生一个与由BPSK去映射器部分分3A，第一比较电路60到63，第二比较电路64到67，以及帧同步信号捕获信号发生电路90，从I和Q码元流中所捕获的帧同步信号的模式W1相同的比特流(其被称作再生帧同步信号)。
本实施例设计成：在检测到与帧同步信号相差至多1比特或2比特的接收模式的同时，又检测到与超帧识别信号相差1位至多2位的接收模式，且这两种类型的检测是根据由帧格式所指定的预定时间关系出现的，均将产生帧同步信号捕获信号。因此，即使接收环境出现严重恶化，其也能够在一定的时间后稳定地且快速地，从I和Q码元流中捕获帧同步信号，并由此，使得接收操作不会陷入不能接收信号的地步。另外，当利用ROM来构建本实施例时，则只要使用要求大容量的4个BPSK去映射器，便已足够。由此而能够减小电路的尺寸。
对于上述实施例，基于帧同步信号和超帧识别信号的比特长均是20比特的事实，P和P’分别被设置为18，而R和R’则分别被设置为2。然而，这只是一个例子，其同样允许将P和P’设置为17，将R和R’设置为3等其它大小的值。一般，因为在诸如0dB的最差接收环境下，错误率大约为10-1，假设帧同步信号的比特长等于FL，其优选地将R设置为(FL-P)，而将R设为近似等于FL／10。例如，当FL等于20比特时，其优选地将R设置为1到4范围内，其中更优选地将R设置为2或3。同样，当设超帧识别信号的比特长为SFL时，其优选地将R’设置为(SFL-P’)，而将R’设为近似等于SFL／10。例如，当SFL等于20比特时，其优选地将R’设置为1到4，并更优选地将R’设置为2或3。
另外，在或门电路92与AND电路94之间，也可以省略不用延迟电路93，而设置其它的延迟电路，以将数据从当前超帧识别信号的末端延迟到下一超帧识别信号的末端的一定的时间(39776个码元)。
另外，对于各第一比较电路60到63的任一电路，通过将帧同步信号模式W1反转所得的比特，输入到图2所示的EX-NOR电路EX0到EX19的一个输入端上，而不是将帧同步信号模式W1的各比特S0到S19输入到上述输入端上，其能够捕获与帧同步信号相差至多几比特的模式。
例如，就第一比较电路60来说，当接收信号相位旋转角θ等于0，并以2位以下错误，接收BPSK调制的帧同步信号W1部分，同时构成第一比较电路60的移位寄存器的D-F／F D0到D19正好保持上述帧同步信号部分时，加法器75的输出ND将变为0到2。在此情况下，因为比较判定电路76表现出ND≤R的关系，其与帧同步信号的位模式W1有(20-R)位或更多的比特相一致。因此，电路76将输出表示可能捕获到了帧同步信号的高电平的相关检测信号SYNA0。
反之，当接收信号相位旋转角θ等于π，并以2位或更少的错误接收BPSK调制的帧同步信号W1部分时，同时构成第一比较电路60的移位寄存器的D-F／F D0到D19正好保持上述帧同步信号部分时，加法器75的输出ND将变为18到20。在此情况下，因为比较判定电路76表现出ND≥P的关系，其与帧同步信号的比特模式W1只相差(20-P)比特或更少的比特。因此，电路76将输出表示可能捕获到了帧同步信号的高电平的相关检测信号SYNA0。
对于其它的第一比较电路61到63，其情况同样如此。
同样，关于各第二比较电路64-67中的任一电路，通过把通过反转W2所得的W3的比特V0到V19，输入到图4所示EX-NOR电路EX0’到EX19’的一个输入端上，而不是将超帧识别信号模式W2的各比特U0到U19输入到上述输入端上，能够捕获与超帧识别信号W2或W3至多只相差几比特的模式。
例如，就第二比较电路64来说，当接收信号相位旋转角θ等于0，且以2位以下的错误接收BPSK调制的超帧识别信号W2部分，同时构成第二比较电路64的移位寄存器的D-F／F D0’到D19’正好保持上述超帧识别信号W3部分时，加法器85的输出ND’将变为0到2。在此情况下，因为比较判定电路86表现出ND’≤R’的关系，其与超帧同步信号W2的比特模式有(20-R’)比特或更多比特相一致。因此，电路86将输出表示可能捕获到了W2或W3的高电平的相关检测信号SYNB0。
另外，当接收信号相位旋转角θ等于0，且以2位或更少的错误接收BPSK调制的超帧识别信号W3部分，同时构成第二比较电路64的移位寄存器的D-F／F D0’到D19’正好保持上述超帧识别信号W3部分时，加法器85的输出ND’将变为18到20。在此情况下，因为比较判定电路86表现出ND’≥P’的关系，其与帧同步信号W3的比特模式只相差(20-P’)比特或更少的比特。因此，电路86将输出表示可能捕获到了W2或W3的高电平的相关检测信号SYNB0。
另外，当接收信号相位旋转角θ等于π，且所接收BPSK调制超帧识别信号W2部分具有2位或更少的错误，同时构成第二比较电路64的移位寄存器的D-F／F D0’到D19’正好保持上述超帧识别信号W2部分时，加法器85的输出ND’将变为18到20。在此情况下，因为比较判定电路86表现出ND’≥P’的关系，其与帧同步信号W2的比特模式只相差(20-P’)比特。因此，电路86将输出表示可能捕获到了W2或W3的高电平的相关检测信号SYNB0。
另外，当接收信号相位旋转角θ等于π，且所接收BPSK调制超帧识别信号W3部分具有2位或更少的错误，同时构成第二比较电路64的移位寄存器的D-F／F D0’到D19’正好保持上述超帧识别信号W3部分时，加法器85的输出ND’将变为0到2。在此情况下，因为比较判定电路86表现出ND’≤R’的关系，其与帧同步信号W3的比特模式有(20-R’)比特或更多的比特相一致。因此，电路86将输出表示可能捕获到了W2或W3的高电平的相关检测信号SYNB0。
对于其它的第二比较电路65到67，其情况同样如此。
另外，如图5中的帧同步检测／再生电路2B所示，也可以省略图1中的第二比较电路64到67，由帧同步信号捕获信号发生电路90B将或门电路91的输出提供给延迟电路93B和AND电路94，并将延迟电路93B的输出提供给AND电路94，并在延迟电路93B中将各输出延迟整数倍帧周期的时间，优选地延迟一个帧周期或两个帧周期。
对于上述分级传输系统，在一帧中，帧同步信号被排列在预定位置上(参见图7)。当解调后的I和Q码元流数据中出现了与帧同步信号的模式相差至多一比特或几比特的模式，同时在整数倍帧周期后，又重复地出现上述模式时，则与帧同步信号的模式相差至多1个或几个比特的上述模式，很可能是帧同步信号。因此，以AND电路94的高电平作为帧同步捕获信号SYN输出，能够稳定地从I和Q码元流中捕获帧同步信号。
根据图5所示的实例，由于省略第二比较电路64到67，则能够显著地减小电路的尺寸。
反之，如图6中的帧同步检测／再生电路2C所示，也可以省略第一比较电路60到63，由帧同步信号捕获信号发生电路90C将或门电路92的输出提供给延迟电路93C和AND电路94，并将延迟电路93C的输出提供给AND电路94，并在延迟电路93C中将各输出延迟整数倍帧周期的时间，优选地延迟一个帧周期或两个帧周期。
对于上述分级传输系统，在一帧中，帧同步信号W1和超帧识别信号W2和W3被排列预定位置上(参见图7)。当解调后的I和Q码元流数据中出现了与超帧识别信号W2或W3的模式相差至多一比特或几比特的模式，同时在整数倍帧周期后，又重复地出现上述模式时，则与超帧识别信号W2或W3的模式相差至多1个或几比特的上述模式，很可能是超帧识别信号W2或W3，同时在出现上述超帧识别信号W2或W3之前一定时间，出现帧同步信号的可能性也很高。因此，通过将AND电路94的高电平作为暂时的帧同步信号捕获信号SYN’输出，经过一定延迟时间能够稳定地捕获来自I和Q码元流的帧同步信号。
同样是在图6所示的例子中，由于省略第一比较电路60到63，能够显著地减小电路尺寸。
假设一帧中除了超帧的报头之外的超帧识别信号W3与该超帧的报头帧的超帧识别信号W2的比特反转模式一致，对图1中的实施例进行说明，然而，如果一帧除了超帧的报头之外的超帧识别信号W3与该超帧的报头帧的超帧识别信号W2的比特反转模式不同时，则即使其接收到超帧识别信号W3的部分，也不会有任何一个第二比较电路64到67能够捕获它。
然而，若接收了超帧识别信号W2部分时，可以由第二比较电路64到67的任一个进行捕获，同时从或门电路92中输出一个高电平。因此，若利用第一比较电路60到63的任一个，提前有160个码元的时间，捕捉了帧同步信号时，由AND电路94输出一个高电平的帧同步信号捕获信号SYN。在此情况下，帧同步电路5从AND电路94在每个超帧周期均重复地输入高电平的帧同步信号捕获信号SYN时，假设已经建立帧同步，最好在每个帧周期均输出一个帧同步脉冲FSYNC。
同样，假设一帧中除了超帧的报头之外的超帧识别信号W3与该超帧的报头帧的超帧识别信号W2的比特反转模式一致，对图6中的变形进行描述。然而，如果一帧除了超帧的报头之外的超帧识别信号W3，与该超帧的报头帧的超帧识别信号W2的比特反转模式不同时，则即使其接收到超帧识别信号W3的部分，也不会有任何第二比较电路64到67能够捕获它。然而，若接收到超帧识别信号W3部分时，可以由第二比较电路64到67的任一个进行捕获，同时从或门电路92中将输出一个高电平。
通过将延迟电路93C的延迟时间设置为超帧周期的整数倍，在接收到超帧识别信号W2部分，同时由或门电路92输出了高电平时，若某一第二比较电路64到67提前有延迟电路93C的延迟时间，捕获了超帧识别信号W2时，由AND电路94将输出一个高电平的帧同步信号捕获信号SYN’。在此情况下，让帧同步电路5当由AND电路94在每个超帧周期均重复地输入高电平的帧同步信号捕获信号SYN’时，假设已经建立帧同步，最好在每个帧周期均输出一个帧同步脉冲FSYNC。
对于BPSK映射，其仅以比特(0)被映射到信号点排列“0”上，比特(1)被映射到信号点排列“4”上的情况为例进行了说明。然而，本发明并不仅限于上述情况。本发明同样适用于将比特(0)映射到信号点排列“4”，而将比特(1)映射到信号点排列“0”上的情况。此时，其优选地对图12和13所示、用于BPSK去映射的(0)和(1)判定区域进行互换。
根据本发明，在检测到与帧同步信号相差至多几比特的接收模式，并检测到与超帧识别信号相差至多几比特的接收模式，且上述两个类型的检测结果是根据由帧格式所指定的预定时间关系发生的时，产生帧同步信号捕获信号。因此，即使接收环境发生显著地恶化，其也能够稳定地从接收码元流中捕获帧同步信号。

Claims (3)

1．一种接收机的帧同步信号捕获电路，用于从通过接收和解调PSK调制的信号中得到的I和Q码元流数据(I(8)和Q(8))中捕捉帧同步信号，在上述PSK信号中，BPSK调制的帧同步信号和超帧识别信号，8PSK调制的数字信号，QPSK调制的数字信号和BPSK调制的数字信号被时分复用，其特征在于，包括：
BPSK去映射装置(3A)，用于根据四条判定基准界线独立地对I和Q码元流数据进行BPSK去映射处理并输出四种系统的比特流，上述四条判定基准界线是通过将用于根据由I和Q码元流数据所生成的接收信号点是出现在I-Q相平面上Q轴的右侧还是左侧对比特(0)和(1)(或(1)和(0))进行BPSK去映射的判定基准界线旋转(π／4)×m(m表示从整数0到7中选出的互不重复，且即使旋转π角度后，所选角度也彼此不重合的4个整数)得到的；
为BPSK去映射装置的输出的各种系统所配备的第一比较装置(60到63)，用于在将比特流输入到移位寄存器中时，对由移位寄存器所保持的数据模式，与帧同步信号模式或反转帧同步信号模式进行比较，以及当比特单元中的一致数目等于或大于预定的第一指定值P，且仅当一致数目等于或小于预定第二指定值R时，进行相关检测输出；
为BPSK去映射装置的所输出的各种系统所配备的第二比较装置(64到67)，用于在将比特流输入到移位寄存器中时，对由移位寄存器所保存的数据模式，与超帧识别信号模式或反转超帧识别信号模式进行比较，以及当比特单元中的一致数目等于或大于预定的第一指定值P’，且仅当一致数目等于或小于预定第二指定值R’时，进行相关检测输出；以及
帧同步信号捕获信号发生装置(90)，用于当由第一比较装置之一所提供的相关检测输出与由第二比较装置之一所提供的相关检测输出是根据预定的时间关系产生的时侯，输出帧同步信号捕获信号(SYN)。
2．一种接收机的帧同步信号捕获电路，用于从通过接收和解调PSK调制的信号中得到的I和Q码元流数据(I(8)和Q(8))中捕捉帧同步信号，在上述PSK信号中，BPSK调制的帧同步信号，8PSK调制的数字信号，QPSK调制的数字信号和BPSK调制的数字信号被时分复用，其特征在于，包括：
BPSK去映射装置(3A)，用于根据四条判定基准界线独立地对I和Q码元流数据进行BPSK去映射处理并输出四种系统的比特流，上述四条判定基准界线是通过将用于根据由I和Q码元流数据所生成的接收信号点是出现在I-Q相平面上Q轴的右侧还是左侧对比特(0)和(1)(或(1)和(0))进行BPSK去映射的判定基准界线旋转(π／4)×m(m表示从整数0到7中选出的互不重复，且即使旋转π角度后，所选角度也彼此不重合的4个整数)得到的；
为BPSK去映射装置的输出的各种系统所分别配备的比较装置(60到63)，用于在将比特流输入到移位寄存器中时，对由移位寄存器所保存的数据模式，与帧同步信号模式或反转帧同步信号模式进行比较，以及当比特单元中的一致数目等于或大于预定的第一指定值P，且仅当一致数目等于或小于预定第二指定值R时，进行相关检测输出；以及
帧同步信号捕获信号发生装置(90B)，用于当比较装置之一产生了相关检测输出之后，在经过预定的时间的时刻，从上述比较装置之一再次产生相关检测输出时，输出帧同步信号捕获信号(SYN)。
3．一种接收机的帧同步信号捕获电路，用于从通过接收和解调PSK调制的信号中得到的I和Q码元流数据(I(8)和Q(8))中捕捉帧同步信号，在上述PSK信号中，BPSK调制的帧同步信号和超帧识别信号，8PSK调制的数字信号，QPSK调制的数字信号和BPSK调制的数字信号被时分复用，其特征在于，包括：
BPSK去映射装置(3A)，用于根据四条判定基准界线独立地对I和Q码元流数据进行BPSK去映射处理并输出四种系统的比特流，上述四条判定基准界线是通过将用于根据由I和Q码元流数据所生成的接收信号点是出现在I-Q相平面上Q轴的右侧还是左侧对比特(0)和(1)(或(1)和(0))进行BPSK去映射的判定基准界线旋转(π／4)×m(m表示从整数0到7中选出的互不重复，且即使旋转π角度后，所选角度也彼此不重合的4个整数)得到的；
为BPSK去映射装置的输出的各种系统所分别配备的比较装置(64到67)，用于在将比特流输入到移位寄存器中时，对由移位寄存器所保存的数据模式，与超帧识别信号模式或反转超帧识别信号模式进行比较，以及当比特单元中的一致数目等于或大于预定的第一指定值P’，且仅当一致数目等于或小于预定第二指定值R’时，进行相关检测输出；以及
帧同步信号捕获信号发生装置(90C)，用于当比较装置之一产生了相关检测输出之后，在经过预定的时间的时刻，从上述比较装置之一再次产生相关检测输出时，输出临时帧同步信号捕获信号(SYN)。
CN98812756.3A 1997-12-29 1998-12-11 接收机的帧同步信号捕获电路 Expired - Fee Related CN1124009C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP368190/1997 1997-12-29
JP36819097 1997-12-29

Publications (2)

Publication Number Publication Date
CN1283355A true CN1283355A (zh) 2001-02-07
CN1124009C CN1124009C (zh) 2003-10-08

Family

ID=18491182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98812756.3A Expired - Fee Related CN1124009C (zh) 1997-12-29 1998-12-11 接收机的帧同步信号捕获电路

Country Status (6)

Country Link
US (1) US6625239B1 (zh)
EP (1) EP1039708B1 (zh)
CN (1) CN1124009C (zh)
CA (1) CA2316177C (zh)
DE (2) DE69838759T2 (zh)
WO (1) WO1999034568A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113228578A (zh) * 2018-11-06 2021-08-06 外交和联邦事务大臣通过外交和联邦事务部行事 用于多个调制方案的改进解调制的设备和方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19953895A1 (de) * 1999-11-10 2001-05-17 Bosch Gmbh Robert Verfahren zur Korrelation von zeitdiskreten Signalabschnitten
US7054279B2 (en) * 2000-04-07 2006-05-30 Broadcom Corporation Method and apparatus for optimizing signal transformation in a frame-based communications network
JP3773093B2 (ja) * 2000-05-11 2006-05-10 富士通株式会社 ディジタル信号検出器、ディジタル復調器、ディジタル信号の検出方法、およびディジタル復調器の同期検波方法
US7406104B2 (en) * 2000-08-25 2008-07-29 Lin Yang Terrestrial digital multimedia/television broadcasting system
US6920402B1 (en) 2001-03-07 2005-07-19 Rambus Inc. Technique for determining performance characteristics of electronic devices and systems
US6775809B1 (en) * 2002-03-14 2004-08-10 Rambus Inc. Technique for determining performance characteristics of electronic systems
US7203253B2 (en) * 2002-09-26 2007-04-10 Marvell World Trade Ltd. Method and apparatus of cross-correlation
KR100677309B1 (ko) * 2004-03-26 2007-02-05 엘지전자 주식회사 시분할 동기식 코드분할 다중접속방식의 프레임 동기 방법
US8126089B2 (en) * 2004-09-30 2012-02-28 Alcatel Lucent Method and apparatus for providing frame synchronization in a digital communication system that supports multiple modulation formats
KR100757833B1 (ko) * 2006-08-31 2007-09-11 삼성전자주식회사 디씨엠 디맵핑 장치 및 방법
EP1936858A1 (en) * 2006-12-18 2008-06-25 Deutsche Thomson OHG Synch pattern detection in a digital data transmission system
JP2009002659A (ja) * 2007-06-19 2009-01-08 Seiko Epson Corp コヒーレント積算増進回路、測位回路、電子機器、コヒーレント積算増進方法、測位方法、プログラム、及び記憶媒体
US8116354B2 (en) * 2008-06-13 2012-02-14 Mediatek Inc. Sync detection device and method for GNSS
US8594244B2 (en) * 2009-04-06 2013-11-26 Mediatek Inc. Data signal phase reversal correction method and system implementing the same
JP5419018B2 (ja) * 2010-06-14 2014-02-19 独立行政法人産業技術総合研究所 スペクトル拡散通信システム
CN105281883B (zh) 2014-06-30 2019-07-09 深圳市中兴微电子技术有限公司 多通道同步方法、同步装置及系统
CN106330794B (zh) 2015-06-29 2019-10-22 深圳市中兴微电子技术有限公司 一种均衡器系数的调整方法及装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873683A (en) * 1987-12-04 1989-10-10 Motorola, Inc. TDMA radio system employing BPSK synchronization for QPSK signals subject to random phase variation and multipath fading
JPH038175A (ja) * 1989-06-06 1991-01-16 Sony Corp 同期信号検出方法
US5363375A (en) * 1993-07-30 1994-11-08 Bell Communications Research, Inc. Method and apparatus for synchronizing timing among radio ports in wireless communications systems using hierarchical scheme
JPH07135497A (ja) * 1993-11-09 1995-05-23 Matsushita Electric Ind Co Ltd フレーム同期パターン検出装置
FR2713855B1 (fr) * 1993-12-15 1996-01-19 Alcatel Telspace Procédé de détection de décrochage de récupération de porteuse et de détermination du rapport EB/NO d'une liaison de transmission numérique et dispositif mettant en Óoeuvre ce procédé.
JP3179957B2 (ja) * 1994-02-28 2001-06-25 富士通株式会社 マルチメディア通信における受信装置及び受信信号出力方法
US6023491A (en) * 1994-06-21 2000-02-08 Matsushita Electric Industrail Co., Ltd. Demodulation apparatus performing different frequency control functions using separately provided oscillators
US5440265A (en) * 1994-09-14 1995-08-08 Sicom, Inc. Differential/coherent digital demodulator operating at multiple symbol points
US5646947A (en) * 1995-03-27 1997-07-08 Westinghouse Electric Corporation Mobile telephone single channel per carrier superframe lock subsystem
JPH08335936A (ja) * 1995-06-09 1996-12-17 Fujitsu General Ltd フレーム同期検出回路
US5732105A (en) * 1995-07-31 1998-03-24 Harris Corporation Method of estimating signal quality in a DPSK demodulator
JPH0969862A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp ディジタル無線通信受信機
JP3125644B2 (ja) * 1995-09-13 2001-01-22 松下電器産業株式会社 復調装置
JP3286885B2 (ja) * 1995-11-07 2002-05-27 三菱電機株式会社 タイミング再生手段及びダイバーシティ通信装置
JP3276282B2 (ja) * 1995-12-28 2002-04-22 日本放送協会 絶対位相検出器およびディジタル変調波復調装置
US5828954A (en) * 1996-04-04 1998-10-27 Lucent Technologies Inc. Transmission system for digital audio broadcasting
JP3377389B2 (ja) * 1997-01-10 2003-02-17 株式会社鷹山 スペクトラム拡散無線通信方式における信号受信方法および装置
JP3115255B2 (ja) * 1997-06-13 2000-12-04 株式会社ケンウッド 絶対位相化回路
JP3115258B2 (ja) * 1997-06-30 2000-12-04 株式会社ケンウッド 絶対位相化同期捕捉回路
JP3017983B2 (ja) * 1997-11-19 2000-03-13 株式会社ケンウッド 同期捕捉回路
JP2000236284A (ja) * 1999-02-15 2000-08-29 Sony Corp 相関検出装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113228578A (zh) * 2018-11-06 2021-08-06 外交和联邦事务大臣通过外交和联邦事务部行事 用于多个调制方案的改进解调制的设备和方法

Also Published As

Publication number Publication date
CN1124009C (zh) 2003-10-08
US6625239B1 (en) 2003-09-23
WO1999034568A1 (en) 1999-07-08
CA2316177C (en) 2008-01-29
DE69838759D1 (de) 2008-01-03
EP1039708B1 (en) 2007-11-21
EP1039708A4 (en) 2005-05-11
EP1039708A1 (en) 2000-09-27
CA2316177A1 (en) 1999-07-08
DE1039708T1 (de) 2001-03-15
DE69838759T2 (de) 2008-10-30

Similar Documents

Publication Publication Date Title
CN1124009C (zh) 接收机的帧同步信号捕获电路
CN1181656C (zh) 同步捕获电路
CN1765074A (zh) 正交频分多路复用接收装置和正交频分多路复用接收方法
US6683921B1 (en) Received-signal absolute phasing apparatus of receiver
CN1155208C (zh) 接收机
JP3276282B2 (ja) 絶対位相検出器およびディジタル変調波復調装置
CA1232022A (en) Radio communication system
JPH09289528A (ja) Ｖｓｂ変調信号におけるサンプリングタイミング位相誤差検出器
CN1282478A (zh) 接收机
CN1099180C (zh) 载波再生电路
WO2016165588A1 (zh) 一种多用户信息处理方法及其装置
US7720093B2 (en) Modulation multiplexing
CN1129286C (zh) 数字解调器
CN1117458C (zh) 绝对定相同步捕获电路
CN1420648A (zh) Ofdm解调方法和ofdm解调器
CN1115835C (zh) 接收信号相位检测电路
EP1059786A1 (en) Demodulator of receiver
KR100717682B1 (ko) 인터리브된 주파수 분할 다중 접속 방식의 신호 생성 장치및 방법, 그리고 신호 수신 장치
CN1143288A (zh) 用于编码数据流的差错检测和纠错系统
CN1381123A (zh) Bs数字广播接收装置及其接收方法
KR100921774B1 (ko) 스크램블링 시퀀스 생성 장치
CN1148764A (zh) 数据通信的错误复原方法及错误复原装置
CN1714553A (zh) 正交幅度调制的硬决策解调方法以及其装置
CN1260091A (zh) 绝对定相电路
JP2996965B2 (ja) 受信機のフレ―ム同期信号捕捉回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031008

Termination date: 20141211

EXPY Termination of patent right or utility model