CN1181656C - 同步捕获电路 - Google Patents

同步捕获电路 Download PDF

Info

Publication number
CN1181656C
CN1181656C CNB988112833A CN98811283A CN1181656C CN 1181656 C CN1181656 C CN 1181656C CN B988112833 A CNB988112833 A CN B988112833A CN 98811283 A CN98811283 A CN 98811283A CN 1181656 C CN1181656 C CN 1181656C
Authority
CN
China
Prior art keywords
signal
circuit
frame
value
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB988112833A
Other languages
English (en)
Other versions
CN1279855A (zh
Inventor
���پú�
加藤久和
桥本明记
����һ
白石宪一
堀井昭浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Publication of CN1279855A publication Critical patent/CN1279855A/zh
Application granted granted Critical
Publication of CN1181656C publication Critical patent/CN1181656C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

一种用于在低C/N比接收期间稳定地捕获帧同步而不需要伪同步锁定的同步捕获电路。由C/N比确定电路(9)确定发射路径的C/N比,并根据所确定的C/N比确定相关检测参考值。由帧同步检测电路(2)检测接收帧的同步模式。由帧同步电路(5)将接收帧的同步模式的比特与发射侧的帧同步模式的比特进行比较以便确定相同比特的数量。当所确定的每帧的比特数等于或大于相关检测值时认为检测到帧同步。当接收信号相位矢量分布确定电路(8)检测到TMCC间隔的信号点定位的分布矢量正常,并且脉冲串码元信号误差测量/判断电路(10)判断脉冲串码元信号的分布矢量正常时,认为建立了同步。

Description

同步捕获电路
技术领域
本发明涉及一种同步捕获电路,特别是涉及一种用于接收机的同步捕获电路,以接收例如根据多种不同的调制系统发射其必需C/N(载波功率与噪声功率比)的数字调制信号。
背景技术
在特定时间单元组合根据多种不同调制系统发射其必需C/N的数字调制信号并为每一帧重复发射的分级发射系统是已知的,这些不同的调制系统包括,例如8PSK调制、QPSK调制和BPSK调制。在此,与发射信号中使用的调制信号的最小等级数对应的调制信号部分是指具有很小相位的部分,具体地说对应于BPSK调制部分。根据该分级发射系统接收数字调制信号的广播接收机装配有同步捕获电路,该同步捕获电路通过从解调的基带信号(下文中也称基带信号为″码元流″)检测帧同步模式并检测与预定同步模式的一致性和其周期性来捕获同步,并认为在预定时间连续检测到一致性时建立了同步。
这种情况下,假设认为在一个接收帧同步模式与预定发射帧同步模式完全一致并且其周期也一致时检测到帧同步模式。此后,如果C/N接近0dB,BPSK调制信号的位错率(BER)在1×10的(-1)次方等级,因此,在由20个码元组成的接收帧同步模式中频繁出现约2比特的误差,因而存在着很难检测到接收帧同步模式和预定的发射帧同步模式之间的一致性的问题。
此外,即使不能以脉冲串类的方式从BPSK调制部分(包括后面将描述的脉冲串码元信号)再现载波,例如由于在帧的开始形成帧同步模式的分级发射系统的结构,可能存在在此检测到解调数据中的帧同步模式的载波误差频率和将它们错误地检测为帧同步的情况。这样导致了虽然不再现该载波,但错误地认为建立了同步的问题。
本发明的目的是提供用于稳定地捕获帧同步,而在低C/N接收期间不需要任何伪同步锁定的同步捕获电路。
发明内容
根据本发明的同步捕获电路包括:
同步检测装置,用于从解调的基带信号检测接收帧同步模式;
C/N确定装置,用于从解调的基带信号确定发射路径的C/N值;
相关检测参考值计算装置,用于输出相关检测参考值,该值是根据所确定的C/N值,能够检测并保持同步的接收帧同步模式中的比特与在发射侧的帧同步模式的比特相同的个数;
相同比特数计算装置,用于把由同步检测装置检测的接收帧同步模式的比特与发射侧的帧同步模式的比特比较,并确定相同比特的个数;
比较装置,当相同比特数计算装置计算的比特个数等于或大于相关检测参考值时,输出帧同步模式检测信号;
第一检测装置,用于检测由比较装置为每一个帧周期输出的帧同步模式检测信号;和
第二检测装置,用于检测利用发射信号中使用的调制装置的一部分预定调制波接收的,具有质量等于或大于预定质量的信号,其中在第一检测装置检测到帧同步且第二检测装置检测到接收信号至少具有特定质量时认为建立了同步。
在根据本发明的同步捕获电路中,C/N确定装置确定发射路径的C/N值,并根据所确定的C/N值改变相关检测参考值。另一方面,由同步检测装置检测接收帧的同步模式。由相同比特数计算装置把接收帧的同步模式的比特与发射侧的帧同步模式的比特比较,以确定相同比特的个数。当所确定的比特个数等于或大于相关检测参考值时认为检测到帧同步。当第一检测装置针对每一帧周期检测到帧同步,并且第二检测装置检测到利用发射信号中使用的调制信号的预定调制信号部分接收的信号至少具有预定的质量时,认为建立了同步。
因此,在根据本发明的同步捕获电路中,根据接收状况改变相关检测参考值,把接收帧的同步模式的比特与发射侧的帧同步模式的对应比特进行比较,以便确定相同比特的个数,当确定的比特个数等于或大于改变的相关检测参考值时认为检测到帧同步,针对每个帧周期检测对应的同步,当检测到利用发射信号中使用的调制信号的预定调制信号部分接收的信号至少具有预定的质量时,认为建立了同步,因此,即使在低C/N时也能检测和维持同步,以便稳定地捕获同步。
附图概述
图1是表明根据本发明实施例的同步捕获电路结构的方框图;
图2是表明根据本发明实施例的同步捕获电路的接收信号相位检测电路结构的方框图;
图3是表明分级发射系统的帧结构实例的示意图;
图4是表明根据本发明实施例的同步捕获电路中的帧同步电路的局部结构的方框图;
图5(a)和5(b)是表明根据本发明实施例针对发射侧的每个调制系统的映射的示意图;
图6(a)和6(b)是表明根据本发明实施例的BPSK去映射的示意图;
图7是表明根据本发明实施例的同步捕获电路中的同步检测电路结构的方框图;
图8是表明根据本发明实施例的同步捕获电路中的BPSK去映射器结构的示意图;
图9是表明根据本发明实施例的同步捕获电路中的帧同步电路的局部结构的方框图;
图10(a)和10(b)是说明根据本发明实施例的帧同步模式的信号点定位的示意图;
图11是说明根据本发明实施例的接收信号相位确定表的示意图;
图12是说明根据本发明实施例的同步捕获电路中的CNR确定电路的作用的特性图;和
图13是说明根据本发明实施例的同步捕获电路的作用的流程图。
本发明的实施例
下面说明本发明的同步捕获电路的实施例。
图1是表明根据本发明实施例的同步捕获电路结构的方框图。
根据本发明实施例的同步捕获电路包括解调电路1,帧同步检测电路2,帧同步电路5,接收信号相位检测电路6,由ROM组成的再映射器7,接收信号相位矢量分布判断电路8,C/N确定电路9,和脉冲串码元信号误差测量/判断电路10。
帧同步检测电路2包括把来自解调电路1的解调输出转换成发射侧的I-Q矢量平面上的信号点定位的BPSK去映射器3,和接收由BPSK去映射器3所转换的信号并检测帧同步的同步检测电路40至47。帧同步电路5接收从帧同步检测电路40至47输出的同步检测信号并发射帧同步捕获信号等。
如图2所示,接收信号相位检测电路6包括在来自解调电路1的解调输出中选择帧同步模式间隔并调节定时的延迟电路61和62,有选择地旋转来自延迟电路61和62的输出的相位的0°/180°相位旋转电路63,找出来自0°/180°相位旋转电路63的输出的累加并找出平均值的累加/平均电路65和66,以及从累加/平均电路65和66接收输出信号,并确定接收信号的相位和发射相位检测信号的接收信号相位确定电路67。
再映射器7接收从解调电路1输出的解调基带信号和从接收相位检测电路6输出的相位检测信号,从信号点定位确定当前的接收信号相位旋转角,根据所确定的接收信号相位旋转角对解调的基带信号进行反向相位旋转,将其相位转换成与发射信号相位角一致所绝对相位,并向接收信号相位矢量分布判断电路8或脉冲串码元信号误差测量/判断电路10发送绝对相位解调输出。
接收相位矢量分布判断电路8包括根据绝对相位解调输出计算形成后面将描述的TMCC间隔的码元的分布矢量的分布矢量计算电路81,和从分布矢量计算电路81所计算的分布矢量判断该分布,并向帧同步电路5发送分布矢量分布判断结果信号的分布判断电路82。
C/N确定电路9包括从解调电路1接收解调的基带信号输出并将其转换成信号点定位的信号点定位转换电路91,计算由信号点定位转换电路91所转换的信号点定位的分布值的信号点分布值计算电路92,根据信号点分布值计算电路92所计算的分布值的信号确定C/N值的CNR确定电路93,和从BER特性确定变成基准的相关检测参考值的转换电路94,该基准用于检测与由CNR确定电路93确定的C/N值对应的帧同步模式,C/N确定电路向帧同步电路5发送来自转换电路94的转换输出的相关检测参考值。
脉冲串码元信号误差测量/判断电路10接收作为脉冲串码元信号和再映射器7的输出的绝对相位解调输出,并向帧同步电路5发送关于脉冲串码元信号的分布矢量是否正常的判断结果信号。脉冲串码元信号的分布矢量的判断方法与例如TMCC(后面描述)的分布矢量的计算/判断方法相同。此外,如果脉冲串码元信号是针对每一帧重复的固定数据,通过测量误差率并将其与预定的参考值比较可很容易地确定同步。
在此,说明根据分级发射系统的帧结构。图3是表明根据分级发射系统的帧结构实例的示意图。一帧由多对203个码元和4个码元形成的39936个码元构成。
具体地说,按下列顺序形成一帧:32个码元的帧同步模式(BPSK)(可仅将32个码元的最后20个码元用作帧同步模式),128个码元用于识别传输复用结构的TMCC(传输和复用结构控制)模式(BPSK),32个码元的超帧识别信息模式(32个码元的最后20个码元是准确识别信息),203个码元的主信号(TC8PSK),由为每一帧周期设定的伪随机噪声(PN)信号BPSK调制的4个码元的脉冲串码元信号(在图3中描述为″BS″),203个码元的主信号(TC8PSK),4个码元的脉冲串码元信号,……,203个码元的主信号(QPSK),和4个码元的脉冲串码元信号,203个码元的主信号(QPSK)和4个码元的脉冲串码元信号。在此,8个帧被称为″超帧″,超帧识别信息模式是用于超帧识别的信息。从帧同步模式到超帧识别信息模式结尾的192个码元也被称为″标题7″。
根据本发明实施例的同步捕获电路把接收的数字调制信号的频率转换成预定的中频,把经频率转换的中频(IF)信号提供给用于解调的解调电路1,并从解调电路1发送例如具有8个量化比特I(8)和Q(8)(括号中的数字表示比特的数量,下文中将它们简单地表示为I和Q,省略比特数)的解调基带信号。
基带信号I(8)和Q(8)捕获BPSK调制的帧同步模式,因此,把它们输入到帧同步检测电路2的BPSK去映射器3,并从BPSK去映射器3输出BPSK去映射的比特流B0,B1,……,B7。BPSK去映射器3由例如ROM组成。
在此,利用图5(a)-5(c)说明发射侧的每个调制系统的映射。图5(a)示出当8PSK用作调制系统时信号点的定位。8PSK调制系统可按具有一个码元的形式发射3比特数字信号(a,b,c),存在着形成一个码元的8种比特组合:(0,0,0)、(0,0,1)、至(1,1,1)。在图5(a)中发射侧的I-Q矢量平面上把这些3比特的数字信号转换成信号点定位0至7,该转换被称为″8PSK映射″。
图5(a)所示的实例把比特串(0,0,0)转换成信号点定位″0″;比特串(0,0,1)转换成信号点定位″1″;比特串(0,1,1)转换成信号点定位″2″;比特串(0,1,0)转换成信号点定位″3″;比特串(1,0,0)转换成信号点定位″4″;比特串(1,0,1)转换成信号点定位″5″;比特串(1,1,1)转换成信号点定位″6″;比特串(1,1,0)转换成信号点定位″7″。
同样,图5(b)示出当把QPSK用作调制系统时信号点的定位。根据QPSK调制系统,可按一个码元的形式发射2比特的数字信号(d,e),存在着形成一个码元的四种比特组合;(0,0)、(0,1)、(1,0)、(1,1)。图5(b)中的实例,例如,把比特串(1,1)转换成信号点定位″1″;比特串(0,1)转换成信号点定位″3″;比特串(0,0)转换成信号点定位″5″;比特串(1,0)转换成信号点定位″7″。信号点定位与每个调制系统的位置编号之间的关系以8PSK为基础,并在信号点定位和位置编号之间设定相同的关系。
同样,图5(c)示出当把BPSK用作调制系统时的信号点定位。根据BPSK调制系统,可按一个码元的形式发射1比特的数字信号(f),数字信号(f)把,例如,(1)转换成信号点定位″0″,和把(0)转换成信号点定位″4″。此外,由在BPSK信号点定位为每帧设定的PN信号扩散脉冲串码元信号的能量。
下面说明帧同步模式。根据分级发射系统,用最低的必需C/NBPSK调制和发射帧同步模式。帧同步模式使用32个比特中预定的20个比特。如果具有由32个码元构成的帧同步模式的比特流是(S0,S1,……,S18,S19)并且以S0开始依次发送这些码元,则为每个帧发送(1,1,1,0,1,1,0,0,1,1,0,1,0,0,1,0,1,0,0,0,)。此后,也将具有帧同步模式的比特流描述为″SYNCPAT″。由图5(c)中所示的发射侧的BPSK映射把该比特流转换成信号点定位″0″或″4″,并发射转换的码元流。
为了捕获具有按BPSK调制和发射的20个码元的帧同步模式,与在发射侧转换的映射相反,需要由图6(a)所示的BPSK去映射把接收码元转换成比特。因此,如图6(a)所示,当在接收侧的I-Q矢量平面上的阴影区中接收到解调信号时,将其确定为″1″,当在非阴影区接收到解调信号时,将其确定为″0″。就是说,图6(a)中,根据在由BPSK判断分界线划分的两个区域中的哪个区域接收到解调信号,把该输出表示为″1″或″0″ ,并将其称为″BPSK去映射″,该说明书中的″去映射器″是指去映射电路。
把基带信号I和Q输入到BPSK去映射器3,以便进行上述比特转换,并输出已由BPSK去映射器3进行了BPSK去映射的比特流B0。比特流B0输入到同步检测电路40,并在同步检测电路40中从比特流B0捕获具有帧同步模式的比特流。
下面利用图7说明同步检测电路40。比特流B0输入到移位寄存器D19并依次移位到移位寄存器D0,同时对预定比特逻辑翻转移位寄存器D19至D0的输出,然后输入到与门51。对于与门51,如果移位寄存器D19至D0(D0,D1,……,D18,D19)的状态变成(1,1,1,0,1,1,0,0,1,1,0,1,0,0,1,0,1,0,0,0,),与门51的输出SYNAO变成高电位。就是说,当捕获到SYNCPAT时,SYNAO变成高电位。
把同步检测电路40的输出SYNAO输入到帧同步电路5,如在后面将要描述的,当帧同步电路5确认在特定帧间隔重复接收到这些输入时,认为建立了帧同步并对每个帧周期检测帧同步。
通常,根据每次组合了具有不同必需C/N的多种调制系统并针对每个帧重复发射的分级发射系统,如上所述复用作为表示那些复用结构的发射复用结构识别数据的TMCC模式,在确定建立了帧同步之后,通过由帧同步脉冲产生的定时信号提取表示复用结构的TMCC模式。结果是,在了解帧复用结构前不能根据不同的调制系统进行处理。
换句话说,解调电路1作为8PSK解调电路工作,直到其确定帧同步,因此,依据解调电路1中的载波再现电路再现的解调载波的相位状况,与发射侧的相位相比,把接收侧I-Q矢量平面上的I轴和Q轴的相位旋转θ=45°×n(n=整数0至7)。就是说,依据再现的解调载波的相位状况,在图5(c)中针对比特″1″BPSK映射成信号点定位″0″和针对比特″0″BPSK映射成信号点定位″4″的帧同步模式的码元流如同发射侧的情况可通过θ=0°出现在信号点定位″0″和″4″,或可通过θ=45°的相位旋转出现在信号点定位″1″和″5″,或通过θ=90°相位旋转出现在信号点定位″2″和″6″等等,存在八种解调帧同步模式的相位。因此,不管在什么相位解调帧同步模式,必须允许检测任何帧同步模式。
因此,如图8所示,从与θ=0°(n=0)、θ=45°(n=1)、θ=90°(n=2)、……、θ=270°(n=6)、θ=315°(n=7)的相位旋转对应的BPSK去映射器30至37构成BPSK去映射器3。
图6(b)示出与解调帧同步模式的码元流旋转相位θ=45°,并且比特″1″出现在信号点定位″1″和比特″0″出现在信号点定位″5″的情况对应的BPSK去映射。图6(b)中的粗线所示的BPSK判断分界线相对于图6(a)中的BPSK去映射的粗线所示的BPSK判断分界线逆时针旋转45°。利用该BPSK去映射器,可通过θ=45°相位旋转稳定地捕获帧同步模式。BPSK去映射器3的该输出是图1所示的BPSK去映射器3的输出B1。下面的B2至B7是当θ=45°×n(n=整数2至7)时BPSK去映射器3的输出。
同步检测电路41至47的电路结构与同步检测电路40的电路结构相同。因此,同步检测电路40至47的设置使得不论由解调电路1中的载波再现电路再现的解调载波的相位情况所决定的相位旋转如何,同步检测电路40至47中的至少一个可检测到帧同步模式,并根据检测到帧同步模式的同步检测电路的帧同步模式(SYNCPAT)发送SYNAn(n=整数0至7)。
一旦接收到SYNAn信号,在图9所示的帧同步电路5设置的或门53OR中确认在如后面描述的特定帧间隔连续接收到SYNA,即SYNAn的逻辑和输出,认为建立了帧同步并对每帧周期进行帧同步检测。
至此已描述了直到由图1所示的帧同步检测电路2检测到帧同步模式为止的处理。此后,说明绝对相位转换,绝对相位转换是指通过从检测的帧同步模式的信号点定位获得当前接收信号相位旋转角,然后根据所获得的相位旋转角对解调的基带信号进行反向相位旋转使接收信号相位角与发射信号相位角一致的处理。
由BPSK去映射器3从比特″1″或″0″去映射具有通过在发射侧BPSK映射发射的并由解调电路1解调成基带信号的帧同步模式的码元流。从该比特″1″或″0″去映射的其相应帧同步信号的码元流的相差是180°。然后,通过把具有从比特″0″去映射的帧同步模式的码元流的相位旋转180°获得将要从比特″1″去映射的所有码元流。
此外,通过找到将要从比特″1″去映射的所有码元流的平均值来获得与BPSK比特″1″对应的接收信号点定位。因此,通过找到与获得的BPSK的比特″1″对应的接收信号点与在发射侧映射到比特″1″上的信号点定位″0″之间的差,可将基带信号的相位转换成绝对相位,将其表示为接收信号相位旋转角θ,并向整个解调的基带信号施加反向相位旋转。
再次参考图2说明根据本发明实施例的同步捕获电路。把从帧同步电路5的帧同步模式产生电路53发射的并以与发射侧的帧同步模式相同的模式形成的再现帧同步模式的比特流和帧同步模式间隔信号提供给延迟电路61和62,根据来自解调基带信号I(8)和Q(8)的帧同步模式间隔信号提取帧同步模式码元流,由延迟电路61和62延迟所提取的帧同步模式,以便在0°/180°相位旋转电路63的输入端使所提取的帧同步模式与上述再现帧同步模式的比特流的提供定时一致。
还把从帧同步电路5发射的上述再现帧同步模式的比特流提供给0°/180°相位旋转电路63。根据再现帧同步模式的比特流中的比特″0″或″1″,如果该比特是″0″ ,0°/180°相位旋转电路63把从解调的基带信号I(8)和Q(8)提取的帧同步模式比特的相位旋转180°,并把该结果输出到累加/平均电路65,如果该比特是″1″,0°/180°相位旋转电路63把从解调的基带信号I(8)和Q(8)提取的帧同步模式比特输出到累加/平均电路66,而不进行相位旋转。
图10(a)示出在接收信号相位旋转角θ=0°接收信号时的帧同步模式的信号点定位,图10(b)示出由0°/180°相位旋转电路63转换后的码元流VI(8)和VQ(8)的信号点定位。把码元流VI(8)和VQ(8)分别发送到累加/平均电路65和66,并在预定间隔期间由累积相加/平均电路65和66相加和平均,并输出在预定间隔相加/平均的码元流AVI(8)和AVQ(8)。在此,相加/平均码元流VI(8)和VQ(8),以便稳定地找到信号点的定位,即使因接收C/N的劣化造成出现接收基带信号的微相位变化或幅度变化。
累加/平均电路65和66确定BPSK映射到比特″1″的信号的接收信号点[AVI(8),AVQ(8)]。然后,把其接收信号点[AVI(8),AVQ(8)]输入到由ROM组成的接收信号相位确定电路67,并从图11所示的接收信号相位确定表获得与相位旋转角对应的3比特的相位旋转信号RT(3)。
图11中的 ″0″至″7″表示基于相位旋转信号RT(3)的十进制记数法。例如,当在图10(a)中接收信号相位旋转角θ=0°时,从接收信号相位确定表确定的信号点AVI(8)和AVQ(8)的相位旋转信号是″0″。因此,把(0,0,0)发送到相位旋转信号RT(3)。当接收信号相位旋转角θ=45°时,相位旋转信号RT(3)同样是″1″,并因此向相位旋转信号RT(3)发送(0,0,1)。
由ROM组成的再映射器7接收该相位旋转信号RT(3),并通过根据相位旋转信号RT(3)旋转由解调电路1解调的基带信号I(8)和Q(8)的相位把其相位转换成绝对相位。
此外,说明再映射器7的作用。再映射器7构成相位转换电路,以使由解调电路1解调的基带信号的信号点的定位与发射侧的相等。在接收信号相位检测电路6中,计算接收信号相位旋转角θ,并把与接收信号相位旋转角θ对应的相位旋转信号RT(3)提供给再映射器7。在此,相位旋转信号RT(3)是0至7的整数,如下面的表达式(1)所示定义其与相位旋转角θ的关系:
RT(3)=θ/45    …(1)
其中θ=n·45°,n是整数0至7。
通过反向旋转该相位获得基带信号的绝对相位,就是说,对相位旋转角θ旋转(-θ)。因此,再映射器7根据下面的表达式(2)和(3)把输入的基带信号I和Q的相位旋转角度φ(=-θ),并输出转换成绝对相位的基带信号I′(8)和Q′(8)(下文中把比特数也缩写为I′和Q′)。
I′=Icos(φ)-Qsin(φ)    …(2)
Q′=Isin(φ)+Qcos(φ)    …(3)
把从再映射器7输出的基带信号I′(8)和Q′(8)提供给分布矢量计算电路81,把从帧同步电路5输出的TMCC间隔信号输入到分布矢量计算电路81,并在TMCC间隔中获得基带信号I′(8)和Q′(8)的信号点定位的分布值。TMCC模式间隔期间的基带信号I′(8)和Q′(8)的信号点定位通常根据解调电路1中再现的解调载波的相位状况和发射路径中的噪声而改变。
就是说,当解调载波的相位改变时,基带信号I′(8)和Q′(8)的信号点定位沿图5(c)中的圆周移动,此外,以信号位置″0″和″1″,即根据传输路径上的噪音确定的如图5中所示的参考位置,为中心分散TMCC间隔期间的基带信号I′(8)和Q′(8)的信号点定位。因此,分布矢量计算电路81利用作为参考位置的信号位置作为平均值计算在TMCC间隔期间从作为参考位置的信号位置到基带信号I′(8)和Q′(8)的信号点位置的矢量作为分布矢量。
将该分布矢量提供给分布判断电路82,分布判断电路82判断信号位置在以参考位置信号点定位为中心具有预定半径的圆周内的可能性是否等于或大于预定值,并把该结果发送到帧同步电路5作为分布判断结果信号。
在此,设定上述半径,以便在该C/N值小于必需C/N值时使分布矢量在该圆周之外。例如,设定必需C/N值为0。因此,当接收状况是C/N值≥0dB,分布矢量在具有上述半径的圆周内,当接收状况是C/N值<0dB时,分布矢量在具有上述半径的圆周之外。当分布矢量不在上述圆周内部时,或在未再现载波时判断接收状况极差。
另一方面,在CNR确定电路9中,还把解调电路1中解调的基带信号(8)和Q(8)提供给信号点定位转换电路91以便实质上获得C/N,参考信号点定位转换电路91中的信号点定位转换表从基带信号I(8)和Q(8)获得信号点定位数据。把获得的信号点定位数据提供给分布值计算电路92,以便找出信号点定位数据的分布值。
此后,说明信号点定位转换表。在QPSK调制的情况下,接收信号(I,Q)的参考位置是(0,0)、(0,1)、(1,1)和(1,0),(0,0)对应第一象限;(0,1)对应第二象限;(1,1)对应第三象限;(1,0)对应第四象限。通过分别把它们顺时针旋转90度,顺时针旋转180度和逆时针旋转90度把(0,1)、(1,1)和(1,0)一起集中在第一象限中。把第一象限中集中的接收信号(DI,DQ)转换成信号点定位数据。把信号点定位数据施加到8PSK调制,并把其它象限中的接收信号集中在预定象限,然后转换成信号点定位数据。
分布值计算电路92从由信号点定位转换电路91获得的信号点定位数据得到信号点定位数据的分布值,并把所得到的分布值与预定参考值A比较,计算在预定单元周期期间出现的分布值等于或大于参考值A的次数,并获得在上述单元周期内出现分布值等于或大于参考值A的次数的总和DSMS。该总和值DSMS表示分布值在上述单元周期期间变得等于或大于参考值A的频率。
把从分布值计算电路92获得的总和值DSMS提供给CNR确定电路93。在CNR确定电路93中,预先存储通过实验获得的基于图12的总和DSMS对C/N值的表。读取与由分布值计算电路92获得的总和DSMS对应的C/N值。把从CNR确定电路93读取的C/N值提供给转换电路94,并在检测到帧同步模式时从转换电路94输出上述相关检测参考值。
根据C/N值从BER特征确定该相关检测参考值并将其设定为能够检测和维持同步的一个值。当C/N值较小时,把相关参考值设定为较小值,如果C/N值是0dB,例如,6比特误差,就是说,将相关检测参考值设定为14比特(与发射侧的帧同步模式比特一致的接收帧模式中的比特数)。
如图4所示,帧同步电路5包括选择器51,用于从BPSK去映射器3接收输出B0至B7和相位旋转信号RT(3),并根据相位旋转信号RT(3)从BPSK去映射器3选择输出B0至B7之一;帧同步模式产生电路53,用于发送具有由与发射侧的帧同步模式的相同模式形成的再现帧同步模式的比特流;延迟电路52,用于延迟来自选择器51的输出,并使来自选择器51的输出的每个比特的定时与从帧同步模式产生电路53发送的再现帧同步模式的每个比特的定时一致;异或电路54,用于接收再现帧同步模式的每个比特和经延迟电路52输出的来自选择器5 1的输出比特作为输入,并检测它们之间的一致性;计数器55,用于在整个帧脉冲周期对一致性检测周期期间与来自异或电路54的帧同步模式的每个比特同步的时钟脉冲计数;锁存电路56,用于锁存计数器55的计数值;和比较器57,用于把锁存电路56的锁存输出与从将在后面描述的转换电路94输出的相关检测参考值比较,并发送帧同步模式检测信号(帧同步捕获信号)。
在如上所示构成的帧同步电路5中,由选择器51根据相位旋转信号RT(3)选择来自BPSK去映射器3的输出B0至B7之一。通过在延迟电路52中的延迟,使所选择的输出的定时与从帧同步模式产生电路53输出的再现帧同步模式的每个比特的定时匹配,并由异或电路54进行逻辑和运算。结果是,计数器5在选择器51的输出与再现帧同步模式的比特流的每个比特相匹配的周期期间内对来自异或电路54的时钟脉冲计数。因此,表示在一帧周期期间来自选择器51的输出比特、与再现帧同步模式的每个比特匹配的数目的计数值被从计数器55锁存到锁存电路56。在比较器57中比较该锁存输出和相关检测参考值,如果来自锁存电路56的锁存输出等于或大于相关检测参考值,则发送帧同步模式检测信号,如果小于相关检测参考值,则不发送帧同步模式检测信号。
然后,根据图13所示的流程图说明检测到帧同步模式之后到判断建立了同步为止,帧同步电路5的作用。
接通电源时,开始接收操作(步骤S1),随后,是否从SYNA0,接收比特流B0的输出的与门401的输出,和SYNA1至SYNA7,同样接收比特流B1至B7的输出的与门的输出中的一个检测到帧同步模式(步骤S2)。通过检验或门53OR的输出进行步骤S2中的检验。当检测到接收的帧同步模式时,从或门53OR发送高电位输出。在此,当连续两次进行步骤S2中的检测时,可认为检测到帧同步模式。在步骤S2,如果认为未检测到帧同步模式,从步骤S1重复该过程。
如果认为在步骤S2中检测到帧同步模式,把帧同步模式的接收相位转换成绝对相位,在该绝对相位中,通过根据相位旋转信号RT(3)选择从BPSK去映射器3输出的比特流B0至B7中的一个从选择器51获得帧同步模式(步骤S4)。另一方面,在解调电路1中进行解调,和从根据信号点定位获得的分布值进行CNR确定,根据C/N值获得相关检测参考值(步骤S3)。
在步骤S4之后,检测帧同步模式(步骤S5)。把在步骤S5中检测的帧同步模式的定时与和发射侧的帧同步模式具有相同模式的再现帧同步模式的定时匹配,并由异或电路54进行异或运算。通过该匹配检测,计数器55对检测的帧同步模式与和发射侧的帧同步模式具有相同模式的再现帧同步模式匹配的比特数量计数。如果该计数值等于或大于相关检测参考值,则认为检测到帧同步模式。通过检验比较器57的输出来检测帧同步模式。
在步骤S5,当存在其检测的帧同步模式与再现帧同步模式不一致的比特时,如果失配比特较多并且匹配比特的数量小于相关检测参考值时,认为未检测到帧同步模式,并再次从步骤S1重复该过程(步骤S5)。
如果在步骤S5中判断检测到帧同步模式,进行关于是否定期检测到帧同步模式的检验,就是说,是否针对每一帧周期检测到超过相关参考值的具有少许比特误差的帧同步模式(步骤S6)。如果在步骤S6中判断未定期检测到帧同步模式,在步骤S6后再次从步骤S1重复该过程。
如果在步骤S6判断定期检测到帧同步模式,在步骤S6后进行关于TMCC间隔期间分布矢量的分布是否正常的检验。就是说,检验分布判断电路82的分布判断结果信号(步骤S7)。当步骤S7的检验结果表明分布判断结果信号是异常信号时,就是说,当信号点定位在预定圆周之外的可能性等于或大于预定值时,再次从步骤S1重复该过程。
如果分布判断电路82的分布判断结果信号表明分布判断结果信号是正常信号,就是说,当信号点定位在预定圆周之外的可能性小于预定值(信号点定位存在于预定圆周内的可能性较大)时,在步骤S7之后进行关于脉冲串码元信号的分布矢量是否正常的检验,就是说,检验从脉冲串码元信号误差测量/判断电路10输出的判断结果信号(步骤S8)。如果步骤S8中的检验结果表明脉冲串码元信号误差测量/判断电路10输出脉冲串码元信号的分布矢量不正常的判断结果信号,在步骤S8之后再次从步骤S1重复该过程。
如果步骤S8中的检验结果表明脉冲串码元信号误差测量/判断电路10输出脉冲串码元信号的分布矢量正常的判断结果信号,则认为建立了同步并输出同步建立信号。
如上面说明的,在根据本发明实施例的同步电路中,在检测到接收帧同步模式时,当检测到的与发射侧的帧同步模式比特一致的接收帧同步信号比特的数量等于或大于基于发射侧的C/N值的相关参考值时,则认为检测到帧同步模式,当对每个帧周期检测到对应的帧同步模式时,认为建立了同步,分布矢量在TMCC间隔期间是正常的,TMCC间隔期间的分布矢量是正常的,并且脉冲串码元信号的分布矢量是正常的,使其即使在发射路径的C/N值较低时仍能稳定地捕获同步。
本发明的同步电路的一个实施例说明了当满足S7和S8两个步骤时认为建立了同步的情况作为实例,但它也能判断当在步骤S7中判断TMCC间隔期间的分布矢量正常而省略步骤S8时,就是说当分布判断电路82的分布判断结果信号是正常信号时建立了同步。也可判断在省略步骤S7和在步骤S6之后执行步骤S8,并且步骤S8中的检验结果表明脉冲串码元信号的分布矢量正常时建立了同步。
工业实用性
如上面说明的,根据本发明的同步捕获电路提供了可稳定地捕获,检测和保持帧同步,而在帧同步捕获期间不需要伪同步锁定的优点。

Claims (8)

1.一种同步捕获电路:包括:
同步检测装置,用于从解调的基带信号检测接收帧同步模式;
C/N确定装置,用于从解调的基带信号确定发射路径的C/N值;
相关检测参考值计算装置,用于输出相关检测参考值,该值是根据所确定的C/N值,能够检测并保持同步的接收帧同步模式中的比特与在发射侧的帧同步模式的比特相同的个数;
相同比特数计算装置,用于把由同步检测装置检测的接收帧同步模式的比特与发射侧的帧同步模式的比特比较,并确定相同比特的个数;
比较装置,当相同比特数计算装置计算的比特个数等于或大于相关检测参考值时,输出帧同步模式检测信号;
第一检测装置,用于为每一个帧周期检测由比较装置输出帧同步模式检测信号;和
第二检测装置,用于检测利用发射信号中使用的调制波的一部分预定调制波接收的,具有质量等于或大于预定质量的信号,第二检测装置进一步包括用于把解调的基带信号的相位旋转角与发射信号的相位旋转角匹配的绝对相位转换装置,其中认为在第一检测装置检测到帧同步且第二检测装置检测到接收信号具有等于或大于预定质量的质量时认为建立了同步。
2.根据权利要求1所述的同步捕获电路,其中同步检测装置针对一个预定周期从解调的基带信号连续检测接收帧同步模式至少一次。
3.根据权利要求1所述的同步捕获电路,其中C/N确定装置进一步包括:
信号点定位/转换电路,用于把解调的基带信号转换成信号点定位;
分布值计算电路,用于计算信号点定位/转换电路所转换的信号位置的分布值,并计算出现分布值等于或大于预定参考值的次数;以及
CNR确定电路,用于根据分布值计算电路所获得的分布值的出现次数确定C/N值,其中,相关检测参考值计算装置用于把CNR确定电路所获得的C/N值转换成相关检测参考值。
4.根据权利要求1所述的同步捕获电路,其中第二检测装置根据利用预定调制波部分接收的信号的信号点定位的分布值在预定范围内的可能性是否等于或大于预定的可能性来确定质量。
5.根据权利要求1所述的同步捕获电路,其中预定调制波是该具有最小等级数量的调制波或用以识别发射复用结构的调制波。
6.根据权利要求1所述的同步捕获电路,其中预定调制波是一种具有最小等级数量的调制信号和用以识别发射复用结构的调制波。
7.根据权利要求1所述的同步捕获电路,其中第二检测装置进一步至少包括下列装置之一:
检测装置,用于检测发射信号中使用的调制波的预定调制波是具有最小等级数的调制波,和检测解调的基带信号的信号点定位的分布值在预定范围内的可能性等于或大于预定可能性,和
检测装置,用于检测与详细了解调制信号的一部分调制波相关的位错率,在发射信号中使用的调制波中具有最小信号等级数的调制波,和用于检测该检测位错率等于或小于特定参考值。
8.根据权利要求1所述的同步捕获电路,其中第二检测装置检测来自具有绝对相位的解调基带信号的信号点定位的分布值在预定范围内的可能性等于或大于预定的可能性。
CNB988112833A 1997-11-19 1998-11-19 同步捕获电路 Expired - Fee Related CN1181656C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP33374597 1997-11-19
JP333745/1997 1997-11-19
JP33191998A JP3017983B2 (ja) 1997-11-19 1998-11-09 同期捕捉回路
JP331919/1998 1998-11-09

Publications (2)

Publication Number Publication Date
CN1279855A CN1279855A (zh) 2001-01-10
CN1181656C true CN1181656C (zh) 2004-12-22

Family

ID=26574011

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988112833A Expired - Fee Related CN1181656C (zh) 1997-11-19 1998-11-19 同步捕获电路

Country Status (7)

Country Link
US (1) US6526107B1 (zh)
EP (1) EP1043873B1 (zh)
JP (1) JP3017983B2 (zh)
CN (1) CN1181656C (zh)
CA (1) CA2310500C (zh)
DE (1) DE69837109T2 (zh)
WO (1) WO1999026386A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124009C (zh) * 1997-12-29 2003-10-08 株式会社建伍 接收机的帧同步信号捕获电路
JP3392037B2 (ja) * 1998-01-30 2003-03-31 株式会社ケンウッド ディジタル復調器
US6798791B1 (en) * 1999-12-16 2004-09-28 Agere Systems Inc Cluster frame synchronization scheme for a satellite digital audio radio system
JP3987258B2 (ja) * 1999-12-20 2007-10-03 株式会社ケンウッド サイトダイバーシティ方法、デジタル衛星放送の受信方法およびデジタル衛星放送受信機
EP1284565A1 (en) 2001-08-17 2003-02-19 Matsushita Electric Industrial Co., Ltd. A method of modulating a data signal with modulation switching between direct and differential modulation and apparatus for modulation
KR100709484B1 (ko) * 2002-07-16 2007-04-20 마쯔시다덴기산교 가부시키가이샤 컨텐츠 수신기 및 컨텐츠 송신기
JP4127503B2 (ja) * 2002-11-22 2008-07-30 株式会社トプコン 反射体自動追尾装置
WO2004075502A2 (en) * 2003-02-19 2004-09-02 Matsushita Electric Industrial Co. Ltd. Receiving apparatus and method for digital multi-carrier transmission
CN1698332B (zh) * 2003-03-03 2010-04-28 三菱电机株式会社 用于捕获一个接收到的脉冲无线电信号的方法和系统
TWI244277B (en) * 2003-06-17 2005-11-21 Benq Corp Method for WCDMA frame synchronization and related device
US7231190B2 (en) * 2003-07-28 2007-06-12 Motorola, Inc. Method and apparatus for terminating reception in a wireless communication system
AU2003904045A0 (en) * 2003-08-04 2003-08-14 Locata Corporation A method and device for the mitigation of cdma cross-correlation artifacts and the improvement of signal-to-noise ratios in tdma positioning signals
US7567631B2 (en) * 2003-09-12 2009-07-28 Neil Birkett Method for amplitude insensitive packet detection
US7764741B2 (en) * 2005-07-28 2010-07-27 Broadcom Corporation Modulation-type discrimination in a wireless communication network
JP4967341B2 (ja) * 2005-12-28 2012-07-04 株式会社Jvcケンウッド フレーム同期検出装置、フレーム同期検出方法及びフレーム同期検出プログラム
JP4791199B2 (ja) * 2006-02-09 2011-10-12 富士通セミコンダクター株式会社 同期装置及び同期方法
US8428195B2 (en) * 2007-12-31 2013-04-23 Agere Systems Llc Methods and apparatus for detecting and decoding adaptive equalization training frames
US9160602B2 (en) * 2010-01-26 2015-10-13 Sirius Xm Radio Inc. Method of improving performance in a hierarchical modulation system
JP5467610B2 (ja) * 2011-07-26 2014-04-09 パナソニック株式会社 通信装置、通信システム、通信方法、及び通信プログラム
JP2019165377A (ja) * 2018-03-20 2019-09-26 株式会社東芝 フレーム同期方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712164B2 (ja) * 1988-06-07 1995-02-08 三菱電機株式会社 フレーム同期装置
JPH07112189B2 (ja) * 1989-12-07 1995-11-29 日本電気株式会社 信号検出方式
DE69233183D1 (de) * 1991-03-27 2003-10-02 Matsushita Electric Ind Co Ltd Signalübertragungssystem
JP3179838B2 (ja) 1992-02-18 2001-06-25 株式会社東芝 ノイズ検出回路
JPH05276152A (ja) 1992-03-27 1993-10-22 Nec Corp 同期保持回路
JPH05327688A (ja) * 1992-05-21 1993-12-10 Sanyo Electric Co Ltd 同期装置
EP0596440B1 (en) * 1992-11-02 1997-07-16 Matsushita Electric Industrial Co., Ltd. Station selecting apparatus for digital modulation signal use
US5363375A (en) * 1993-07-30 1994-11-08 Bell Communications Research, Inc. Method and apparatus for synchronizing timing among radio ports in wireless communications systems using hierarchical scheme
FR2713855B1 (fr) * 1993-12-15 1996-01-19 Alcatel Telspace Procédé de détection de décrochage de récupération de porteuse et de détermination du rapport EB/NO d'une liaison de transmission numérique et dispositif mettant en Óoeuvre ce procédé.
JP3179957B2 (ja) 1994-02-28 2001-06-25 富士通株式会社 マルチメディア通信における受信装置及び受信信号出力方法
JP3139909B2 (ja) * 1994-03-15 2001-03-05 株式会社東芝 階層的直交周波数多重伝送方式および送受信装置
US6023491A (en) * 1994-06-21 2000-02-08 Matsushita Electric Industrail Co., Ltd. Demodulation apparatus performing different frequency control functions using separately provided oscillators
US5440265A (en) * 1994-09-14 1995-08-08 Sicom, Inc. Differential/coherent digital demodulator operating at multiple symbol points
US5732105A (en) * 1995-07-31 1998-03-24 Harris Corporation Method of estimating signal quality in a DPSK demodulator
JP3125644B2 (ja) * 1995-09-13 2001-01-22 松下電器産業株式会社 復調装置
JP3276282B2 (ja) * 1995-12-28 2002-04-22 日本放送協会 絶対位相検出器およびディジタル変調波復調装置

Also Published As

Publication number Publication date
WO1999026386A1 (fr) 1999-05-27
JP3017983B2 (ja) 2000-03-13
CA2310500A1 (en) 1999-05-27
DE69837109T2 (de) 2007-06-06
EP1043873A4 (en) 2005-05-04
EP1043873B1 (en) 2007-02-14
US6526107B1 (en) 2003-02-25
EP1043873A1 (en) 2000-10-11
CA2310500C (en) 2008-09-09
JPH11234357A (ja) 1999-08-27
CN1279855A (zh) 2001-01-10
DE69837109D1 (de) 2007-03-29

Similar Documents

Publication Publication Date Title
CN1181656C (zh) 同步捕获电路
EP1220503A1 (en) Method and circuit for acquisition
JPH07170210A (ja) スペクトラム拡散変復調方法及びそれを用いた変調器・ 復調器
CN1124009C (zh) 接收机的帧同步信号捕获电路
CN108055224A (zh) 16qam载波同步环路同步锁定检测方法
US5910967A (en) Pragmatic encoder and method therefor
CN1110180C (zh) 接收机
CN1332529A (zh) 用于确定一个数字信号的质量的设备与方法
JPH09186730A (ja) 絶対位相検出器およびディジタル変調波復調装置
CN1155208C (zh) 接收机
CN1099180C (zh) 载波再生电路
JP2002223459A (ja) ディジタル伝送システムおよびそれに用いる中継装置ならびに受信装置
EP2693660A2 (fr) Procédé et système de synchronisation
US6078625A (en) Pragmatic decoder and method therefor
CN1200526C (zh) 用于为经过脉冲调制编码的信号确定脉冲位置的设备与方法
CN1144433C (zh) 载波再生电路
EP1154596A2 (en) Digital signal detector, digital demodulator, method for detecting a digital signal, and method for synchronus detecting by a digital demodulator
CN1288627A (zh) 数字解调器
CN1117458C (zh) 绝对定相同步捕获电路
CN1110933C (zh) 数字解调器
JPH06120995A (ja) ディジタル無線用受信機のフレーム同期回路
CN1065387C (zh) 使用检测信号的平均幅度解调检测信号的电路
CN1117456C (zh) 绝对定相电路
CN1788441A (zh) 速率自适应数据广播技术
CN1280732A (zh) 数字广播接收机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041222

Termination date: 20101119