KR100757833B1 - 디씨엠 디맵핑 장치 및 방법 - Google Patents

디씨엠 디맵핑 장치 및 방법 Download PDF

Info

Publication number
KR100757833B1
KR100757833B1 KR1020060083709A KR20060083709A KR100757833B1 KR 100757833 B1 KR100757833 B1 KR 100757833B1 KR 1020060083709 A KR1020060083709 A KR 1020060083709A KR 20060083709 A KR20060083709 A KR 20060083709A KR 100757833 B1 KR100757833 B1 KR 100757833B1
Authority
KR
South Korea
Prior art keywords
soft decision
soft
signals
subcarrier
signal
Prior art date
Application number
KR1020060083709A
Other languages
English (en)
Inventor
박성정
김윤영
공준진
노재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060083709A priority Critical patent/KR100757833B1/ko
Priority to US11/704,907 priority patent/US7957475B2/en
Application granted granted Critical
Publication of KR100757833B1 publication Critical patent/KR100757833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/26524—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/022—Channel estimation of frequency response

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

DCM 디맵핑 장치 및 방법이 개시된다. 본 발명의 DCM 디맵핑 장치는 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 복수개의 기본 신호를 생성하는 기본 신호 생성부, 상기 복수개의 기본 신호를 기초로 하여 복수개의 연판정을 생성하는 연판정 생성부 및 상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 연판정 선택부를 포함하는 것을 특징으로 한다. 본 발명의 DCM 디맵핑 장치 및 방법은 구현이 간단하고 정확한 연판정을 생성하여 잡음 증폭 효과를 줄이고, 수신 성능을 향상시킬 수 있다.
연판정, 디맵핑, DCM

Description

디씨엠 디맵핑 장치 및 방법{DUAL CARRIER MODULATION DEMAPPING APPARATUS AND METHOD USING THE SAME}
도 1은 송신단에서의 DCM 변조 방식에 대한 서브 캐리어의 비트-심볼 맵핑에 대한 일 예시도이다.
도 2는 수신단에서의 DCM 복조 장치에 대한 일 예시도이다.
도 3은 본 발명에 따른 DCM 디맵핑 장치를 구비한 DCM 복조 장치에 대한 일 실시예 구성 블록도이다.
도 4는 도 3에 도시한 기본 신호 생성부에 대한 일 실시예 구성도이다.
도 5는 도 3에 도시한 제1 연판정 생성부에 대한 일 실시예 구성도이다.
도 6은 도 3에 도시한 제1 및 제2 연판정 선택부에 대한 일 실시예 구성도이다.
도 7은 본 발명에 따른 DCM 디맵핑 방법에 대한 일 실시예 동작 흐름도이다.
도 8은 도 7에 도시한 S720 단계에 대한 일 실시예 상세 동작 흐름도이다.
도 9는 도 7에 도시한 S730 단계에 대한 일 실시예 상세 동작 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
310: FFT부 320: 채널 추정부
331: 기본 신호 생성부 332: 연판정 생성부
333: 연판정 선택부 334: 제1 연판정 생성부
335: 제2 연판정 생성부 336: 제1 연판정 선택부
337: 제2 연판정 선택부 340: 디코딩부
410: 컨쥬게이트부 420: 곱셈부
430: 뺄셈기 440,510: 이동기
530: 덧셈기
본 발명은 DCM(Dual Carrier Modulation)에 관한 것으로, 더욱 상세하게는 연판정(Soft Decision) 복조를 위한 DCM 디맵핑 장치 및 방법에 관한 것이다.
DCM은 고속 데이터 레이트(data rate)에 대해서 수신 성능을 높이기 위해 주파수 영역의 확산을 통하여 수신기에서의 주파수 다이버시티 이득(frequency diversity gain)을 얻어 수신 성능을 개선하기 위한 것이다.
DCM 변조 방식은 두 개의 서브 캐리어에 4[bit]를 전송하여 주파수 다이버시티를 얻어 수신 성능을 개선하는 방식이다. 예를 들어, 0번 및 50번 서브 캐리어에 b0, b1, b50, b51의 4[bit]를 동시에 전송하여 주파수 다이버시티를 얻을 수 있다.
도 1은 송신단에서의 DCM 변조 방식에 대한 서브 캐리어의 비트-심볼 맵핑에 대한 일 예시도로서, b0, b1, b50, b51의 4[bit]를 동시에 전송하는 0번 및 50번 서브 캐리어에 대한 DCM 변조에 대한 것이다. 나머지 서브 캐리어들도 같은 방법으로 비트-심볼 맵핑이 이루어지는데, 여기서는 편의상 0번 및 50번 서브 캐리어에 대한 DCM 변복조만을 언급한다.
도 1을 참조하면, 4[bit] 중 b0, b1은 두 서브 캐리어의 인 페이즈(In-Phase) 성분으로 전송되고, b50, b51은 두 서브 캐리어의 쿼드러쳐 페이즈(Quadrature-Phase) 성분으로 전송된다. 따라서, 수신단에서 b0, b1은 수신 신호의 인 페이즈 성분으로부터 복원되고, b50, b51은 수신 신호의 쿼드러쳐 페이즈 성분으로부터 복원된다.
도 2는 수신단에서의 DCM 복조 장치에 대한 일 예시도이다.
도 2를 참조하면, DCM 복조 장치는 FFT부(210), 채널 추정부(220), DCM 디맵핑 장치(230) 및 디코딩부(240)를 포함한다.
FFT(Fast Fourier Transform)부(210)는 수신된 신호의 FFT 연산 결과로부터 획득한 두 서브 캐리어, 여기서는 0번 및 50번 서브 캐리어에 대한 수신 신호(y0, y50)를 출력한다.
채널 추정부(220)는 두 서브 캐리어에 대한 채널 정보(
Figure 112006063203644-pat00001
)를 출력한다.
DCM 디맵핑 장치(230)는 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 DCM 복조를 수행하고, 이에 해당하는 4[bit]의 연판정(soft decision)(
Figure 112006063203644-pat00002
)을 출력한다.
디코딩부(240)는 4[bit]의 연판정을 디코딩한다.
종래 DCM 디맵핑 장치는 크게 네가지로 방법으로 DCM 복조를 수행한다.
1) ZFE(Zero-Forcing Equalization)와 LC(Linear Combination)을 이용한 ZFE-LC 방법으로, 이 방법은 구현이 용이한 반면, ZFE로 인한 잡음 증폭 효과 때문에 수신 성능이 좋지 못한 단점이 있다. 여기서, 잡음 증폭 효과란 채널 이득이 작은 서브 캐리어가 이퀄라이제이션(Equalization)을 거치면서 잡음의 크기가 상대적으로 증폭되는 상황을 말한다.
2) ZFE-LC의 단점을 극복하기 위한 방법으로 ZFE 대신 MMSEE를 이용한 MMSEE-LC 방법이다. 이 방법은 수신 신호 추정의 오류를 최소화하여 잡음 증폭 효과를 어느 정도 보정할 수 있는 반면, 잡음의 평균 전력을 추정해야 하는 구현상의 단점이 있다.
즉, 1)과 2)의 두 방법은 모든 데이터가 두 서브 캐리어에 의해 전송된다는 DCM의 기본 원리가 무시된 상태로 연판정을 생성하기 때문에 잡음 증폭으로 인한 수신 성능 열화를 피할 수 없는 문제점이 있다.
3) 지수/로그 함수를 이용하여 이론적인 로그 라이클리후드 비(log likelihood ratio; LLR)를 계산하는 CSI(LLR) 방법으로, 이 방법은 가장 정확한 연판정을 생성할 수 있는 반면, 지수/로그 함수를 계산해야 하는 등 구현이 복잡하고 양자화에 따른 오류가 심각한 단점이 있다. 여기서, CSI는 채널 상태 정보(Channel State Information)이다.
4) 이론적인 LLR을 계산하지 않고도 잡음 증폭 효과를 현저하게 줄일 수 있는 CSI(BAL) 방법으로, ZFE-LC에 채널 이득 간의 균형을 위한 웨이팅 팩 터(Weighting Factor)를 곱해주는 부분만을 추가하여 구성할 수 있기 때문에 구현이 간단한 반면, 이론적인 LLR과는 거리가 먼 연판정을 생성하기 때문에 CSI(LLR) 방법에 비해 수신 성능 열화를 피할 수 없는 단점이 있다.
따라서, 이론적인 LLR에 가까운 연판정을 생성하면서 구현 복잡도를 줄일 수 있는 DCM 디맵핑 장치의 필요성이 대두된다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 구현이 간단하고 정확한 연판정을 생성할 수 있는 DCM 디맵핑 장치 및 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 이론적인 LLR에 가까운 연판정을 생성하여 잡음 증폭 효과를 줄이고, 수신 성능을 향상시키는 것을 목적으로 한다.
또한, 본 발명은 수신 성능을 향상시켜 DCM 변복조의 통신 거리를 증가시키는 것을 목적으로 한다.
또한, 본 발명은 이론적인 LLR의 지수/로그 함수의 계산을 근사화하여 하드웨어 구성의 복잡도를 줄이는 것을 목적으로 한다.
또한, 본 발명은 하드웨어 구성의 복잡도를 줄여 연판정 생성 속도를 향상시키는 것을 목적으로 한다.
또한, 본 발명은 하드웨어 구성의 복잡도를 줄여 제작 단가를 줄이는 것을 목적으로 한다.
상기의 목적을 달성하고 종래기술의 문제점을 해결하기 위하여, 본 발명의 DCM 디맵핑 장치는 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 복수개의 기본 신호를 생성하는 기본 신호 생성부, 상기 복수개의 기본 신호를 기초로 하여 복수개의 연판정을 생성하는 연판정 생성부 및 상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 연판정 선택부를 포함하는 것을 특징으로 한다.
이때, 상기 기본 신호 생성부는 상기 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 상기 두 채널 전력 차에 대한 신호 및 상기 서브 캐리어 각각에 대한 채널 이득의 컨쥬게이트(Conjugate)와 상기 서브 캐리어 각각에 대응하는 수신 신호의 곱에 대한 신호를 생성할 수 있다.
이때, 상기 연판정 생성부는 상기 두 채널 전력 차에 대한 신호 및 나머지 두 신호의 인 페이즈 성분을 기초로 하여 복수개 연판정을 생성하는 제1 연판정 생성부 및 상기 두 채널 전력 차에 대한 신호 및 상기 나머지 두 신호의 쿼드러쳐 페이즈 성분을 기초로 하여 복수개 연판정을 생성하는 제2 연판정 생성부를 포함할 수 있다.
이때, 상기 연판정 선택부는 상기 제1 연판정 생성부에서 생성된 복수개의 연판정 중 상기 서브캐리어의 두 비트에 상응하는 연판정을 선택하는 제1 연판정 선택부 및 상기 제2 연판정 생성부에서 생성된 복수개의 연판정 중 상기 서브캐리어의 나머지 두 비트에 상응하는 연판정을 선택하는 제2 연판정 선택부를 포함할 수 있다.
이때, 상기 제1 연판정 선택부는 상기 제1 연판정 생성부에서 생성된 일곱 개의 연판정 중 기 결정된 네 개의 연판정의 부호를 선택신호로 하여 상기 서브캐리어의 두 비트에 상응하는 연판정을 선택하고, 상기 제2 연판정 선택부는 상기 제2 연판정 생성부에서 생성된 일곱 개의 연판정 중 기 결정된 네 개의 연판정의 부호를 선택신호로 하여 상기 서브캐리어의 나머지 두 비트에 상응하는 연판정을 선택할 수 있다.
이때, 상기 제1 및 제2 연판정 선택부는 멀티플렉서일 수 있다.
본 발명의 일 실시예에 따른 DCM 디맵핑 방법은 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 복수개의 기본 신호를 생성하는 단계, 상기 복수개의 기본 신호를 기초로 하여 복수개의 연판정을 생성하는 단계 및 상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 복수개의 기본 신호를 생성하는 단계는 상기 수신 신호 및 채널 정보를 이용하여 상기 두 채널 전력 차에 대한 신호, 상기 서브 캐리어 각각에 대한 채널 이득의 컨쥬게이트(Conjugate)와 상기 서브 캐리어 각각에 대응하는 수신 신호의 곱에 대한 신호를 생성할 수 있다.
이때, 상기 복수개의 기본 신호를 기초로 하여 복수개의 연판정을 생성하는 단계는 상기 두 채널 전력 차에 대한 신호 및 나머지 두 신호의 인 페이즈 성분을 기초로 하여 복수개의 연판정을 생성하는 단계 및 상기 두 채널 전력 차에 대한 신 호 및 상기 나머지 두 신호의 쿼드러쳐 페이즈 성분을 기초로 하여 복수개의 연판정을 생성하는 단계를 포함할 수 있다.
이때, 상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계는 상기 두 채널 전력 차에 대한 신호 및 나머지 두 신호의 인 페이즈 성분을 기초로 하여 생성된 복수개의 연판정 중 상기 서브캐리어의 두 비트에 상응하는 연판정을 선택하는 단계 및 상기 두 채널 전력 차에 대한 신호 및 나머지 두 신호의 쿼드러쳐 페이즈 성분을 기초로 하여 생성된 복수개의 연판정 중 상기 서브캐리어의 나머지 두 비트에 상응하는 연판정을 선택하는 단계를 포함할 수 있다.
이때, 상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계는 상기 나머지 두 신호의 실수 성분을 기초로 하여 생성된 복수개의 연판정 중 기 결정된 선택신호에 의해 상기 서브 캐리어의 두 비트에 상응하는 연판정을 선택하고, 상기 나머지 두 신호의 허수 성분을 기초로 하여 생성된 복수개의 연판정 중 기 결정된 선택신호에 의해 상기 서브 캐리어의 나머지 두 비트에 상응하는 연판정을 선택할 수 있다.
이때, 상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계는 상기 나머지 두 신호의 실수 성분을 기초로 하여 생성된 일곱 개의 연판정 중 기 결정된 네 개의 연판정의 부호를 선택신호로 하는 멀티플렉싱을 통해 상기 서브 캐리어의 두 비트에 상응하는 연판정을 선택하고, 상기 나머지 두 신호의 허수 성분을 기초로 하여 생성된 일곱 개의 연판정 중 기 결 정된 네 개의 연판정의 부호를 선택신호로 하는 멀티플렉싱을 통해 상기 서브 캐리어의 나머지 두 비트에 상응하는 연판정을 선택할 수 있다.
이때, 상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계는 상기 기 결정된 네 개의 연판정의 부호를 선택신호로 하는 멀티플렉싱을 통해 상기 두 비트에 상응하는 두 개의 연판정을 선택할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명에 따른 DCM 디맵핑 장치를 구비한 DCM 복조 장치에 대한 일 실시예 구성 블록도이다.
도 3을 참조하면, DCM 복조 장치는 FFT(Fast Fourier Transform)부(310), 채널 추정부(320), 본 발명에 따른 DCM 디맵핑 장치(330) 및 디코딩부(340)를 포함한다.
FFT부(310)는 수신된 신호의 FFT 연산 결과로부터 획득한 두 서브 캐리어(여기서는 0번 및 50번 서브 캐리어)에 대한 수신 신호(y0, y50)를 출력한다.
채널 추정부(320)는 두 서브 캐리어에 대한 채널 정보(
Figure 112006063203644-pat00003
)를 출력한다.
DCM 디맵핑 장치(330)는 기본신호 생성부(331), 연판정 생성부(332) 및 연판정 선택부(333)를 포함한다.
기본신호 생성부(331)는 두 서브 캐리어에 대한 수신 신호(y0, y50) 및 채널 정보(
Figure 112006063203644-pat00004
)로부터 세 개의 기본 신호(①~③)를 생성한다. 이때, 생성되는 기본 신호(①~③)는 수학식 1과 같이 나타낼 수 있다.
Figure 112006063203644-pat00005
수학식 1에서 알 수 있듯이, 기본신호 생성부(331)에서 생성되는 기본 신호는 두 채널 전력 차에 대한 신호(①), 한 서브캐리어에 대한 채널 이득(
Figure 112006063203644-pat00006
)의 컨쥬게이트(Conjugate)와 상기 수신 신호(y0)의 곱에 대한 신호(②) 및 다른 한 서브 캐리어에 대한 채널 이득(
Figure 112006063203644-pat00007
)의 컨쥬게이트(Conjugate)와 상기 수신 신호(y50)의 곱에 대한 신호(③)인 것을 알 수 있다.
이때, 기본 신호 ①은 수신 신호와 무관하여 프리앰블(preamble) 구간에서 미리 계산할 수 있기 때문에 하드웨어의 동작 속도와는 무관하다.
도 4는 도 3에 도시한 기본 신호 생성부에 대한 일 실시예 구성도이다.
도 4를 참조하면, 기본 신호 생성부(331)는 두 채널 전력을 생성하기 위한 컨쥬게이트(conjugate)부(410), 네 개의 곱셈기로 구성된 곱셈부(420), 뺄셈 기(430), 이동기(440)를 포함한다.
즉, 컨쥬게이트부(410)에 의해 컨쥬게이트된 각 채널 신호(
Figure 112006063203644-pat00008
*,
Figure 112006063203644-pat00009
*)와 각 채널 신호(
Figure 112006063203644-pat00010
)가 곱셈기(422, 423)에 의해 각 채널에 대한 전력 신호가 출력되고, 각 채널에 대한 전력 신호가 뺄셈기(430)와 이동기(440)를 거침으로써, 기본 신호 ①이 생성된다.
또한, 0번 채널 서브 캐리어에 대한 수신 신호(y0)와 0번 채널 신호의 컨쥬게이트된 채널 신호가 곱셈기(421)를 거침으로써, 기본 신호 ②가 생성된다.
또한, 50번 채널 서브 캐리어에 대한 수신 신호(y50)와 50번 채널 신호의 컨쥬게이트된 채널 신호가 곱셈기(424)를 거침으로써, 기본 신호 ③이 생성된다.
이때, 도 4에 도시한 기본 신호 생성부는 와이미디어 초광대역영역(WiMedia UWB) 표준에 적용될 경우, 200[Mbps] 이하인 저속통신 모드에서 사용되는 MRC(Maximum Ratio Combining) 부분인 두 곱셈기(421, 424)를 재사용할 수 있기 때문에 하드웨어 복잡도를 줄일 수 있다.
다시 도 3을 참조하여, 연판정 생성부(332)는 기본 신호 생성부(331)에 의해 생성된 기본 신호(①~③)를 기초로 하여 각각 복수개의 연판정을 생성하는 제1 연판정 생성부(334) 및 제2 연판정 생성부(335)로 구성된다.
이때, 제1 연판정 생성부(334)는 기본 신호 ①과 기본 신호 ②, ③의 인 페이즈 성분을 기초로 하여 일곱 개의 연판정을 생성하고, 제2 연판정 생성부(335)는 기본 신호 ①과 기본 신호 ②, ③의 쿼드러쳐 페이즈 성분을 기초로 하여 일곱 개의 연판정을 생성한다.
이때, 제1 및 제2 연판정 생성부(334, 335)는 세 개의 기본 신호를 기초로 하여 생성된 일곱 개의 연판정은 면적 거리(squared distance) 차이를 나타내며, 각 연판정 생성부(334, 335)에서 생성된 일곱 개의 연판정을 수학식 2와 수학식 3으로 나타낼 수 있다.
Figure 112006063203644-pat00011
수학식 2에서 알 수 있듯이, 제1 연판정 생성부(334)에서 생성된 연판정은 기본 신호의 인 페이즈 성분을 기초로 하여 생성된 것을 알 수 있다. 즉, b0, b1에 대한 면적 거리 차이(d)가 인 페이즈 성분으로부터 계산된다.
Figure 112006063203644-pat00012
수학식 3에서 알 수 있듯이, 제2 연판정 생성부(335)에서 생성된 연판정은 기본 신호의 쿼드러쳐 페이즈 성분을 기초로 하여 생성된 것을 알 수 있다. 즉, b50, b51에 대한 면적 거리 차이(d')가 쿼드러쳐 페이즈 성분으로부터 계산된다.
또한, 수학식 2 및 수학식 3으로부터 알 수 있듯이, 제1 및 제2 연판정 생성부(334, 335)에서 각각 생성되는 일곱 개의 연판정이 기본 신호 ① 및 나머지 두 신호의 인 페이즈 성분 또는 쿼드러쳐 페이즈 성분의 덧셈, 뺄셈 및 배수의 구성으로 이루어지며, 두 연판정 생성부(334, 335)의 구성이 동일한 것을 알 수 있다. 즉, 제1 및 제2 연판정 생성부(334, 335)에 대한 하드웨어 구성을 동일하게 구성할 수 있다.
도 5는 제1 연판정 생성부(334)에 대한 일 실시예 구성도이다. 여기서, 비 록 도시하진 않았지만, 동일한 블록에는 동일한 부호가 사용된다. 예컨대, 모든 덧셈기에는 부호 530이 사용된다.
도 5를 참조하면, 제1 연판정 생성부(334)는 덧셈기(530), 부호 변환기(520) 및 이동기(510)로 구성된 것을 알 수 있다. 즉, 제1 연판정 생성부(334)에서 덧셈기, 부호 변환기 및 이동기를 이용하여 수학식 2에 도시한 일곱 개의 연판정을 생성한다. 예컨대, 부호 변환기와 이동기가 결합된 블록(540)에 의해 변환된 기본 신호 ③의 실수 성분(③R)과 기본 신호 ②의 실수 성분(②R)이 덧셈기(530)에 의해 더해지고, 그 값과 기본 신호 ①이 덧셈기(530)에 의해 다시 더해짐으로써 d(0,0) 2- d(0,1) 2이 생성된다. 이때, 제2 연판정 생성부(335)에서 생성되는 연판정 d'(0,0) 2- d'(0,1) 2 또한 d(0,0) 2- d(0,1) 2이 생성되는 동일한 과정에 의해 생성된다. 즉, 부호 변환기와 이동기가 결합된 블록(540)에 의해 변환된 기본 신호 ③의 허수 성분과 기본 신호 ②의 허수 성분이 덧셈기에 의해 더해지고, 그 값과 기본 신호 ①이 덧셈기에 의해 더해짐으로써 d'(0,0) 2- d'(0,1) 2이 생성된다.
즉, 본 발명에 따른 제1 및 제2 연판정 생성부(334, 335)는 덧셈 연산 및 이동 연산만으로 간단하게 구현할 수 있으며, 도 5에 도시한 LC 부분은 종래 방법인 ZFE-LC, MMSEE-LC, CSI(BAL)에서 사용되는 LC(Linear Combination)을 그대로 사용할 수 있기 때문에 하드웨어 복잡도를 줄일 수 있다.
다시 도 3을 참조하여, 연판정 선택부(333)는 제1 연판정 생성부(334) 및 제2 연판정 생성부(335)에서 각각 생성된 일곱 개의 연판정 중 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는데, 제1 연판정 생성부(334)에서 생성된 일곱 개의 연판정 중 서브 캐리어의 두 비트(
Figure 112006063203644-pat00013
,
Figure 112006063203644-pat00014
)에 상응하는 연판정을 선택하는 제1 연판정 선택부(336) 및 제2 연판정 생성부(335)에서 생성된 일곱 개의 연판정 중 서브 캐리어의 나머지 두 비트(
Figure 112006063203644-pat00015
,
Figure 112006063203644-pat00016
)에 상응하는 연판정을 선택하는 제2 연판정 선택부(337)로 구성된다.
이때, 제1 연판정 생성부(334)는 제1 연판정 생성부(334)에서 생성된 일곱 개의 연판정 중 기 결정된 네 개의 연판정을 선택신호로 하여 서브 캐리어의 두 비트(
Figure 112006063203644-pat00017
,
Figure 112006063203644-pat00018
)에 상응하는 연판정을 선택할 수 있으며, 제1 연판정 선택부(336)에서 선택신호로 사용되는 네 개의 연판정은 수학식 2에 나타낸 d(0,0) 2- d(1,0) 2, d(0,1) 2- d(1,1) 2, d(0,0) 2- d(0,1) 2 및 d(1,0) 2- d(1,1) 2이 될 수 있다.
이때, 제2 연판정 선택부(337)는 제2 연판정 생성부(335)에서 생성된 일곱 개의 연판정 중 기 결정된 네 개의 연판정을 선택신호로 하여 서브 캐리어의 나머지 두 비트(
Figure 112006063203644-pat00019
,
Figure 112006063203644-pat00020
)에 상응하는 연판정을 선택할 수 있으며, 제2 연판정 선택부(337)에서 선택신호로 사용되는 네 개의 연판정은 수학식 3에 나타낸 d'(0,0) 2- d'(1,0) 2, d'(0,1) 2- d'(1,1) 2, d'(0,0) 2- d'(0,1) 2 및 d'(1,0) 2- d'(1,1) 2이 될 수 있다.
즉, 제1 연판정 선택부(336) 및 제2 연판정 선택부(337)는 기 결정된 네 개의 연판정의 부호를 선택신호로 하여 일곱 개의 연판정 중 각 비트에 상응하는 연판정을 선택한다. 이때, 선택된 연판정은 서브 캐리어의 각 비트에 상응하는 연판정으로 디코딩부(340)로 출력된다. 이때, 제1 연판정 선택부(336)는 기 결정된 네 개의 연판정 부호에 따라 상이하거나 동일한 두 개의 연판정을 선택할 수 있다. 이때, 제2 연판정 선택부(338)는 기 결정된 네 개의 연판정 부호에 따라 상이하거나 동일한 두 개의 연판정을 선택할 수 있다.
제1 연판정 선택부(336) 및 제2 연판정 선택부(337)는 각각 네 개의 선택신호의 부호에 의해 각 비트에 상응하는 연판정을 출력하는 멀티플렉서로 구성될 수 있다. 이때, 각 연판정 선택부는 4:1 멀티플랙서 두 개로 구성될 수 있다.
도 6은 두 개의 4:1 멀티플렉서(MUX)로 구성된 제1 연판정 선택부(a) 및 제2 연판정 선택부(b)에 대한 일 실시예 구성을 보인 것이다.
도 6을 참조하면, 제1 연판정 선택부(336) 및 제2 연판정 선택부(337)는 각각 기 결정된 네 개의 연판정의 부호에 따라 서브 캐리어의 각 비트에 상응하는 연판정을 출력하는 것을 알 수 있다.
즉, 제1 연판정 선택부(336)는 d(0,0) 2- d(1,0) 2, d(0,1) 2- d(1,1) 2, d(0,0) 2- d(0,1) 2 및 d(1,0) 2- d(1,1) 2의 네 개의 연판정을 두 개의 4:1 멀티플렉서의 선택신호로 하여 네 개 의 연판정의 부호에 따라 일곱 개의 연판정 중 서브 캐리어의 두 비트(
Figure 112006063203644-pat00021
,
Figure 112006063203644-pat00022
)에 상응하는 연판정을 선택한다.
제2 연판정 선택부(337)는 d'(0,0) 2- d'(1,0) 2, d'(0,1) 2- d'(1,1) 2, d'(0,0) 2- d'(0,1) 2 및 d'(1,0) 2- d'(1,1) 2의 네 개의 연판정을 두 개의 4:1 멀티플렉서의 선택신호로 하여 네 개의 연판정의 부호에 따라 일곱 개의 연판정 중 서브 캐리어의 나머지 두 비트(
Figure 112006063203644-pat00023
,
Figure 112006063203644-pat00024
)에 상응하는 연판정을 선택한다.
이때, 제1 연판정 선택부(336)에서 네 개의 연판정에 대한 부호에 따라 출력되는 각 비트(
Figure 112006063203644-pat00025
,
Figure 112006063203644-pat00026
)에 상응하는 연판정을 표 1에 나타내고, 제2 연판정 선택부(337)에서 네 개의 연판정에 대한 부호에 따라 출력되는 각 비트(
Figure 112006063203644-pat00027
,
Figure 112006063203644-pat00028
)에 상응하는 연판정을 표 2에 나타낸다.
Figure 112006063203644-pat00029
Figure 112006063203644-pat00030
표 1과 표 2에서 알 수 있듯이, 기 결정된 네 개의 연판정에 대한 부호에 따라 서브 캐리어의 각 비트에 대한 연판정이 선택되는 것을 알 수 있다.
도 7은 본 발명에 따른 DCM 디맵핑 방법에 대한 일 실시예 동작 흐름도로서, 서브 캐리어의 수신 신호 및 채널 정보를 이용하여 기본 신호를 생성하는 단계(S710), 기본 신호를 기초로 하여 복수 개의 연판정을 생성하는 단계(S720) 및 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계(S730)를 포함한다.
도 7을 참조하면, 본 발명에 따른 DCM 디맵핑 방법은 수신기로 수신된 신호를 FFT 연산 결과로부터 획득한 두 서브 캐리어에 대한 수신 신호와 채널 정보로부터 세 개의 기본 신호를 생성한다(S710).
이때, 서브 캐리어의 수신 신호 및 채널 정보를 이용하여 생성된 기본 신호는 수학식 1에 나타낸 것과 같다. 즉, 생성된 기본 신호는 두 채널 전력 차에 대한 신호, 상기 두 서브 캐리어 각각에 대한 채널 이득의 컨쥬게이트(Conjugate)와 수신 신호의 곱에 대한 신호일 수 있다.
그 다음, 생성된 세 개의 기본 신호를 기초로 하여 복수개의 연판정을 생성하는데, 채널 전력 차이에 대한 신호와 나머지 두 기본 신호의 인페이즈 성분 또는 쿼드러쳐 페이즈 성분을 기초로 하여 각각 복수개의 연판정을 생성한다(S720).
도 8은 도 7에 도시한 S720 단계에 대한 일 실시예 동작 흐름도이다.
도 8을 참조하면, 기본 신호를 기초로 하여 복수개의 연판정을 생성하는 단계는 두 채널 전력 차에 대한 신호 및 나머지 기본 신호의 인 페이즈 성분을 기초로 하여 복수개의 연판정을 생성하는 단계(S810) 및 두 채널 전력 차에 대한 신호 및 나머지 기본 신호의 쿼드러쳐 페이즈 성분을 기초로 하여 복수개의 연판정을 생성하는 단계(S820)를 포함한다.
이때, 인 페이즈 성분 및 쿼드러쳐 페이즈 성분을 기초로 하여 각각 일곱 개의연판정이 생성될 수 있다. 이때, 인 페이즈 성분을 기초로 하여 생성되는 일곱 개의 연판정은 수학식 2와 같을 수 있고, 쿼드러쳐 페이즈 성분을 기초로 하여 생성되는 일곱 개의 연판정은 수학식 3과 같을 수 있다.
기본 신호를 기초로 하여 복수개의 연판정이 생성되면 서브 캐리어의 각 비트에 상응하는 연판정을 선택(S730)하는데, 도 9는 도 7에 도시한 S730 단계에 대한 일 실시예 동작 흐름도이다.
도 9를 참조하면, 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계는 인 페이즈 성분을 기초로 하여 생성된 복수개의 연판정 중 서브 캐리어의 두 비트에 상응하는 연판정을 선택하는 단계(S910) 및 쿼드러쳐 페이즈 성분을 기초로 하여 생성된 복수개의 연판정 중 서브 캐리어의 나머지 두 비트에 상응하는 연판정을 선택하는 단계(S920)를 포함한다.
이때, 복수개의 연판정 중 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 방법은 각각 생성된 복수개의 연판정 중 기 결정된 네 개의 연판정을 선택신호로 하여 멀티플렉싱함으로써, 각 비트에 상응하는 연판정을 선택할 수 있다.
이때, 인 페이즈 성분을 기초로 하여 생성된 복수개의 연판정을 멀티플렉싱하여 선택된 두 비트에 상응하는 연판정은 상이하거나 동일할 수 있다.
이때, 쿼드러쳐 페이즈 성분을 기초로 하여 생성된 복수개의 연판정을 멀티플렉싱하여 선택된 두 비트에 상응하는 연판정은 상이하거나 동일할 수 있다.
예컨대, 0번 채널과 50번 채널을 통해
Figure 112006063203644-pat00031
의 4비트가 수신된 경우
Figure 112006063203644-pat00032
,
Figure 112006063203644-pat00033
의 2비트는 인 페이즈 성분을 기초로 하여 생성된 복수개의 연판정을 멀티플렉싱함으로써,
Figure 112006063203644-pat00034
,
Figure 112006063203644-pat00035
에 상응하는 연판정을 선택할 수 있고,
Figure 112006063203644-pat00036
,
Figure 112006063203644-pat00037
의 2비트는 쿼드러쳐 페이즈 성분을 기초로 하여 생성된 복수개의 연판정을 멀티플렉싱함으로써,
Figure 112006063203644-pat00038
,
Figure 112006063203644-pat00039
에 상응하는 연판정을 선택할 수 있다. 그리고,
Figure 112006063203644-pat00040
,
Figure 112006063203644-pat00041
으로 선택된 연판정 또는
Figure 112006063203644-pat00042
,
Figure 112006063203644-pat00043
로 선택된 연판정은 상이할 수 있고 동일할 수도 있다. 이에 대한 내용은 표 1과 표 2에서 설명하였기에 설명을 생략한다.
본 발명에 따른 DCM 디맵핑 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명의 DCM 디맵핑 장치 및 방법은, 구현이 간단하고 정확한 연판정을 생성할 수 있다.
또한, 본 발명은 이론적인 LLR에 가까운 연판정을 생성하여 잡음 증폭 효과를 줄이고, 수신 성능을 향상시킬 수 있다.
또한, 본 발명은 수신 성능을 향상시켜 DCM 변복조의 통신 거리를 증가킬 수 있다.
또한, 본 발명은 이론적인 LLR의 지수/로그 함수의 계산을 근사화하여 하드웨어 구성의 복잡도를 줄일 수 있다.
또한, 본 발명은 하드웨어 구성의 복잡도를 줄여 연판정 생성 속도를 향상시킬 수 있다.
또한, 본 발명은 하드웨어 구성의 복잡도를 줄여 제작 단가를 줄일 수 있다.

Claims (15)

  1. 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 복수개의 기본 신호를 생성하는 기본 신호 생성부;
    상기 복수개의 기본 신호를 기초로 하여 복수개의 연판정을 생성하는 연판정 생성부; 및
    상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 연판정 선택부
    를 포함하는 것을 특징으로 하는 디씨엠 디맵핑 장치.
  2. 제1항에 있어서,
    상기 기본 신호 생성부는
    상기 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 상기 두 채널 전력 차에 대한 신호, 상기 두 서브 캐리어 각각에 대한 채널 이득의 컨쥬게이트(Conjugate)와 상기 수신 신호의 곱에 대한 신호를 생성하는 것을 특징으로 하는 디씨엠 디맵핑 장치.
  3. 제2항에 있어서,
    상기 연판정 생성부는
    상기 두 채널 전력 차에 대한 신호 및 나머지 두 신호의 인 페이즈 성분을 기초로 하여 복수개 연판정을 생성하는 제1 연판정 생성부; 및
    상기 두 채널 전력 차에 대한 신호 및 상기 나머지 두 신호의 쿼드러쳐 페이즈 성분을 기초로 하여 복수개 연판정을 생성하는 제2 연판정 생성부
    를 포함하는 것을 특징으로 하는 디씨엠 디맵핑 장치.
  4. 제3항에 있어서,
    상기 연판정 선택부는
    상기 제1 연판정 생성부에서 생성된 복수개의 연판정 중 상기 서브캐리어의 두 비트에 상응하는 연판정을 선택하는 제1 연판정 선택부; 및
    상기 제2 연판정 생성부에서 생성된 복수개의 연판정 중 상기 서브캐리어의 나머지 두 비트에 상응하는 연판정을 선택하는 제2 연판정 선택부
    를 포함하는 것을 특징으로 하는 디씨엠 디맵핑 장치.
  5. 제4항에 있어서,
    상기 제1 연판정 선택부는 상기 제1 연판정 생성부에서 생성된 일곱 개의 연판정 중 기 결정된 네 개의 연판정의 부호를 선택신호로 하여 상기 서브캐리어의 두 비트에 상응하는 연판정을 선택하고, 상기 제2 연판정 선택부는 상기 제2 연판정 생성부에서 생성된 일곱 개의 연판정 중 기 결정된 네 개의 연판정의 부호를 선택신호로 하여 상기 서브캐리어의 나머지 두 비트에 상응하는 연판정을 선택하는 것을 특징으로 하는 디씨엠 디맵핑 장치.
  6. 제5항에 있어서,
    상기 제1 및 제2 연판정 선택부는
    멀티플렉서인 것을 특징으로 하는 디씨엠 디맵핑 장치.
  7. 제5항에 있어서,
    상기 제1 및 제2 연판정 선택부는
    상기 기 결정된 네 개의 연판정의 부호를 선택신호로 하여 상기 두 비트에 상응하는 두 개의 연판정을 선택하는 것을 특징으로 하는 디씨엠 디맵핑 장치.
  8. 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 복수개의 기본 신호를 생성하는 단계;
    상기 복수개의 기본 신호를 기초로 하여 복수개의 연판정을 생성하는 단계; 및
    상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계
    를 포함하는 것을 특징으로 하는 디씨엠 디맵핑 방법.
  9. 제8항에 있어서,
    상기 두 서브 캐리어에 대한 수신 신호 및 채널 정보를 이용하여 복수개의 기본 신호를 생성하는 단계는
    상기 수신 신호 및 채널 정보를 이용하여 상기 두 채널 전력 차에 대한 신호, 상기 두 서브 캐리어 각각에 대한 채널 이득의 컨쥬게이트(Conjugate)와 상기 수신 신호의 곱에 대한 신호를 생성하는 것을 특징으로 하는 디씨엠 디맵핑 방법.
  10. 제9항에 있어서,
    상기 복수개의 기본 신호를 기초로 하여 복수개의 연판정을 생성하는 단계는
    상기 두 채널 전력 차에 대한 신호 및 나머지 두 신호의 인 페이즈 성분을 기초로 하여 복수개의 연판정을 생성하는 단계; 및
    상기 두 채널 전력 차에 대한 신호 및 상기 나머지 두 신호의 쿼드러쳐 페이즈 성분을 기초로 하여 복수개의 연판정을 생성하는 단계
    를 포함하는 것을 특징으로 하는 디씨엠 디맵핑 방법.
  11. 제10항에 있어서,
    상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계는
    상기 두 채널 전력 차에 대한 신호 및 나머지 두 신호의 인 페이즈 성분을 기초로 하여 생성된 복수개의 연판정 중 상기 서브캐리어의 두 비트에 상응하는 연판정을 선택하는 단계; 및
    상기 두 채널 전력 차에 대한 신호 및 나머지 두 신호의 쿼드러쳐 페이즈 성 분을 기초로 하여 생성된 복수개의 연판정 중 상기 서브캐리어의 나머지 두 비트에 상응하는 연판정을 선택하는 단계
    를 포함하는 것을 특징으로 하는 디엠씨 디맵핑 방법.
  12. 제10항에 있어서,
    상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계는
    상기 나머지 두 신호의 실수 성분을 기초로 하여 생성된 복수개의 연판정 중 기 결정된 선택신호에 의해 상기 서브 캐리어의 두 비트에 상응하는 연판정을 선택하고, 상기 나머지 두 신호의 허수 성분을 기초로 하여 생성된 복수개의 연판정 중 기 결정된 선택신호에 의해 상기 서브 캐리어의 나머지 두 비트에 상응하는 연판정을 선택하는 것을 특징으로 하는 디엠씨 디맵핑 방법.
  13. 제12항에 있어서,
    상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계는
    상기 나머지 두 신호의 실수 성분을 기초로 하여 생성된 일곱 개의 연판정 중 기 결정된 네 개의 연판정의 부호를 선택신호로 하는 멀티플렉싱을 통해 상기 서브 캐리어의 두 비트에 상응하는 연판정을 선택하고, 상기 나머지 두 신호의 허수 성분을 기초로 하여 생성된 일곱 개의 연판정 중 기 결정된 네 개의 연판정의 부호를 선택신호로 하는 멀티플렉싱을 통해 상기 서브 캐리어의 나머지 두 비트에 상응하는 연판정을 선택하는 것을 특징으로 하는 디씨엠 디맵핑 방법.
  14. 제13항에 있어서,
    상기 생성된 복수개의 연판정 중 상기 서브 캐리어의 각 비트에 상응하는 연판정을 선택하는 단계는
    상기 기 결정된 네 개의 연판정의 부호를 선택신호로 하는 멀티플렉싱을 통해 상기 두 비트에 상응하는 두 개의 연판정을 선택하는 것을 특징으로 하는 디씨엠 디맵핑 방법.
  15. 제8항 내지 제14항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록 매체.
KR1020060083709A 2006-08-31 2006-08-31 디씨엠 디맵핑 장치 및 방법 KR100757833B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060083709A KR100757833B1 (ko) 2006-08-31 2006-08-31 디씨엠 디맵핑 장치 및 방법
US11/704,907 US7957475B2 (en) 2006-08-31 2007-02-12 Dual carrier modulation (DCM) demapper and DCM demapping method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083709A KR100757833B1 (ko) 2006-08-31 2006-08-31 디씨엠 디맵핑 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100757833B1 true KR100757833B1 (ko) 2007-09-11

Family

ID=38737445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083709A KR100757833B1 (ko) 2006-08-31 2006-08-31 디씨엠 디맵핑 장치 및 방법

Country Status (2)

Country Link
US (1) US7957475B2 (ko)
KR (1) KR100757833B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880664B1 (ko) 2007-10-15 2009-01-30 세종대학교산학협력단 디.씨.엠.을 사용하는 유.더블유.비.용엠.비.-오.에프.디.엠 시스템에서 효율적인 연판정 복조방법 및 그 장치
WO2012031384A1 (en) * 2010-09-07 2012-03-15 Panovel Technology Corporation Method for demodulating dcm signals and apparatus thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102930B2 (en) * 2007-03-28 2012-01-24 Agere Systems Inc. Demodulation of 16-QAM, DCM data symbols using two hybrid-QPSK constellations
US8953696B2 (en) * 2008-08-05 2015-02-10 Intel Corporation Signal decoding systems
WO2014198335A1 (en) * 2013-06-14 2014-12-18 Telefonaktiebolaget L M Ericsson (Publ) Demodulation technique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010074971A (ko) * 1999-07-07 2001-08-09 다니구찌 이찌로오, 기타오카 다카시 수신기 및 적응 등화 처리 방법
JP2004297280A (ja) 2003-03-26 2004-10-21 Fujitsu Ltd 通信システム及び受信装置
US6862552B2 (en) 2003-01-15 2005-03-01 Pctel, Inc. Methods, apparatus, and systems employing soft decision decoding
JP2006165966A (ja) 2004-12-07 2006-06-22 Mitsubishi Electric Corp 光受信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852630A (en) * 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
US6078626A (en) * 1997-09-24 2000-06-20 Ericsson Inc. Methods and systems for communicating information using separable modulation constellations
US6625239B1 (en) * 1997-12-29 2003-09-23 Kabushiki Kaisha Kenwood Circuit for capturing frame sync signal in receiver
GB2388756A (en) * 2002-05-17 2003-11-19 Hewlett Packard Co Calculating an estimate of bit reliability in a OFDM receiver by multiplication of the channel state modulus
US7512185B2 (en) * 2004-03-08 2009-03-31 Infineon Technologies Ag Dual carrier modulator for a multiband OFDM UWB transceiver
US20050220203A1 (en) 2004-03-31 2005-10-06 Ojard Eric J System & method for spreading on fading channels
US20060029162A1 (en) * 2004-08-06 2006-02-09 Stmicroelectronics, Inc. Modular multi-bit symbol demapper
US20070058756A1 (en) * 2005-07-21 2007-03-15 Mahadevappa Ravishankar H Reduced complexity soft output demapping

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010074971A (ko) * 1999-07-07 2001-08-09 다니구찌 이찌로오, 기타오카 다카시 수신기 및 적응 등화 처리 방법
US6862552B2 (en) 2003-01-15 2005-03-01 Pctel, Inc. Methods, apparatus, and systems employing soft decision decoding
JP2004297280A (ja) 2003-03-26 2004-10-21 Fujitsu Ltd 通信システム及び受信装置
JP2006165966A (ja) 2004-12-07 2006-06-22 Mitsubishi Electric Corp 光受信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880664B1 (ko) 2007-10-15 2009-01-30 세종대학교산학협력단 디.씨.엠.을 사용하는 유.더블유.비.용엠.비.-오.에프.디.엠 시스템에서 효율적인 연판정 복조방법 및 그 장치
WO2012031384A1 (en) * 2010-09-07 2012-03-15 Panovel Technology Corporation Method for demodulating dcm signals and apparatus thereof

Also Published As

Publication number Publication date
US7957475B2 (en) 2011-06-07
US20080056392A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
JP5053378B2 (ja) 等化構造及び等化方法
JP4382144B2 (ja) 受信機
US8130877B2 (en) Apparatus and method for detecting signal in multi-antenna system
US9077494B2 (en) Signal processor, receiver and signal processing method
JP5053377B2 (ja) 等化構造及び等化方法
KR100757833B1 (ko) 디씨엠 디맵핑 장치 및 방법
US8537921B2 (en) Apparatuses and methods for transmission and reception in a codebook based closed-loop (CL)-multiple input multiple output (MIMO) system
CN109274630B (zh) 抗频率选择性衰落的多载波信号矢量分集合并方法
JP2007037076A (ja) Ｏｆｄｍ復調装置、方法およびプログラム
JP4588931B2 (ja) 移動無線端末
KR101237452B1 (ko) Ｏｆｄｍ/ａ 시스템에서 하이브리드 ｍｉｍｏ 방식을 위한 방법 및 시스템
JP5047289B2 (ja) 等化構造及び等化方法
CN105959047A (zh) 一种nc预编码sm-ofdm系统的最优功率分配方法
JP3658569B2 (ja) 信号伝送システム、送信装置及び受信装置
JP5511433B2 (ja) 受信装置
KR101433852B1 (ko) 다중 안테나 수신기 및 신호 수신 방법
Nieto An investigation of OFDM-CDMA waveforms using different modulation schemes on HF multipath/fading channels
WO2007067018A1 (en) Apparatus for estimating time and frequency offset using antenna diversity in ofdm communication system and method thereof
JP2010272978A (ja) 無線受信装置
KR100952935B1 (ko) 채널 추정장치, 그 장치를 포함하는 ｏｆｄｍ 수신장치 및채널 추정방법
CN118590089A (en) Multiple orthogonal sequence spread spectrum communication method and device in OTFS system
KR100938564B1 (ko) 회전 변환 기반의 송신 빔 형성 방법 및 이를 기록한컴퓨터 판독 가능 저장 매체
WO2012167528A1 (zh) 一种多输入输出天线系统的信号检测方法和系统
Liu et al. Optimal Diversity Position over Time-Varying Rayleigh Channel with Spatial Interpolation
JP2010272977A (ja) 無線受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee