CN1260852C - 传输线路 - Google Patents

传输线路 Download PDF

Info

Publication number
CN1260852C
CN1260852C CN200310114895.3A CN200310114895A CN1260852C CN 1260852 C CN1260852 C CN 1260852C CN 200310114895 A CN200310114895 A CN 200310114895A CN 1260852 C CN1260852 C CN 1260852C
Authority
CN
China
Prior art keywords
line
signal
ground path
input electrode
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200310114895.3A
Other languages
English (en)
Other versions
CN1499666A (zh
Inventor
南文裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1499666A publication Critical patent/CN1499666A/zh
Application granted granted Critical
Publication of CN1260852C publication Critical patent/CN1260852C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Waveguides (AREA)

Abstract

提供了一种能抑制电特性劣化且节约布线资源的传输线路，包括：配置在第一平面上的第一输入电极(23)；在第一平面上并行排列，一端连接在所述第一输入电极(23)上的带状的多个信号线路(21a～21d)；连接多个信号线路(21a～21d)的与第一输入电极(23)相反的一端的第一输出电极(25)；在与第一平面相对的第二平面上，配置在第一输入电极(23)的附近的第二输入电极(24)；在第一平面上，在多个信号线路(21a～21d)彼此之间和外侧交替排列，一端连接在第二输入电极(24)上的带状的多个接地线路(22a～22e)；在第二平面上，配置在第一输出电极(25)的附近，连接多个接地线路(22a～22e)的第二输出电极(26)。

Description

传输线路
技术领域
本发明涉及半导体集成电路中的高速信号用的传输线路和使用该传输线路的半导体器件。
背景技术
近年，半导体集成电路的高速化不断进展，实现了以数GHz的时钟速度工作的微处理器或以数GHz工作的高频电路。在半导体集成电路中，为了进行GHz级的信号传输，布线串扰的对策或对于包含布线电感的高频信号响应的考虑成为必要。作为进行了这样的考虑的代表性传输线路，有共面线路或微波传输带线路。
报告了把共面线路应用于半导体集成电路的时钟布线中的例子(例如，参照非专利文献1)。
此外，微波传输带线路一般在安装衬底等中使用。在半导体集成电路中，有降低电容构造的应用例。(例如，参照非专利文献2)。
[非专利文献1]
F.Ishihara等，proceeding of ASP-DAC2000，2000年，P647-652
[非专利文献2]
M.Mizuno等，IEEE ISSCC2000，2002年，P366-367
为了进行超高速信号传输，可以使线宽变粗来降低布线阻抗。这样，与上下布线层的耦合效应相对增大，串扰噪声的影响成为问题。此外，也存在其它信号布线的布线处理前的阻抗预测误差增大的问题。
在微波传输带线路中，存在形成返回路径的接地面消耗很多布线资源并成为一般信号布线的较大障碍的问题。
发明内容
本发明的目的在于解决这些课题，提供能够抑制电特性恶化且节约布线资源的传输线路。
本发明的另一目的在于：提供使用能抑制电特性的恶化且节约布线资源的传输线路的半导体器件。
为了解决所述课题，本发明的第一特征的要旨在于提供一种传输线路，包括：配置在第一平面上的第一输入电极；位于所述第一平面上且一端连接在所述第一输入电极上的并行排列的带状的多个信号线路；连接所述多个信号线路的与所述第一输入电极相反的一端的第一输出电极；在与所述第一平面相对的第二平面上且配置在所述第一输入电极附近的第二输入电极；位于所述第一平面上，在位于所述第一平面上的所述多个信号线路彼此之间和外侧交替排列且一端连接在所述第二输入电极上的带状的多个接地线路；以及在所述第二平面上，配置在所述第一输出电极附近且连接所述多个接地线路的另一端的第二输出电极。
根据本发明的第一特征，提供抑制电特性的恶化，并且能节约布线资源的传输线路。
在本发明的第一特征中，如果对于信号线路的线路厚度，使信号线路和接地线路的线路宽度为线路厚度的2倍以下，使信号线路和接地线路间的线路间隔宽度为线路厚度以下，就更具效果。
本发明的第二特征的要旨在于提供一种传输线路：包括：配置在平面上的第一信号线路；与第一信号线路相对并行配置，至少在一部分上具有截断区域的第一接地线路；在平面上重叠在截断的区域上，配置在第一信号线路的两侧，分别连接在第一信号线路的截断的一方和另一方上的跨线接地线路。
根据本发明的第二特征，提供抑制电特性的恶化，并且能节约布线资源的传输线路。
在本发明的第二特征中，希望第一接地线路的线路宽度比第一信号线路的线路宽度大，并且为第一信号线路和第一接地线路的间的层间距离的20倍的值与第一信号线路的线路宽度的和以下。此外，希望第一接地线路的截断的区域长度为第一信号线路长度的20％以下。还可以具有：配置在平面上，与第一信号线路电连接的第一输入电极；在平面上并行配置，一端连接在第一输入电极上的带状的多个第二信号线路；与第一输入电极相对，连接多个第二信号线路的另一端的第一输出电极；在与平面相对的另一平面上，配置在第一输入电极附近，电连接在第一接地线路上的第二输入电极；在平面上，在多个第二信号线路之间和外侧交替排列，一端连接在第二输入电极上的带状的多个第二接地线路；在另一平面上配置在第一输出电极的附近，连接多个第二接地线路的另一端的第二输出电极。
本发明的第二特征的要旨在于提供一种半导体器件，包括：从输入提供给终端电路的信号的根驱动单元连接在根中继缓冲单元上的由微波传输带型传输线路构成的根线路；从根中继缓冲单元分支，连接在第一中继缓冲单元上的由微波传输带型传输线路构成的根分支线路；从中继缓冲单元分支，连接在向电路供给所述信号的第二中继缓冲单元上的由共面型传输线路构成的中继分支线路。此外，共面型传输线路包括：在平面上并行排列，一端连接在第一输入电极上的带状的多个第二信号线路；与第一输入电极相对，连接多个第二信号线路的另一端的第一输出电极；在与平面相对的另一平面上，配置在第一输入电极附近，电连接在第一接地线路上的第二输入电极；在平面上，在多个第二信号线路之间和外侧交替排列，一端连接在第二输入电极上的带状的多个第二接地线路；在另一平面上配置在第一输出电极的附近，连接多个第二接地线路的另一端的第二输出电极。
附图说明
下面简要说明附图。
图1是本发明实施例1的共面型传输线路的概略结构图。
图2是本发明实施例的共面型传输线路的剖视图。
图3是本发明实施例2的微波传输带型传输线路的概略结构图。
图4是本发明实施例2的微波传输带型传输线路的剖视图。
图5是说明本发明实施例3的半导体器件的传输线路的概略结构图。
图6是表示实施例3的半导体器件的传输线路一例的概略结构图。
符号的说明。
11-半导体衬底；13-第一层间绝缘膜；15-第二层间绝缘膜；21a～21d-信号线路；22a～22e-接地线路；23、123-第一输入电极；24、124-第二输入电极；25-125-第一输出电极；26、126-第二输出电极；27-第一输入端子；28-第二输入端子；29-第一输出端子；30-第二输出端子；32a～32e-第一栓塞；34a～34e-第二栓塞；41、141-第一信号线路；42a、42b、142a、142b-第一接地线路；43a、43b、143a、143b-跨线接地线路；44a～44h-栓塞；47-第一信号布线；48-第二信号布线；60-根驱动单元；61-根中继缓冲单元；62a～62d-第一中继缓冲单元；64a～64p-第二中继缓冲单元；71-根线路；72a～72d-根分支线路；74a～74p-中继分支线路；100-时钟输入缓冲单元；101-时钟输出缓冲单元；102-共面型传输线路；103-中继缓冲单元；104-微波传输带型传输线路；107a-107f-信号布线；121a～121d-第二信号线路；122a～122e-第二接地线路。
具体实施方式
下面，参照附图，说明本发明的实施例。在以下附图的记载中，对于同一或类似的部分付与同一或类似的符号。可是，应该注意的是：附图是示意性的，厚度和平面尺寸的关系、各层的厚度比率等与实际是不同的。因此，具体的厚度或尺寸应该参照以下的说明来判断。此外，当然也包含在附图彼此间彼此尺寸的关系或比率不同的部分。
(实施例1)
本发明实施例1的共面型传输线路如图1所示，多个信号线路21a～21d配置在多个接地线路22a～22e之间，在同一平面上并行配置为带状。信号线路21a～21d在同一平面上，例如向着图1的纸面，在左侧的一端连接在第一输入电极23上，向着纸面，在右侧的一端连接在第一输出电极25上。接地线路22a～22e在与配置信号线路21a～21d和接地线路22a～22e的平面相对的另一平面上，在一端分别通过第一栓塞32a～32e连接到配置于第一输入电极23附近的第二输入电极24上，在另一端分别通过第二栓塞34a～34e连接到配置于第一输出电极25附近的第二输出电极26上。此外，在第一和第二输入电极23、24上设置有第一和第二输入端子27、28，在第一和第二输出电极25、26上设置有第一和第二输出端子29、30。第一和第二输入端子27、28连接在信号发送一侧的电路上，此外，第一和第二输出端子29、30连接在信号接收一侧的电路上。
下面，参照作为图1的A-A截面和B-B截面的图2(a)和图2(b)，说明本发明实施例1的共面型传输线路构造。为了便于说明，如图2(a)和图2(b)所示，使第二层间绝缘膜15为设置在半导体衬底11上的多个层间绝缘膜的最上层，但是在第二层间绝缘膜15上还可以设置层间绝缘膜。此外，第二输入电极24和第二输出电极26设置在与第二层间绝缘膜15相邻的下层的第一层间绝缘膜13表面上，但是也可以设置在第一层间绝缘膜13的更下层的其它层间绝缘膜上，此外，当然也可以是设置在第二层间绝缘膜15上层中的层间绝缘膜表面。
如图2(b)所示，在半导体衬底11上的由氧化硅(SiO2)等绝缘膜构成的第一层间绝缘膜13上淀积的第二层间绝缘膜15表面上，以与接地线路22a～22e的线路间隔宽度s的间隔交替配置有线路宽度wc、线路厚度t的多个信号线路21a～21d。信号线路21a～21d在第二层间绝缘膜15表面连接在第一输入电极23和第一输出电极25上。而接地线路22a～22e为了避免与信号线路21a～21d的短路，连接到配置在与第二层间绝缘膜15表面相对的另一面例如第一层间绝缘膜13上的第二输入电极24和第二输出电极26上。例如如图2(b)所示，接地线路22a～22e对于配置在第一层间绝缘膜13表面上的第二输入电极24，通过掩埋设置在第二层间绝缘膜15中的接触孔内的第一栓塞32a～32e连接。
根据本发明实施例1的层间绝缘膜，并行延伸的信号线路21a～21d和接地线路22a～22e的电磁耦合相对增强。因此，很难受到来自在设置在第二层间绝缘膜15的下层的布线层或第二层间绝缘膜15之上层叠设置的布线层的串扰引起的噪声影响。此外，在3线式共面线路中，在高频区域中，由于表皮效应，电流流路集中在表面上，布线电阻急剧上升，但是在本发明实施例1的共面型传输线路中，信号线路21a～21d和接地线路22a～22e被分割到多个传输线路中，并行延伸，所以能抑制布线电阻的增加。此外，为了最大限度发挥这些优点，并且为了节约布线资源，对于信号线路21a～21d的线路厚度t，希望信号线路21a～21d和接地线路22a～22e的线路宽度wc为线路厚度t的2倍以下，并且线路间隔宽度s为线路厚度t以下。
(实施例2)
本发明实施例2的微波传输带型传输线路如图3所示，在与配置第一信号线路41的表面相对的平面上配置截断的第一接地线路42a和42b。在与第一信号线路41同一平面中，设置在第一信号线路41的两侧的跨线接地线路43a、43b与第一接地线路42a和42b一部分相对重叠配置。跨线接地线路43a通过与第一接地线路42a和42b相对重叠的部分上设置的栓塞44a、44b和44e、44f与第一接地线路42a和42b连接。此外，跨线接地线路43b通过与第一接地线路42a和42b相对重叠的部分上设置的栓塞44c、44d和44g、44h与第一接地线路42a和42b连接。因此，在跨线接地线路43a、43b下部的第一接地线路42a和42b间能设置第一信号布线47或第二信号布线48。
下面，参照作为图3的C-C截面的图4，说明本发明实施例2的微波传输带型传输线路的构造。为了便于说明，如图4所示，使第二层间绝缘膜15为设置在半导体衬底11上的多个层间绝缘膜的最上层，但是当然在第二层间绝缘膜15上还可以设置层间绝缘膜。
如图4所示，在淀积在半导体衬底11上的第一层间绝缘膜13上的第二层间绝缘膜15表面上配置有线路宽度w的第一信号线路41，在第一信号线路41的两侧配置有跨线接地线路43a、43b。跨线接地线路43a、43b与设置在第一层间绝缘膜13上的第一接地线路通过掩埋设置在第二层间绝缘膜15中的接触孔内的栓塞44a、44b和栓塞44c、44d连接。第一信号线路41与第一接地线路42a隔开层间距离h。此外，在第一层间绝缘膜13表面上也设置有第一和第二信号布线47、48。
在本发明实施例2的微波传输带型传输线路中，与在第二层间绝缘膜15表面上延伸的第一信号线路41相对的截断的第一接地线路42a、42b通过配置在与第一信号线路41同一第二层间绝缘膜15表面上的跨线接地线路43a、43b连接。因此，不用迂回绕过夹着第一接地线路42a、42b配置的电路间的第一和第二信号布线47、48，能以短距离在第一接地线路42a、42b间布线。须指出的是，第一信号线路41和跨线接地线路43a、43b变为共面线路构造。
本发明实施例2的微波传输带型传输线路的接地不是一般使用的微波传输带线路的接地面，而是使用了第一接地线路42a、42b。第一接地线路42a、42b的线路宽度为第一信号线路41的线路宽度w以上，为(w+20×h)以下。所述第一接地线路42a、42b的线路宽度设定为确保返回电流的75％～95％左右。因此，使传输线路的特性阻抗等电特性的变动为10％以下，能实现布线资源的节约。此外，关于基于跨线接地线路43a、43b的连接部，如果设置为第一接地线路42a、42b长度的20％以下，就能把传输线路的长度方向的特性阻抗变动抑制在±5％以内。
在本发明实施例2中，表示了在第一信号线路41的下层存在第一接地线路42a、42b的例子，但是当然第一信号线路也可以位于上层，或者也可以是上下层都由第一接地线路夹着的微波传输带线路。
(实施例3)
本发明实施例3的半导体器件中使用的传输线路的特征在于：组合使用实施例1和2中说明的共面型传输线路。其它与实施例1和2同样，所以省略重复的说明。
本发明实施例3的半导体器件中使用的传输线路如图5所示，例如用于逻辑电路等的时钟信号布线中。时钟信号从时钟信号源首先施加到根驱动单元60，一端通过由微波传输带型传输线路构成的根线路71转接到根中继缓冲单元61。时钟信号通过由微波传输带型传输线路构成的根分支线路72a～72d从根中继缓冲单元61向第一中继缓冲单元62a～62d传输。然后分支的时钟信号从各第一中继缓冲单元62a～62d通过由共面型传输线路构成的中继分支线路74a～74p向各第二根中继缓冲单元64a～64p传输。
当象逻辑电路等的时钟信号布线那样，信号的供给目标非常多时，在时钟信号布线路径的途中插入中继用的缓冲单元来分配时钟信号。在本发明实施例1的共面型传输线路中，因为是信号线路和接地线路细分化的并行配置的构造，所以寄生电容增加，此外，布线电阻也容易增加。因此，为了使GHz级的高速时钟信号传播，本发明实施例2的微波传输带型传输线路是有利的。可是，如果过多采用微波传输带型传输线路那样构造的布线，就无法充分确保布线资源。
在本发明实施例3的半导体器件中，例如如图6所示，在靠近时钟信号的供给源的信号布线107a比较少的区域中使用微波传输带型传输线路104，而在时钟信号的供给目标，在信号布线107b～107f密集的区域中使用共面型传输线路102。微波传输带型传输线路104具有向第一信号线路141的一端输入时钟信号的时钟输入缓冲单元100。在与配置第一信号线路141的平面相对的平面上配置的第一信号线路142a、142b被截断，跨线接地线路143a、143b设置在与第一信号线路相同的表面上。在跨线接地线路143a、143b的下部配置有信号布线107a。
第一信号线路141的另一端通过中继缓冲单元103连接在共面型传输线路102的第一输入电极123上。此外，第一接地线路142b连接在第二输入电极124上。共面型传输线路102的第二信号线路121a～121d和第二接地线路122a～122e与第一信号线路形成在同一表面上。因此，能在共面型传输线路102的下部配置多个信号布线107b～107f。第二信号线路121a～121d和第二接地线路122a～122e在与微波传输带型传输线路104一侧相对的另一端连接在第一输出电极125和第二输出电极126上。第一输出电极125连接在时钟输出缓冲单元101上，向附近的电路提供时钟信号。
根据本发明实施例3的半导体器件的传输线路，能抑制信号传播特性的恶化，并且能抑制布线资源的消耗。这里，如果实施例1的共面型传输线路的特性阻抗和单位长度的布线阻抗分别为Zc和Ro，就可以决定共面型传输线路的长度为(2×Zc/Ro)。如果共面型传输线路的长度变为(2×Zc/Ro)以上，则传输的信号急速衰减。
(其它实施例)
如上所述，根据实施例1～3记载了本发明，但是不应该理解为构成本说明的一部分的论述和附图限定本发明。本行业的人士从本说明中能知道各种替代实施形态、实施例和运用技术。
在本发明的实施例1～3中，作为第二层间绝缘膜，表示了SiO2等绝缘膜，但是，当然例如也可以使用氮化硅(Si3N4)膜和氧化铝(Al2O3)膜等绝缘膜，或者具有由多晶硅膜、非晶硅膜、金属膜等导电层构成的布线构造的层也能取得同样的效果。
此外，本发明实施例1的共面型传输线路能应用于差动信号布线中。即在共面型传输线路的一方外加脉冲信号，在共面型传输线路的另一方外加差动脉冲信号。在相邻的线路间传输相反极性的信号，所以电磁耦合相对增强，很难受到来自其他布线层的串扰引起的噪声。
这样，本发明当然包含这里未记载的各种实施形态。因此，如上所述，本发明的技术范围只由与妥当的权利要求书有关的发明特定事项决定。
根据本发明，能提供可以抑制电特性的恶化且节约布线资源的传输线路和使用该传输线路的半导体器件。

Claims (2)

1.一种传输线路，包括：
配置在第一平面上的第一输入电极；
位于所述第一平面上且一端连接在所述第一输入电极上的并行排列的带状的多个信号线路；
连接所述多个信号线路的与所述第一输入电极相反的一端的第一输出电极；
在与所述第一平面相对的第二平面上且配置在所述第一输入电极附近的第二输入电极；
位于所述第一平面上，在位于所述第一平面上的所述多个信号线路彼此之间和外侧交替排列且一端连接在所述第二输入电极上的带状的多个接地线路；以及
在所述第二平面上，配置在所述第一输出电极附近且连接所述多个接地线路的另一端的第二输出电极。
2.根据权利要求1所述的传输线路，其中：
所述信号线路和所述接地线路的线路宽度分别为所述信号线路的线路厚度的2倍以下，所述信号线路和所述接地线路间的线路间隔宽度为所述信号线路的线路厚度以下。
CN200310114895.3A 2002-11-07 2003-11-07 传输线路 Expired - Fee Related CN1260852C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP324021/2002 2002-11-07
JP2002324021A JP3660338B2 (ja) 2002-11-07 2002-11-07 伝送線路及び半導体装置

Publications (2)

Publication Number Publication Date
CN1499666A CN1499666A (zh) 2004-05-26
CN1260852C true CN1260852C (zh) 2006-06-21

Family

ID=32211925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310114895.3A Expired - Fee Related CN1260852C (zh) 2002-11-07 2003-11-07 传输线路

Country Status (3)

Country Link
US (1) US6985055B2 (zh)
JP (1) JP3660338B2 (zh)
CN (1) CN1260852C (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954920B2 (en) * 2003-06-30 2005-10-11 International Business Machines Corporation Method, program product, and design tool for automatic transmission line selection in application specific integrated circuits
TWI286916B (en) * 2004-10-18 2007-09-11 Via Tech Inc Circuit structure
CN100553032C (zh) * 2005-03-30 2009-10-21 松下电器产业株式会社 传输线对
JP5157090B2 (ja) * 2005-09-14 2013-03-06 セイコーエプソン株式会社 半導体装置、電気光学装置及び電子機器
US7705696B2 (en) * 2007-03-21 2010-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Structure design for minimizing on-chip interconnect inductance
US8028406B2 (en) * 2008-04-03 2011-10-04 International Business Machines Corporation Methods of fabricating coplanar waveguide structures
JP5396145B2 (ja) * 2009-05-15 2014-01-22 日本発條株式会社 ディスク装置用フレキシャ
US20120062040A1 (en) * 2009-06-04 2012-03-15 Shunichi Kaeriyama Semiconductor device and signal transmission method
JP5476854B2 (ja) * 2009-08-20 2014-04-23 沖電気工業株式会社 コプレーナ線路及びその製造方法
JP5453153B2 (ja) * 2010-03-31 2014-03-26 日本発條株式会社 ディスク装置用フレキシャ
US8963657B2 (en) * 2011-06-09 2015-02-24 International Business Machines Corporation On-chip slow-wave through-silicon via coplanar waveguide structures, method of manufacture and design structure
WO2013094471A1 (ja) * 2011-12-22 2013-06-27 株式会社村田製作所 高周波信号線路及び電子機器
JP6123846B2 (ja) * 2015-05-28 2017-05-10 大日本印刷株式会社 サスペンション用フレキシャー基板の製造方法
CN105578740B (zh) * 2016-02-25 2018-09-04 广东欧珀移动通信有限公司 单面软硬结合板及移动终端
EP3518280B1 (en) * 2018-01-25 2020-11-04 Murata Manufacturing Co., Ltd. Electronic product having embedded porous dielectric and method of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846721A (en) * 1973-08-08 1974-11-05 Amp Inc Transmission line balun
JPH0522001A (ja) 1991-07-15 1993-01-29 Fujitsu Ltd 伝送線路構造
JPH0725601A (ja) 1993-07-12 1995-01-27 Mitsubishi Heavy Ind Ltd メタン分解用電気炉及びメタン分解方法
JPH07135407A (ja) 1993-11-11 1995-05-23 Nippon Telegr & Teleph Corp <Ntt> 高周波線路
CA2148341C (en) * 1995-05-01 1997-02-04 Shen Ye Method and structure for high power hts transmission lines using strips separated by a gap
JP2877128B2 (ja) 1997-02-13 1999-03-31 日本電気株式会社 レイアウト方法及び装置
JP3318739B2 (ja) 1998-03-27 2002-08-26 日本航空電子工業株式会社 ディファレンシャル信号伝送線路
JP3473516B2 (ja) 1999-09-20 2003-12-08 日本電気株式会社 半導体集積回路

Also Published As

Publication number Publication date
US6985055B2 (en) 2006-01-10
JP3660338B2 (ja) 2005-06-15
CN1499666A (zh) 2004-05-26
JP2004159174A (ja) 2004-06-03
US20040090282A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
CN1260852C (zh) 传输线路
CN1126117C (zh) 带拟绞合线的柔性印刷电路
KR100731544B1 (ko) 다층배선 코플래너 웨이브가이드
CN1186663C (zh) 与标准cmos电路相集成的波导结构及其制作方法
CN1126245C (zh) 带有聚合物层的表面安装滤波器
CN1153312C (zh) 介质滤波器、介质双工器和通信设备
CN102844864B (zh) 用于传输线的屏蔽结构
CN1310807A (zh) 差动驱动光调制器
US8922293B2 (en) Microstrip lines with tunable characteristic impedance and wavelength
CN1652395A (zh) 微带线
CN1362785A (zh) 高频开关组件及安装该高频开关组件的高频仪器
US6781236B2 (en) Semiconductor device using a multilayer wiring structure
CN1571164A (zh) 具有网型栅极电极的mos晶体管
CN1254879C (zh) 宽带微波传输带定向耦合器
CN1134843C (zh) 平面介质集成电路
CN1264931A (zh) 介质滤波器、介质双工器和通信装置
CN1159800C (zh) 天线双工器和通信设备
CN1196222C (zh) 从波导管到微带的过渡装置
CN1203568C (zh) 介质滤波器、介质耦合器及使用它们的通信装置
CN1160825C (zh) 介电滤波器、介电双工器以及包含它们的通信设备
CN1656581A (zh) 用于从电源线去耦高频信号的去耦模块
CN220829639U (zh) 光调制器
US6535078B1 (en) Dielectric filter, dielectric duplexer, and communication system
CN2831419Y (zh) 具有补偿区于参考平面的孔状导通结构
CN118073362A (zh) 半导体器件、射频芯片及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060621

Termination date: 20091207