JP3318739B2 - ディファレンシャル信号伝送線路 - Google Patents

ディファレンシャル信号伝送線路

Info

Publication number
JP3318739B2
JP3318739B2 JP08170498A JP8170498A JP3318739B2 JP 3318739 B2 JP3318739 B2 JP 3318739B2 JP 08170498 A JP08170498 A JP 08170498A JP 8170498 A JP8170498 A JP 8170498A JP 3318739 B2 JP3318739 B2 JP 3318739B2
Authority
JP
Japan
Prior art keywords
line
layer
ground
transmission line
differential signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08170498A
Other languages
English (en)
Other versions
JPH11282592A (ja
Inventor
一弘 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP08170498A priority Critical patent/JP3318739B2/ja
Publication of JPH11282592A publication Critical patent/JPH11282592A/ja
Application granted granted Critical
Publication of JP3318739B2 publication Critical patent/JP3318739B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ディファレンシ
ャル信号を伝送する伝送線路に関し、特に、伝送線層と
その他の回路との間の雑音の相互影響を少なくする薄型
のディファレンシャル信号伝送線路に関する。
【0002】
【従来の技術】従来例を図を参照して説明する。パソコ
ンにおいて、CPUが実装されるCPU基板とCPUの
演算処理結果その他の情報を表示する液晶モジュールの
間を接続する伝送線路としては、ツイスト線或は同軸ケ
ーブルの如き伝送線路が使用されている。
【0003】
【発明が解決しようとする課題】近年において、特に、
携帯型パソコンの薄型化が急速に進行しており、これに
対応して使用される伝送線路を薄型化することも要請さ
れている。そして、この伝送線路の薄型化も雑音に耐え
る薄型伝送線路を開発すべく要請されている。この発明
は、上述の問題を解消したディファレンシャル信号伝送
線路を提供するものである。
【0004】
【課題を解決するための手段】請求項1:ディファレン
シャル信号伝送線路において、伝送層を3層具備し、3
層の伝送層の内の第1層を第1接地線層1とすると共
に、第2層を第2接地線層2とし、第1層および第2層
に挟持される中間の第3層を伝送線層3とし
【0005】そして、伝送線30は信号線32、接地線
33および電源線34より成り、第1接地線層1の第1
のフレキシブル絶縁シート11の表面に導電材料より成
るフレーム接地被膜13を成膜すると共に、第2接地線
層2の第2のフレキシブル絶縁シート21の表面に導電
材料より成る電源接地被膜23を成膜し、電源線をフレ
ーム接地被膜と電源接地被膜との間に位置せしめたディ
ファレンシャル信号伝送線路を構成した。
【0006】そして、請求項2:請求項1に記載される
ディファレンシャル信号伝送線路において、第1接地線
層1は第1のフレキシブル絶縁シート11の表面に導電
材料より成る第1の信号接地被膜12を成膜して構成さ
れ、第2接地線層2は第2のフレキシブル絶縁シート2
1の表面に導電材料より成る第2の信号接地被膜22を
成膜接合一体化して構成され、伝送線層3は両フレキシ
ブル絶縁シート11、21の間に伝送線30を水平方向
に配列した状態において接着層31により相互に接合一
体化したものであるディファレンシャル信号伝送線路を
構成した。
【0007】に、請求項:請求項に記載されるデ
ィファレンシャル信号伝送線路において、第1接地線層
1、伝送線層3の接地線33および第2接地線層2を貫
通してスルーホール4が形成され、その周面に短絡被膜
41を形成して上側の第1の信号接地被膜12、接地線
33および下側の第2の信号接地被膜22の3者を電気
的機械的に接続したディファレンシャル信号伝送線路を
構成した。
【0008】また、請求項:請求項1乃至3の何れか
に記載されるディファレンシャル信号伝送線路におい
て、電源線34とこれに最接近して位置決めされる信号
線32の対との間に接地線33を延伸形成したディファ
レンシャル信号伝送線路を構成した。
【0009】
【発明の実施の形態】この発明の実施の形態を図1の実
施例を参照して説明する。図1(a)はディファレンシ
ャル信号を伝送するフレキシブル伝送線路の斜視図、図
1(a)は図1(b)の線b−bに沿った断面を示す図
である。図1において、1は第1接地線層を示し、2は
第2接地線層を示す。3は第1接地線層1と第2接地線
層2により両面から挟持された伝送線層を示す。
【0010】第1接地線層1は第1のフレキシブル絶縁
シート11の表面に金属その他の導電材料より成る第1
の信号接地被膜12を成膜接合一体化して構成されてい
る。第2接地線層2は第2のフレキシブル絶縁シート2
1の表面に金属その他の導電材料より成る第2の信号接
地被膜22を成膜接合一体化して構成されている。伝送
線層3は、第1のフレキシブル絶縁シート11の下表面
と第2のフレキシブル絶縁シート21の上表面とを両面
の間に伝送線30を水平方向に配列した状態において接
着層31により相互に接合一体化した結果構成されるも
のである。伝送線30は信号線32、接地線33、電源
線34の3種類の線より成る。
【0011】信号線32は2本を1対として互いに平行
にディファレンシャル信号伝送線路の長さ方向に延伸形
成されている。接地線33は、信号線32の対の左右両
側において信号線32に平行にディファレンシャル信号
伝送線路の長さ方向に延伸形成されている。即ち、信号
線32の対の水平方向左右両側には必ず接地線33が延
伸存在している。
【0012】4はスルーホールであり、第1の信号接地
被膜12、第1のフレキシブル絶縁シート11、接地線
33、第2のフレキシブル絶縁シート21、および第2
の信号接地被膜22を貫通して形成される。そして、ス
ルーホール4の周面には41により示される導電性の短
絡被膜が形成され、結局、上側の第1の信号接地被膜1
2、接地線33および下側の第2の信号接地被膜22の
3者はこの短絡被膜41を介して電気的機械的に接続し
て互いに同電位に保持されることとなる。
【0013】以上のディファレンシャル信号伝送線路に
おいて、信号線32に対する第1接地線層1の第1の信
号接地被膜12と、第2接地線層2の第2の信号接地被
膜22と、接地線33の相互位置関係についてみるに、
信号線32の対の上側は第1の信号接地被膜12により
覆われると共に、信号線32の対の下側は第2の信号接
地被膜22により覆われている。信号線32の対の左右
両側には接地線33が水平方向に存在している。信号線
32の対はその上下左右、結局はその全体を導体により
包囲されていることになる。そして、信号線32の対全
体を包囲しているこれら上側の第1の信号接地被膜1
2、すべての接地線33および下側の第2の信号接地被
膜22の3者は上述した通り短絡被膜41を介して電気
的機械的に相互接続して互いに同電位、即ち接地電位に
保持されているので、信号線32と他回路との間の雑音
の影響を少なくすることができる。同様に、信号線32
の対の左右両側に隣接する他の信号線32の対との間の
クロストークも減少することができる。
【0014】更に、先の第1のフレキシブル絶縁シート
11の表面に、第1の信号接地被膜12とは分離してい
る金属その他の導電材料より成るフレーム接地被膜13
を成膜接合一体化して構成している。そして、第2のフ
レキシブル絶縁シート21の表面に、第2の信号接地被
膜22とは分離している金属その他の導電材料より成る
電源接地被膜23を成膜接合一体化して構成している。
伝送線層3の接着層31には信号線32および接地線3
3の他に、電源線34も形成され、この電源線34はフ
レーム接地被膜13と電源接地被膜23によりその上下
面を覆われている。図の実施例においては、電源線34
とこれに最接近して位置決めされる信号線32の対との
間に接地線33を延伸形成している。従って、電源線3
4から放射される雑音は、フレーム接地被膜13、電源
接地被膜23、接地線33に遮蔽されて信号線32の対
側に回り込むことを阻止される。
【0015】
【発明の効果】以上の通りであって、この発明に依れ
ば、ディファレンシャル信号伝送線路を3層の伝送層に
より構成し、3層の伝送層の内の第1層を第1接地線層
とすると共に第2層を第2接地線層とし、第1層および
第2層により第3層である伝送線層を挟持することによ
り、伝送線層とその他の回路との間の雑音の相互影響を
少なくする薄型の伝送線路を構成することができる。
【0016】そして、第1接地線層は第1のフレキシブ
ル絶縁シートの表面に導電材料より成る第1の信号接地
被膜を成膜して構成され、第2接地線層は第2のフレキ
シブル絶縁シートの表面に導電材料より成る第2の信号
接地被膜を成膜接合一体化して構成され、伝送線層は両
フレキシブル絶縁シートの間に伝送線を水平方向に配列
した状態において接着層により相互に接合一体化し、第
1接地線層、伝送線層の接地線および第2接地線層を貫
通してスルーホールが形成され、その周面に短絡被膜を
形成して上側の第1の信号接地被膜、接地線および下側
の第2の信号接地被膜の3者を電気的機械的に接続した
ことにより、信号線と他回路との間の雑音の影響を少な
くすると共に、信号線の対の左右両側に隣接する他の信
号線の対との間のクロストークも減少することができ
る。
【0017】また、第1のフレキシブル絶縁シートの表
面に導電材料より成るフレーム接地被膜を成膜すると共
に、第2のフレキシブル絶縁シートの表面に導電材料よ
り成る電源接地被膜を成膜し、電源線をフレーム接地被
膜と電源接地被膜との間に位置せしめたことにより、電
源線から放射される雑音がフレーム接地被膜および電源
接地被膜に遮蔽されて信号線の対側に回り込むことは阻
止される。
【0018】更に、電源線とこれに最接近して位置決め
される信号線の対との間に接地線を延伸形成することに
より、電源線から放射される雑音の遮蔽はより確実にな
る。
【図面の簡単な説明】
【図1】実施例を説明する斜視図。
【図2】図1における線2−2に沿った断面を示す図。
【符号の説明】
1 第1接地線層 11 第1のフレキシブル絶縁シート 12 第1の信号接地被膜 13 フレーム接地被膜 2 第2接地線層 21 第2のフレキシブル絶縁シート 22 第2の信号接地被膜 23 電源接地被膜 3 伝送線層 30 伝送線 31 接着層 32 信号線 33 接地線 34 電源線 4 スルーホール 41 短絡被膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−97612(JP,A) 特開 平2−19003(JP,A) 特開 昭58−92101(JP,A) 特開 平1−296327(JP,A) 特開 平6−177500(JP,A) 特開 平4−20019(JP,A) 実開 昭62−85004(JP,U) (58)調査した分野(Int.Cl.7,DB名) G06F 3/00 H01P 3/04 - 3/08

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 ディファレンシャル信号伝送線路におい
    て、 3層の伝送層を具備し、 3層の伝送層の内の第1層を第1接地線層とすると共
    に、第2層を第2接地線層とし、 第1層および第2層に挟持される中間の第3層を伝送線
    層とし 上記伝送線は信号線、接地線および電源線より成り、 上記第1接地線層の第1のフレキシブル絶縁シートの表
    面に導電材料より成るフレーム接地被膜を成膜し、 上記第2接地線層の第2のフレキシブル絶縁シートの表
    面に導電材料より成る電源接地被膜を成膜し、 電源線をフレーム接地被膜と電源接地被膜との間に位置
    せしめた ことを特徴とするディファレンシャル信号伝送
    線路。
  2. 【請求項2】 請求項1に記載されるディファレンシャ
    ル信号伝送線路において、 第1接地線層は第1のフレキシブル絶縁シートの表面に
    導電材料より成る第1の信号接地被膜を成膜して構成さ
    れ、 第2接地線層は第2のフレキシブル絶縁シートの表面に
    導電材料より成る第2の信号接地被膜を成膜接合一体化
    して構成され、 伝送線層は両フレキシブル絶縁シートの間に伝送線を水
    平方向に配列した状態において接着層により相互に接合
    一体化したものであることを特徴とするディファレンシ
    ャル信号伝送線路。
  3. 【請求項3】 請求項に記載されるディファレンシャ
    ル信号伝送線路において、 第1接地線層、伝送線層の接地線および第2接地線層を
    貫通してスルーホールが形成され、その周面に短絡被膜
    を形成して上側の第1の信号接地被膜、接地線および下
    側の第2の信号接地被膜の3者を電気的機械的に接続し
    たことを特徴とするディファレンシャル信号伝送線路。
  4. 【請求項4】 請求項1乃至3の何れかに記載されるデ
    ィファレンシャル信号伝送線路において、 電源線とこれに最接近して位置決めされる信号線の対と
    の間に接地線を延伸形成したことを特徴とするディファ
    レンシャル信号伝送線路。
JP08170498A 1998-03-27 1998-03-27 ディファレンシャル信号伝送線路 Expired - Fee Related JP3318739B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08170498A JP3318739B2 (ja) 1998-03-27 1998-03-27 ディファレンシャル信号伝送線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08170498A JP3318739B2 (ja) 1998-03-27 1998-03-27 ディファレンシャル信号伝送線路

Publications (2)

Publication Number Publication Date
JPH11282592A JPH11282592A (ja) 1999-10-15
JP3318739B2 true JP3318739B2 (ja) 2002-08-26

Family

ID=13753781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08170498A Expired - Fee Related JP3318739B2 (ja) 1998-03-27 1998-03-27 ディファレンシャル信号伝送線路

Country Status (1)

Country Link
JP (1) JP3318739B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3741603B2 (ja) 2000-11-17 2006-02-01 寛治 大塚 配線基板
JP3660338B2 (ja) 2002-11-07 2005-06-15 株式会社東芝 伝送線路及び半導体装置
JP4142992B2 (ja) 2003-05-15 2008-09-03 株式会社フジクラ GHz帯伝送の伝送線路構造およびGHz帯伝送に用いるコネクタ
WO2011056967A2 (en) * 2009-11-06 2011-05-12 Molex Incorporated Multi-layer circuit member with reference circuit
WO2016163436A1 (ja) 2015-04-09 2016-10-13 株式会社村田製作所 複合伝送線路および電子機器
CN110764639A (zh) * 2018-07-27 2020-02-07 京东方科技集团股份有限公司 功能面板及其制造方法、终端

Also Published As

Publication number Publication date
JPH11282592A (ja) 1999-10-15

Similar Documents

Publication Publication Date Title
JP3314594B2 (ja) 高周波回路用電極及びこれを用いた伝送線路、共振器
EP1575062A2 (en) Flat cable, flat cable sheet, and flat cable sheet producing method
WO2014156422A1 (ja) 樹脂多層基板および電子機器
WO2021249345A1 (zh) 柔性线路板及显示装置
WO2014115607A1 (ja) 伝送線路、および電子機器
JP3318739B2 (ja) ディファレンシャル信号伝送線路
JPH10303521A (ja) 伝送線路基板
US11586311B2 (en) Display panel and displaying device
WO2021129159A1 (zh) 柔性显示面板和曲面显示屏
CN117255148A (zh) 传输组件及可折叠电子设备
WO2020220465A1 (zh) 印刷电路板及显示装置
CN111210730A (zh) 显示面板以及显示装置
JPH11258621A (ja) 可撓性配線基板、液晶表示装置、電子機器
CN110461086A (zh) 一种电路板、电路板制作方法及终端
WO2021208725A1 (zh) 显示模组和终端
CN216773243U (zh) 一种显示面板及显示装置
US11876318B2 (en) Electronic device and flat cable
WO2022178993A1 (zh) 触控面板和触控装置
CN109686259B (zh) 显示面板及显示装置
JP4998741B2 (ja) アダプタ構造,高周波ケーブル体および配線板接続体
JP3291423B2 (ja) 表示パネルの実装方法および実装構造
WO2019087753A1 (ja) インターポーザおよび電子機器
JP2904449B2 (ja) 電子機器における実装構造
TWI737328B (zh) 柔性電路板
WO2021235263A1 (ja) 信号伝送線路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020507

LAPS Cancellation because of no payment of annual fees