CN1208831C - 半导体用引线架 - Google Patents

半导体用引线架 Download PDF

Info

Publication number
CN1208831C
CN1208831C CNB031015794A CN03101579A CN1208831C CN 1208831 C CN1208831 C CN 1208831C CN B031015794 A CNB031015794 A CN B031015794A CN 03101579 A CN03101579 A CN 03101579A CN 1208831 C CN1208831 C CN 1208831C
Authority
CN
China
Prior art keywords
tie line
line portion
lead frame
mold shell
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031015794A
Other languages
English (en)
Other versions
CN1433074A (zh
Inventor
安田义树
高仓英也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1433074A publication Critical patent/CN1433074A/zh
Application granted granted Critical
Publication of CN1208831C publication Critical patent/CN1208831C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体用引线架，接近树脂外壳15，形成二次连结线部4a2、4b2，同时为防止由使二次连结线部4a2、4b2接近树脂外壳15造成的连结线切断时的故障，在二次连结线部4a2、4b2的一侧的侧边沿部(连结线切断时被冲头冲掉的内部引线12a、12b的两侧的部分)，形成第一缺口部1。另外，在第二连结线部4a2、4b2另一侧的侧边沿部，形成第二缺口部2，该第二缺口部2嵌入从邻接的树脂外壳15延伸出的各引线架100a、100b的各外部引线13a、13b的前端。

Description

半导体用引线架
技术领域
本发明涉及一种用于制造树脂密封型半导体装置时的半导体用引线架，更详细地说，涉及一种利用传导铸模形成的半导体装置及光耦合元件的半导体用引线架。
背景技术
一般地说，树脂密封型半导体装置的制造工序具有以下工序：将芯片搭载在引线架的工序；将搭载的芯片和引线部进行电气连接的导线连接工序；导线连接后将芯片进行树脂密封的传导铸模工序；和连结线切断工序，将连结线部切断，该连结线部在该传导铸模工序时，完成防止树脂流出的任务。
而且在该连结线切断工序中，利用连结线切断金属模具压住、固定引线架，利用冲头将厚毛刺(滞留在树脂外壳和连结线部之间间隙的树脂积物)和连结线部冲掉(例如，参考特开平7-221245号公报)。
这时，如果考虑裂缝等对铸模外壳(以下称为树脂外壳)的影响和冲头的磨损等，连结线部的形成位置必须是离开树脂外壳0.15～0.2mm以上的距离。这考虑了铸模金属模具的偏差和余量，冲头将该间隙部分冲掉。
另外在传导铸模工序中，是利用铸模金属模具夹住引线架，填充树脂。这时，越拉开树脂外壳部和连结线部的距离，铸模金属模具的合模压的面压力就越低，所以，必须在铸模金属模具施加高的压力，以不使树脂从连结线部流出。一般地说，需要大致几百吨的能力。
另外，在两层传导铸模形式的光耦合元件的情况下，在一次铸模之后将一次连结线部切断，然后，在二次铸模之后将二次连结线部切断，所以需要两批模切断设备。当然连结线部也需要一次连结线部和二次连结线部的两列，各自的间隙也都需要。
图9是表示目前两层传导铸模形式的光耦合元件铸模工序结束时结构的平面图，图10是表示完成后的对向型光耦合元件的结构(代表性结构)的纵断面图。
即，发光元件侧引线架100a和受光元件侧引线架100b使发光元件17和受光元件18上下相对；发光元件侧引线架100a和受光元件侧引线架100b具有：搭载发光元件17或受光元件18的框架支架11a、11b(但在图9中没有显示)；和以规定的间距配置在该框架支架周边的多个内部引线12a、12b；和与这些内部引线12a、12b对应的外部引线13a、13b；和使各内部引线12a、12b和外部引线13a、13b之间连接的连结线部14a、14b。另外，框架支架11a、11b和配列在其周围的内部引线12a、12b被树脂铸模，由此形成树脂外壳15。
图9中的符号13是基准孔，它构成使两个引线架100a、100b重合时的对位基准，也是设置在金属模具内时的基准孔。
而且，在目前的结构中，考虑以冲头冲掉连结线部14a、14b时裂纹等的影响和冲头的磨损等，在树脂外壳15和各连结线部14a、14b之间确保了充分的间隙P11(0.15～0.2mm以上)。
另外，使发光元件侧引线架100a和受光元件侧引线架100b上下重合，使发光元件17或受光元件18对向，因此如图9所示，在水平方向错开配置发光元件侧引线架100a的外部引线13a和受光元件侧引线架100b的外部引线13b，使它们不重合。而且为了提高安装密度，各自的外部引线13a、13b形成相互不同地组入的状态。
另外，在各外部引线13a、13b的前端、和与此相对的各连结线部14a、14b之间还必须确保用于防止干扰的间隙P12。
这样，在目前的传导铸模工序中，铸模之后以冲头将厚毛刺和连结线部冲掉时，从排除裂纹等对树脂外壳的影响的需要来看，树脂外壳15和连结线部14a、14b之间充分的间隙P11是必要的，另外，在各外部引线13a、13b的前端、和与此对向的各连结线部14a、14b之间用于防止干扰的间隙P12也是必要的，因此就具有不能提高引线架的安装密度的问题。也就是说，具有每一引线架能够取的光耦合元件的数量少这一问题。这时，如果单纯地将连结线部的形成位置接近树脂外壳侧，那么，就会产生如下问题，由于铸模金属模具的偏移和冲头的磨损造成的误差等，不能将连结线部切断，或在连结线部产生很大的毛刺等。
传导铸模时，为了防止树脂泄漏等，利用高压压力机对铸模模具施加压力，将引线架夹住，填充树脂，但该高压压力机价格高，设备费昂贵，产品成本高。
发明内容
本发明是为解决上述问题而开发的，其目的在于提供一种半导体用引线架，精心设计连结线部的形状，由此就可以使连结线部接近树脂外壳，而且即使使用低压压力机也不产生树脂泄漏。
本发明的半导体用引线架具有：半导体芯片搭载部；以规定的间距配列在该半导体芯片搭载部周边的多个内部引线；与这些内部引线对应的外部引线；将各内部引线和各外部引线之间连接的连结线部，在将引线架进行树脂铸模时，所述连结线部接近铸模外壳侧设置，使所述连结线部和铸模外壳(树脂外壳)的间隙为0.07～0.1mm，在所述连结线部的与所述铸模外壳侧对向的侧边沿部，在进行连结线切断时由冲头冲切的部分形成缺口部。这种情况下，在所述连结线部的与所述铸模外壳对向的侧边沿部，在连结线切断时由冲头冲切的部分形成缺口部。
根据具有这种特征的本发明，由于在连结线部形成缺口部，所以，即使使连结线部接近树脂外壳，也可以切断连结线。另外，通过使连结线部接近树脂外壳，能使引线架的安装密度提高。而且通过使连接线部接近树脂外壳，可使铸模金属模具的合模压力下降。因此，能够利用按压能力低的、廉价的压力机，能谋求制造成本降低。
另外，在所述连结线部的与所述铸模外壳相反侧的侧边沿部，形成从邻接的铸模外壳延伸出的各引线的前端嵌入的缺口部。由此不需要该部分的间隙(图9表示的间隙P12)，所以能进一步提高引线架的安装密度。
这时，可以将所述缺口部形成俯视呈半圆弧形状。这样，使缺口部具有圆弧R，能够减轻作为引线架冲模的冲头的磨损。
而且在进行连结线切断时，在被冲头冲切的所述连结线部的冲切部分，沿冲头的冲切方向形成V型槽部也可以。通过这样形成V型槽部，能够进一步减少连结线切断时的毛刺残留和冲头的磨损。
另外，替换所述V型槽部，也可以利用压印加工使在进行连结线切断时冲头接触的所述连结线部的接触部形成得比引线部分薄。据此还可以减少进行连结线切断时的毛刺残留和冲头的磨损。
另外，还可以将与任意的铸模外壳对应的连结线部和对应于与该铸模外壳邻接的其他的铸模外壳的外引线的前端部连接为一体。由此，与对向型的将两片框架重合的情况相比，能进一步提高安装密度。
另外，所述连结线部的结构可以适用于一次铸模用和二次铸模用的两层连结线结构之任意的连结线部。
附图说明
图1是表示本发明的半导体用引线架的实施例1的平面图，表示使发光侧引线架和受光侧引线架重合的状态；
图2(a)是受光侧引线框的平面图，图2(b)是发光侧引线框的平面图；
图3是表示一例第一缺口部的缺口形状的局部放大平面图；
图4是表示另一例的第一缺口部的缺口形状的局部放大平面图；
图5是表示再一例的第一缺口部的缺口形状的局部放大平面图；
图6是表示本发明的半导体用引线架的实施例2的平面图，表示平面搭载型光耦合元件的2次传导铸模后的状态；
图7(a)是表示，对实施例1和实施例2说明的第一缺口部的部分，进一步进行精心设计的形状的一例的局部放大立体图；图7(b)是沿A-A线的放大断面图；
图8(a)、(b)是分别表示对实施例1和实施例2说明的第一缺口部的部分，进一步进行精心设计的形状的其它例的局部断面图；
图9是表示目前的两层传导铸模型的光电耦合元件的铸模工序结束时的结构的平面图；
图10是表示完成后的对向型光电耦合元件结构(代表性结构)的纵断面图。
具体实施方式
以下参照附图，说明本发明的实施例。
实施例1
图1及图2是表示本发明的半导体用引线架的实施例1的平面图，图1表示使发光侧引线架和受光侧引线架重合的状态；图2(a)是表示受光侧引线框，图2(b)是表示发光侧引线框。
以两层传导铸模方式制造对向型光电耦合装置的方法，与图10表示的目前技术的制造方法完全相同。另外，其结构也与图9表示的结构相同，所以在以下的说明中，采用与图9及图10所用符号相同的符号进行说明。
在此，简单地说明两层传导铸模方式的对向型光电耦合装置的制造方法。
首先，在发光元件侧引线架100a的框架支架11a和受光元件侧引线架100b的框架支架11b，分别以Ag粘合剂等连接搭载发光元件17和受光元件18(参照图9)，之后以导线10a、10b(参照图10)连接到引线部。其次，在发光元件17涂敷预敷层等，之后将两引线架100a、100b上下对向配置，以透光性树脂实施一次传导铸模。之后首先将一次连结部4a1、4b1切断。在图1中，以虚线表示一次连结部4a1、4b1，而且以没有被切断的状态图示。
在连结线切断工序中，一般采用以下方法，以没有图示的连结线切断金属模具压住、固定两引线架100a、100b，使未图示的冲头冲下，将树脂形成的厚毛刺和连结线部4a1、4b1冲掉。之后同样实施第二传导铸模，形成树脂外壳15，将二次连结部4a2、4b2切断，进行电气冶成处理。
在本实施例1中，以二次连结部4a2、4b2为主进行说明，当然也适用于一次连结部4a1、4b1 。
在图1中，接近树脂外壳15，形成有二次连结部4a2、4b2。在本实施例1中，考虑没有图示的铸模金属模具的偏移和边界，使二次连结部4a2、4b2接近到0.07mm～0.1mm的程度。由此图9表示的间隙P11从目前的0.15mm～0.2mm减小到0.07mm～0.1mm约一半的程度，因此，能够使发光元件侧引线架100a及受光侧引线架100b的安装密度提高。
然后，为防止由使二次连结部4a2、4b2这样接近树脂外壳15而造成的连结线切断时的故障，在二次连结部4a2、4b2一侧的侧边沿部就是与树脂外壳15相对的侧边沿部，于在连结线切断时被冲头冲掉的部分(即内部引线12a、12b的两侧)，分别形成第一缺口部1。
另外，发光元件侧引线架100a的外部引线13a、和受光元件侧引线架100b的外部引线13b，为了不重合而在水平方向错开配置，而且形成相互不同的组合状态。
因此，在本实施例1中，在二次连结部4a2的另一侧边沿部，即，在与树脂外壳15相反侧的侧边沿部，分别形成第二缺口部2，该第二缺口部2嵌入从邻接的树脂外壳15延伸出的受光侧引线架100b的各外部引线13b的前端。同样，第二连结线部4b2的另一侧边沿部，即，在与树脂外壳15相反侧的侧边沿部，分别形成第二缺口部2，该第二缺口部2嵌入从邻接的树脂外壳15延伸出的发光侧引线架100a的各外部引线13a的前端。
因此，可不需要图9所示的间隙P12，进一步提高发光侧引线架100a和受光侧引线架100b的安装密度。就是说，可增加每个引线架可取的光耦合元件的数量，所以可以谋求制造成本的降低。
图3至图5表示第一缺口部1的各种形状，图3是缺口形状为俯视为四边形形状的例子，图4是俯视为半圆弧形状的例子，图5是俯视为三角形形状(V型状)的例子。在此，通过将第一缺口部1的形状形成图4表示的俯视半圆弧形状，使其具有圆弧，所以可以减轻作为引线架冲模的冲头的磨损。
在所述实施例1中，说明了对向型光耦合元件的制造方法，在以下的实施例2中，说明平面搭载型光耦合元件的制造方法。
实施例2
图6是表示平面搭载型光耦合元件的二次传导铸模之后的状态。
该平面搭载型光耦合元件也与所述实施例1表示的对向型光耦合元件一样，接近树脂外壳15，形成二次连结线部4a2、4b2。另外，为防止由将这样的二次连结线部4a2、4b2接近树脂外壳15而造成的连结线切断时的故障，在二次连结线部4a2、4b2一侧的侧边沿部，即是与树脂外壳15侧对向的侧沿部，在连结线切断时被冲头冲掉的部分(即内部引线12a、12b的两侧)，分别形成第一缺口部1。
这样的平面搭载型光耦合元件的制造方法基本上是与对向型光耦合元件的制造方法一样，但与对向型光耦合元件大的不同点是，将受光元件和发光元件搭载在相同的(一个)引线架100c，进行信号传输。
在平面搭载型光耦合元件中，不再需要在对向型的引线架上需要的支架部弯曲和使两张引线架上下对向，但由于不是对向的，所以，受光感度恶化，具有传送效率偏差大的缺点。另外，由于是平面配置，所以框架支架11a、11b的大小受到限制。
因此，在本实施例2中，如图6所示，将第二连结线部4a2的另一侧边沿部，即，与树脂外壳15相反侧的侧边沿部、和从邻接的树脂15延伸出的各外部引线13b的前端，分别连接为一体(图中由符号3表示)；同样，将第二连结线部4b2的另一侧的侧边沿部，即，与树脂外壳15相反侧的侧边沿部、和从邻接的树脂15延伸出的各外部引线13a的前端，分别连接为一体(图中由符号4表示)。
这样，使第二连结线部4a2、4b2、和来自邻接的树脂外壳15的各外部引线13a、13b公用，从而能够提高引线架100c的安装密度。也就是说，能增加每个引线架可取的光耦合元件的数量，所以可以谋求制造成本的降低。
实施例3
图7及图8是表示，在所述实施例1和实施例2说明的第一缺口部1的部分，进一步进行精心设计形成的形状的一例。
即在图7中，在进行连结线切断时被冲头冲掉的连结线部(在实施例1中是连结线部14a、14b，在实施例2中是一次连结线部4a1、4b1及二次连结线部4a2、4b2)的冲掉部分(即与第一缺口部1对应的部分的连结线部的平面)，沿冲头的冲切方向形成V型槽部。
通过这样形成V型槽部，能够进一步减少连结线切断时的毛刺残留和冲头的磨损。
另外在图8中，实施压印加工，将在连结线切断时被冲头冲掉的连结线部(在实施例1中是连结线部14a、14b，在实施例2中是一次连结线部4a1、4b1及二次连结线部4a2、4b2)的冲掉部分(即与第一缺口部1对应的部分的连结线部平面)，形成比引线部分薄(图中由符号6表示)。其中，图8(a)表示只在与第一缺口，对应的部分实施压印的一例，图8(b)表示就邻接的外部引线13a或13b间，对其间全部实施压印的一例。
通过这样实施压印加工，能够减少连结线切断时的毛刺残留和冲头的磨损。
本发明可不脱离其主旨或主要特征以其他的各种形态实施。因此，所述的实施例只不过是所有点的示例，没有限定的解释。本发明的范围是由权利要求书表示的，在说明书文本中，一点限制都没有。而且属于权利要求书均等范围的变形和变更，都是本发明的范围。
另外，本发明是根据在日本申请的特原自2002-006410号的发明，其内容都言及，由此写入本发明。另外，本说明书引用的各文献都言及，由此其全部都被具体地编入。

Claims (19)

1.一种半导体用引线架，其包括：半导体芯片搭载部；在该半导体芯片搭载部的周边，以规定的间隔配列的多个内部引线；与这些内部引线对应的外部引线；连接各内部引线与各外部引线之间的连结线部，其特征在于，
在将引线架进行树脂铸模时，所述连结线部接近铸模外壳侧设置，使所述连结线部和所述铸模外壳的间隙为0.07～0.1mm，
在所述连结线部的与所述铸模外壳侧对向的侧边沿部，在进行连结线切断时由冲头冲切的部分形成缺口部。
2.权利要求1所述的半导体用引线架，其特征在于，在所述连结线部的远离所述铸模外壳一侧的侧边沿部，形成有使从邻接的铸模外壳延伸出的各引线的前端嵌入的缺口部。
3.权利要求1或2所述的半导体用引线架，其特征在于，所述缺口部形成半圆弧状。
4.权利要求1或2所述的半导体用引线架，其特征在于，在连结线切断时被冲头冲切的所述连结线部的冲切部分，沿冲头的冲切方向形成有V型槽部。
5.权利要求3所述的半导体用引线架，其特征在于，在连结线切断时被冲头冲切的所述连结线部的冲切部分，沿冲头的冲切方向形成有V型槽部。
6.权利要求1或2所述的半导体用引线架，其特征在于，通过压印加工，使在连结线切断时冲头接触的所述连结线部的接触部，形成比引线部分薄。
7.权利要求3所述的半导体用引线架，其特征在于，通过压印加工，使在连结线切断时冲头接触的所述连结线部的接触部，形成比引线部分薄。
8.权利要求1或2所述的半导体用引线架，其特征在于，把与任意的铸模外壳对应的连结线部和与该铸模外壳邻接的另外铸模外壳对应的外引线的前端部连接为一体。
9.权利要求3所述的半导体用引线架，其特征在于，把与任意的铸模外壳对应的连结线部和与该铸模外壳邻接的另外铸模外壳对应的外引线的前端部连接为一体。
10.权利要求4所述的半导体用引线架，其特征在于，把与任意的铸模外壳对应的连结线部和与该铸模外壳邻接的另外铸模外壳对应的外引线的前端部连接为一体。
11.权利要求5所述的半导体用引线架，其特征在于，把与任意的铸模外壳对应的连结线部和与该铸模外壳邻接的另外铸模外壳对应的外引线的前端部连接为一体。
12.权利要求6所述的半导体用引线架，其特征在于，把与任意的铸模外壳对应的连结线部和与该铸模外壳邻接的另外铸模外壳对应的外引线的前端部连接为一体。
13.权利要求7所述的半导体用引线架，其特征在于，把与任意的铸模外壳对应的连结线部和与该铸模外壳邻接的另外铸模外壳对应的外引线的前端部连接为一体。
14.权利要求1或2所述的半导体用引线架，其特征在于，所述连结线部形成一次铸模用和二次铸模用两层连结线结构。
15.权利要求3所述的半导体用引线架，其特征在于，所述连结线部形成一次铸模用和二次铸模用两层连结线结构。
16.权利要求4所述的半导体用引线架，其特征在于，所述连结线部形成一次铸模用和二次铸模用两层连结线结构。
17.权利要求5所述的半导体用引线架，其特征在于，所述连结线部形成一次铸模用和二次铸模用两层连结线结构。
18.权利要求6所述的半导体用引线架，其特征在于，所述连结线部形成一次铸模用和二次铸模用两层连结线结构。
19.权利要求7所述的半导体用引线架，其特征在于，所述连结线部形成一次铸模用和二次铸模用两层连结线结构。
CNB031015794A 2002-01-15 2003-01-15 半导体用引线架 Expired - Fee Related CN1208831C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002006410A JP3939554B2 (ja) 2002-01-15 2002-01-15 半導体用リードフレーム
JP006410/2002 2002-01-15

Publications (2)

Publication Number Publication Date
CN1433074A CN1433074A (zh) 2003-07-30
CN1208831C true CN1208831C (zh) 2005-06-29

Family

ID=19191223

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031015794A Expired - Fee Related CN1208831C (zh) 2002-01-15 2003-01-15 半导体用引线架

Country Status (4)

Country Link
US (1) US6853057B2 (zh)
JP (1) JP3939554B2 (zh)
CN (1) CN1208831C (zh)
TW (1) TWI228803B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3872001B2 (ja) * 2002-11-18 2007-01-24 シャープ株式会社 リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器
JP4369204B2 (ja) * 2003-10-30 2009-11-18 シャープ株式会社 光結合装置用リードフレームの製造方法、この方法により接続されたリードフレーム、およびこのリードフレームを使用した光結合装置の製造方法
US20070029649A1 (en) * 2005-08-08 2007-02-08 Honeywell International Inc. Plastic lead frame with snap-together circuitry
US20070085179A1 (en) * 2005-08-08 2007-04-19 Honeywell International Inc. Automotive plastic lead frame sensor
US7968377B2 (en) * 2005-09-22 2011-06-28 Stats Chippac Ltd. Integrated circuit protruding pad package system
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
TWI320228B (en) 2006-05-04 2010-02-01 A structure of a lead-frame matrix of photoelectron devices
US7977782B2 (en) * 2007-11-07 2011-07-12 Stats Chippac Ltd. Integrated circuit package system with dual connectivity
CN101458366B (zh) * 2007-12-13 2010-12-01 旭丽电子(广州)有限公司 光耦合器导线架料带
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
CN102403298B (zh) * 2010-09-07 2016-06-08 飞思卡尔半导体公司 用于半导体器件的引线框
EP2549531A1 (en) 2011-07-21 2013-01-23 Nxp B.V. Lead frame for semiconductor device
JP2013093418A (ja) * 2011-10-25 2013-05-16 Japan Aviation Electronics Industry Ltd 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法
JP2013197302A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 半導体装置およびその製造方法
US20150268261A1 (en) * 2014-03-18 2015-09-24 Trw Automotive U.S. Llc Circuit mounting apparatus and method using a segmented lead-frame
CN104332451B (zh) * 2014-11-24 2017-02-22 深圳市富美达五金有限公司 一种光耦封装支架

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026008A (en) * 1972-10-02 1977-05-31 Signetics Corporation Semiconductor lead structure and assembly and method for fabricating same
JPS63115355A (ja) * 1986-11-04 1988-05-19 Matsushita Electric Ind Co Ltd 樹脂封止製品用リ−ドフレ−ム
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
JPH06275764A (ja) * 1993-03-19 1994-09-30 Fujitsu Miyagi Electron:Kk リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
JPH07221245A (ja) 1994-02-01 1995-08-18 Sony Corp 半導体装置用リードフレーム
JP2600616B2 (ja) * 1994-09-08 1997-04-16 日本電気株式会社 光結合装置
JP2928120B2 (ja) * 1995-01-18 1999-08-03 日本電気株式会社 樹脂封止型半導体装置用リードフレームおよび樹脂封止型半導体装置の製造方法
JPH08204101A (ja) 1995-01-25 1996-08-09 Nec Kyushu Ltd 半導体装置用リードフレーム
US6215174B1 (en) * 1997-01-20 2001-04-10 Matsushita Electronics Corporation Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
JP2000058733A (ja) * 1998-08-03 2000-02-25 Sony Corp 樹脂封止型半導体装置およびそのリードフレーム
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
DE60002367T2 (de) * 1999-01-13 2004-02-19 Sharp K.K. Fotokoppler
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2003133484A (ja) * 2001-10-30 2003-05-09 Tokai Rika Co Ltd 半導体装置及びその製造方法
EP1318544A1 (en) * 2001-12-06 2003-06-11 STMicroelectronics S.r.l. Method for manufacturing semiconductor device packages

Also Published As

Publication number Publication date
JP2003209215A (ja) 2003-07-25
TW200307353A (en) 2003-12-01
US6853057B2 (en) 2005-02-08
CN1433074A (zh) 2003-07-30
US20030132512A1 (en) 2003-07-17
TWI228803B (en) 2005-03-01
JP3939554B2 (ja) 2007-07-04

Similar Documents

Publication Publication Date Title
CN1208831C (zh) 半导体用引线架
CN1155083C (zh) 电子组件与其制造方法及其所用的引线架
CN101847584B (zh) 基于引线框架的快闪存储器卡的制造方法
CN1314171C (zh) 连接器
CN1457094A (zh) 半导体器件及其制造方法
CN1309071C (zh) 引线框架以及制造该引线框架的方法
JP4952126B2 (ja) 発光ダイオードパッケージ用プリモールド部品の製造方法
CN1427473A (zh) 导线架带和制造使用导线架带的半导体封装的方法
JP2010021374A (ja) 半導体パッケージ
CN102468258A (zh) 具有嵌套成排的接点的半导体器件
EP1465253A3 (en) Semiconductor package and lead frame therefor
CN1194464A (zh) 引线框及用此引线框来制造半导体器件的方法
CN1192420C (zh) 半导体器件及其制造方法、电路基板及电子装置
CN1288736C (zh) 半导体器件的制造方法
JP2001326316A (ja) 樹脂封止型半導体装置用フレーム
CN217507319U (zh) 一种具有方向识别的qfn或dfn框架
CN211915151U (zh) 一种改良冲裁块的引线框架冲裁模具
CN212380418U (zh) 一种集成电路引线框架
JPS62128163A (ja) リ−ドフレ−ム
JP2012182179A (ja) Ｌｅｄ素子用リードフレーム基板および発光素子
CN219226285U (zh) 半导体封装框架及半导体封装结构
JP2010283246A (ja) リードフレーム及び半導体装置
CN1314113C (zh) 防止管脚短路的导线架及具有该导线架的半导体封装件的制法
JP2018041956A (ja) 半導体装置の製造方法
KR20020065737A (ko) 반도체 패키지 제조공정용 리드프레임 구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050629

Termination date: 20150115

EXPY Termination of patent right or utility model