JP2013093418A - 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法 - Google Patents

半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法 Download PDF

Info

Publication number
JP2013093418A
JP2013093418A JP2011234085A JP2011234085A JP2013093418A JP 2013093418 A JP2013093418 A JP 2013093418A JP 2011234085 A JP2011234085 A JP 2011234085A JP 2011234085 A JP2011234085 A JP 2011234085A JP 2013093418 A JP2013093418 A JP 2013093418A
Authority
JP
Japan
Prior art keywords
housing
semiconductor device
carrier
assembly
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011234085A
Other languages
English (en)
Inventor
Takaaki Kudo
高明 工藤
Hisafumi Ikenaga
尚史 池永
Satoru Urano
哲 浦野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP2011234085A priority Critical patent/JP2013093418A/ja
Priority to US13/614,027 priority patent/US9553242B2/en
Priority to EP12186099.3A priority patent/EP2587558B1/en
Priority to TW101138078A priority patent/TWI517313B/zh
Priority to KR1020120114757A priority patent/KR101420015B1/ko
Priority to CN201210411021.3A priority patent/CN103078042B/zh
Publication of JP2013093418A publication Critical patent/JP2013093418A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】キャリアに保持される半導体装置用パッケージの数を多くすることができるようにして半導体装置の製造効率を高くする。
【解決手段】折り曲げられた複数のコンタクト１０を保持する白色の樹脂で成形された第１ハウジング２０の所定の領域を、黒色の樹脂で形成された第２ハウジング３０で覆い、複数の第２ハウジング３０を二次成形用キャリア６０で高密度に支持する。コンタクト１０の連結部と第１、第２ハウジング２０，３０の一方又は両方にインサートモールド成形により一体化されている。
【選択図】図４

Description

この発明は半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法に関する。
従来、複数のパッケージを一括で製造する発光装置の製造方法が知られている(下記特許文献１参照)。この製造方法を図２８〜図３２に基づいて説明する。なお、図２８〜図３２はそれぞれ下記特許文献１の図１、図７〜図１０に対応する。但し、図中の符号は変更され、一部の符号は削除されている。
まず、図３２(ａ)、(ｂ)に示すように、上金型９３１ａと下金型９３１ｂとで形成される空間に白色の第２樹脂材料を充填し、第２成形樹脂９０６と導体部９０４とを一体に成型する（一次成型）。その結果、１つの基板９１１（図２９参照）に複数の第２成形樹脂９０６が等間隔に並ぶ。第２成形樹脂９０６は基板９１１の導体部９０４ａ〜９０４ｈに保持される（図３０(ａ)、図３１(ａ)参照）。なお、基板９１１は１枚の金属薄板を打抜き加工した平板状のものであり、発光装置９０１のリードとなる複数組の導体部９０４ａ〜９０４ｆと、複数組の導体部９０４ａ〜９０４ｆを支持するキャリア９１５とで構成されている。また、導体部９０４ａ〜９０４ｆは水平に延びている。
次に、図３２(ｃ)、(ｄ)に示すように、上金型９４１ａと下金型９４１ｂとで形成される空間に黒色の第１樹脂材料を充填し、第１成形樹脂９０５と第２成形樹脂９０６と導体部９０４（９０４ａ〜９０４ｈ）とを一体に成型する（二次成型）。その結果、パッケージ９０２が形成される。
その後、パッケージ９０２の凹部９０２ａの底面９０２ｃに発光素子９０３を配置し、凹部９０２ａの底面９０２ｃに露出している導体部９０４ａ〜９０４ｆの一部分と発光素子９０３の電極端子とをワイヤ９０７で電気的に接続する。
次に、パッケージ９０２の凹部９０２ａに封止材料を注入、硬化させて封止部材（図示せず）を形成する。
その後、パッケージ９０２が並んだ基板９１１からパッケージ９０２を切り出す。
最後に、パッケージ９０２の側面９０２ｅから水平に露出した導体部９０４ａ〜９０４ｆを、パッケージ９０２の側面９０２ｅから裏面（底面）９０２ｆに沿うように屈曲させて、外部接続用の端子部を形成する。
この製造方法により製造された発光装置９０１は例えば表示装置（図示せず）の部品として用いられる。この場合、複数の発光装置９０１は図示しない基板上にマトリクス状に配置され、半田付けされる。また、基板上に配置された発光装置９０１の周囲に黒色の樹脂を流し込み、黒色の樹脂層（図示せず）を形成し、その樹脂層で、発光装置９０１の側面９０２ｅに露出した導体部９０４ａ〜９０４ｆを覆い、高いコントラストを確保する。
特開２０１１−１３８８４９号公報（段落００６７、００７２〜００７８、図１、図７〜図１０等）
上述の発光装置９０１の高さ寸法（パッケージ９０２の上面９０２ｄから導体部９０４ａ〜９０４ｆの外部接続用の端子部までの長さ）が大きくない場合、表示装置の製造において、発光装置９０１の周囲に黒色の樹脂を流し込んだとき、その樹脂が発光装置９０１の封止部材の表面に付着するおそれがある。
これを避けるには、導体部９０４ａ〜９０４ｆを長くして発光装置９０１の高さ寸法を大きくすればよい。しかし、そのようにすると、基板９１１上のパッケージ９０２の配置ピッチが大きくなり、基板９１１に保持されるパッケージ９０２の密度が低くなり、発光装置９０１の製造効率が悪くなる。
この発明はこのような事情に鑑みてなされたもので、その課題は、キャリアに保持される半導体装置用パッケージの数を多くすることができるようにして半導体装置の製造効率を高くすることである。
上述の課題を解決するため請求項１記載の発明の半導体装置用パッケージの集合体は、所定の形状に折り曲げられた複数のコンタクトと、明色の樹脂で成形され、前記複数のコンタクトを保持する第１ハウジングと、暗色の樹脂で成形され、前記第１ハウジングの所定の領域を覆う第２ハウジングと、複数の前記第２ハウジングを高密度に支持するキャリアとを備え、前記コンタクトは、半導体素子が接続される第１接続部と、基板に接続される第２接続部と、前記第１、第２接続部を連結する連結部とを有し、前記第１接続部は、前記第１ハウジングの上面部に形成された前記半導体素子を収容する収容空間へ露出し、前記第２接続部は、前記第１、第２ハウジングの下部から外部へ露出し、前記連結部と少なくとも前記第１ハウジングとがインサートモールド成形により一体化されていることを特徴とする。
請求項２記載の発明は、請求項１記載の半導体装置用パッケージの集合体において、前記コンタクトの厚さ寸法は前記キャリアの厚さ寸法より小さいことを特徴とする。
請求項３記載の発明は、請求項１又は２記載の半導体装置用パッケージの集合体において、前記連結部は前記第１ハウジングの高さ方向へ延び、前記第１、第２接続部は前記第１ハウジングの高さ方向と直交する方向へ延びることを特徴とする。
請求項４記載の発明は、請求項１〜３のいずれか１項記載の半導体装置用パッケージの集合体において、前記所定の領域が、前記第１ハウジングの外周面と前記第１ハウジングの内部壁面とであることを特徴とする。
請求項５記載の発明は、請求項４記載の半導体装置用パッケージの集合体において、前記連結部が前記第１ハウジングと前記第２ハウジングとで挟みつけられていることを特徴とする。
請求項６記載の発明の半導体装置の集合体は、請求項１〜５のいずれか１項記載の前記第１接続部に接続された前記半導体素子が、前記収容空間に充填された透明な樹脂によって前記収容空間に封止されていることを特徴とする。
請求項７記載の発明は、請求項６記載の半導体装置の集合体において、前記半導体素子が発光ダイオードであることを特徴とする。
請求項８記載の発明の半導体装置の製造方法は、所定の形状に折り曲げられた複数のコンタクトと、明色の樹脂で成形され、前記複数のコンタクトを保持する第１ハウジングと、暗色の樹脂で成形され、前記第１ハウジングの所定の領域を覆う第２ハウジングとを備え、前記コンタクトは、半導体素子が接続される第１接続部と、基板に接続される第２接続部と、前記第１、第２接続部を連結する連結部とを有し、前記第１接続部は、前記第１ハウジングの上面部に形成された前記半導体素子を収容する収容空間に露出し、前記第２接続部は、前記第１、第２ハウジングの下部から外部へ露出し、前記連結部と少なくも前記第１ハウジングとがインサートモールド成形により一体化されている半導体装置の製造方法であって、前記コンタクトの前記連結部を前記明色の樹脂でインサートモールド成形して前記第１ハウジングに保持させる一次成形工程と、前記一次成形工程の後、前記複数のコンタクトを支持している一次成形用キャリアを取り外す一次成形用キャリア取外し工程と、前記一次成形用キャリア取外し工程の後、二次成形用キャリアに形成された複数のハウジング収容孔に前記第１ハウジングを収容し、前記第１ハウジングと前記ハウジング収容孔内の前記第１ハウジングへ向かって突出する前記二次成形用キャリアの突起部とを前記暗色の樹脂でインサートモールド成形して、前記第１ハウジングの所定の領域を覆うとともに、前記第１ハウジングと前記突起部とを連結させる前記第２ハウジングを成形する二次成形工程と、前記二次成形工程の後、前記半導体素子を前記第１ハウジングの収容空間に収容して前記第１接続部に接続し、その収容空間に透明な樹脂を充填する半導体素子搭載工程と、前記半導体素子搭載工程の後、前記第２ハウジングから前記二次成形用キャリアを取り外す二次成形用キャリア取外し工程とを含むことを特徴とする。
この発明によれば、キャリアに保持される半導体装置用パッケージの数を多くすることができるようにして半導体装置の製造効率を高くすることができる。
図１はこの発明の一実施形態の半導体装置用パッケージの集合体の平面図である。 図２は図１に示す半導体装置用パッケージの集合体の側面図である。 図３は図１に示す半導体装置用パッケージのＡ部の拡大斜視図である。 図４は図１のIV-IV線に沿う断面図である。 図５は図４のV-V線に沿う断面図である。 図６は図４のVI-VI線に沿う断面図である。 図７は一次成形用キャリアに支持されたコンタクトの斜視図である。 図８は一次成形用キャリアに支持されたコンタクトであって、図７に示すコンタクトに組み合わされるコンタクトの斜視図である。 図９は図７に示すコンタクトと図８に示すコンタクトとが互いに向き合っている状態を示す斜視図である。 図１０はインサートモールド成形により、コンタクトと第１ハウジングとを一体化して構成されたパッケージ中間体の斜視図である。 図１１はパッケージ中間体の側面図である。 図１２は図１１のXII-XII線に沿う断面図である。 図１３は図１０に示す一次成形用キャリアから切り離されたパッケージ中間体の斜視図である。 図１４は図１３に示すパッケージ中間体の正面図である。 図１５は図１３に示すパッケージ中間体の平面図である。 図１６は図１３に示すパッケージ中間体の底面図である。 図１７は図１３に示すパッケージ中間体の側面図である。 図１８は図１４のXVIII-XVIIII線に沿うパッケージ中間体の断面図である。 図１９はパッケージ中間体を二次成形用キャリアのハウジング収容孔に収容する前の状態を示す斜視図である。 図２０はパッケージ中間体を二次成形用キャリアのハウジング収容孔に収容した状態を示す斜視図である。 図２１はパッケージ中間体を二次成形用キャリアのハウジング収容孔に収容した状態を示す平面図である。 図２１のＢ部の拡大斜視図である。 図２３は図２１のXXIII-XXIII線に沿う断面図である。 図２４は図３に示す半導体装置用パッケージに発光ダイオードを搭載した後、半導体装置用パッケージの収容空間に透明な樹脂を充填した状態を示す斜視図である。 図２５は図２４に示す二次成形用キャリアから取り外された発光装置の斜視図である。 図２６は複数の発光装置をプリント基板に実装した状態を示す斜視図である。 図２７は図２６に示す複数の発光装置の周囲に黒色の樹脂を充填した状態を示す斜視図である。 従来の発光装置を示す斜視図である。 従来の発光装置の製造過程のパッケージアッセンブリの一例を示す平面図である。 従来の発光装置の製造過程のパッケージ下部側の形状を示す斜視図であって、（ａ)は一次成型完了時の形状、（ｂ）は二次成型完了時の形状をそれぞれ示している。 従来の発光装置の製造過程のパッケージ上部側の形状を示す斜視図であって、（ａ）は一次成型完了時の形状、（ｂ）は二次成型完了時の形状をそれぞれ示している。 従来の発光装置の製造工程を模式的に示す断面図であって、（ａ）は一次成型用金型の一例、（ｂ）は一次成型工程、（ｃ）は二次成型用金型の一例、（ｄ）は二次成型工程をそれぞれ示している。
以下、この発明の実施の形態を図面に基づいて説明する。
図１〜図６に示すように、この発明の一実施形態の半導体装置用パッケージ７０の集合体８０は複数の半導体装置用パッケージ７０と二次成形用キャリア６０とで構成されている。
半導体装置用パッケージ７０は複数のコンタクト１０と第１ハウジング２０と第２ハウジング３０とで構成されている。
図６に示すように、各コンタクト１０は第１接続部１１と第２接続部１２と連結部１３とを有する。コンタクト１０には例えば銀メッキが施される。コンタクト１０の厚さ寸法（例えば０．１５ｍｍ）は後述の二次成形用キャリア６０の厚さ寸法（例えば０．２ｍｍ）よりも小さい。複数のコンタクト１０には６種類のコンタクト１０が含まれるが（図７、図８参照）、これらの主な違いは第１接続部１１の形状だけであるので、種類ごとにコンタクト１０を説明しない。
第１接続部１１には発光ダイオード（半導体素子）１００（図２５参照）が搭載され、ボンディングワイヤ（図示せず）で電気的に接続される。発光ダイオード１００は赤色、緑色、青色発光ダイオードの３種類の発光ダイオードである。第１接続部１１は後述する収容空間２１に露出する。第２接続部１２はプリント基板（基板）２００（図２６参照）に半田付けにより電気的に接続される。第２接続部１２は第１、第２ハウジング２０，３０の下部から外部へ露出している。連結部１３は第１接続部１１と第２接続部１２とを連結する。
連結部１３は第１ハウジング２０の高さ方向Ｈへ延び、第１、第２接続部１１，１２は高さ方向Ｈと直交する方向Ｃへ延びている。
連結部１３は第１ハウジング２０と第２ハウジング３０とで挟みつけられている。
図３、図４、図５、図６に示すように、第１ハウジング２０は筐体状であり、内部に空間が形成されている。また、第１ハウジング２０の上面部には、発光ダイオード１００を収容するための収容空間２１が形成されている。第１ハウジング２０は明色、例えば白色の樹脂によって成形されている。第２ハウジング３０は第１ハウジング２０の外周面（所定領域）と第１ハウジング２０の内部壁面（所定の領域）とを覆っている。第１ハウジング２０の外周面とは第１ハウジング２０の正面２０ａ、背面２０ｂ、両側面２０ｃをいう（図１５参照）。第１ハウジング２０の内部壁面とは第１ハウジング２０の内周面２０ｄ、天井面２０ｅをいう（図１８参照）。第２ハウジング３０は暗色、例えば黒色の樹脂によって形成されている。コンタクト１０はインサートモールド成形により、第１ハウジング２０と第２ハウジング３０とに一体化されている。
二次成形用キャリア６０はハウジング収容孔６１と突起部６２とを有する。ハウジング収容孔６１は第１ハウジング２０及び第２ハウジング３０を収容する。突起部６２は第２ハウジング３０を支持する。
二次成形用キャリア６０は金属板に打抜き加工を施すことによって形成されている。二次成形用キャリア６０にはメッキが施されていない。
次に、発光装置（半導体装置）１２０の製造方法を説明する。
まず、金属板（図示せず）に打抜き加工及び曲げ加工を施すことによって図７、図８に示す複数のコンタクト１０を形成する。このとき複数のコンタクト１０と一次成形用キャリア４０とは一体につながっている。一次成形用キャリア４０はコンタクト１０の第２接続部１２に連なる。
次に、図９に示すように、一次成形用キャリア４０に支持された複数のコンタクト１０を一次成形用の金型（図示せず）の下金型に配置し、その下金型に上金型を組み合わせ、下金型と上金型とで形成される空間に白色の流動状態の樹脂を充填し、硬化させて図１０、図１１、図１２に示す第１ハウジング２０を形成する（一次成形工程）。６つのコンタクト１０と１つの第１ハウジング２０とで１つのパッケージ中間体５０が形成される。
その後、パッケージ中間体５０のコンタクト１０を支持している一次成形用キャリア４０を切り離す（一次成形用キャリア取外し工程）。その結果、図１３〜図１８に示す単体の状態のパッケージ中間体５０が得られる。
次に、二次成形工程に移り、複数のパッケージ中間体５０を二次成形用の金型（図示せず）の下金型内に整列させる（図１９参照）。
その後、図１９に示すように、整列されたパッケージ中間体５０にその上方から二次成形用キャリア６０を被せて、図２０、図２１、図２２、図２３に示すように、二次成形用キャリア６０の複数のハウジング収容孔６１にそれぞれパッケージ中間体５０を収容する。
次に、二次成形用の金型の下金型に上金型を組み合わせ、下金型と上金型とで形成される空間に流動状態の黒色の樹脂を充填し、硬化させて図４に示す第２ハウジング３０を成形する。このとき黒色の樹脂によって第１ハウジング２０の外周面及び内部壁面がそれぞれ覆われる。このようにして二次成形用キャリア６０に高密度に支持された複数の半導体装置用パッケージ７０（図３参照）が形成され、二次成形工程が終了する。
以上の工程により、二次成形用キャリア６０と複数の半導体装置用パッケージ７０とで構成される半導体装置用パッケージ７０の集合体８０が完成する（図１〜図４参照）。
次に、図示しないマウンタを用いて発光ダイオード１００（図２４、図２５参照）を収容空間２１に露出する第１接続部１１に接続し、収容空間２１に流動状態の透明な樹脂１１０を充填し、硬化させて、図２４に示すように、収容空間２１に発光ダイオード１００を封止する（半導体素子搭載工程）。その結果、図２４に示すように、二次成形用キャリア６０に支持された発光装置１２０の集合体が完成する。
最後に、二次成形用キャリア６０の突起部６２から発光装置１２０を取り外す（二次成形用キャリア取外し工程）。以上の工程により、図２５に示す単体の状態の発光装置１２０が得られる。
次に、発光装置１２０を用いる表示装置３００の製造方法を説明する。
まず、図２６に示すように、プリント基板２００上に複数の発光装置１２０をマトリクス状に配置するとともに、半田付け実装する。
その後、図２７に示すように、プリント基板２００上の発光装置１２０の周囲に暗色、例えば黒色の流動状態の樹脂を充填し、硬化させて黒色の樹脂層２１０を形成する。発光装置１２０の高さ寸法が大きいので、黒色の樹脂が発光装置１２０の上面に誤って付着する作業ミスは生じにくい。黒色の樹脂層２１０を形成することにより、画像を表示したときに高いコントラストが得られる。
以上の工程により表示装置３００が完成する。
この実施形態の作用効果は次の通りである。
上述のように所定の形状に折り曲げられた複数のコンタクト１０が第１ハウジング２０で保持され（図１２参照）、第１ハウジング２０を覆う第２ハウジング３０が、高密度に配置可能な二次成形用キャリア６０に支持されるので（図２１、図２４参照）、高さ寸法の大きな半導体装置用パッケージ７０、ひいては高さ寸法の大きな発光装置１２０を製造することができ、表示装置３００を製造するときの作業ミス（黒色の樹脂が発光装置１２０の上面に誤って付着すること）を減らすことができるとともに、高密度に整列された半導体装置用パッケージ７０に対して発光ダイオード１００を搭載できる。したがって、導体部９０４ａ〜９０４ｆが水平に延びた状態でキャリア９１５に支持され、パッケージ９０２がキャリア９１５に低密度に支持されることになる従来技術（図２９、図３１（ｂ）参照）に較べ、効率良く発光装置１２０を製造することができる。
また、半導体装置用パッケージ７０を支持するために専用のキャリア（二次成形用キャリア６０）を採用したので、コンタクト１０の厚さ寸法を二次成形用キャリア６０の厚さ寸法より小さくすることができる。したがって、コンタクトの形状の複雑化に対応することができるとともに、発光ダイオード１００の搭載作業及び、二次成型作業に影響を与える二次成形用キャリア６０の強度を確保することができる。
更に、折り曲げられた状態のコンタクト１０の連結部１３と第１ハウジング２０とがインサートモールド成形により一体化されているので、コンタクト１０の連結部１３が第１ハウジング２０から剥がれにくく、第２接続部１２の位置精度が確保される。したがって、表示装置３００の製造時、プリント基板２００に発光装置１２０を実装したとき、発光装置１２０がプリント基板２００の実装面に対してほとんど傾かないので、表示装置３００の画面にムラができにくい。この実施形態では、コンタクト１０の連結部１３は第１ハウジング２０と第２ハウジング３０とで挟みつけられているので、コンタクト１０の連結部１３は第１ハウジング２０からより一層剥がれにくいということができる。
なお、上述の実施形態では、コンタクト１０の厚さ寸法を二次成形用キャリア６０の厚さ寸法より小さくしたが、コンタクト１０の厚さ寸法を二次成形用キャリア６０の厚さ寸法と同等にしてもよいし、二次成形用キャリア６０の厚さ寸法よりも大きくしてもよい。
また、上述の実施形態では、第２ハウジング３０は第１ハウジング２０の外周面と第１ハウジング２０の内部壁面を覆っているが、第２ハウジング３０によって覆われる第１ハウジング２０の所定の領域はこれに限られない。
なお、上述の実施形態では、コンタクト１０の連結部１３が第１ハウジング２０と第２ハウジング３０とで挟みつけられているが、必ずしも連結部１３を第１ハウジング２０と第２ハウジング３０とで挟みつけなくてもよい。
また、この実施形態では、第１ハウジング２０を白色の樹脂で成形し、第２ハウジング３０を黒色の樹脂で成形したが、第１ハウジング２０は白色に限られず、明色の樹脂で成形すればよく、第２ハウジング３０は黒色に限られず、暗色の樹脂で成形すればよい。
なお、半導体素子は発光ダイオード１００に限られない。
１０：コンタクト、１１：第１接続部、１２：第２接続部、１３：連結部
２０：第１ハウジング、２０ａ：第１ハウジングの正面、２０ｂ：第１ハウジングの背面、２０ｃ：第１ハウジングの側面、２０ｄ：第１ハウジングの内周面、２０ｅ：第１ハウジングの天井面、２１：収容空間
３０：第２ハウジング
４０：一次成形用キャリア
５０：パッケージ中間体
６０：二次成形用キャリア、６１：ハウジング収容孔、６２：突起部
７０：半導体装置用パッケージ
８０：半導体装置用パッケージの集合体
１００：発光ダイオード（半導体素子）
１１０：透明な樹脂
１２０：発光装置（半導体装置）
２００：プリント基板（基板）
２１０：黒色の樹脂層
３００：表示装置
Ｈ：高さ方向
Ｃ：高さ方向Ｈと直交する方向

Claims (8)

  1. 所定の形状に折り曲げられた複数のコンタクトと、明色の樹脂で成形され、前記複数のコンタクトを保持する第１ハウジングと、暗色の樹脂で成形され、前記第１ハウジングの所定の領域を覆う第２ハウジングと、複数の前記第２ハウジングを高密度に支持するキャリアとを備え、
    前記コンタクトは、半導体素子が接続される第１接続部と、基板に接続される第２接続部と、前記第１、第２接続部を連結する連結部とを有し、
    前記第１接続部は、前記第１ハウジングの上面部に形成された前記半導体素子を収容する収容空間へ露出し、
    前記第２接続部は、前記第１、第２ハウジングの下部から外部へ露出し、
    前記連結部と少なくとも前記第１ハウジングとがインサートモールド成形により一体化されている
    ことを特徴とする半導体装置用パッケージの集合体。
  2. 前記コンタクトの厚さ寸法は前記キャリアの厚さ寸法より小さい
    ことを特徴とする請求項１記載の半導体装置用パッケージの集合体。
  3. 前記連結部は前記第１ハウジングの高さ方向へ延び、
    前記第１、第２接続部は前記第１ハウジングの高さ方向と直交する方向へ延びる
    ことを特徴とする請求項１又は２記載の半導体装置用パッケージの集合体。
  4. 前記所定の領域が、前記第１ハウジングの外周面と前記第１ハウジングの内部壁面とである
    ことを特徴とする請求項１〜３のいずれか１項記載の半導体装置用パッケージの集合体。
  5. 前記連結部が前記第１ハウジングと前記第２ハウジングとで挟みつけられている
    ことを特徴とする請求項４記載の半導体装置用パッケージの集合体。
  6. 請求項１〜５のいずれか１項記載の前記第１接続部に接続された前記半導体素子が、前記収容空間に充填された透明な樹脂によって前記収容空間に封止されている
    ことを特徴とする半導体装置の集合体。
  7. 前記半導体素子が発光ダイオードであることを特徴とする請求項６記載の半導体装置の集合体。
  8. 所定の形状に折り曲げられた複数のコンタクトと、明色の樹脂で成形され、前記複数のコンタクトを保持する第１ハウジングと、暗色の樹脂で成形され、前記第１ハウジングの所定の領域を覆う第２ハウジングとを備え、
    前記コンタクトは、半導体素子が接続される第１接続部と、基板に接続される第２接続部と、前記第１、第２接続部を連結する連結部とを有し、
    前記第１接続部は、前記第１ハウジングの上面部に形成された前記半導体素子を収容する収容空間に露出し、
    前記第２接続部は、前記第１、第２ハウジングの下部から外部へ露出し、
    前記連結部と少なくも前記第１ハウジングとがインサートモールド成形により一体化されている
    半導体装置の製造方法であって、
    前記コンタクトの前記連結部を前記明色の樹脂でインサートモールド成形して前記第１ハウジングに保持させる一次成形工程と、
    前記一次成形工程の後、前記複数のコンタクトを支持している一次成形用キャリアを取り外す一次成形用キャリア取外し工程と、
    前記一次成形用キャリア取外し工程の後、二次成形用キャリアに形成された複数のハウジング収容孔に前記第１ハウジングを収容し、前記第１ハウジングと前記ハウジング収容孔内の前記第１ハウジングへ向かって突出する前記二次成形用キャリアの突起部とを前記暗色の樹脂でインサートモールド成形して、前記第１ハウジングの所定の領域を覆うとともに、前記第１ハウジングと前記突起部とを連結させる前記第２ハウジングを成形する二次成形工程と、
    前記二次成形工程の後、前記半導体素子を前記第１ハウジングの収容空間に収容して前記第１接続部に接続し、その収容空間に透明な樹脂を充填する半導体素子搭載工程と、
    前記半導体素子搭載工程の後、前記第２ハウジングから前記二次成形用キャリアを取り外す二次成形用キャリア取外し工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2011234085A 2011-10-25 2011-10-25 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法 Pending JP2013093418A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011234085A JP2013093418A (ja) 2011-10-25 2011-10-25 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法
US13/614,027 US9553242B2 (en) 2011-10-25 2012-09-13 Semiconductor device package assembly, semiconductor device assembly, and method of manufacturing semiconductor device
EP12186099.3A EP2587558B1 (en) 2011-10-25 2012-09-26 Semiconductor device package assembly and method of manufacturing a semiconductor device
TW101138078A TWI517313B (zh) 2011-10-25 2012-10-16 半導體裝置用封裝的集合體、半導體裝置的集合體、半導體裝置的製造方法
KR1020120114757A KR101420015B1 (ko) 2011-10-25 2012-10-16 반도체 장치용 패키지의 집합체, 반도체 장치의 집합체, 반도체 장치의 제조 방법
CN201210411021.3A CN103078042B (zh) 2011-10-25 2012-10-25 半导体装置用封装的集合体、半导体装置的集合体及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011234085A JP2013093418A (ja) 2011-10-25 2011-10-25 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015220468A Division JP6029221B2 (ja) 2015-11-10 2015-11-10 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013093418A true JP2013093418A (ja) 2013-05-16

Family

ID=47177746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011234085A Pending JP2013093418A (ja) 2011-10-25 2011-10-25 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9553242B2 (ja)
EP (1) EP2587558B1 (ja)
JP (1) JP2013093418A (ja)
KR (1) KR101420015B1 (ja)
CN (1) CN103078042B (ja)
TW (1) TWI517313B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164209A (ja) * 2015-04-16 2015-09-10 京セラコネクタプロダクツ株式会社 半導体発光素子用ホルダ、半導体発光素子モジュール、照明器具、及び半導体発光素子用ホルダの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD661262S1 (en) * 2009-10-26 2012-06-05 Nichia Corporation Light emitting diode
JP6323217B2 (ja) * 2013-07-10 2018-05-16 日亜化学工業株式会社 発光装置
JP2017157593A (ja) * 2016-02-29 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
DE102016105491A1 (de) * 2016-03-23 2017-09-28 Osram Opto Semiconductors Gmbh Herstellung von halbleiterbauelementen
JP7360369B2 (ja) * 2020-08-28 2023-10-12 Ｔｏｗａ株式会社 樹脂成形装置、及び樹脂成形品の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108836A (ja) * 2006-10-24 2008-05-08 Sharp Corp 半導体発光装置およびその製造方法
JP2008300553A (ja) * 2007-05-30 2008-12-11 I-Chiun Precision Industry Co Ltd 表面実装型発光ダイオードのフレーム組合せ部材の製造方法及びその構造
JP2010153666A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 発光装置、発光モジュール、発光装置の製造方法
JP2010206039A (ja) * 2009-03-05 2010-09-16 Nichia Corp 発光装置
JP2011138849A (ja) * 2009-12-28 2011-07-14 Nichia Corp 発光装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024012A (ja) 1999-07-06 2001-01-26 Hitachi Cable Ltd モールド成型パッケージ及びその製造方法
JP3939554B2 (ja) * 2002-01-15 2007-07-04 シャープ株式会社 半導体用リードフレーム
EP1885171B1 (en) 2005-05-26 2012-11-07 Murata Manufacturing Co., Ltd. Package for electronic component, electronic component using such package, and method for producing package for electronic component
JP4920288B2 (ja) * 2005-12-23 2012-04-18 帝国通信工業株式会社 電子部品の回路基板への取付構造及び取付方法
CN101656398A (zh) * 2008-08-20 2010-02-24 松下电器产业株式会社 半导体装置及使用其的电子设备
JP5293594B2 (ja) 2009-12-28 2013-09-18 株式会社村田製作所 電子部品装置及びリードフレーム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108836A (ja) * 2006-10-24 2008-05-08 Sharp Corp 半導体発光装置およびその製造方法
JP2008300553A (ja) * 2007-05-30 2008-12-11 I-Chiun Precision Industry Co Ltd 表面実装型発光ダイオードのフレーム組合せ部材の製造方法及びその構造
JP2010153666A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 発光装置、発光モジュール、発光装置の製造方法
JP2010206039A (ja) * 2009-03-05 2010-09-16 Nichia Corp 発光装置
JP2011138849A (ja) * 2009-12-28 2011-07-14 Nichia Corp 発光装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164209A (ja) * 2015-04-16 2015-09-10 京セラコネクタプロダクツ株式会社 半導体発光素子用ホルダ、半導体発光素子モジュール、照明器具、及び半導体発光素子用ホルダの製造方法

Also Published As

Publication number Publication date
EP2587558A3 (en) 2014-07-02
US9553242B2 (en) 2017-01-24
US20130100621A1 (en) 2013-04-25
CN103078042A (zh) 2013-05-01
KR101420015B1 (ko) 2014-07-15
EP2587558A2 (en) 2013-05-01
TW201324703A (zh) 2013-06-16
TWI517313B (zh) 2016-01-11
EP2587558B1 (en) 2016-11-02
CN103078042B (zh) 2016-02-03
KR20130045176A (ko) 2013-05-03

Similar Documents

Publication Publication Date Title
CN105895792B (zh) 发光组件
JP2013093418A (ja) 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法
US20060157828A1 (en) Leadframe - based housing, leadframe strip, surface - mounted optoelectronic -component, and production method
EP1753036A2 (en) Light emitting diode package and fabrication method thereof
JP2017533598A (ja) 発光ダイオード素子
EP2158617B1 (en) Light emitting device package and manufacturing method thereof
JP2005294736A (ja) 半導体発光装置の製造方法
JP2014049764A (ja) 側面型発光ダイオードパッケージ及びその製造方法
US7923271B1 (en) Method of assembling multi-layer LED array engine
JP2011049253A (ja) Ｌｅｄユニット及びその製造方法
JP6029221B2 (ja) 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法
JP2012049486A (ja) Ｌｅｄパッケージとその製造方法、及び該ｌｅｄパッケージを用いて構成したｌｅｄモジュール装置とその製造方法
US20140084313A1 (en) Light emitting diode package and method for manufacturing the same
CN112737272B (zh) 一种焊接有电子元件的基座及其生产工艺和音圈马达
KR20120099962A (ko) 칩 온 보드형 발광장치
JP6254491B2 (ja) 発光素子搭載用基板
JP2012216654A (ja) 樹脂成形フレーム及び光半導体装置
CN113471185A (zh) 封装结构
KR100765714B1 (ko) 리드프레임, 그를 이용한 발광 소자 패키지 및 그의 제조방법
JP2020096014A (ja) 半導体装置の製造方法及びパッケージ部材の製造方法
JP2015005140A (ja) 半導体記憶装置及び製造方法
JP2012234977A (ja) Ｌｅｄ発光素子用リードフレーム基板とその製造方法、およびｌｅｄ発光素子装置とその製造方法
JP2013187269A (ja) 光半導体装置及びその製造方法
US11239401B2 (en) Semiconductor light-emitting device
KR100645758B1 (ko) 발광 소자 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150817