KR101420015B1 - 반도체 장치용 패키지의 집합체, 반도체 장치의 집합체, 반도체 장치의 제조 방법 - Google Patents

반도체 장치용 패키지의 집합체, 반도체 장치의 집합체, 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101420015B1
KR101420015B1 KR1020120114757A KR20120114757A KR101420015B1 KR 101420015 B1 KR101420015 B1 KR 101420015B1 KR 1020120114757 A KR1020120114757 A KR 1020120114757A KR 20120114757 A KR20120114757 A KR 20120114757A KR 101420015 B1 KR101420015 B1 KR 101420015B1
Authority
KR
South Korea
Prior art keywords
housing
semiconductor element
connecting portion
light emitting
carrier
Prior art date
Application number
KR1020120114757A
Other languages
English (en)
Other versions
KR20130045176A (ko
Inventor
다카아키 구도
나오후미 이케나가
데츠 우라노
Original Assignee
니혼 고꾸 덴시 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 고꾸 덴시 고교 가부시끼가이샤 filed Critical 니혼 고꾸 덴시 고교 가부시끼가이샤
Publication of KR20130045176A publication Critical patent/KR20130045176A/ko
Application granted granted Critical
Publication of KR101420015B1 publication Critical patent/KR101420015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

캐리어에 유지되는 반도체 장치용 패키지의 수를 많게 할 수 있도록 하여 반도체 장치의 제조 효율을 높게 한 반도체 장치용 패키지의 집합체.
절곡된 복수의 콘택트를 유지하는 백색의 수지로 성형된 제 1 하우징의 소정 영역을, 흑색의 수지로 형성된 제 2 하우징으로 덮고, 복수의 제 2 하우징을 2 차 성형용 캐리어에 의해 고밀도로 지지한다. 콘택트의 연결부와 제 1, 제 2 하우징의 일방 또는 양방이 인서트 몰드 성형에 의해 일체화되어 있다.

Description

반도체 장치용 패키지의 집합체, 반도체 장치의 집합체, 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE PACKAGE ASSEMBLY, SEMICONDUCTOR DEVICE ASSEMBLY, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
이 발명은 반도체 장치용 패키지의 집합체, 반도체 장치의 집합체, 반도체 장치의 제조 방법에 관한 것이다.
종래, 복수의 패키지를 일괄적으로 제조하는 발광 장치의 제조 방법이 알려져 있다 (일본 공개특허공보 2011-138849호 (단락 0067, 0072 ∼ 0078, 도 1, 도 7 ∼ 도 10 등) 참조). 이 제조 방법을 도 28 ∼ 도 32 에 기초하여 설명한다. 또한, 도 28 ∼ 도 32 는 각각 일본 공개특허공보 2011-138849호의 도 1, 도 7 ∼ 도 10 에 대응된다. 단, 도면 중의 부호는 변경되고, 일부 부호는 삭제되어 있다.
먼저, 도 32a, 도 32b 에 나타내는 바와 같이, 상금형 (931a) 과 하금형 (931b) 에 의해 형성되는 공간에 백색의 제 2 수지 재료를 충전하여, 제 2 성형 수지 (906) 와 도체부 (904) 를 일체로 성형한다 (1 차 성형). 그 결과, 1 개의 기판 (911) (도 29 참조) 에 복수의 제 2 성형 수지 (906) 가 등간격으로 배열된다. 제 2 성형 수지 (906) 는 기판 (911) 의 도체부 (904a ∼ 904h) 에 유지된다 (도 30a, 도 31a 참조). 또한, 기판 (911) 은 1 장의 금속 박판을 타발 (打拔) 가공한 평판상의 것으로, 발광 장치 (901) 의 리드가 되는 복수 세트의 도체부 (904a ∼ 904f) 와, 복수 세트의 도체부 (904a ∼ 904f) 를 지지하는 캐리어 (915) 로 구성되어 있다. 또한, 도체부 (904a ∼ 904f) 는 수평으로 연장되어 있다.
다음으로, 도 32c, 도 32d 에 나타내는 바와 같이, 상금형 (941a) 과 하금형 (941b) 에 의해 형성되는 공간에 흑색의 제 1 수지 재료를 충전하여, 제 1 성형 수지 (905) 와 제 2 성형 수지 (906) 와 도체부 (904) (904a ∼ 904h) 를 일체로 성형한다 (2 차 성형). 그 결과, 패키지 (902) 가 형성된다.
그 후, 패키지 (902) 의 오목부 (902a) 의 바닥면 (902c) 에 발광 소자 (903) 를 배치하고, 오목부 (902a) 의 바닥면 (902c) 에 노출되어 있는 도체부 (904a ∼ 904f) 의 일부분과 발광 소자 (903) 의 전극 단자를 와이어 (907) 로 전기적으로 접속시킨다.
다음으로, 패키지 (902) 의 오목부 (902a) 에 봉지 재료를 주입, 경화시켜 봉지 부재 (도시 생략) 를 형성한다.
그 후, 패키지 (902) 가 배열된 기판 (911) 으로부터 패키지 (902) 를 잘라낸다.
마지막으로, 패키지 (902) 의 측면 (902e) 으로부터 수평으로 노출된 도체부 (904a ∼ 904f) 를, 패키지 (902) 의 측면 (902e) 으로부터 이면 (바닥면) (902f) 을 따르도록 굴곡시켜, 외부 접속용 단자부를 형성한다.
이 제조 방법에 의해 제조된 발광 장치 (901) 는 예를 들어 표시 장치 (도시 생략) 의 부품으로서 사용된다. 이 경우, 복수의 발광 장치 (901) 는 도시되지 않은 기판 상에 매트릭스상으로 배치되고, 납땜된다. 또한, 기판 상에 배치된 발광 장치 (901) 의 주위에 흑색의 수지를 흘려 넣어 흑색의 수지층 (도시 생략) 을 형성하고, 그 수지층으로, 발광 장치 (901) 의 측면 (902e) 에 노출된 도체부 (904a ∼ 904f) 를 덮어, 높은 콘트라스트를 확보한다.
상기 서술한 발광 장치 (901) 의 높이 치수 (패키지 (902) 의 상면 (902d) 에서부터 도체부 (904a ∼ 904f) 의 외부 접속용 단자부까지의 길이) 가 크지 않은 경우, 표시 장치의 제조에 있어서, 발광 장치 (901) 의 주위에 흑색의 수지를 흘려 넣었을 때, 그 수지가 발광 장치 (901) 의 봉지 부재 표면에 부착될 우려가 있다.
이것을 피하려면, 도체부 (904a ∼ 904f) 를 길게 하여 발광 장치 (901) 의 높이 치수를 크게 하면 된다. 그러나, 그와 같이 하면, 기판 (911) 상의 패키지 (902) 의 배치 피치가 커져, 기판 (911) 에 유지되는 패키지 (902) 의 밀도가 낮아지고, 발광 장치 (901) 의 제조 효율이 악화된다.
이 발명은 이와 같은 사정을 감안하여 이루어진 것으로, 그 과제는, 캐리어에 유지되는 반도체 장치용 패키지의 수를 많게 할 수 있도록 하여 반도체 장치의 제조 효율을 높게 하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 양태에 있어서는, 복수의 반도체 장치용 패키지로서, 각각, 소정 형상으로 절곡된 복수의 콘택트와, 명색 (明色) 의 수지로 성형되며, 상기 복수의 콘택트를 유지하는 제 1 하우징과, 암색 (暗色) 의 수지로 성형되며, 상기 제 1 하우징의 소정 영역을 덮는 제 2 하우징을 구비한 반도체 장치용 패키지와, 당해 복수의 반도체 장치용 패키지를 고밀도로 지지하는 캐리어를 구비하고, 상기 콘택트는, 반도체 소자가 접속되는 제 1 접속부와, 기판에 접속되는 제 2 접속부와, 상기 제 1, 제 2 접속부를 연결하는 연결부를 갖고, 상기 제 1 접속부는, 상기 제 1 하우징의 상면부에 형성된 상기 반도체 소자를 수용하는 수용 공간에 노출되고, 상기 제 2 접속부는, 상기 제 1, 제 2 하우징의 하부로부터 외부에 노출되고, 상기 연결부와 적어도 상기 제 1 하우징이 인서트 몰드 성형에 의해 일체화되어 있는 반도체 장치용 패키지의 집합체가 제공된다.
바람직하게는, 상기 콘택트의 두께 치수는 상기 캐리어의 두께 치수보다 작다.
바람직하게는, 상기 연결부는 상기 제 1 하우징의 높이 방향으로 연장되고, 상기 제 1, 제 2 접속부는 상기 제 1 하우징의 높이 방향과 직교하는 방향으로 연장된다.
바람직하게는, 상기 소정 영역이, 상기 제 1 하우징의 외주면과 상기 제 1 하우징의 내부 벽면이다.
보다 바람직하게는, 상기 연결부가 상기 제 1 하우징과 상기 제 2 하우징에 의해 협지되어 있다.
상기 목적을 달성하기 위하여, 본 발명의 제 2 양태에 있어서는, 상기 제 1 접속부에 접속된 상기 반도체 소자가, 상기 수용 공간에 충전된 투명한 수지에 의해 상기 수용 공간에 봉지되어 있는 반도체 장치의 집합체가 제공된다.
바람직하게는, 상기 반도체 소자가 발광 다이오드이다.
상기 목적을 달성하기 위하여, 본 발명의 제 3 양태에 있어서는, 소정 형상으로 절곡된 복수의 콘택트와, 명색의 수지로 성형되며, 상기 복수의 콘택트를 유지하는 제 1 하우징과, 암색의 수지로 성형되며, 상기 제 1 하우징의 소정 영역을 덮는 제 2 하우징을 구비하고, 상기 콘택트는, 반도체 소자가 접속되는 제 1 접속부와, 기판에 접속되는 제 2 접속부와, 상기 제 1, 제 2 접속부를 연결하는 연결부를 갖고, 상기 제 1 접속부는, 상기 제 1 하우징의 상면부에 형성된 상기 반도체 소자를 수용하는 수용 공간에 노출되고, 상기 제 2 접속부는, 상기 제 1, 제 2 하우징의 하부로부터 외부에 노출되고, 상기 연결부와 적어도 상기 제 1 하우징이 인서트 몰드 성형에 의해 일체화되어 있는 반도체 장치의 제조 방법으로서, 상기 콘택트의 상기 연결부를 상기 명색의 수지로 인서트 몰드 성형하여 상기 제 1 하우징에 유지시키는 1 차 성형 공정과, 상기 1 차 성형 공정 후, 상기 복수의 콘택트를 지지하고 있는 1 차 성형용 캐리어를 분리하는 1 차 성형용 캐리어 분리 공정과, 상기 1 차 성형용 캐리어 분리 공정 후, 2 차 성형용 캐리어에 형성된 복수의 하우징 수용공에 상기 제 1 하우징을 수용하고, 상기 제 1 하우징과 상기 하우징 수용공 내의 상기 제 1 하우징을 향하여 돌출되는 상기 2 차 성형용 캐리어의 돌기부를 상기 암색의 수지로 인서트 몰드 성형하여, 상기 제 1 하우징의 소정 영역을 덮음과 함께, 상기 제 1 하우징과 상기 돌기부를 연결시키는 상기 제 2 하우징을 성형하는 2 차 성형 공정과, 상기 2 차 성형 공정 후, 상기 반도체 소자를 상기 제 1 하우징의 수용 공간에 수용하여 상기 제 1 접속부에 접속시키고, 그 수용 공간에 투명한 수지를 충전하는 반도체 소자 탑재 공정과, 상기 반도체 소자 탑재 공정 후, 상기 제 2 하우징으로부터 상기 2 차 성형용 캐리어를 분리하는 2 차 성형용 캐리어 분리 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
이 발명에 의하면, 캐리어에 유지되는 반도체 장치용 패키지의 수를 많게 할 수 있도록 하여 반도체 장치의 제조 효율을 높게 할 수 있다.
본 발명의 상기 서술 및 그 밖의 목적, 특징 그리고 이점은, 첨부된 도면에 기초하는 하기의 상세한 설명에 의해 더욱 분명해질 것이다.
도 1 은, 이 발명의 일 실시형태의 반도체 장치용 패키지의 집합체의 평면도.
도 2 는, 도 1 에 나타내는 반도체 장치용 패키지의 집합체의 측면도.
도 3 은, 도 1 에 나타내는 반도체 장치용 패키지의 집합체의 A 부의 확대 사시도.
도 4 는, 도 1 의 IV-IV 선을 따른 단면도.
도 5 는, 도 4 의 V-V 선을 따른 단면도.
도 6 은, 도 4 의 VI-VI 선을 따른 단면도.
도 7 은, 1 차 성형용 캐리어에 지지된 콘택트의 사시도.
도 8 은, 1 차 성형용 캐리어에 지지된 콘택트로서, 도 7 에 나타내는 콘택트에 조합되는 콘택트의 사시도.
도 9 는, 도 7 에 나타내는 콘택트와 도 8 에 나타내는 콘택트가 서로 마주보고 있는 상태를 나타내는 사시도.
도 10 은, 인서트 몰드 성형에 의해, 콘택트와 제 1 하우징을 일체화하여 구성된 패키지 중간체의 사시도.
도 11 은, 패키지 중간체의 측면도.
도 12 는, 도 11 의 XII-XII 선을 따른 단면도.
도 13 은, 도 10 에 나타내는 1 차 성형용 캐리어로부터 떼어내어진 패키지 중간체의 사시도.
도 14 는, 도 13 에 나타내는 패키지 중간체의 정면도.
도 15 는, 도 13 에 나타내는 패키지 중간체의 평면도.
도 16 은, 도 13 에 나타내는 패키지 중간체의 바닥면도.
도 17 은, 도 13 에 나타내는 패키지 중간체의 측면도.
도 18 은, 도 14 의 XVⅢ-XVⅢ 선을 따른 패키지 중간체의 단면도.
도 19 는, 패키지 중간체를 2 차 성형용 캐리어의 하우징 수용공에 수용하기 전의 상태를 나타내는 사시도.
도 20 은, 패키지 중간체를 2 차 성형용 캐리어의 하우징 수용공에 수용한 상태를 나타내는 사시도.
도 21 은, 패키지 중간체를 2 차 성형용 캐리어의 하우징 수용공에 수용한 상태를 나타내는 평면도.
도 22 는, 도 21 의 B 부의 확대 사시도.
도 23 은, 도 21 의 XXⅢ-XXⅢ 선을 따른 단면도.
도 24 는, 도 3 에 나타내는 반도체 장치용 패키지에 발광 다이오드를 탑재한 후, 반도체 장치용 패키지의 수용 공간에 투명한 수지를 충전한 상태를 나타내는 사시도.
도 25 는, 도 24 에 나타내는 2 차 성형용 캐리어로부터 분리된 발광 장치의 사시도.
도 26 은, 복수의 발광 장치를 프린트 기판에 실장한 상태를 나타내는 사시도.
도 27 은, 도 26 에 나타내는 복수의 발광 장치의 주위에 흑색의 수지를 충전한 상태를 나타내는 사시도.
도 28 은, 종래의 발광 장치를 나타내는 사시도.
도 29 는, 종래의 발광 장치의 제조 과정의 패키지 어셈블리의 일례를 나타내는 평면도.
도 30a, 30b 는, 종래의 발광 장치의 제조 과정의 패키지 하부측의 형상을 나타내는 사시도로서, 도 30a 는 1 차 성형 완료시의 형상, 도 30b 는 2 차 성형 완료시의 형상을 각각 나타내고 있다.
도 31a, 31b 는, 종래의 발광 장치의 제조 과정의 패키지 상부측의 형상을 나타내는 사시도로서, 도 31a 는 1 차 성형 완료시의 형상, 도 31b 는 2 차 성형 완료시의 형상을 각각 나타내고 있다.
도 32a ∼ 32d 는, 종래의 발광 장치의 제조 공정을 모식적으로 나타내는 단면도로서, 도 32a 는 1 차 성형용 금형의 일례, 도 32b 는 1 차 성형 공정, 도 32c 는 2 차 성형용 금형의 일례, 도 32d 는 2 차 성형 공정을 각각 나타내고 있다.
이하, 이 발명의 실시형태를 도면에 기초하여 설명한다.
도 1 ∼ 도 6 에 나타내는 바와 같이, 이 발명의 일 실시형태의 반도체 장치용 패키지의 집합체 (80) 는 복수의 반도체 장치용 패키지 (70) 와 2 차 성형용 캐리어 (60) 로 구성되어 있다.
반도체 장치용 패키지 (70) 는 복수의 콘택트 (10) 와 제 1 하우징 (20) 과 제 2 하우징 (30) 으로 구성되어 있다.
도 6 에 나타내는 바와 같이, 각 콘택트 (10) 는 제 1 접속부 (11) 와 제 2 접속부 (12) 와 연결부 (13) 를 갖는다. 콘택트 (10) 에는 예를 들어 은 도금이 실시된다. 콘택트 (10) 의 두께 치수 (예를 들어 0.15 ㎜) 는 후술하는 2 차 성형용 캐리어 (60) 의 두께 치수 (예를 들어 0.2 ㎜) 보다 작다. 복수의 콘택트 (10) 에는 6 종류의 콘택트 (10) 가 포함되는데 (도 7, 도 8 참조), 이들의 주된 차이는 제 1 접속부 (11) 의 형상뿐이므로, 종류마다 콘택트 (10) 를 설명하지 않는다.
제 1 접속부 (11) 에는 발광 다이오드 (반도체 소자) (100) (도 25 참조) 가 탑재된다. 발광 다이오드 (100) 는 제 1 접속부 (11) 에 본딩 와이어 (도시 생략) 에 의해 전기적으로 접속된다. 발광 다이오드 (100) 는 적색, 녹색, 청색 발광 다이오드의 3 종류의 발광 다이오드이다. 제 1 접속부 (11) 는 후술하는 수용 공간 (21) 에 노출된다. 제 2 접속부 (12) 는 프린트 기판 (기판) (200) (도 26 참조) 에 납땜에 의해 전기적으로 접속된다. 제 2 접속부 (12) 는 제 1, 제 2 하우징 (20, 30) 의 하부로부터 외부에 노출되어 있다. 연결부 (13) 는 제 1 접속부 (11) 와 제 2 접속부 (12) 를 연결한다.
연결부 (13) 는 제 1 하우징 (20) 의 높이 방향 (H) 으로 연장되고, 제 1, 제 2 접속부 (11, 12) 는 높이 방향 (H) 과 직교하는 방향 (C) 으로 연장되어 있다.
연결부 (13) 는 제 1 하우징 (20) 과 제 2 하우징 (30) 에 의해 협지되어 있다.
도 3, 도 4, 도 5, 도 6 에 나타내는 바와 같이, 제 1 하우징 (20) 은 케이싱상으로, 내부에 공간이 형성되어 있다 (도 18 참조). 또한, 제 1 하우징 (20) 의 상면부에는, 발광 다이오드 (100) 를 수용하기 위한 수용 공간 (21) 이 형성되어 있다. 제 1 하우징 (20) 은 명색, 예를 들어 백색의 수지에 의해 성형되어 있다. 제 2 하우징 (30) 은 제 1 하우징 (20) 의 외주면 (소정 영역) 과 제 1 하우징 (20) 의 내부 벽면 (소정 영역) 을 덮고 있다. 제 1 하우징 (20) 의 외주면은 제 1 하우징 (20) 의 정면 (20a), 배면 (20b), 양 측면 (20c) 을 포함한다 (도 15 참조). 제 1 하우징 (20) 의 내부 벽면은 제 1 하우징 (20) 의 내주면 (20d), 천정면 (20e) 을 포함한다 (도 18 참조). 제 2 하우징 (30) 은 암색, 예를 들어 흑색의 수지에 의해 형성되어 있다. 콘택트 (10) 는 인서트 몰드 성형에 의해, 제 1 하우징 (20) 과 제 2 하우징 (30) 에 일체화되어 있다.
2 차 성형용 캐리어 (60) 는 하우징 수용공 (61) 과 돌기부 (62) 를 갖는다. 하우징 수용공 (61) 은 제 1 하우징 (20) 및 제 2 하우징 (30) 을 수용한다. 각 1 쌍의 대향하는 돌기부 (62) 는 제 2 하우징 (30) 을 지지한다.
2 차 성형용 캐리어 (60) 는 금속판에 타발 가공을 실시함으로써 형성되어 있다. 2 차 성형용 캐리어 (60) 에는 도금이 실시되어 있지 않다.
다음으로, 발광 장치 (반도체 장치) (120) 의 제조 방법을 설명한다.
먼저, 금속판 (도시 생략) 에 타발 가공 및 굽힘 가공을 실시함으로써 도 7, 도 8 에 나타내는 복수의 콘택트 (10) 를 형성한다. 이 때 복수의 콘택트 (10) 와 1 차 성형용 캐리어 (40) 는 일체로 연결되어 있다. 1 차 성형용 캐리어 (40) 는 콘택트 (10) 의 제 2 접속부 (12) 에 이어진다.
다음으로, 도 9 에 나타내는 바와 같이, 1 차 성형용 캐리어 (40) 에 지지된 복수의 콘택트 (10) 를 1 차 성형용 금형 (도시 생략) 의 하금형에 배치하고, 그 하금형에 상금형을 조합하여, 하금형과 상금형에 의해 형성되는 공간에 백색의 유동 상태의 수지를 충전하고, 경화시켜 도 10, 도 11, 도 12 에 나타내는 제 1 하우징 (20) 을 형성한다 (1 차 성형 공정). 6 개의 콘택트 (10) 와 1 개의 제 1 하우징 (20) 에 의해 1 개의 패키지 중간체 (50) 가 형성된다.
그 후, 패키지 중간체 (50) 의 콘택트 (10) 를 지지하고 있는 1 차 성형용 캐리어 (40) 를 떼어낸다 (1 차 성형용 캐리어 분리 공정). 그 결과, 도 13 ∼ 도 18 에 나타내는 단체 (單體) 상태의 패키지 중간체 (50) 가 얻어진다.
다음으로, 2 차 성형 공정으로 옮겨, 복수의 패키지 중간체 (50) 를 2 차 성형용 금형 (도시 생략) 의 하금형 내에 정렬시킨다 (도 19 참조).
그 후, 도 19 에 나타내는 바와 같이, 정렬된 패키지 중간체 (50) 에 그 상방으로부터 2 차 성형용 캐리어 (60) 를 덮어씌워, 도 20, 도 21, 도 22, 도 23 에 나타내는 바와 같이, 2 차 성형용 캐리어 (60) 의 복수의 하우징 수용공 (61) 에 각각 패키지 중간체 (50) 를 수용한다.
다음으로, 2 차 성형용 금형의 하금형에 상금형을 조합하여, 하금형과 상금형에 의해 형성되는 공간에 유동 상태의 흑색의 수지를 충전하고, 경화시켜 도 4 에 나타내는 제 2 하우징 (30) 을 성형한다. 이 때 흑색의 수지에 의해 제 1 하우징 (20) 의 외주면 및 내부 벽면이 각각 덮인다. 이와 같이 하여 2 차 성형용 캐리어 (60) 에 고밀도로 지지된 복수의 반도체 장치용 패키지 (70) (도 3 참조) 가 형성되고, 2 차 성형 공정이 종료된다.
이상의 공정에 의해, 2 차 성형용 캐리어 (60) 와 복수의 반도체 장치용 패키지 (70) 로 구성되는 반도체 장치용 패키지의 집합체 (80) 가 완성된다 (도 1 ∼ 도 4 참조).
다음으로, 도시되지 않은 마운터를 사용하여 발광 다이오드 (100) (도 24, 도 25 참조) 를 수용 공간 (21) 에 노출되는 제 1 접속부 (11) 에 접속시키고, 수용 공간 (21) 에 유동 상태의 투명한 수지 (110) 를 충전하고, 경화시켜, 도 24 에 나타내는 바와 같이, 수용 공간 (21) 에 발광 다이오드 (100) 를 봉지한다 (반도체 소자 탑재 공정). 그 결과, 도 24 에 나타내는 바와 같이, 2 차 성형용 캐리어 (60) 에 지지된 발광 장치 (120) 의 집합체가 완성된다.
마지막으로, 2 차 성형용 캐리어 (60) 의 돌기부 (62) 로부터 발광 장치 (120) 를 분리한다 (2 차 성형용 캐리어 분리 공정). 이상의 공정에 의해, 도 25 에 나타내는 단체 상태의 발광 장치 (120) 가 얻어진다.
다음으로, 발광 장치 (120) 를 사용하는 표시 장치 (300) 의 제조 방법을 설명한다.
먼저, 도 26 에 나타내는 바와 같이, 프린트 기판 (200) 상에 복수의 발광 장치 (120) 를 매트릭스상으로 배치함과 함께, 납땜 실장한다.
그 후, 도 27 에 나타내는 바와 같이, 프린트 기판 (200) 상의 발광 장치 (120) 의 주위에 암색, 예를 들어 흑색의 유동 상태의 수지를 충전하고, 경화시켜 흑색의 수지층 (210) 을 형성한다. 발광 장치 (120) 의 높이 치수가 크기 때문에, 흑색의 수지가 발광 장치 (120) 의 상면에 잘못 부착되는 작업 미스는 발생하기 어렵다. 흑색의 수지층 (210) 을 형성함으로써, 화상을 표시하였을 때에 높은 콘트라스트가 얻어진다.
이상의 공정에 의해 표시 장치 (300) 가 완성된다.
이 실시형태의 작용 효과는 다음과 같다.
상기 서술한 바와 같이 소정 형상으로 절곡된 복수의 콘택트 (10) 가 제 1 하우징 (20) 에 의해 유지되고 (도 12 참조), 제 1 하우징 (20) 을 덮는 제 2 하우징 (30) 이, 반도체 장치용 패키지 (70) 를 고밀도로 배치 가능한 2 차 성형용 캐리어 (60) 에 지지되기 때문에 (도 21, 도 24 참조), 높이 치수가 큰 반도체 장치용 패키지 (70), 나아가서는 높이 치수가 큰 발광 장치 (120) 를 제조할 수 있고, 표시 장치 (300) 를 제조할 때의 작업 미스 (흑색의 수지가 발광 장치 (120) 의 상면에 잘못 부착되는 것) 를 줄일 수 있음과 함께, 고밀도로 정렬된 반도체 장치용 패키지 (70) 에 대하여 발광 다이오드 (100) 를 탑재할 수 있다. 따라서, 도체부 (904a ∼ 904f) 가 수평으로 연장된 상태에서 캐리어 (915) 에 지지되고, 패키지 (902) 가 캐리어 (915) 에 저밀도로 지지되게 되는 종래 기술 (도 29, 도 31b 참조) 과 비교하여, 효율적으로 발광 장치 (120) 를 제조할 수 있다.
또한, 반도체 장치용 패키지 (70) 를 지지하기 위하여 전용 캐리어 (2 차 성형용 캐리어 (60)) 를 채용하였기 때문에, 콘택트 (10) 의 두께 치수를 2 차 성형용 캐리어 (60) 의 두께 치수보다 작게 할 수 있다. 따라서, 콘택트 형상의 복잡화에 대응할 수 있음과 함께, 발광 다이오드 (100) 의 탑재 작업이나 2 차 성형 작업에 영향을 주는 2 차 성형용 캐리어 (60) 의 강도를 확보할 수 있다.
또한, 콘택트 (10) (절곡된 상태의 콘택트 (10)) 의 연결부 (13) 와 제 1 하우징 (20) 이 인서트 몰드 성형에 의해 일체화되어 있기 때문에, 콘택트 (10) 의 연결부 (13) 가 제 1 하우징 (20) 으로부터 잘 박리되지 않아, 제 2 접속부 (12) 의 위치 정밀도가 확보된다. 따라서, 표시 장치 (300) 의 제조시, 프린트 기판 (200) 에 발광 장치 (120) 를 실장하였을 때, 발광 장치 (120) 가 프린트 기판 (200) 의 실장면에 대하여 거의 기울지 않기 때문에, 표시 장치 (300) 의 화면에 불균일이 잘 생기지 않는다. 이 실시형태에서는, 콘택트 (10) 의 연결부 (13) 는 제 1 하우징 (20) 과 제 2 하우징 (30) 에 의해 협지되어 있기 때문에, 콘택트 (10) 의 연결부 (13) 는 제 1 하우징 (20) 으로부터 보다 더 박리되기 어렵다고 할 수 있다.
또한, 상기 서술한 실시형태에서는, 콘택트 (10) 의 두께 치수를 2 차 성형용 캐리어 (60) 의 두께 치수보다 작게 하였지만, 콘택트 (10) 의 두께 치수를 2 차 성형용 캐리어 (60) 의 두께 치수와 동등하게 해도 되고, 2 차 성형용 캐리어 (60) 의 두께 치수보다 크게 해도 된다.
또한, 상기 서술한 실시형태에서는, 제 2 하우징 (30) 은 제 1 하우징 (20) 의 외주면과 제 1 하우징 (20) 의 내부 벽면을 덮고 있지만, 제 2 하우징 (30) 에 의해 덮이는 제 1 하우징 (20) 의 소정 영역은 이것에 한정되지 않는다.
또한, 상기 서술한 실시형태에서는, 콘택트 (10) 의 연결부 (13) 가 제 1 하우징 (20) 과 제 2 하우징 (30) 에 의해 협지되어 있지만, 반드시 연결부 (13) 를 제 1 하우징 (20) 과 제 2 하우징 (30) 으로 협지하지 않아도 된다.
또한, 이 실시형태에서는, 제 1 하우징 (20) 을 백색의 수지로 성형하고, 제 2 하우징 (30) 을 흑색의 수지로 성형하였지만, 제 1 하우징 (20) 은 백색에 한정되지 않고, 명색의 수지로 성형하면 되고, 제 2 하우징 (30) 은 흑색에 한정되지 않고, 암색의 수지로 성형하면 된다.
또한, 반도체 소자는 발광 다이오드 (100) 에 한정되지 않는다.
이상은 본 발명의 바람직한 양태의 설명으로, 본 발명의 정신 및 범위를 벗어나지 않고 여러 가지 변경이 가능한 것은 당업자에게는 분명할 것이다.

Claims (37)

  1. 복수의 반도체 장치용 패키지로서, 각각,
    소정 형상으로 절곡된 복수의 콘택트와,
    수지로 성형되며, 상기 복수의 콘택트를 유지하는 제 1 하우징과,
    수지로 성형되며, 상기 제 1 하우징의 소정 영역을 덮는 제 2 하우징을 구비한 복수의 반도체 장치용 패키지와,
    당해 복수의 반도체 장치용 패키지를 지지하는 캐리어를 구비하고,
    상기 콘택트는, 반도체 소자가 접속되는 제 1 접속부와, 기판에 접속되는 제 2 접속부와, 상기 제 1, 제 2 접속부를 연결하는 연결부를 갖고,
    상기 제 1 접속부는, 상기 제 1 하우징의 상면부에 형성된 상기 반도체 소자를 수용하는 수용 공간에 노출되고,
    상기 제 2 접속부는, 상기 제 1, 제 2 하우징의 하부로부터 외부에 노출되고,
    상기 연결부와 적어도 상기 제 1 하우징이 인서트 몰드 성형에 의해 일체화되어 있는, 반도체 장치용 패키지의 집합체.
  2. 제 1 항에 있어서,
    상기 콘택트의 두께 치수는 상기 캐리어의 두께 치수보다 작은, 반도체 장치용 패키지의 집합체.
  3. 제 1 항에 있어서,
    상기 연결부는 상기 제 1 하우징의 높이 방향으로 연장되고,
    상기 제 1, 제 2 접속부는 상기 제 1 하우징의 높이 방향과 직교하는 방향으로 연장되는, 반도체 장치용 패키지의 집합체.
  4. 제 2 항에 있어서,
    상기 연결부는 상기 제 1 하우징의 높이 방향으로 연장되고,
    상기 제 1, 제 2 접속부는 상기 제 1 하우징의 높이 방향과 직교하는 방향으로 연장되는, 반도체 장치용 패키지의 집합체.
  5. 제 1 항에 있어서,
    상기 소정 영역이, 상기 제 1 하우징의 외주면과 상기 제 1 하우징의 내부 벽면인, 반도체 장치용 패키지의 집합체.
  6. 제 2 항에 있어서,
    상기 소정 영역이, 상기 제 1 하우징의 외주면과 상기 제 1 하우징의 내부 벽면인, 반도체 장치용 패키지의 집합체.
  7. 제 3 항에 있어서,
    상기 소정 영역이, 상기 제 1 하우징의 외주면과 상기 제 1 하우징의 내부 벽면인, 반도체 장치용 패키지의 집합체.
  8. 제 4 항에 있어서,
    상기 소정 영역이, 상기 제 1 하우징의 외주면과 상기 제 1 하우징의 내부 벽면인, 반도체 장치용 패키지의 집합체.
  9. 제 5 항에 있어서,
    상기 연결부가 상기 제 1 하우징과 상기 제 2 하우징에 의해 협지되어 있는, 반도체 장치용 패키지의 집합체.
  10. 제 6 항에 있어서,
    상기 연결부가 상기 제 1 하우징과 상기 제 2 하우징에 의해 협지되어 있는, 반도체 장치용 패키지의 집합체.
  11. 제 7 항에 있어서,
    상기 연결부가 상기 제 1 하우징과 상기 제 2 하우징에 의해 협지되어 있는, 반도체 장치용 패키지의 집합체.
  12. 제 8 항에 있어서,
    상기 연결부가 상기 제 1 하우징과 상기 제 2 하우징에 의해 협지되어 있는, 반도체 장치용 패키지의 집합체.
  13. 제 1 항에 기재된 상기 반도체 장치용 패키지의 집합체에 있어서의 상기 제 1 접속부에 접속된 상기 반도체 소자가, 상기 수용 공간에 충전된 투명한 수지에 의해 상기 수용 공간에 봉지되어 있는, 반도체 장치의 집합체.
  14. 제 13 항에 있어서,
    상기 콘택트의 두께 치수는 상기 캐리어의 두께 치수보다 작은, 반도체 장치의 집합체.
  15. 제 13 항에 있어서,
    상기 연결부는 상기 제 1 하우징의 높이 방향으로 연장되고,
    상기 제 1, 제 2 접속부는 상기 제 1 하우징의 높이 방향과 직교하는 방향으로 연장되는, 반도체 장치의 집합체.
  16. 제 14 항에 있어서,
    상기 연결부는 상기 제 1 하우징의 높이 방향으로 연장되고,
    상기 제 1, 제 2 접속부는 상기 제 1 하우징의 높이 방향과 직교하는 방향으로 연장되는, 반도체 장치의 집합체.
  17. 제 13 항에 있어서,
    상기 소정 영역이, 상기 제 1 하우징의 외주면과 상기 제 1 하우징의 내부 벽면인, 반도체 장치의 집합체.
  18. 제 14 항에 있어서,
    상기 소정 영역이, 상기 제 1 하우징의 외주면과 상기 제 1 하우징의 내부 벽면인, 반도체 장치의 집합체.
  19. 제 15 항에 있어서,
    상기 소정 영역이, 상기 제 1 하우징의 외주면과 상기 제 1 하우징의 내부 벽면인, 반도체 장치의 집합체.
  20. 제 16 항에 있어서,
    상기 소정 영역이, 상기 제 1 하우징의 외주면과 상기 제 1 하우징의 내부 벽면인, 반도체 장치의 집합체.
  21. 제 17 항에 있어서,
    상기 연결부가 상기 제 1 하우징과 상기 제 2 하우징에 의해 협지되어 있는, 반도체 장치의 집합체.
  22. 제 18 항에 있어서,
    상기 연결부가 상기 제 1 하우징과 상기 제 2 하우징에 의해 협지되어 있는, 반도체 장치의 집합체.
  23. 제 19 항에 있어서,
    상기 연결부가 상기 제 1 하우징과 상기 제 2 하우징에 의해 협지되어 있는, 반도체 장치의 집합체.
  24. 제 20 항에 있어서,
    상기 연결부가 상기 제 1 하우징과 상기 제 2 하우징에 의해 협지되어 있는, 반도체 장치의 집합체.
  25. 제 13 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  26. 제 14 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  27. 제 15 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  28. 제 16 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  29. 제 17 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  30. 제 18 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  31. 제 19 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  32. 제 20 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  33. 제 21 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  34. 제 22 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  35. 제 23 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  36. 제 24 항에 있어서,
    상기 반도체 소자가 발광 다이오드인, 반도체 장치의 집합체.
  37. 소정 형상으로 절곡된 복수의 콘택트와, 수지로 성형되며 상기 복수의 콘택트를 유지하는 제 1 하우징과, 수지로 성형되며 상기 제 1 하우징의 소정 영역을 덮는 제 2 하우징을 구비하고,
    상기 콘택트는, 반도체 소자가 접속되는 제 1 접속부와, 기판에 접속되는 제 2 접속부와, 상기 제 1, 제 2 접속부를 연결하는 연결부를 갖고,
    상기 제 1 접속부는, 상기 제 1 하우징의 상면부에 형성된 상기 반도체 소자를 수용하는 수용 공간에 노출되고,
    상기 제 2 접속부는, 상기 제 1, 제 2 하우징의 하부로부터 외부에 노출되고,
    상기 연결부와 적어도 상기 제 1 하우징이 인서트 몰드 성형에 의해 일체화되어 있는 반도체 장치의 제조 방법으로서,
    상기 콘택트의 상기 연결부를 상기 수지로 인서트 몰드 성형하여 상기 제 1 하우징에 유지시키는 1 차 성형 공정과,
    상기 1 차 성형 공정 후, 상기 복수의 콘택트를 지지하고 있는 1 차 성형용 캐리어를 분리하는 1 차 성형용 캐리어 분리 공정과,
    상기 1 차 성형용 캐리어 분리 공정 후, 2 차 성형용 캐리어에 형성된 복수의 하우징 수용공에 상기 제 1 하우징을 수용하고, 상기 제 1 하우징과 상기 하우징 수용공 내의 상기 제 1 하우징을 향하여 돌출되는 상기 2 차 성형용 캐리어의 돌기부를 상기 수지로 인서트 몰드 성형하여, 상기 제 1 하우징의 소정 영역을 덮음과 함께, 상기 제 1 하우징과 상기 돌기부를 연결시키는 상기 제 2 하우징을 성형하는 2 차 성형 공정과,
    상기 2 차 성형 공정 후, 상기 반도체 소자를 상기 제 1 하우징의 수용 공간에 수용하여 상기 제 1 접속부에 접속시키고, 그 수용 공간에 투명한 수지를 충전하는 반도체 소자 탑재 공정과,
    상기 반도체 소자 탑재 공정 후, 상기 제 2 하우징으로부터 상기 2 차 성형용 캐리어를 분리하는 2 차 성형용 캐리어 분리 공정을 포함하는, 반도체 장치의 제조 방법.
KR1020120114757A 2011-10-25 2012-10-16 반도체 장치용 패키지의 집합체, 반도체 장치의 집합체, 반도체 장치의 제조 방법 KR101420015B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011234085A JP2013093418A (ja) 2011-10-25 2011-10-25 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法
JPJP-P-2011-234085 2011-10-25

Publications (2)

Publication Number Publication Date
KR20130045176A KR20130045176A (ko) 2013-05-03
KR101420015B1 true KR101420015B1 (ko) 2014-07-15

Family

ID=47177746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120114757A KR101420015B1 (ko) 2011-10-25 2012-10-16 반도체 장치용 패키지의 집합체, 반도체 장치의 집합체, 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US9553242B2 (ko)
EP (1) EP2587558B1 (ko)
JP (1) JP2013093418A (ko)
KR (1) KR101420015B1 (ko)
CN (1) CN103078042B (ko)
TW (1) TWI517313B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD661262S1 (en) * 2009-10-26 2012-06-05 Nichia Corporation Light emitting diode
JP6323217B2 (ja) * 2013-07-10 2018-05-16 日亜化学工業株式会社 発光装置
JP5894310B2 (ja) * 2015-04-16 2016-03-23 京セラコネクタプロダクツ株式会社 半導体発光素子用ホルダの製造方法
JP2017157593A (ja) * 2016-02-29 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
DE102016105491A1 (de) * 2016-03-23 2017-09-28 Osram Opto Semiconductors Gmbh Herstellung von halbleiterbauelementen
JP7360369B2 (ja) * 2020-08-28 2023-10-12 Ｔｏｗａ株式会社 樹脂成形装置、及び樹脂成形品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024012A (ja) 1999-07-06 2001-01-26 Hitachi Cable Ltd モールド成型パッケージ及びその製造方法
WO2006126441A1 (ja) 2005-05-26 2006-11-30 Murata Manufacturing Co., Ltd. 電子部品用パッケージ、このパッケージを使用した電子部品、および電子部品用パッケージの製造方法
JP2011138921A (ja) 2009-12-28 2011-07-14 Murata Mfg Co Ltd 電子部品装置及びリードフレーム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939554B2 (ja) * 2002-01-15 2007-07-04 シャープ株式会社 半導体用リードフレーム
JP4920288B2 (ja) * 2005-12-23 2012-04-18 帝国通信工業株式会社 電子部品の回路基板への取付構造及び取付方法
JP2008108836A (ja) * 2006-10-24 2008-05-08 Sharp Corp 半導体発光装置およびその製造方法
JP2008300553A (ja) * 2007-05-30 2008-12-11 I-Chiun Precision Industry Co Ltd 表面実装型発光ダイオードのフレーム組合せ部材の製造方法及びその構造
CN101656398A (zh) * 2008-08-20 2010-02-24 松下电器产业株式会社 半导体装置及使用其的电子设备
JP2010153666A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 発光装置、発光モジュール、発光装置の製造方法
JP5689223B2 (ja) * 2009-03-05 2015-03-25 日亜化学工業株式会社 発光装置
JP5347953B2 (ja) * 2009-12-28 2013-11-20 日亜化学工業株式会社 発光装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024012A (ja) 1999-07-06 2001-01-26 Hitachi Cable Ltd モールド成型パッケージ及びその製造方法
WO2006126441A1 (ja) 2005-05-26 2006-11-30 Murata Manufacturing Co., Ltd. 電子部品用パッケージ、このパッケージを使用した電子部品、および電子部品用パッケージの製造方法
JP2011138921A (ja) 2009-12-28 2011-07-14 Murata Mfg Co Ltd 電子部品装置及びリードフレーム

Also Published As

Publication number Publication date
US9553242B2 (en) 2017-01-24
TWI517313B (zh) 2016-01-11
EP2587558B1 (en) 2016-11-02
JP2013093418A (ja) 2013-05-16
CN103078042A (zh) 2013-05-01
KR20130045176A (ko) 2013-05-03
EP2587558A3 (en) 2014-07-02
US20130100621A1 (en) 2013-04-25
EP2587558A2 (en) 2013-05-01
CN103078042B (zh) 2016-02-03
TW201324703A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
KR101420015B1 (ko) 반도체 장치용 패키지의 집합체, 반도체 장치의 집합체, 반도체 장치의 제조 방법
US8299589B2 (en) Packaging device of image sensor
US7102213B2 (en) Leadframe-based housing, leadframe strip, surface-mounted optoelectronic-component, and production method
US10593846B2 (en) Semiconductor light-emitting device, method for producing same, and display device
EP1912263A2 (en) High power light emitting diode package
EP2263268B1 (en) Led module having a platform with a central recession
EP1753036A2 (en) Light emitting diode package and fabrication method thereof
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
US20160308102A1 (en) Optoelectronic component
JPH1174420A (ja) 表面実装型チップ部品及びその製造方法
EP1533839A2 (en) Semiconductor device with a gel-filled case
JP2012049486A (ja) Ｌｅｄパッケージとその製造方法、及び該ｌｅｄパッケージを用いて構成したｌｅｄモジュール装置とその製造方法
JP6029221B2 (ja) 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法
EP2595462B1 (en) Layered composite circuit with integrated components which are accessible from outside
US6878917B2 (en) Injection molded image sensor and a method for manufacturing the same
KR20060044222A (ko) 가스센서용 초소형 패키지 및 그 제조방법
US20040245590A1 (en) Image sensor package
KR101364020B1 (ko) 반도체 패키지 및 그 제조 방법
KR20120099962A (ko) 칩 온 보드형 발광장치
WO2006123917A1 (en) Light emitting diode package having a reflector cup by metal thin film and its manufacturing method
JP2011222602A (ja) 半導体発光装置用パッケージ及び半導体発光装置並びに半導体発光装置用パッケージの製造方法
JPH09138172A (ja) 半導体圧力センサおよびその製造方法
JP2008251759A (ja) 樹脂カップ付きリードフレーム構造体及びその製造方法
JP2004363323A (ja) 射出成形のイメージセンサ及びその製造方法
US20040245589A1 (en) Substrate structure for a photosensitive chip package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 6