CN1196146C - 电子元器件 - Google Patents

电子元器件 Download PDF

Info

Publication number
CN1196146C
CN1196146C CNB991009290A CN99100929A CN1196146C CN 1196146 C CN1196146 C CN 1196146C CN B991009290 A CNB991009290 A CN B991009290A CN 99100929 A CN99100929 A CN 99100929A CN 1196146 C CN1196146 C CN 1196146C
Authority
CN
China
Prior art keywords
coil
conductor
chip
center line
electronic devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB991009290A
Other languages
English (en)
Other versions
CN1222745A (zh
Inventor
岩尾秀美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN1222745A publication Critical patent/CN1222745A/zh
Application granted granted Critical
Publication of CN1196146C publication Critical patent/CN1196146C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F2005/006—Coils with conical spiral form

Abstract

一种电子元器件，在具有长方体形状的芯片71内埋入的线圈72的旋绕中心线Y设定在形成端电极73a及73b的一对相对的呈正方形的芯片端面各中心点相连直线上，同时配置的线圈72使从旋绕中心线方向看的线圈72旋绕轨迹分别处于与线圈72旋绕中心线Y垂直的任意2条垂直直线的线对称位置，连接线圈端与端电极73a及73b的引出导体74a及74b分别配置于芯片两端的线圈72旋绕中心线上，这样构成的电子元器件具有的线圈不因安放方向不同其电感量不同。

Description

电子元器件
技术领域
本发明涉及在芯片内埋入1个以上线圈的电子元器件。
背景技术
作为以往的这种电子元器件，在图2中给出多层电感器的侧面剖视图。
在图2中，20为多层电感器，由磁性材料形成的长方体芯体片21、埋入芯片21内的螺旋状线圈22及设置在芯片21纵向两端的一对端电极23构成。图中，线圈22的旋绕中心线Y与连接端电极23的方向(芯片纵向)垂直，线圈22的端部引出到芯片端部表面并与各端电极23连接。
当将该多层电感器20安装在基板的导体图形上时有两个方向，一个如图3所示线圈22的旋绕中心线Y与基板Z的安放面垂直，另一个如图4所示线圈22的旋绕中心线Y与基板Z的安放面平行。
对于图3的安放方向及图4的安放方向，由于线圈22与基板Z的位置关系不同，使得对于芯片外部磁通的磁阻产生差异，这表现出为电感量的差异。特别是对于使用相对磁导率低的材料作为芯片材料的多层电感器，因安放方向不同产生较大的磁阻差，表现出电感量有很大差异。
为了解决这样的问题，提出一种不因安放方向不同而改变线圈旋绕中心线相对于基板面的方向的多层电感器(特开平8-55726号公报)。
该多层电感器一般称为纵向多层型电感器，如图5至7所示，在连接端电极的方向上形成多层构造。
即图5至图7所示纵向多层型电感器30的芯片31是将上层磁性材料片A、线圈层磁性材料片B1～B4及下层磁性材料片C叠层而形成。在上层磁性材料片A上形成矩形引出导体Pa，使其与通孔h重叠。在线圈层磁性材料片B1～B4上，形成4种近似U字形状的线圈用导体Pb1～Pb4，使其端部与通孔h重叠。另外，在下层磁性材料片C上，形成矩形引出导体Pc，使其与通孔h重叠。再在芯片31的叠层方向两端形成端电极33，从而构成纵向多层型电感器30。
这里线圈用导体Pb1～Pb4之间通过通孔h连接而形成线圈32，线圈32的两端分别通过在上层及下层磁性材料片A及C形成的多个引出导体Pa及Pc而构成的引出导体34a及34b与端电极33相连。
在图5至图7所示构成的纵向多层型的多层电感器30中，当电流流过电感器时，产生与线圈32的旋绕中心线Y平行的磁通及沿着以引出导体34a和34b为中心的圆周而旋绕的磁通，由于这些磁通形成了芯片的电感量。
但是，当将该多层电感器30安装在基板Z上时，对于图8所示的安放方向及图9所示的安放方向、即正反面反过来安放的状态，引出导体34a及34b与基板Z之间的距离产生差异。因此出现这样的问题，即对于这些引出导体34a及34b周围产生的磁通的磁阻产生差异，从而由于安放方向不同导致电感量产生差异。
发明内容
本发明的目的在于提供具有不因安放方向不同导致电感量产生差异的线圈的电子元器件。
在本发明的电子元器件中，在具有长方体形状的芯片内埋入线圈并且使得线圈的旋绕中心线与电路基板的表面平行，在芯片两端分别具有与线圈端连接的端电极，其特征在于，所述线圈的旋绕中心线设定在下述直线上，该直线连接形成有所述端电极且相对向的一对芯片端面的各自的大致中心点，同时中心定在所述旋绕中心线方向上的线圈的旋绕轨迹、以及连接线圈端与所述端电极的引出导体配置在下述位置上，使得安装在基板上时，即使反过来安装的情况下，所述线圈的旋绕轨迹与电路基板之间的距离以及所述引出导体与电路基板之间的距离相同，在芯片两端面的各自上，在相对于所述线圈的旋绕中心线大致对称的位置上配置2个以上的所述引出导体。具有这样构成的电子元器件，例如如果垂直于线圈旋绕中心线的芯片截面是正方形，则安放在基板上时，除芯片端面以外的四个面中，即使任何一个面对着基板，线圈及引出导体与基板之间的距离都相同。这样，任何一个安放方向的磁阻都相同，线圈及引出导体产生的电感量不会因安放方向不同而变化。因而上述电子元器件不会产生因安放方向不同导致电感量产生差异。另外，当芯片形状为长方体且垂直于线圈旋绕中心线的芯片截面不是正方形时，即使安放在基板上时将正反面反过来安放，但任何一种情况的引出导体与基板之间的距离仍然相同。因而，当垂直于线圈旋绕中心线的芯片截面为正方形以外的形状时，即使将正反面反过来安放在基板上，也不会因安放方向不同导致电感量产生差异。
在本发明的电子元器件中，在安装在电路基板上的、长方体形状的芯片内埋入线圈并且使得所述线圈的旋绕中心线与所述电路基板的表面平行，在芯片两端分别设有与线圈端连接的端电极，其特征在于，所述线圈的旋绕中心线设定在下述直线上，该直线连接形成有所述端电极并且相对向的一对芯片端面的各自的大致中心点，所述线圈的两端的各自形成在以所述芯片的中心点为基准相互大致对称的位置上，与所述线圈的两端连接的引出导体的各自形成在以所述芯片的中心点为基准相互大致对称的位置上，所述引出导体由第1引出导体和第2引出导体构成，所述第1引出导体位于所述旋绕中心线上并且一端与端电极连接，所述第2引出导体连接所述第1引出导体的另一端与线圈端。
再有，在本发明中，芯片做成圆柱形状时也与上述相同，构成的电子元器件不会因安放方向不同导致电感量产生差异。例如，在具有圆柱形状的芯片内埋入线圈、在芯片两端分别具有与线圈端连接的端电极的电子元器件中，将线圈的旋绕中心线设定在形成端电极的一对相对的芯片端面的各自中心点相连直线上，同时将从旋绕中心线方向看的线圈旋绕轨迹与线圈旋绕中心线通过的中心点的距离设定为在绕圈旋绕中心线垂直相交的任意芯片截面中总是保持一定，而且分别在芯片两端将连接线圈端与端电极的引出导体设置在线圈旋绕中心线上。
附图说明
图1所示为本发明第1实施形态中多层电感器的立体图。
图2所示为以往例的多层电感器的侧面剖面图。
图3所示为以往例的多层电感器安放状态举例。
图4所示为以往例的多层电感器安放状态举例。
图5所示为以往例的纵向多层型多层电感器的侧面剖面图。
图6所示为以往例的纵向多层型多层电感器的立体图。
图7所示为以往例的纵向多层型多层电感器的多层构造图。
图8所示为以往例的多层电感器安放状态的侧面剖视图。
图9所示为以往例的多层电感器安放状态的侧面剖视图。
图10所示为本发明第1实施形态中多层电感器的多层构造分解立体图。
图11所示为本发明第2实施形态中多层电感器的立体图。
图12所示为本发明第2实施形态中多层电感器的多层构造分解立体图。
图13a至图13f所示为本发明第2实施形态有关的其他的线圈旋绕轨迹图。
图14所示为本发明第3实施形态中多层电感器的立体图。
图15所示为本发明第3实施形态中从线圈旋绕中心线方向看的线圈旋绕轨迹图。
图16所示为本发明第4实施形态中多层电感器的立体图。
图17所示为本发明第5实施形态中多层电感器的立体图。
图18所示为本发明第5实施形态中从线圈旋绕中心线方向看的线圈旋绕轨迹图。
图19所示为本发明第5实施形态中多层电感器的多层构造分解立体图。
图20所示为本发明第6实施形态中多层电感器的立体图。
图21所示为本发明第6实施形态中引出导体的形成位置图。
图22所示为本发明第7实施形态中多层电感器的立体图。
图23所示为本发明第7实施形态中引出导体的形成位置图。
图24所示为本发明第8实施形态中多层电感器的立体图。
图25所示为本发明第8实施形态中从线圈旋绕中心线方向看的线圈旋绕轨迹图。
图26所示为本发明第8实施形态中多层电感器的多层构造分解立体图。
图27所示为本发明第9实施形态中多层电感器的立体图。
图28所示为本发明第9实施形态中多层电感器的侧面剖面图。
图29所示为本发明第9实施形态中多层电感器的多层构造分解立体图。
图30所示为本发明第9实施形态中从线圈旋绕中心线方向看的引出导体配置图。
图31所示为本发明第9实施形态有关的引出导体的其他配置举例。
图32所示为本发明第10实施形态中多层电感器的侧面剖面图。
图33所示为本发明第10实施形态中第1引出导体长度的其他设定举例。
图34所示为本发明第11实施形态中多层电感器的侧面剖面图。
图35所示为本发明第12实施形态中多层电感器的侧面剖面图。
图36所示为本发明第13实施形态中多层电感器的多层构造分解立体图。
图37所示为本发明第14实施形态中多层电感器的侧面剖面图。
图38所示为本发明第15实施形态中多层电感器的侧面剖面图。
图39所示为本发明第15实施形态中多层电感器的平面剖面图。
图40所示为本发明第15实施形态中多层电感器的多层构造分解立体图。
图41所示为本发明第16实施形态中多层电感器的侧面剖面图。
图42所示为本发明第16实施形态中芯片内间隙形成状态的说明图。
图43所示为本发明第17实施形态中多层电感器的侧面剖面图。
图44所示为本发明第17实施形态中芯片内间隙浸渍合成树脂的状态的说明图。
具体实施方式
下面参照附图更详细地说明本发明。
图1所示为本发明第1实施形态中多层电感器10的立体图。图10所示为该多层构造的分解立体图。在图中，11为磁性或非磁性绝缘材料构成的具有多层构造的长方体形状芯片，12为将埋入芯片11内的内部导体螺旋状连接而成的线圈，13a及13b为在芯片11纵向两端即芯片11的多层构造中叠层方向两端设置的一对端电极。
在这里，形成的线圈12其旋绕中心线Y位于形成端电极13a及13b的芯片端面中心相连的直线上，线圈12的两端利用配置在线圈12旋绕中心线Y上的引出导体14a及14b与各端电极13a及13b连接。
芯片11如图10所示，将呈长方形的规定厚度的绝缘材料片构成的上层片41、连接片42、47、线圈层片43～46及下层片48一层或若干层叠层而形成。
以下面的说明中，与图10相对应将片41至48的叠层方向作为上下方向加以说明。
线圈12是将若干片长方形的线圈层片43～46叠层而形成的，在线圈层片43～46上形成一端具有充填了导体的通孔h而近似U字形状的线圈用内部导体Pb1～Pb4。当将该线圈层片43～46叠层时，上下层的线圈用内部导体Pb1～Pb4的一端与另一端通过通孔h内导体连接，利用在多层中形成的线圈用内部导体Pb1～Pb4形成螺旋状线圈12。
另外，形成的线圈12使从旋绕中心线Y方向看的线圈旋绕轨迹相对于旋绕中心线Y通过的中心点构成点对称。
在下面的说明中，将充填了导体的通孔简单称为通孔而“与通孔连接”“利用通孔连接”分别意味着“与通孔内部充填的导体连接”“利用通孔内部充填的导体连接”。
另外，在线圈层片43的上面叠层表面具有一端形成通孔h的连接导体Pa1的连接片42，连接导体Pa1与线圈用内部导体Pb1通过该通孔h连接。
再在连接片42的上面叠层1层以上的在中央通孔h处形成引出导体Pa的上层片41，叠层时引出导体Pa与连接导体Pa1的另一端连接。
另外，在线圈层片46的下面叠层表面具有一端形成通孔h的连接导体Pc1的连接片47，连接导体Pc1的另一端与线圈用内部导体Pb4通过上层的线圈层片46形成的通孔h连接。
再在连接片47的下面叠层1层以上的在中央通孔h处形成引出导体Pc的下层片48，叠层时引出导体Pc与连接导体Pc1的一端连接。
这样，利用多个引出导体Pa形成引出导体14a，利用多个引出导体Pc形成引出导体14b。
下面说明前述多层电感器的制造方法。
在制造时首先制备各部分的片41～48。
形成线圈12部分的线圈层片43～46是这样制成的，在以BaO、TiO2系陶瓷材料为主要成分的未加工绝缘片的规定位置形成通孔h后，分别形成4种U字形状的线圈用内部导体Pb1～Pb4，并使其端部与该通孔h重叠。众所周知，该线圈用内部导体Pb1～Pb4的形状，除了U字形状以外还可以采用L字形状等非环形形状。
上层片及下层片41及48是这样制成的，在上述同样的未加工绝缘片中央位置即上述线圈12的旋绕中心线位置形成通孔h后，分别形成矩形形状的引出导体Pa及Pc，并使其与该通孔h重叠。
连接片42及47是这样制成的，在上述同样的绝缘片的规定位置形成通孔h后，分别形成与线圈用内部导体Pb1～Pb4及引出导体Pa和Pc两方面重叠的连接导体Pa1及Pc1。
上述通孔h，当未加工绝缘片用薄膜支承时利用激光照射形成，而当未加工绝缘片不用薄膜支承时则用模具冲孔形成通孔h。
接着，将制备的各片41～48在附带薄膜时将其剥去并按前述顺序叠层，用500kg/cm2左右的压力对其加压压接形成多片叠层体。另外，上层片及下层片41及48采用相当于层厚的片数，而线圈层片43～46采用相当于线圈圈数的片数。
接着，将上述多片叠层体在900℃左右的温度下烧结。然后在利用烧结而得到的芯片11的叠层方向两端利用浸渍法等方法涂布导电膏，将其烧结形成端电极13a及13b，通过这样得到多层电感器10。在这里，根据需要也可以对端电极13a及13b施行镀Sn-Pb等处理。
前述多层电感器10其芯片11为长方体形状，线圈12的旋绕中心线Y设定在形成端电极13a及13b的芯片端面中央相连的直线上，同时引出导体14a及14b配置在旋绕中心线Y上。因此当使图1中芯片11的上面或底面相对基板面将多层电感器10安放在基板上时，这两种情况下线圈12及引出导体14a及14b与基板之间的距离(位置关系)没有变化。所以对于线圈12及引出导体14a及14b周围产生磁通的磁阻近似相同，电感量没有发生变化。
另外，当除了图1中芯片11的端面之外使某一个侧面相对基板面将多层电感器10安放在基板上时，即使将上下面反过来使任何一面相对基板面，线圈12及引出导体14a及14b与基板之间的距离(位置关系)也没有变化。因而对于线圈12及引出导体14a及14b周围产生磁通的磁阻近似相同，电感量没有发生变化。
下面说明本发明第2实施形态。
图11所示为第2实施形态中多层电感器的立体图，图12所示为其多层构造分解立体图。在图中，与前述第1实施形态相同构成部分具有相同符号并省略其说明。
另外，第2实施形态与前述第1实施形态的不同点在于，将引出导体不是配置在线圈12的旋绕中心线Y上，而在在相对于旋绕中心线Y的对称位置配置2个导体。
即在第2实施形态的多层电感器50中，如图11所示，在芯片11的两端分别在芯片端面一条对角线上的离旋绕中心线Y通过的中心点等距离的位置处形成端部露出且与旋绕中心线Y平行的引出导体51a及51b和52a及52b。
这些引出导体51a及51b和52a及52b分别与第1实施形态中引出导体14a及14b相同，通过在上层片及下层片41及48形成通孔h及引出导体Pa及Pc而制得。
另外，在连接片42及47上形成连接导体Pd1及Pd2，其形状能够将线圈12的端部与引出导体51a、51b、52a及52b连接。
在前述第2实施形态的多层电感器50中也能够得到与第1实施形态相同的效果。
即第2实施形态的多层电感器50中线圈12的旋绕中心线Y设定在端电极13a及13b形成的芯片端面中心相连方向上，同时形成的线圈12使在旋绕中心线方向看的线圈12旋绕轨迹处于相对于旋绕中心线Y通过的中心点的点对称位置，而且连接线圈端与端电极13a及13b的引出导体51a、51b、52a及52b在相对于线圈12旋绕中心线Y的对称位置配置2个导体。因此，当安放在基板上时，即使将正反面反过来安放，在任一种情况下线圈12与基板之间的距离及引出导体51a、51b、52a及52b与基板之间的距离都相同。因而不同安放方向的磁阻相同，由线圈12及引出导体51a、51b、52a及52b所决定的电感量不因安放方向不同而变化。
另外，在第二实施形态中是将引出导体51a、51b、52a及52b形成于芯片端面的对角线上，但本发明不限定于此。只要引出导体形成于相对线圈12旋绕中心线Y的对称位置也能得到上述效果，形成位置及形成数量可适当决定。
另外，在前述第1及第2实施形态中，形成的线圈12是使从线圈12的旋绕中心线Y方向看的线圈12旋绕轨迹为长方形，但不限定于此。只要形成的线圈12使从旋绕中心线Y方向看的线圈旋绕轨迹相对于旋绕中心线Y通过的中心点为点对称，也能够得到相同的效果。例如如图13a至图13f所示，从旋绕中心线Y方向看的线圈12的旋绕轨迹Loc只要相对于旋绕中心线Y通过的中心点Yp为点对称即可，旋绕轨迹Loc即使是略微倾斜的长方形、正方形、圆形、椭圆形或略微倾斜的椭圆形，都能够得到同样的效果。
下面说明本发明第3实施形态。
图14所示为第3实施形态中多层电感器60的立体图，图15所示为从该线圈旋绕中心线方向看的线圈旋绕轨迹图。
在图中，61为磁性或非磁性绝缘材料构成的具有多层构造的长方体形状芯片，62为将埋入芯片61内的内部导体螺旋状连接而成的线圈，63a及63b为在芯片61纵向两端即芯片多层构造中叠层方向两端设置的一对端电极。另外，64a及64b为将线圈62两端分别与端电极63a及63b连接的引出导体。
这里线圈62的旋绕中心线Y设定在芯片61的端面中心相连的直线上，再有引出导体64a及64b配置在旋绕中心线Y上。
第3实施形态的构成与前述第1实施形态的多层电感器10基本相同，其不同点在于，形成的线圈62使线圈62的旋绕轨迹Loc相对于直线X为对称的位置，该直线X与除了芯片61的端面以外的4个侧面中的一个侧面(图14的底面)平行且与线圈62的旋绕中心线Y垂直。
即图15所示的线圈62的旋绕轨迹Loc为将通过中心点Yp的直线X作为底边的垂直等分线的等腰三角形。
由前述构成而形成的多层电感器60，其线圈62的旋绕中心线Y设定在端电极63a及63b形成的芯片端面中心相连的直线上。另外，形成的线圈62使从旋绕中心线Y方向看的线圈62旋绕轨迹Loc相对于直线X为对称的位置，该直线X与除了芯片端面以外的4个侧面中的一个侧面平行且与旋绕中心线Y垂直。再有，连接线圈62端子与端电极63a及63b的引出导体64a及64b配置在线圈62的旋绕中心线Y上。因此，当将多层电感器60安放在基板Z上时，将相对于与旋绕中心线Y垂直的直线X平行的2个芯片侧面(图14中底面及上面)作为正反面，即使将这些芯片侧面任一面相对基板面安放在基板Z上，在任何一种情况下线圈62及引出导体64a及64b与基板Z之间的距离都相同。因而不同安放方向的磁阻相同，由线圈62及引出导体64a及64b所决定的电感量不因安放方向不同而变化。
下面说明本发明第4实施形态。
图16所示为第4实施形态中多层电感器的立体图。在图中，与前述第3实施形态相同构成部分具有相同符号并省略其说明。
另外，第4实施形态与前述第3实施形态的不同点在于，将引出导体不是配置在线圈62的旋绕中心线Y上，而是在相对于旋绕中心线Y的对称位置配置2个导体。
即在第4实施形态的多层电感器60′中，如图16所示，分别在芯片61的两端在芯片端面一条对角线上的离旋绕中心线Y通过的中心点等距离的位置处形成端部露出且与旋绕中心线Y平行的引出导体65a及65b和66a及66b。
这些引出导体65a及65b和66a及66b分别与前述相同，通过在上层片及下层片41及48形成通孔h及引出导体Pa及Pc而制得。
另外不用说，在连接片42及47上形成连接导体，其形状要能够将线圈62的端部与引出导体65a及65b、66a及66b连接。
在前述第4实施形态的多层电感器60′中也能够得到与第3实施形态相同的效果。
即在多层电感器60′中，线圈62的旋绕中心线Y设定在端电极63a及63b形成的芯片端面中心相连的直线上。另外，形成的线圈62使从旋绕中心线方向看的线圈62的旋绕轨迹处于相对于一条直线的对称位置，该直线与除了芯片端面以外的4个侧面中的一个侧面平行且与旋绕中心线Y垂直。再有，连接线圈端与端电极63a及63b的引出导体65a及65b、66a及66b在相对于线圈62的旋绕中心线Y的对称位置配置2个导体。因此，当将多层电感器60′安放在基板上时，将相对于与旋绕中心线Y垂直的直线平行的2个芯片侧面作为正反面，即使将这些芯片侧面任一面相对基板面安放在基板Z上，在任何一种情况下线圈62及引导出导体65a及65b、66a及66b与基板之间的距离都相同。因而不同安放方向的磁阻相同，由线圈62及引出导体65a及65b、66a及66b所决定的电感量不因安放方向不同而变化。
另外，在第4实施形态中是将引出导体65a及65b、66a及66b形成于芯片端面的对角线上，但不限定于此。只要引出导体形成于相对线圈62的旋绕中心线Y的对称位置也能得到上述效果，形成位置及形成数量可适当决定。
另外，在前述第3及第4实施形态中，形成的线圈62是使从线圈62的旋绕中心线Y方向看的线圈62的旋绕轨迹为等腰三角形，但不限定于此。只要形成的线圈62使从旋绕中心线Y方向看的线圈旋绕轨迹处于相对于直线X的对称位置，该直线X与除了芯片61端面以外的4个侧面中的一个侧面平行且与线圈62的旋绕中心线Y垂直，也能够得到相同的效果。
下面说明本发明第5实施形态。
图17所示为第5实施形态中多层电感器70的立体图。图18所示为从该线圈的旋绕中心线方向看的线圈旋绕轨迹图。图19所示该多层构造的分解立体图。
在图中，71为磁性或非磁性绝缘材料构成的具有多层构造的长方体形状芯片，72为将埋入芯片71内的内部导体螺旋状连接而成的线圈。73a及73b为在芯片71纵向两端即芯片的多层构造中叠层方向两端设置的一对端电极。
图中，形成端电极73a及73b的芯片端面71a为正方形。另外，形成的线圈72使其旋绕中心线Y位于形成端电极73a及73b的芯片端面71a的中心相连的直线上，而且使从旋绕中心线Y方向看的线圈72的旋绕轨迹处于分别相对于芯片端面71a的2个对角线的线对称位置。
再有，线圈72两端通过配置在线圈72旋绕中心线Y上的引出导体74a及74b与各端电极73a及73b连接。
线圈72是将若干片正方形的线圈层片83～86叠层而形成的，在线圈层片83～86上形成一端具有充填于导体的通孔h而为U字形状的线圈用内部导体Pe1～Pe4。当将该线圈层片83～86叠层时，上下层的线圈用内部导体Pe1～Pe4的一端与另一端通过通孔h内的导体连接，利用在多层中形成的线圈用内部导体Pe1～pe4形成螺旋状线圈72。
另外，在第5实施形态中形成的线圈72使从线圈72旋绕中心Y方向看的线圈72旋绕轨迹为具有分别与芯片端面71a的2条对角线重叠的对角线的正方形。
在线圈层片83的上面叠层表面具有形成通孔h的连接用导体Pf1的正方形连接片82，连接导体Pf1与线圈内部导体Pe1通过该孔h连接。
再在连接片82的上面叠层1层以上的在上述位置通孔h形成引出导体Pa的正方形上层片81，叠层时引出导体Pa与连接导体Pf1连接。
另外，在线圈层片86的下面叠层表面具有形成通孔h的正方形连接导体Pf2的连接片87，连接导体Pf2与线圈用内部导体Pe4通过上层的线圈层片86形成的通孔h连接。
再在连接片87的下面叠层1层以上的在上述位置通孔h形成引出导体Pc的正方形下层片88，叠层时引出层体Pc与连接导体Pf2连接。
这样，利用多个引出导体Pa形成引出导体74a，利用多个引出导体Pc形成引出导体74b。
在由前述构成而形成的多层电感器70中，形成的线圈72使垂直于线圈72旋绕中心线Y的芯片截面为正方形，而且从旋绕中心线Y方向看的线圈72旋绕轨迹处于分别相对于芯片截面2条对角线的线对称位置。因此即使将芯片71的上下面或侧面中的任何一面相对基板安装在基板上，线圈72与基板之间的距离(位置关系)及引出导体74a及74b与基板之间的距离(位置关系)始终都相同。因而多层电感器70在选择任何一种安放方向时，磁阻及电感量都相同。
下面说明本发明第6实施形态。
图20所示为第6实施形态中多层感器的立体图。图21为该引出导体形成位置的说明图。在图中，与前述第5实施形态相同构成部分具有相同符号表示并省略其说明。
另外，第6实施形态与前述第5实施形态的不同点在于，将引出导体不是配置在线圈72的旋绕中心线Y上，而是分别在芯片两端在芯片截面对角线上且相对于线圈72旋绕中心线Y的对称位置配置2个导体。
即在第6实施形态的多层电感器70′中，如图所示，分别在芯片71的两端在芯片端面一条对角线上的离旋绕中心线Y通过的中心点Yp等距离D的位置处形成端部露出且与旋绕中心线Y平行的引出导体75a及75b和75c及75d。
这此引出导体75a及75b和75c及75d分别与第5实施形态中的引出导体74a及74b相同，通过在上层片及下层片81及88形成通孔及引出导体而制得。
另外，在连接片82及87上形成连接导体，其形状能够将线圈72的端部与引出导体75a、75b、75c及75d连接。
在采用前述第6实施形态的多层电感器70′的情况下，也能够得到与第5实施形态相同的效果。
即多层电感器70′的与线圈72旋绕中心线Y垂直的芯片截面为正方形，形成的线圈72使从旋绕中心线方向看的线圈72旋绕轨迹处于分别相对于与线圈72旋绕中心线Y垂直相交的任意2条正交直线的线对称位置。再有，引出导体75a～75d在芯片截面对角线上且相对于线圈72旋绕中心线对称位置至少配置2个导体。因此，即使安放在基板上的方向可能有几个方向时，由于线圈72及引出导体75a～75d与基板之间的距离始终相同，所以当安放在基板的几个方向中以任一方向安放时，即将除了芯片端面以外的4个侧面任何一面相对基板面而安放在基板上时，线圈72及引出导体75a～75d与基板之间的距离始终相同。因而，不同安放方向的磁阻相同，由线圈72及引出导体75a～75a所决定的电感量不因安放方向不同而变化。
下面说明本发明第7实施形态。
图22所示为第7实施形态中多层电感器70″的立体图。图23为其引出导体形成位置的说明图。在图中，与前述第5实施形态相同构成部分具有相同符号表示并省略其说明。
另外，第7实施形态与前述第5实施形态的不同点在于，将引出导体不是配置在线圈72的旋绕中心线Y上，而是分别在芯片两端在以线圈72的旋绕中心线为中心的旋转90度对称的4个不同位置形成。
即在第7实施形态的多层电感器70″中，如图所示，分别在芯片71的两端在芯片端面与旋绕中心线Y相交的任意2条垂直直线X1及X2上离旋绕中心线Y通过的中心点Yp等距离D的位置处形成端部露出且与旋绕中心线Y平行的引出导体76a～76d及76e～76h。
这些引出导体76a～76h分别与第5实施形态中的引出导体74a及74b相同，通过在上层片及下层片81及88形成通孔及引出导体而制得。
另外，在连接片82及87上形成连接导体，其形状能够将线圈72的端部与引出导体76a～76h连接。
在前述第7实施形态的多层电感器70″中，也能够得到与第5实施形态相同的效果。
另外，在第5至第7实施形态中，形成的线圈72从线圈72旋绕中心线Y方向看的线圈72旋绕轨迹Loc为具有分别与芯片端面71a的2条对角线重叠的对角线的正方形，但不限定于此，只要形成的线圈72使从旋绕中心线Y方向看的线圈72旋绕轨迹为与芯片截面平行且处于分别相对于与线圈72旋绕中心线Y相交的任意2条垂直直线的线对称位置，也能够得到相同的效果。
下面说明本发明第8实施形态。
图24所示为第8实施形态中多层电感器90的立体图，图25所示为从其线圈旋绕中心线方向看的线圈旋绕轨迹，图26所示为其多层构造的分解立体图。
在图中，91为磁性或非磁性绝缘材料构成的具有多层构造的圆柱形状芯片，92为将埋入芯片91内的内部导体螺旋状连接而成的线圈。另外，93a及93b为在芯片91纵向两端即芯片的多层构造中叠层方向两端设置的一对端电极。
图中，形成端电极93a及93b的芯片端面91a为圆形，形成的线圈92使其旋绕中心线Y位于形成端电极93a及93b的芯片端面91a中心相连的直线上，而且从旋绕中心线Y方向看的线圈92旋绕轨迹Loc为在任意芯片截面中以旋绕中心线Y通过的中心点Yp为中心的圆形。即形成的线圈92使从线圈92旋绕中心线Y方向看的线圈92旋绕轨迹Loc处于离旋绕中心线Y等距离D的位置。
再有，线圈92两端通过配置在线圈92旋绕中心线Y上的引出导体94a及94b与各端电极93a及93b连接。
线圈92是将若干片圆形的线圈层片103及104叠层而形成的，在线圈层片103及104上形成一端具有充填了导体的通孔h且为圆弧形状的线圈用内部导体Pg1及Pg2。当将该线圈层片103及104叠层时，上下层的线圈用内部导体Pg1及Pg2的一端与另一端通过通孔h内的导体连接，利用在多层中形成的线圈用内部导体Pg1及Pg2形成螺旋状线圈92。
在线圈层片103的上面叠层表面具有形成通孔h的连接用导体Ph1的圆形连接片102，连接导体Ph1与线圈用内部导体Pg1通过该通孔h连接。
再在连接片102的上面叠层1层以上的在中心位置通孔h形成引出导体Pa的圆形上层片101，叠层时引出导体Pa与连接导体Ph1连接。
另外，在线圈层片104的下面叠层表面具有形成通孔h的圆形连接导体Ph2的连接片105，连接导体Ph2与线圈用内部导体Pg2通过上层的线圈层片104形成的通孔h连接。
再在连接片105的下面叠层1层以上的在中心位置通孔h形成引出导体Pc的圆形下层片106，叠层时引出导体Pc与连接导体Ph2连接。
这样，利用多个引出导体Pa形成引出导体94a，利用多个引出导体Pc形成引出导体94b。
在由前述构成形成的多层电感器90中，由于形成的线圈92使线圈92的旋绕中心线Y设定在形成端电极93a及93b的芯片端面91a中心相连的方向上，同时从旋绕中心线Y方向看的线圈92旋绕轨迹Loc与旋绕中心线Y通过的中心点的距离在旋绕中心线垂直相交的任意芯片截面中始终为一定值，而且将线圈92与端电极93a及93b连接的引出导体94a及94b配置在线圈92的旋绕中心线Y上，因此当安放在基板上时，即使随便怎么安放，若线圈旋绕中心线Y与基板面基本平行，则线圈92及引出导体94a及94b与基板Z之间的距离相同，因此不同安放方向的磁阻相同，由线圈92及引出导体94a及94b所决定的电感量不因安放方向不同而变化。
下面说明本发明第9实施形态。
图27所示为第9实施形态中多层电感器110的立体图，图28为其侧面剖面图，图29所示为其多层构造的分解立体图，图30所示为从线圈旋绕中心线方向看的引出导体配置图。在图中，与前述第1实施形态相同构成部分具有相同符号表示并省略其说明。另外，第1实施形态与第9实施形态的不同点在于，将线圈112的两端设在相对于芯片11中心的对称位置，同时分别连接线圈112两端与端电极13a及13b的引出导体也形成相对于芯片11中心的对称位置。
即在第9实施形态中，分别将线圈112的两端配置在从旋绕中心线Y方向看的线圈旋绕轨迹上，同时设定在相对于芯片11中心的对称位置。
另外，分别连接线圈112两端与端电极13a及13b的引出导体由第1引出导体114a及114b、第一连接导体115a及115b和连接导体(第2连接导体)116a及116b构成。
第1引出导体114a及114b配置在旋绕中心线Y上，其一端与连接导体116a及116b连接，另一端露出芯片11端面与端电极13a及13b连接。
第1连接导体115a及115b相对于旋绕中心线Y平行配置，其一端与线圈112端连接，另一端与连接导体116a及116b连接。
连接导体116a及116b构成相对于线圈112旋绕中心线Y垂直的L字形状。另外，连接导体116a与连接导体116b以芯片11中心点为基准互相对称配置。
芯片11如图29所示，是将规定厚度的长方形绝缘材料片构成的第1至第3上层片121A及121C、线圈层片122～126及第1至第3下层片127a～127c叠层一层或数层而形成。
在下面的说明中，对应图29将片121至127的叠层方向作为上下方向进行说明。
线圈112是将若干片长方形的线圈层用片122～126叠层而形成的，在线圈层片122～126上形成一端具有充填了导体的通孔h而近似U字形状的线圈用内部导体Pj1～Pj5。当将该线圈层片112～116叠层时，上下层的线圈用内部导体Pj1～Pj5的一端与另一端通过通孔h内的导体连接，利用在多层中形成的线圈用内部导体Pj1～Pj5形成螺旋状线圈112。
另外，形成的线圈112使从其旋绕中心线Y方向看的线圈旋绕轨迹相对于旋绕中心线Y通过的中心点构成点对称。
另外，在线圈层片122的上面叠层1层以上的在通孔h形成连接导体Pk1的第3上层片121C，在叠层时连接导体Pk1与线圈用内部导体Pj1及连接导体116a连接。
另外，在第3上层片121C的上面叠层表面上具有一端形成通孔h的连接导体116a的第2上层片121B，通过该通孔h与第3上层片121C的连接导体Pk1连接。
再在第2上层片121B的上面叠层一层以上的在中央通孔h形成引出导体Pk2的第1上层片121A，在叠层时引出导体Pk2与连接导体116a的另一端连接。
另外，在线圈层片126的下面叠层一层以上的在通孔h形成连接导体PI1的第1下层片127A，在叠层时连接导体PI1与线圈用内部导体Pj5及连接导体116b连接。
另外，在第1下层片127A的下面叠层表面上具有一端形成通孔h的连接导体116b的第2下层片127B，通过上层的第1下层片127A形成的通孔h与连接导体PI1连接。
再在第2下层片127B的下面叠层一层以上的中央通孔h形成引出导体PI2的第3下层片127C，在叠层时引出导体PI2与连接导体116b的另一端连接。
这样，利用多个连接导体Pk1形成一端的第1连接导体115a，利用多个连接导体PI1形成另一端的第1连接导体115b。另外，利用多个引出导体Pk2形成一端的第1引出导体114a，利用多个引出导体PI2形成另一端的第1引出导体114b。再有，线圈112的两端分别配置于从旋绕中心线Y方向看的线圈旋绕轨迹上，同时设定在相对于芯片11中心的对称位置。
这里，连接导体116a及116b构成第2连接导体。另外，第2引出导体是利用第1连接导体115a及115b和连接导体(第2连接导体)116a及116b构成。
前述多层电感器110的芯片11为长方体形状，线圈112的旋绕中心线Y设定在形成端电极13a及13b的芯片端面中央相连的直线上，同时将线圈112的两端设定在相对于芯片11中心的对称位置。再有，将分别连接线圈112两端与端电极13a与13b的第1引出导体114a及114b、第1连接导体115a及115b和连接导体(第2连接导体)116a及116b配置在相对于芯片11中心的对称位置上。因此，当使图27中的芯片11的上面或底面相对基板面、将多层电感器110安放在基板上时，在这两种情况下，线圈112、第1引出导体114a及114b、第1连接导体115a及115b和连接导体(第2连接导体)116a及116b与基板之间的位置关系从芯片整体来考虑是没有变化、也就是说，即使将多层电感器110上下面反过来安放在基板上，线圈112相对于基板的位置关系也没有变化。另外，当将多层感器110的上下面反过来安放在基板上时，线圈112一端的第1引出导体114a、第1连接导体115a及连接导体(第2连接导体)116a相对于基板的位置关系和另一端的第1引出导体114b、第1连接导体115b及连接导体(第2连接导体)116b相对于基板的位置关系互相反过来，但从多层电感器110的整体来考虑，可以认为综合的位置关系没有变化。
因而，对于线圈112、第1引出导体114a及114b、第1连接导体115a及115b和连接导体(第2连接导体)116a及116b周围产生的磁通的磁阻近似相同，电感量没有发生变化。
另外，当图27中除了芯片11的端面以外使任何一侧面相对基板面将多层电感器110安放在基板上时，即使将上下面反过来使任何一面相对基板面，则线圈112、第1引出导体114a及114b、第1连接导体115a及115b和连接导体(第2连接导体)116a及116b和基板之间的整体的位置关系也没有变化。因而，对于线圈112、第1引出导体114a及114b、第1连接导体115a及115b和连接导体(第2连接导体)116a及116b周围产生的磁通的磁阻基本相同，电感量没有发生变化。
再有，由于将连接导体116a及116b做成L字形状并配置在线圈112旋绕轨迹上，因此能够增加线圈112的电感量。
另外，第1引出导体114a及114b、第1连接导体115a及115b和连接导体(第2连接导体)116a及116b的位置及形状不限定于上述的位置及形状，若相对于芯片11中心是对称的，则能够得到相同的效果。
另外，芯片11做成正方柱，即垂直于线圈112旋绕中心线的截面形成正方形也是同样的。这种情况下，只要将形成芯片11的各片121～127做成正方形即可。再有，在这种情况下，例如如图31所示，通过将第1连接导体115a及115b的位置配置在与线圈112旋绕中心线垂直的截面的对角线上，将连接导体116a及116b配置在对角线上，则上下翻转或转动并安装在电路基板上也能够得到相同的效果。
下面说明本发明第10实施形态。
图32所示为第10实施形态中多层电感器131的侧面剖面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第10实施形态的不同点在于，设定第1连接导体115a及115b的长度L1大于第1引出导体114a及114b的长度L2。
利用上述构成，能够使第1引出导体114a及114b和连接导体116a及116b远离线圈112产生的磁通中心。这样，由于能够减少因第1引出导体114a及114b和连接导体116a及16b的影响而产生的磁场损失，因而能够提高电感器的“Q”值。
另外，如图33所示，通过设定第1引出导体114a及114b的长度L2小于除了芯片11端面以外在其他面形成的端电极13a及13b的长度L3，能够减少因第1引出导体114a及114b和连接导体116a及116b的影响而产生的磁场损失。
下面说明本发明第11实施形态。
图34所示为第11实施形态中多层电感器132的侧面剖面图。在图中，与前述第9实施形态相同构成部分有相同符号表示并省略其说明。另外，第9实施形态与第11实施形态的不同点在于，设定第1连接导体115a及115b的长度L1小于第1引出导体114a及114b的长度L2。
利用上述构成，由于第1连接导体115a及115b与芯片11端面以外部分形成的端电极13a及13b之间的间隔加大，它们之间产生的寄生电容量减少，因此能够提高电感器的谐振频率。另外，为了增加这一效果，最好设定第1引出导体114a及114b的长度L2大于除了芯片11端面以外在其他面形成的端电极13a及13b的长度L3。
下面说明本发明第12实施形态。
图35所示为第12实施形态中多层电感器133的侧面剖面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。在第12实施形态中，设定第1引出导体114a 114b的长度L2与除了芯片11端面以外在其他面形成的端电极的长度L3相同。若这样设定第1引出导体114a及114b的长度L2，则能够抑制第1连接导体115a及115b与端电极13a及13b之间产生的寄生电容量，在此基础上能够减少因第1引出导体114a及114b和连接导体(第2连接导体)116a及116b的影响而产生的磁场损失。当线圈112的圈数较少时，该构成特别有效。
下面说明本发明第13实施形态。
图36所示为第13实施形态中多层电感器134的多层构造分解立体图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第13实施形态的不同点在于，将形成线圈112的各线圈导体Pj1～Pj6分别用2片并排连接而叠层。通过这样能够减少线圈112的电阻。
下面说明本发明第14实施形态。
图37所示为第14实施形态中多层电感器135的侧面部面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第14实施形态的不同点在于，在第14实施形态中设定第1引出导体114a及114b的粗细比第1连接导体115a及115b的粗细要粗。即设定形成第1引出导体114a及114b的引出导体Pk2及PI2形成的通孔h直径大于形成第1连接导体115a及115b的连接导体Pk1及PI1形成的通孔h直径。通过这样，由于在芯片11的端面第1引出导体114a及114b露出部分面积比以往增大，因此提高了第1引出导体114a及114b与端电极13a及13b之间的连接性能。
下面说明本发明第15实施形态。
图38所示为第15实施形态中多层电感器136的侧面剖面图，图39是平面剖面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第15实施形态的不同点在于，在第15实施形态中，连接第1引出导体114a及114b和第1连接导体115a及115b的第2连接导体117a及117b慢慢接近旋绕中心线Y及第1引出导体114a及114b而形成。即如图40所示，通过利用通孔h将若干片第2上层片绝缘体层分段配置形成的连接导体Pk3及PI3加以连接形成第2连接导体117a及117b。这样，第2连接导体117a及117b配置成与第1引出导体钝角相交的近似直线状导体。
通过这样使连接第1连接导体115a及115b和第1引出导体114a及114b的第2连接导体117a及117b慢慢接近旋绕中心线Y及第1引出导体114a及114b，能够得到下面的效果。即由于随着磁场强度分段衰减而形成第2连接导体117a及117b，因此能够减少磁场损失，同时能够抑制端电极之间产生的寄生电容量。当电子元器件由于小型化及线圈112圈数较多等导致端电极13a及13b罩住线圈112时，该效果特别有效。
下面说明本发明第16实施形态。
图41所示为第16实施形态中多层电感器137的侧面剖面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第16实施形态的不同点在于，构成芯片11的绝缘体(磁性体)与内部导体之间形成间隙141。这里所谓内部导体，是构成线圈112、第1引出导体114a及114b、第1连接导体115a及115b和连接导体(第2连接导体)116a及116b的导体。
通过这样在构成芯片11的磁性体与内部导体之间形成间隙141，即使因外部磁场影响导致构成芯片11的磁性体或内部导体膨胀或收缩，也不会产生因磁性体及内部导体收缩率不一样而导致内部变形，能够减少因外部磁场影响而导致电感量数值的变化，能够提高可靠性。
在本实施形态中，如下所述在构成芯片11的磁性体与内部导体之间形成间隙141。
首先，分别秤量49.0mol％的Fe2O3、35.0mol％的NiO、10.0mol％的ZnO、6.0mol％的CuO，将这些化合物与水一起用球磨机混合，得到混合物。
再将该混合物干燥，在大气中用800℃ 1个小时进行预烧结，形成预烧结物(铁氧体)。然后将该预烧结物放入球磨机，加水进行15小时粉碎。然后用喷雾干燥机对得到的糊浆进行喷雾干燥，得到预绕结物粉末(铁氧体粉末)。该铁氧体粉的表面系数为2.8m2/g。
再用球磨机将该铁氧体粉末与以聚乙烯醇缩丁醛为主要成分的粘合剂混合形成糊浆。
再用真空排气机对该糊浆进行排气后，用刮浆刀的方法涂布在聚脂薄膜上，干燥后切成规定的大小，在规定位置设置通孔，得到厚度约50μm的磁性片。
另外，将70wt％的银粉末(为球状粒子，平均粒径为0.3μm)、9wt％的乙基纤维素、19wt％的二甘醇-丁醇及2wt％的增粘剂搅拌，作成内部导电体图形用Ag糊膏。
接着用筛网印刷法将上述Ag糊膏构成的导电体图形一个一个图形印刷到前述未烧结的磁性片上。
接着在导电体图形干燥后将该磁性片叠层，用500kg/cm2的压力加压使其压接，使磁性片之间粘接成一体，然后在规定的位置切成块状，形成大量的多层芯片。
接着将该多层芯片加热，烧结去除粘合剂，然后在900℃温度下烧结1小时。
接着在多层芯片端面中在最外的导电体图形端引出的端面涂布Ag糊膏，在大气中700℃温度下烧固，形成端电极与导电体图形端连接状态的大量多层电感器137。
另外，在上述制造方法中，作为磁性片原料的磁性体粉末的表面系数，最好是1.0～10.0m2/g，作为前述导电体图形原料的导电体粉末的表面系数最好为0.5～5.0m2/g。
这里将磁性体粉末的表面系数设定为1.0～10.0m2/g是因为，当磁性体粉末的表面系数为1.0m2/g以下时，不能够在1000℃以下温度烧结，而磁性体粉末的表面系数为10.0m2/g以上时，制造粉末很费工夫，成本高。
另外，将导电体粉末的表面系数设定为0.5m2/g以上是因为，当磁性体粉末的表面系数设定为1.0m2/g以上时，如果不将导电体粉末的表面系数设定为0.5m2/g以上，则不能在两者之间得到形成间隙141的收缩。
另外，将导电体粉末的表面系数设定为5.0m2/g以下是因为，当磁性体粉末的表面系数设定为10.0m2/g以下时，若将导电体粉末的表面系数设定为5.0m2/g以下，则能够在两者之间为得到形成间隙141而产生足够的收缩。
另外，根据上述制造方法，如图42所示，能够在构成芯片11的磁性体内形成基本均匀而互相连接的间隙。
从利用上述方法在构成芯片11的磁性体与内部导体之间形成间隙141的大量多层电感器137中取样几十个，将环氧树脂加压使其浸渍于这些多层电感器137内部，再加热使环氧树脂热硬化后将其断裂，观察其断裂面，通过这样确认间隙141的存在。
另外，作为在形成芯片11的磁性体与上述内部导体之间形成间隙的方法有改变其收缩量的方法、改变表面系数的方法、改变材料粒径的方法、使磁性片预先含有烧结时蒸发光的分解树脂的方法及改变烧结条件的方法等。
另外，由于连接线圈112及端电极13a及13b的引出导体部分、特别是由第1连接导体115a及115b和连接导体116a及116b组成的第2引出导体部分最容易因上述内部变形而断裂，因此最好至少在该第2引出导体周围部分形成间隙。
下面说明本发明第17实施形态。
图43所示为第17实施形态中多层电感器138的侧面剖面图。在图中，与前述第16实施形态相同构成部分具有相同符号表示并省略其说明。另外，第16实施形态与第17实施形态的不同点在于，在构成芯片11的磁性体内部及磁性体与内部导体之间形成间隙后，在该间隙内浸渍合成树脂142，再用多孔导电体形成端电极13a及13b，再在端电极13a及13b所含的细孔内浸渍合成树脂。在这里，所谓上述内部导体是构成线圈112、第1引出导体114a及114b、第1连接导体115a及115b和连接导体(第2连接导体)116a及116b的导体。另外，所谓上述合成树脂可以使用硅酮树脂、环氧树脂及酚醛树脂等，但也可以使用除此之外的合成树脂。
在利用上述第16实施形态中说明的制造方法制造的多层电感器137中，在构成芯片11的磁性体与内部导体之间形成间隙，同时如图44所示，在构成芯片11的磁性体内及端电极13a及13b内部形成间隙。通过将合成树脂浸渍于这些间隙内能够得到下面的效果。即通过将合成树脂142浸渍于构成芯片11的磁性体与内部导体之间的间隙内，由于因上述间隙在芯片11内部分浮动的内部导体被固定，因此间隙内的内部导体不会因外部冲击或急剧变化的电磁力而振动，所以能够防止内部导体的金属疲劳。通过这样能够提高电子元器件的可靠性。
另外，如图44所示，一旦在构成芯片11的磁性体143之间的间隙浸渍合成树脂142，则提高了芯片11叠层方向的粘接强度，因此芯片11难以沿间隙剥离，能够提高可靠性。
另外，由于用内部间隙连续的细孔构成的多孔材料形成端电极13a及13b，因此能够通过端电极13a及13b使芯片11浸渍合成树脂。通过这样，容易在芯片11的间隙内浸渍合成树脂。
再有，由于用内部间隙连续的细孔构成的多孔材料形成端电极13a及13b，因此端电极13a及13b内浸渍的合成树脂与芯片11内浸渍的合成树脂连续连接，所以提高了端电极13a及13b相对于芯片11的机械连接强度。
为了制造上述多层电感器138，首先形成在第16实施形态中说明的多层电感器137。这时，作为端电极13a及13b用的银糊膏使用下面组成的材料。
·银粉末(为球状粒子，平均粒径为0.5μm)                  …70w％
·玻璃料(ZnO-B2O3-SiO2)                             …4wt％
·乙基纤维素(ethyl cellulose)                           …9wt％
·乙酸二甘醇-丁醚(butyl carbitol acetate)与乙基二甘醇-乙醇(ethylcarbitol)混合液(1∶1)                                       …13wt％
由于采用上述组成的银糊膏，端电极13a及13b构成多孔状，端电极13a及13b所含细孔从端电极13a及13b表面连通至芯片11表面。
然后，将用甲苯稀释的硅酮树脂液注入容器内，将形成上述间隙的多层电感器137浸入该硅酮树脂液中。再将该容器放入减压容器内，用真空泵减压至30Toor，在该状态下保持约10分钟。经过该处理，在磁性体间及磁性体与内部导体之间的间隙浸渍了硅酮树脂液。
接着，将该多层电感器从容器中取出，在200℃加热1小时，使浸渍在间隙内的硅酮树脂硬化。
接着，将该多层电感器放入旋转滚筒内，将端电极13a及13b表面附着的硅酮树脂去掉，对端电极13a及13b进行电镀，则完成多层电感器138。
由于一般合成树脂不耐热，因此如果不是在端电极13a及13b烧结后不能浸渍合成树脂，但按照上述制造方法，由于利用多孔导电材料形成端电极13a及13b，因此即使在端电极13a及13b形成后也能够使芯片11整体浸渍合成树脂。
另外，由于连接线圈112及端电极13a及13b的引出导体部分、特别是由第1连接导体115a及115b和连接导体116a及116b组成的第2引出导体部分最容易因上述内部变形而断裂，因此最好至少在该第2引出导体周围部分形成间隙再浸渍树脂。
另外，在前述第1至第17实施形态中以多层电感器为例说明了多层型电子元器件，但本申请发明不限定于此，不用说若是在多层构造芯片内具有线圈的电子元器件，即使是复合电子元器件也能够得到相同的效果。
另外，本发明能够不离开其精神或主要特征而以其他的各种形式实施。因此前述实施例的所有各点不过只是举例说明，不能限于上述解释。本发明的范围是根据权利要求所示的内容，对于说明书文本没有任何限制。再有，属于权利要求书范围的相同范围的变形或变更全都是在本发明的范围内。

Claims (30)

1.一种电子元器件，在具有长方体形状的芯片内埋入线圈并且使得线圈的旋绕中心线与电路基板的表面平行，在芯片两端分别具有与线圈端连接的端电极，其特征在于，
所述线圈的旋绕中心线设定在下述直线上，该直线连接形成有所述端电极且相对向的一对芯片端面的各自的大致中心点，
同时中心定在所述旋绕中心线方向上的线圈的旋绕轨迹、以及连接线圈端与所述端电极的引出导体配置在下述位置上，使得安装在基板上时，即使反过来安装的情况下，所述线圈的旋绕轨迹与电路基板之间的距离以及所述引出导体与电路基板之间的距离相同，
在芯片两端面的各自上，在相对于所述线圈的旋绕中心线大致对称的位置上配置2个以上的所述引出导体。
2.如权利要求1所述的电子元器件，其特征在于，
中心定在所述旋绕中心线方向上的线圈的旋绕轨迹形成在相对于所述旋绕中心线通过的中心点而为点对称的位置上。
3.如权利要求1所述的电子元器件，其特征在于，所述芯片具有4个侧面和2个端面，中心定在所述旋绕中心线方向上的线圈的旋绕轨迹相对于一条直线而对称，该直线与除了所述芯片端面以外的4个侧面中的一个侧面平行且与所述旋绕中心线垂直。
4.如权利要求1所述的电子元器件，其特征在于，
与所述线圈旋绕中心线垂直的芯片截面是正方形。
5.如权利要求1所述的电子元器件，其特征在于，
与所述线圈旋绕中心线垂直的芯片截面是正方形，同时中心定在所述旋绕中心线方向上的线圈的旋绕轨迹相对于任意二条正交交叉直线中的每一条直线而对称，所述任意二条正交交叉直线与所述线圈的旋绕中心线垂直相交。
6.如权利要求1所述的电子元器件，其特征在于，
中心定在所述旋绕中心线方向上的线圈的旋绕轨迹形成在相对于所述旋绕中心通过的中心点而为点对称的位置上，
同时所述引出导体分别配置在芯片两端的所述线圈旋绕中心线上。
7.如权利要求1所述的电子元器件，其特征在于，
中心定在所述旋绕中心线方向上的线圈的旋绕轨迹形成在相对于所述旋绕中心线通过的中心点而为点对称的位置上，
分别在芯片两端，在相对于所述线圈旋绕中心线对称的位置上配置2个或2个以上的所述引出导体。
8.如权利要求1所述的电子元器件，其特征在于，
所述芯片具有4个侧面和2个端面，中心定在所述旋绕中心线方向上的线圈的旋绕轨迹相对于一条直线对称，该直线与除了所述芯片端面以外的4个侧面中的一个侧面平行且与所述旋绕中心线垂直，
分别在芯片两端，相对于所述线圈旋绕中心线对称地配置2个或2个以上的所述引出导体。
9.如权利要求1所述的电子元器件，其特征在于，
与所述线圈旋绕中心线垂直的芯片截面是正方形，同时中心定在所述旋绕中心线方向上的线圈的旋绕轨迹相对于与所述线圈旋绕中心线垂直相交的任意2条正交直线中的每一条直线为线对称，
分别在芯片两端的所述芯片截面对角线上，相对于所述线圈旋绕中心线对称地配置2个或2个以上的连接所述线圈的一端及端电极的引出导体。
10.如权利要求1所述的电子元器件，其特征在于，
与所述线圈旋绕中心线垂直的芯片截面是正方形，同时中心定在所述旋绕中心线方向上的线圈的旋绕轨迹相对于与所述线圈旋绕中心线垂直相交的任意2条直线中的每一条直线而为线对称，
将以所述线圈旋绕中心线为中心的、旋转90度对称的4个不同的位置作为一组，分别在芯片两端上，在一组以上的位置上形成所述引出导体。
11.如权利要求1所述的电子元器件，其特征在于，
所述芯片包括叠层方向与所述线圈的旋绕中心线一致的多层体，
所述线圈包括多个螺旋状连接的内部导体，每一所述内部导体包含并联连接的、设置在2层或多层连续层内且具有相同形状的内部线圈导体。
12.如权利要求1所述的电子元器件，其特征在于，
所述芯片包括叠层方向与所述线圈的旋绕中心线一致的多层体，
与所述线圈的旋绕中心相平行的所述引出导体的至少一部分含有通孔。
13.一种电子元器件，在安装在电路基板上的、长方体形状的芯片内埋入线圈并且使得所述线圈的旋绕中心线与所述电路基板的表面平行，在芯片两端分别设有与线圈端连接的端电极，其特征在于，
所述线圈的旋绕中心线设定在下述直线上，该直线连接形成有所述端电极并且相对向的一对芯片端面的各自的大致中心点，
所述线圈的两端的各自形成在以所述芯片的中心点为基准相互大致对称的位置上，
与所述线圈的两端连接的引出导体的各自形成在以所述芯片的中心点为基准相互大致对称的位置上，
所述引出导体由第1引出导体和第2引出导体构成，所述第1引出导体位于所述旋绕中心线上并且一端与端电极连接，所述第2引出导体连接所述第1引出导体的另一端与线圈端。
14.如权利要求13所述的电子元器件，其特征在于，
所述第2引出导体由相对于所述线圈旋绕中心线垂直的连接导体构成。
15.如权利要求13所述的电子元器件，其特征在于，
所述第2引出导体由与所述旋绕中心线平行延伸并且一端与线圈连接的第1连接导体(115a，115b)、及连接该第1连接导体(115a，115b)的另一端与第1引出导体(114a，114b)的另一端的第2连接导体(116a，116b)构成。
16.如权利要求15所述的电子元器件，其特征在于，
所述第2连接导体为与所述第1引出导体成钝角相交的直线形状。
17.如权利要求16所述的电子元器件，其特征在于，
所述芯片包括叠层方向与所述线圈旋绕中心线一致的多层体，
所述第2连接导体通过将分段配置形成的通孔内导体加以连接而形成。
18.如权利要求15所述的电子元器件，其特征在于，
所述第2连接导体垂直于所述线圈旋绕中心线。
19.如权利要求15所述的电子元器件，其特征在于，
所述第2连接导体形成为与所述线圈旋绕中心线相垂直的L字形状。
20.如权利要求15所述的电子元器件，其特征在于，
所述第2连接导体形成为与所述线圈旋绕中心线相垂直的I字形状。
21.如权利要求15所述的电子元器件，其特征在于，
所述第1连接导体的长度大于所述第1引出导体的长度。
22.如权利要求15所述的电子元器件，其特征在于，
所述第1连接导体长度小于所述第1引出导体长度。
23.如权利要求15所述的电子元器件，其特征在于，
所述第1引出导体的粗细比所述第1连接导体的粗细要粗。
24.如权利要求13所述的电子元器件，其特征在于，
在所述第2引出导体与形成所述芯片的部材之间存在间隙。
25.如权利要求24所述的电子元器件，其特征在于，
所述端电极包含有多孔金属，在所述间隙中充填树脂。
26.如权利要求18所述的电子元器件，其特征在于，
所述端电极连续地形成在所述芯片的一端面到与该端面相邻的面上，
同时所述第1引出导体长度大于在所述端面相邻面上形成的端电极长度。
27.如权利要求18所述的电子元器件，其特征在于，
所述端电极连续地形成在所述芯片的一端面到与该端面相邻的面上，
同时所述第1引出导体长度小于在所述端面相邻面上形成的端电极长度。
28.如权利要求18所述的电子元器件，其特征在于，
所述端电极连续地形成在所述芯片的一端面到与该端面相邻的面上，
同时所述第1引出导体长度等于在所述端面相邻面上形成的端电极长度。
29.如权利要求13所述的电子元器件，其特征在于，
所述芯片包括叠层方向与所述线圈旋绕中心线一致的多层体，
所述线圈包括多个螺旋状连接的内部导体，每一所述内部导体包含并联连接的、设置在2层或多层连续层内且具有相同形状的内部线圈导体。
30.如权利要求13所述的电子元器件，其特征在于，
所述芯片包括叠层方向与所述线圈旋绕中心线一致的多层体，
与所述线圈的旋绕中心相平行的所述引出导体的至少一部分含有通孔。
CNB991009290A 1998-01-08 1999-01-07 电子元器件 Expired - Lifetime CN1196146C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2472/1998 1998-01-08
JP2472/98 1998-01-08
JP247298 1998-01-08

Publications (2)

Publication Number Publication Date
CN1222745A CN1222745A (zh) 1999-07-14
CN1196146C true CN1196146C (zh) 2005-04-06

Family

ID=11530276

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991009290A Expired - Lifetime CN1196146C (zh) 1998-01-08 1999-01-07 电子元器件

Country Status (7)

Country Link
US (1) US6218925B1 (zh)
EP (1) EP0929085B1 (zh)
JP (1) JP3500319B2 (zh)
CN (1) CN1196146C (zh)
DE (1) DE69911078D1 (zh)
HK (1) HK1019815A1 (zh)
MY (1) MY123300A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276683B (zh) * 2007-02-01 2011-02-09 松下电器产业株式会社 电感零件
CN101202152B (zh) * 2006-11-01 2012-01-11 Tdk株式会社 线圈部件
CN104575946A (zh) * 2013-10-16 2015-04-29 三星电机株式会社 片式电子组件、具有其的板及其封装单元
CN105453200A (zh) * 2013-07-29 2016-03-30 株式会社村田制作所 层叠线圈
CN108206087A (zh) * 2016-12-20 2018-06-26 三星电机株式会社 电感器及其贴装基板

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675462B1 (en) * 1998-05-01 2004-01-13 Taiyo Yuden Co., Ltd. Method of manufacturing a multi-laminated inductor
US6413340B1 (en) * 1998-10-20 2002-07-02 Tdk Corporation Method for the preparation of laminated inductor device
DE10002377A1 (de) * 2000-01-20 2001-08-02 Infineon Technologies Ag Spule und Spulensystem zur Integration in eine mikroelektronische Schaltung sowie mikroelektronische Schaltung
JP2002324714A (ja) * 2001-02-21 2002-11-08 Tdk Corp コイル封入圧粉磁芯およびその製造方法
JP2003229311A (ja) * 2002-01-31 2003-08-15 Tdk Corp コイル封入圧粉磁芯およびその製造方法、コイルおよびその製造方法
JP3779243B2 (ja) 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
CN100356489C (zh) * 2003-10-10 2007-12-19 株式会社村田制作所 层式线圈元件及其制造方法
JP4211591B2 (ja) * 2003-12-05 2009-01-21 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
JP2007134555A (ja) * 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
JP5008926B2 (ja) * 2006-08-23 2012-08-22 Ｔｄｋ株式会社 積層型インダクタ及び積層型インダクタのインダクタンス調整方法
US8004792B2 (en) * 2007-04-12 2011-08-23 International Business Machines Corporation Magnetic write transducer
WO2009081865A1 (ja) * 2007-12-26 2009-07-02 Murata Manufacturing Co., Ltd. 積層型電子部品及びこれを備えた電子部品モジュール
US9001527B2 (en) * 2008-02-18 2015-04-07 Cyntec Co., Ltd. Electronic package structure
JP4780175B2 (ja) * 2008-10-30 2011-09-28 株式会社村田製作所 電子部品
CN101521087B (zh) * 2008-11-17 2012-12-05 深圳振华富电子有限公司 一种电感器及其制造方法
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
WO2010092730A1 (ja) * 2009-02-10 2010-08-19 株式会社村田製作所 電子部品
DE102009022992A1 (de) * 2009-03-02 2010-10-07 Micro-Epsilon Messtechnik Gmbh & Co. Kg Positionssensor
WO2010100997A1 (ja) * 2009-03-02 2010-09-10 株式会社村田製作所 電子部品及び電子装置
JP2011029520A (ja) * 2009-07-29 2011-02-10 Murata Mfg Co Ltd 電子部品
JP5223821B2 (ja) * 2009-08-28 2013-06-26 Ｔｄｋ株式会社 積層型電子部品
JP5365420B2 (ja) * 2009-08-28 2013-12-11 Ｔｄｋ株式会社 積層型電子部品
US8254142B2 (en) 2009-09-22 2012-08-28 Wintec Industries, Inc. Method of using conductive elastomer for electrical contacts in an assembly
US8593825B2 (en) * 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components
US8624699B2 (en) * 2009-11-09 2014-01-07 Nucleus Scientific, Inc. Electric coil and method of manufacture
US8519575B2 (en) * 2009-11-09 2013-08-27 Nucleus Scientific, Inc. Linear electric machine with linear-to-rotary converter
CN101789307A (zh) * 2010-03-15 2010-07-28 深圳顺络电子股份有限公司 一种叠层片式元器件内电极的螺形线圈的结构
WO2011145517A1 (ja) * 2010-05-19 2011-11-24 株式会社村田製作所 電子部品
WO2012023315A1 (ja) * 2010-08-18 2012-02-23 株式会社村田製作所 電子部品及びその製造方法
KR101218985B1 (ko) * 2011-05-31 2013-01-04 삼성전기주식회사 칩형 코일 부품
US8766493B2 (en) 2011-07-01 2014-07-01 Nucleus Scientific, Inc. Magnetic stator assembly
JP5962754B2 (ja) 2012-03-27 2016-08-03 株式会社村田製作所 電子部品
JP5288025B2 (ja) * 2012-04-27 2013-09-11 Ｔｄｋ株式会社 積層型インダクタ及び積層型インダクタのインダクタンス調整方法
KR20140023141A (ko) * 2012-08-17 2014-02-26 삼성전기주식회사 인덕터 및 인덕터 제조방법
JP2014107513A (ja) * 2012-11-29 2014-06-09 Taiyo Yuden Co Ltd 積層インダクタ
WO2015022889A1 (ja) * 2013-08-13 2015-02-19 株式会社村田製作所 電子部品
US20150102891A1 (en) * 2013-10-16 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Chip electronic component, board having the same, and packaging unit thereof
KR20150114747A (ko) * 2014-04-02 2015-10-13 삼성전기주식회사 칩형 코일 부품 및 그 실장 기판
KR102004791B1 (ko) * 2014-05-21 2019-07-29 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101686989B1 (ko) 2014-08-07 2016-12-19 주식회사 모다이노칩 파워 인덕터
KR20160019265A (ko) * 2014-08-11 2016-02-19 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
KR101662208B1 (ko) 2014-09-11 2016-10-06 주식회사 모다이노칩 파워 인덕터 및 그 제조 방법
KR101580411B1 (ko) * 2014-09-22 2015-12-23 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
KR101832546B1 (ko) * 2014-10-16 2018-02-26 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
KR101607027B1 (ko) * 2014-11-19 2016-03-28 삼성전기주식회사 칩 전자 부품 및 칩 전자 부품의 실장 기판
KR101709841B1 (ko) * 2014-12-30 2017-02-23 삼성전기주식회사 칩 전자부품 및 그 제조방법
JP6544080B2 (ja) * 2015-06-30 2019-07-17 株式会社村田製作所 コイル部品
JP6534880B2 (ja) * 2015-07-14 2019-06-26 太陽誘電株式会社 インダクタ及びプリント基板
JP6465046B2 (ja) * 2016-02-09 2019-02-06 株式会社村田製作所 電子部品
JP6536437B2 (ja) * 2016-03-04 2019-07-03 株式会社村田製作所 電子部品
CN112713739B (zh) 2016-09-13 2024-02-27 核科学股份有限公司 多连杆电传动系统
JP6594837B2 (ja) 2016-09-30 2019-10-23 太陽誘電株式会社 コイル部品
JP6380716B1 (ja) * 2016-11-28 2018-08-29 株式会社村田製作所 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法
JP6569654B2 (ja) * 2016-12-14 2019-09-04 株式会社村田製作所 チップインダクタ
KR101952866B1 (ko) 2017-02-22 2019-02-27 삼성전기주식회사 파워 인덕터, 그 실장 기판, 및 파워 인덕터를 이용한 전류 측정 방법
KR101892849B1 (ko) * 2017-03-02 2018-08-28 삼성전기주식회사 전자 부품
KR101952873B1 (ko) * 2017-07-05 2019-02-27 삼성전기주식회사 박막형 인덕터
JP6780629B2 (ja) * 2017-11-27 2020-11-04 株式会社村田製作所 積層型コイル部品
JP2019096818A (ja) * 2017-11-27 2019-06-20 株式会社村田製作所 積層型コイル部品
JP6954216B2 (ja) * 2018-04-02 2021-10-27 株式会社村田製作所 積層型コイル部品
JP6954217B2 (ja) * 2018-04-02 2021-10-27 株式会社村田製作所 積層型コイル部品
KR102064072B1 (ko) * 2018-04-26 2020-01-08 삼성전기주식회사 인덕터
KR102609134B1 (ko) * 2018-05-14 2023-12-05 삼성전기주식회사 인덕터 및 이를 구비하는 인덕터 모듈
JP7088083B2 (ja) * 2019-03-04 2022-06-21 株式会社村田製作所 積層型コイル部品
JP7151655B2 (ja) * 2019-07-27 2022-10-12 株式会社村田製作所 インダクタ
JP7167971B2 (ja) * 2020-10-14 2022-11-09 株式会社村田製作所 積層型コイル部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812442A (en) 1972-02-29 1974-05-21 W Muckelroy Ceramic inductor
US3765082A (en) * 1972-09-20 1973-10-16 San Fernando Electric Mfg Method of making an inductor chip
JPS59189212U (ja) * 1983-05-18 1984-12-15 株式会社村田製作所 チツプ型インダクタ
JPH02172207A (ja) * 1988-12-23 1990-07-03 Murata Mfg Co Ltd 積層型インダクター
US5302932A (en) * 1992-05-12 1994-04-12 Dale Electronics, Inc. Monolythic multilayer chip inductor and method for making same
JPH07320936A (ja) * 1994-05-24 1995-12-08 Taiyo Yuden Co Ltd 積層形チップインダクタ
JPH0855726A (ja) 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層型電子部品及びその製造方法
US5821846A (en) * 1995-05-22 1998-10-13 Steward, Inc. High current ferrite electromagnetic interference suppressor and associated method
US5945902A (en) * 1997-09-22 1999-08-31 Zefv Lipkes Core and coil structure and method of making the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202152B (zh) * 2006-11-01 2012-01-11 Tdk株式会社 线圈部件
CN101276683B (zh) * 2007-02-01 2011-02-09 松下电器产业株式会社 电感零件
CN105453200A (zh) * 2013-07-29 2016-03-30 株式会社村田制作所 层叠线圈
US9966183B2 (en) 2013-07-29 2018-05-08 Murata Manufacturing Co., Ltd. Multilayer coil
CN104575946A (zh) * 2013-10-16 2015-04-29 三星电机株式会社 片式电子组件、具有其的板及其封装单元
CN108206087A (zh) * 2016-12-20 2018-06-26 三星电机株式会社 电感器及其贴装基板
CN108206087B (zh) * 2016-12-20 2020-10-30 三星电机株式会社 电感器及其贴装基板

Also Published As

Publication number Publication date
EP0929085A2 (en) 1999-07-14
CN1222745A (zh) 1999-07-14
EP0929085A3 (en) 2000-02-23
DE69911078D1 (de) 2003-10-16
US6218925B1 (en) 2001-04-17
EP0929085B1 (en) 2003-09-10
HK1019815A1 (en) 2000-02-25
JP3500319B2 (ja) 2004-02-23
MY123300A (en) 2006-05-31
JPH11260644A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
CN1196146C (zh) 电子元器件
CN1242661C (zh) 制造多层陶瓷基板的方法
CN1619731A (zh) 内装电容器模块和其制造方法及用于它的电容器
CN1130735C (zh) 线圈元件
CN1266712C (zh) 电感元件及其制造方法
CN1244139C (zh) 半导体器件和半导体组件
CN1258777C (zh) 高密度电感器及其制造方法
CN1251319C (zh) 微电子组件的插入物的制造方法
CN1171815C (zh) 模压的等离子体显示器底板
CN1215499C (zh) 迭层型陶瓷芯片电感器
CN1487583A (zh) 半导体封装及其制造方法以及半导体器件
CN1601727A (zh) 中间芯片模块、半导体器件、电路基板、电子设备
CN1627457A (zh) 磁性元件及磁性元件的制造方法
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN1209951C (zh) 陶瓷多层底板的制造方法及未烧结的复合层合体
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN101064208A (zh) 半导体模块、电感器元件及其制作方法
CN101055857A (zh) 半导体器件及其制造方法
CN1037644C (zh) 多层微波环行器
CN1444240A (zh) 陶瓷电子元件及其制造方法
CN109648221A (zh) 一种钎焊电子浆料及其制备方法和应用
CN1784785A (zh) 电路元件内置模块
CN1578589A (zh) 中间连接用配线基材、多层配线基板以及其制造方法
CN1315823A (zh) 电路装置的制造方法及电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050406

CX01 Expiry of patent term