CN1193808A - 半导体衬底及其制造工艺以及在其上制作的电子器件 - Google Patents

半导体衬底及其制造工艺以及在其上制作的电子器件 Download PDF

Info

Publication number
CN1193808A
CN1193808A CN98105497A CN98105497A CN1193808A CN 1193808 A CN1193808 A CN 1193808A CN 98105497 A CN98105497 A CN 98105497A CN 98105497 A CN98105497 A CN 98105497A CN 1193808 A CN1193808 A CN 1193808A
Authority
CN
China
Prior art keywords
silicon
layer
porous
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98105497A
Other languages
English (en)
Other versions
CN1104038C (zh
Inventor
佐藤信彦
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1193808A publication Critical patent/CN1193808A/zh
Application granted granted Critical
Publication of CN1104038C publication Critical patent/CN1104038C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/346—Materials of the light emitting region containing only elements of Group IV of the Periodic Table containing porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0693—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Sustainable Energy (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半导体衬底,包括具有多孔区的硅衬底,以及在多孔区上提供的半导体层,该半导体层包括单晶化合物,形成在多孔区表面,表面处其孔洞已被密封。该衬底可由以下工艺制造:热处理具有多孔区的硅衬底,在多孔区表面密封孔洞,以及通过异质外延生长在具有被热处理所密封的孔洞的多孔区上形成单晶化合物半导体层。可以以高生产率,高均匀性,高可控性以及可观的经济优势在大面积硅衬底上形成几乎不含晶体缺陷的单晶化合物半导体薄膜。

Description

半导体衬底及其制造工艺以及在其上制作的电子器件
本发明涉及半导体衬底及其制造工艺。尤其涉及在其上形成有硅衬底和单晶化合物半导体、适合于制作电子器件和形成集成电路的半导体衬底及其制造工艺。本发明还涉及在这种半导体衬底上制作的电子器件。
周期表的IV主族元素，例如Si和Ge，很早就被用作半导体器件的衬底(晶片)材料并取得了很大进步。目前也熟知各种电子器件，例如DRAM，MPU，逻辑IC以及模拟IC制作在硅衬底上，这些元件被用作二极管，MOS晶体管以及双极型晶体管的有源区材料。这些IV主族元素不适合制造发光二极管。
同时，III-V族或II-VI族化合物半导体，典型的例如GaAs，GaP，InP，GaN以及ZnSe非常适合用于诸如LED和激光器的发光器件。对这些材料进行了大量的研究，并且发光二极管和半导体激光器也已经开始实用。并且，HEMT(高电子迁移率晶体管)用这些化合物半导体来制备，使得可在GHz频带区域上使用的高频电路也已实用化。
然而，化合物半导体衬底的机械强度低，难于制作化合物半导体构成的大面积晶片。因此，这种晶片比硅晶片的尺寸小得多，因而比硅晶片工艺的制造效率低。而且，晶片本身的制作成本比具有同样尺寸的硅晶片的制作成本高10倍还多。
为解决这一问题，已尝试在具有高机械强度的硅衬底上进行化合物半导体异质外延生长，使得大面积晶片的制作成为可能，代表性的如Si上的GaAs。该技术是这样一种方法，通过该方法，利用化合物半导体在具有高机械强度的硅衬底上制作诸如发光二极管和激光器的发光器件或高速电子器件，成本低，并且还具有高导热性，从而可改进生产率，降低成本等等，以及广泛使用这些器件。另外，由于这种发光器件和高速电子器件可以象非常先进的Si-LSI那样集成于同一片衬底上，因而使实现光电集成电路(OEIC)成为可能。
然而，关于在这种硅上生长化合物半导体出现了一些问题，并且利用在硅上生长化合物半导体来制作器件存在着许多困难。
一个是出现了由极化/非极化引起的反相畴，造成外延层中的应力大或晶格缺陷。另一个是热膨胀系数和晶格失配的差异造成硅衬底和化合物半导体膜之间的应力或晶格缺陷。
前者可通过使用具有偏离角(off-angle)的硅衬底来抑制。后者虽然不能容易地解决，但许多研究所已经对各种晶体生长技术进行了研究，但目前，对于指示晶体质量的位错密度，仍然不能容易地跨越106/cm2的限制。据说这是由硅衬底和化合物半导体层之间的晶格常数的不一致而引起的晶格形变造成的。高密度晶格缺陷可以使如发光特性和寿命等的器件特性变坏而变得不实用。因此寻求在硅衬底上形成具有类似于化合物晶片的低缺陷密度的III-V族或II-VI族化合物半导体薄膜。
许多研究报道如SiC和SiGe的IV-IV化合物单晶半导体薄膜用作发光材料，这些单晶化合物半导体薄膜也需要形成在硅衬底上。因此，由于相同的原因，当在硅衬底上形成SiGe或SiC IV-IV化合物类型的单晶薄膜时也强烈要求降低这种晶格缺陷。
如上详述，要求高水平的异质外延，使具有优良晶格质量的单晶生长在硅衬底上，但实现这一点的可能性仍然很低。
对这种硅衬底上的异质外延已进行了许多报道。
一些报道已提出一种尝试在硅衬底的表面上形成多孔硅层并且在该层上进行异质外延生长以便降低晶体缺陷。
Ohmachi等人在The Society of Applied Physics 1987 20aX5，＂GaAsGrowth on Porous Si＂，NTT ECL Y.Ohmachi，W.Watanabe，Y.Kadota和H.Okamoto中已报道，当在10微米厚度多孔硅衬底上通过MOCVD(金属有机化学汽相淀积)和MBE(分子束外延)生长单晶时，偏离衬底(offsetsubstrate)和正确衬底(just substrate)之间的表面特性和半宽存在着差别。
也已知，当在10微米厚多孔硅衬底上通过MBE生长GaAs单晶时，其截面TEM观察显示在同一条件下比在硅衬底上生长的GaAs单晶存在着更多的缺陷。
因此，提出了利用多孔硅层来改进单晶质量的一些尝试。虽然通过异质外延生长形成的化合物半导体层的晶体形变在一些情况下可以消除，但是化合物半导体的晶体质量如此差以至于很难将它们应用于器件。
在平面方向上具有(100)面主平面的硅衬底上进行的异质外延生长中，共同生长的膜的表面很粗糙。为解决这一问题，必需用一种所谓的偏差衬底，在该衬底中平面方向偏离(110)面一些角度。图3中的PA显示出表面粗糙度(均方粗糙度)的偏离角关系。为获得良好表面形态，偏离角必须精确控制。这种精确控制同时带来了成品率和衬底成本的增加。
同时，在多孔硅衬底上进行同质外延生长时本发明人发现，在使用用氢稀释的源气的热CVD硅同质外延生长中，当在提供源气前立刻进行氢预焙烧堵住表面孔洞可改进晶体质量(N.Sato，K.Sakaguchi，K.Yamagata，Y.Fujiyama和T.Yonehara，J.Electrochem.Soc.142(1995)，p.3116)。
图2A和2B示出了常规技术中的工序。图2A和2B中，标号20代表多孔层(多孔硅衬底)；21代表多孔层壁、22代表多孔层的孔洞；24代表单晶化合物半导体膜；以及25代表晶体缺陷。
首先，制备多孔硅衬底20(图2A)。接着将多孔硅衬底20放在CVD装置的反应室中，使用三甲基镓(TMGa)或胂(AsH3)作为源气，通过异质外延生长在多孔硅衬底上形成如GaAs的化合物半导体单晶薄膜24(图2B)。
在这样形成的单晶化合物半导体膜24中，因形变，晶格失配和晶粒间界产生的晶体缺陷25在多孔硅衬底20的表面26侧产生。
本发明的一个目的是提供作为大面积硅衬底的半导体衬底，在该半导体衬底上，可以以高生产率，高均匀性，以高可控性和低成本形成具有很少晶体缺陷的单晶化合物半导体膜。
本发明的另一个目的是提供一种工艺，通过该工艺可以在大面积硅衬底上形成具有光滑表面和很少晶体缺陷的单晶化合物半导体膜，而不特别指定偏离(平面方向的偏离角)。
为达到上述目的，本发明提供了一种半导体衬底，包括具有多孔区域的硅衬底，以及在多孔区上提供的半导体层，其中：
该半导体层包括单晶化合物半导体，形成在多孔区域表面，表面处其孔洞已被密封。
本发明还提供了一种工艺，用于制造半导体衬底，包括以下步骤：
热处理具有多孔区域的硅衬底，在多孔区域表面密封孔洞；以及
通过异质外延生长在具有被热处理所密封的孔洞的多孔区域上形成单晶化合物半导体层。
根据本发明，可以在不特别指定平面方向的偏离角的硅衬底上的大面积区域上形成具有良好晶格质量和光滑表面的化合物半导体层。
特别是，甚至在具有低偏离角的衬底，例如相对于(100)面1度以内的偏离角的硅衬底(可以各种形式在市场上买到)上同时在大面积区域上通过异质外延生长形成既具有良好晶体质量又具有光滑表面的化合物半导体层。
根据本发明，可以提供解决现有技术问题的半导体器件，半导体衬底及其制造工艺。尤其是，具有高质量的化合物半导体衬底可以利用廉价的硅衬底来制造，以及使用这种衬底可以低成本制造具有优良特性的化合物半导体器件。
图1A，1B和1C是描述本发明工艺的示意剖面图。
图2A和2B是描述现有技术工艺的示意剖面图。
图3示出了偏离角和衬底表面粗糙度的关系。
图4是根据本发明的作为光电转换器(光电器件)的太阳能电池的剖面图。
图5是根据本发明的作为发光器件的LED的剖面图。
图6是根据本发明的作为发光器件的半导体激光器的剖面图。
图7是根据本发明的作为晶体管的HEMT的剖面图。
在本发明的一个实施例中，在多孔硅衬底上通过异质外延生长形成单晶化合物半导体层之前，在氢气氛中热处理衬底，从而可以在硅衬底上形成改进了晶体质量的单晶化合物半导体层，可以以优良的生产率，均匀性，可靠性和经济优势在硅衬底上形成具有优良晶体质量的化合物半导体层，以及在确保常规化合物半导体器件优点的同时提出可应用于常规化合物半导体器件的半导体衬底制作工艺。
在本发明的另一个实施例中，通过处理通常具有良好晶体质量的硅衬底所形成的多孔硅表面的孔洞在提供微量硅的同时通过热处理被密封，以在其上形成具有优良质量的单晶化合物半导体层。因此，可以同时处理大量衬底，并且，其晶体质量可改进到与单晶化合物半导体衬底本身的质量可比或更高的水平而不会降低它们的生产率和经济优势。
在本发明中，通过处理通常具有良好晶体质量的硅衬底所形成的多孔硅表面的孔洞在提供微量硅的同时通过热处理被密封，以同时在大面积上形成单晶化合物半导体层，而不会因形变和晶格失配给单晶化合物半导体层带来任何晶体缺陷。因此，如太阳能电池的光电转换器，如激光器和发光二极管的发光器件以及如HEMT的晶体管可以在这种单晶化合物半导体层上形成同时确保其特性可比拟于在单晶化合物半导体衬底本身上形成的情况，并且可以优良的生产率，均匀性，可控性和经济优势来形成。
下面参照附图详细描述本发明。
图1A至1C为制造本发明的最佳实施例的半导体衬底的工艺的示意剖面图。
在图1A至1C中，标号10代表具有多孔区域的硅衬底，该衬底具有多孔区域的孔洞12和形成孔洞的壁11。图中，为容易理解孔洞12以简单形式示出。实际上，在许多情况下，孔洞12具有类似于枝状开孔的复杂形式。
如图1A所示，首先制备具有多孔区域的硅衬底10(图2A)。这一硅衬底10也可以通过阳极化市售的硅晶片(非多孔硅衬底)来获得，从而在整个晶片或只在晶片的表面部分制成多孔。
然后，在氢气氛中热处理具有多孔区域的硅衬底10。结果，该氢气氛中的热处理使得在衬底表面上形成的不希望的自身氧化膜被除去。在氢的高温气氛中通过下述反应可除去自身氧化膜：
继续在氢气氛中进行热处理，在多孔硅的表面上发生表面原子迁移，以平滑微小粗糙降低表面能。结果，表面的孔洞被堵住并形成了其中的孔洞密度显著降低的表面部分13。
该表面部分13也可以认为是很薄的无孔硅层，如图1B所示。该硅层比以后要形成的化合物半导体层薄得多。
接着，如图1C所示，单晶化合物半导体膜14在硅衬底上通过异质外延生长形成，该硅衬底在表面具有已被堵住或密封住的多孔区域。
如上所述，形成单晶化合物半导体薄膜14的结果是，由于与硅的晶格失配，从膜形成温度到室温的温度下降以及热膨胀系数的差别可能带来的任何晶体缺陷15只会在密封多孔硅的孔洞的很薄硅层13中形成而不会引入单晶化合物半导体薄膜14。这是因为在多孔区上形成的比体硅易碎的很薄的硅层13比单晶化合物半导体薄膜14易碎得多。因此晶体缺陷15优先引入到该硅层13中。
因此，晶体缺陷15优先引入到硅层13中，使得通过异质外延生长也可获得具有很少晶体缺陷的单晶化合物半导体薄膜14。
在密封孔洞12的上述处理中，衬底在不存在包含硅原子的气体的氢气气氛中进行了热处理。另外，也可以在加入少量含硅原子的气体的氢气气氛中进行热处理。具体地说，热处理还可以在例如只是氢气，氢气和惰性气体的混合气体，氢气和硅化合物的混合气体，或者氢气，惰性气体以及硅化合物的混合气体的气氛中进行。
如果热处理的气氛中存在着不期望的剩余氧或水含量，这可能引起与硅的反应形成硅氧化物，而且上述反应可能继续进行，使得硅可能根据孔洞的尺寸和热处理温度被刻蚀从而造成多孔表面的孔洞可能不会被密封。
因此，在本发明中，衬底可以在补偿刻蚀掉的硅，或者提供稍微过量的硅的同时进行热处理。在该热处理中，不仅多孔表面的硅原子而且多孔硅表面上吸收的硅原子迁移而降低了表面能，使得表面的孔洞被堵住并且形成了孔洞密度显著降低的表面部分。
下面详细描述本发明的半导体衬底制造工艺中所使用的步骤。
——多孔硅——
由于Uhlir等人在1964年即发现了多孔硅，因而70年代就对多孔硅应用于FIPOS工艺进行了研究。并且，由于L.T.Canham等人的课题组和U.Gosele等人的课题组发现了多孔硅的光致发光现象，在90年代对其应用于发光器件进行了研究。在对发光器件系统的研究中，最好使用n-和p-硅衬底。另一方面，在通过异质外延生长在多孔硅上形成无孔单晶的情况下，就晶体的结构稳定性和外延硅层的优良晶体质量而言，n+和p+硅衬底要优于n-和p-硅衬底。本发明的多孔硅基本与这些已研究过的多孔硅相同，可以通过阳极化或类似工艺来制作，但对衬底的杂质，平面方向，制作工艺等没有限制，只要它是多孔硅就行。
多孔表面的多孔密度根据其制造工艺和衬底的杂质密度可以不同。例如，约为1010至1012/cm2。
当用阳极化形成多孔硅时，主要由HF(氢氟酸)构成的水溶液用作阳极化溶液。通常加入乙醇等醇类使硅表面上的接触角更大，从而以更高比率消除其上吸附的任何气泡以使阳极化均匀发生。当然，也可以不使用醇类形成多孔结构。本发明的多孔硅最好比FIPOS工艺中使用的多孔硅的孔隙率低(约50％或更低的孔隙率，更好为30％或更低)，但不限于此。
多孔硅通过阳极化中电解刻蚀反应形成，因此当使用场发射型扫描电子显微镜(FESEM)观察时，在孔洞以外的其它部分上也具有细微的粗糙表面。
——预氧化——
多孔硅中相邻孔洞之间的壁具有从几纳米到几十纳米的很小厚度，因此多孔硅层内部的孔洞再分布可以在外延生长时以及在外延生长层表面的热氧化时，和后续步骤的热处理时发生，使得多孔硅的加速刻蚀特性可能被破坏。因此，形成多孔硅以后，可以预先在孔壁的表面通过热氧化或类似工艺形成薄保护膜。这防止了孔洞变得粗糙。形成保护膜时，必须留下多孔壁内部的单晶硅区域。因此，保护膜的层厚最多约为几纳米。
如果热处理温度足够低，多孔硅结构没有任何改变，该步骤(预氧化)也可以省略。
——氢氟酸浸入——
由于形成多孔硅之后的上述预氧化或任何自身氧化的发生，如硅氧化物膜等保护膜形成在多孔硅的表面上和多孔硅中孔洞的内壁表面上。此后，将该多孔硅浸入氢氟酸水溶液中除去只是多孔区域的表面附近的保护膜。根据本工艺，多孔硅内部的孔壁上的氧化膜不被除去，因此即使随后在高温下进行热处理，也能很好地使多孔内部的孔洞不会变得粗糙。
——热处理——
本发明中，为了密封多孔硅区域表面上的孔洞，对多孔硅区进行热处理。
密封多孔硅区表面处的孔洞的热处理可以在不存在含硅原子的气体的气氛中或在包含硅原子的气体的氢气气氛中进行。
可以在600度到1400度的温度下，最好在900度到1200度的温度下进行不存在含硅原子的气体的氢气气氛中的热处理。对压力没有特别的限制，最好热处理在大气压或更低的压力下进行。所用的氢气的露点可以是-92℃或更低。高露点的氢气含有大量的残余氧气和水。但是，这种气体，使硅氧化并且这样形成的硅氧化物通过反应除去。
因此，硅会被过度刻蚀。一旦这种现象发生，用于密封孔洞所必须的硅原子的数量变得不足，导致孔洞密度的降低。因此必须格外关注反应室中的任何漏气以使露点温度不会升高。
本发明所用的热处理气氛既可以只是氢气的气氛，也可以是氢气和惰性气体，如氩气或氦气的混合气体的气氛。由于气氛受残余的水，氧等等的影响，在该例中也是用具有-92度或更低的露点温度的混合气体。当使用这种混合气时，氢气的浓度低从而万一一旦漏气安全性会更高。
这样就发生了表面硅原子的迁移，从而密封了多孔区域表面处的孔洞。用来密封孔洞所需要的硅层的厚度相当小，基本等于或不大于每个孔洞的直径，具体说是100纳米或更小，最好是30纳米或更小。孔洞已被密封的表面具有轻度不规则(不平整度)，幅度为1到10纳米，周期为从0.5-50微米，最好从1到9微米，一般为几微米。使用原子力显微镜观察该表面显示出，沿着不规则处形成原子台阶。这种不规则(不平整度)与压力有关，当将热处理气氛的压力控制在不超过大气压力，最好是从200乇到0.001乇的压力时，不平整度的幅度可以更大。结果，其上形成的化合物半导体膜表面可以具有图3所示的形貌，此处的表面比没有偏离角和与偏离无关的体硅上的实例CE的表面更光滑。这大概是因为轻度不规则(不平整度)的形成使得即使在偏离角很小的情况下台阶密度也象偏离衬底一样高。
为防止硅表面不期望的氮化或氧化，也要求维持在至少800℃或以上，最好为600℃或以上的稳态热处理之前或之后在温度升高和下降时用氢气替换热处理气氛。
本发明的热处理步骤中，提供含硅原子的微量气体以便在加入微量的含硅原子的气氛中热处理多孔硅。下面将描述该热处理步骤。
关于热处理时的气氛，可以最好是非氧化气氛，更好是在由氢气，或氢气和惰性气体构成的气氛。另外，也可以在真空气氛中进行。这些气氛中的任何一种中进行热处理的结果是密封了多孔硅表面处的孔洞。但是如果热处理气氛中存在着残余的氧或水，它们可能与硅反应形成硅氧化物，并且该反应进一步进行使得硅可能被刻蚀掉，从而多孔表面的孔洞可能不会被密封。
因此在本发明中，多孔表面的孔洞可以在补偿刻蚀所丢失的硅，或者提供稍微过量的硅的同时通过热处理密封。在该热处理中，在多孔硅的表面上，多孔表面上的硅原子迁移以便平滑细小的表面不平并降低了表面能，从汽相提供的硅原子当中，在多孔硅表面上吸收的硅原子也迁移从而降低了表面能，以便堵住表面处的孔洞并形成孔洞密度显著降低的表面部分。表面上硅原子的迁移可归因于所提供的热能。
本发明中，尤其为了使表面硅原子高效率迁移，最好在硅的熔点的相当高的温度或低于此温度的温度下进行热处理。具体说，温度可以是从600度到1400度，更好是从800度到1200度，最好是从1000度到1200度。对压力也没有特别限制，最好在大气压或低于大气压的压力下进行热处理。尤其在含氢气氛中可形成光滑表面。
该热处理之后，观察剖面结构看到，多孔结构只保留了在表面密封的孔洞，在表面上形成了从1纳米到100纳米的很小厚度的硅膜。
孔洞已被密封的表面因此具有不平整度(轻度不规则)，幅度为1到10纳米，周期为0.5-50微米，最好从1到9微米，一般为几微米。使用原子力显微镜观察该表面显示出，沿着不规则处形成原子台阶。这种不规则(不平整度)与压力有关，当将热处理气氛的压力控制在不超过大气压力，最好是200乇或更低的压力时，不平整度的幅度可以更大。
结果，其上形成的化合物半导体膜表面可以具有图3所示的形貌，此处的表面比没有偏离角的体硅上的实例CE的表面更光滑，并且与偏离角更无关。这大概是因为不平整度的形成使得即使在偏离角很小的情况下台阶密度也象偏离衬底一样高。
在从汽相提供的硅超过从多孔区域刻蚀掉的硅的情况下，密封孔洞的同时形成很薄的硅膜。如果这种很薄的膜变得具有大的层厚，在形成单晶化合物半导体层时也可能将晶体缺陷引入化合物半导体层。这不符合本发明的目的。这种非常薄的薄膜的层厚度最好小于化合物半导体层厚度，例如，不超过后者的1/5，更好为不超过后者的1/10。具体说，当考虑化合物半导体层的层厚时，该薄膜的厚度可选择为1纳米到100纳米。
当用SiH2Cl2，SiH4，SiCl3或SiCl4等的硅气体作为硅原子的供给源时，源气的流速可设定使得很薄的硅层以生长速率为20纳米/分或更低，最好为10纳米/分或更低，更好为2纳米/分和更低来形成。在膜形成工艺当中，由固体源来提供硅并且衬底温度低至800度或更低，在MBE工艺的情况下，最好以生长速率为0.1纳米/分或更低来形成。
——化合物半导体单晶的异质外延生长——
用MOCVD或MBE在具有表面孔洞已被密封的多孔硅层的硅衬底上形成单晶化合物半导体。在单晶硅晶片上通常的异质外延生长中，晶片在超高真空中热处理到大约1200度以在生长前从硅表面除去自身氧化膜。在本发明中，由于使用多孔硅，特性上趋向于热改变，最好在充分低于1200度的温度下热处理该衬底。
通过预先将衬底浸入到氢氟酸或类似溶液中从其上除去自身氧化膜，然后立即将衬底放入热处理容器中，并通过用具有低露点温度的氢气热处理衬底可以在这样低的温度下除去自身氧化膜。
另一个方法是，可以先将衬底浸入到氢氟酸中，然后放在高纯氢气中，从而甚至在约800度的低温下通过自身除去自身氧化膜，随后进行异质外延生长。
再一个办法是，在上述热处理之后不将衬底暴露到空气中，可以将硅衬底放在用来生长单晶化合物半导体的反应室中，从而可显著地抑制自身氧化膜的形成，并且不需要除去自身氧化膜的上述热处理。最好在同一个反应室中进行氢气氛中的热处理和化合物半导体单晶的生长，这是一个好的办法。更好是在氢气氛的热处理和化合物半导体单晶的生长过程中，有必更使衬底温度不低于这两个工艺中的更低的那个温度。
当以上述方式形成单晶化合物半导体膜时，由于与硅的晶格失配、从膜形成温度到室温的温度降低以及热膨胀系数的差别所带来的晶体缺陷，只会引入到密封多孔硅的孔洞的很薄的硅层，而不会引入单晶化合物半导体膜。这是因为比体硅易碎的多孔区域上的很薄的硅层要比单晶化合物半导体膜易碎得多，从而晶体缺陷可稳定地引入该层中。
为显示出上述特性，异质外延生长的单晶化合物半导体膜最好具有较大厚度，最好为至少50纳米厚，更好为至少200纳米厚。
此处的化合物半导体一般可选自，但不限于如GaAs，GaP，InP和GaInAs的III-V族化合物，如ZnTe，ZnSe，ZnS，CdTe，HgTe和CdHgTe的II-VI族化合物，以及如SiGe和SiC的IV-IV族化合物。
——器件的制作——
以上述方式形成的单晶化合物半导体膜可用于如发光二极管和半导体激光器的发光器件的制作以及如HEMT的高速电子器件的制作，该膜所带来的特性的改进可比拟于或优于使用单晶化合物半导体本身的情况，在单晶化合物半导体衬底上进行的同质外延生长的情况或具有很小的晶格形变的异质外延生长的情况。
下面通过给定实例进一步描述本发明。
实例1
各厚615微米且具有0.01欧姆·厘米的电阻率的4个p型(可用n型替换)6英寸直径(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，在露点为-95℃的氢气气氛中，在760乇于1050℃下热处理两个衬底10分钟密封表面孔洞。在露点为-90℃或更低的氢气气氛中，在760乇于1050℃下热处理剩余的两个衬底10分钟密封表面孔洞。当温度升高或降低时也使用氢气气氛。
在这种状态下，取出上述两组衬底的每一个用原子力显微镜测量表面粗糙度，观察到周期约2微米的3纳米的不平整度的幅度。未被观察的其余衬底引入随后的步骤。
然后，在该多孔硅上，通过MOCVD(金属有机化学汽相淀积)外延生长厚1微米的单晶GaAs。在以下条件下生长：
源气：TMGa/AsH3/H2
气压：80乇
温度：700℃
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入GaAs层，从而形成了具有优良晶体质量的GaAs层。同时也证实在其表面为硅密封的多孔硅层与GaAs层之间形成了非常干净光滑的界面。也用原子力显微镜测量GaAs层50微米见方的区域来观察表面粗糙度。在露点为-95℃的氢气气氛中热处理的、其上形成有化合物半导体层的衬底表面的均方粗糙度(Rrms)为0.3纳米，这比不形成多孔硅而将GaAs层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.5纳米的表面粗糙度光滑得多，优于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为1×104/cm2。
同时，在露点为-90℃或以下的氢气气氛中热处理衬底的实例中，表面粗糙度为0.9纳米，缺陷密度约为1×105/cm2.
实例2
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型(可用n型替换)5英寸直径的偏离角为0度的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于300度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中20秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在露点为-92℃或更低的氢气气氛中，在80乇于1050℃下热处理该多孔硅10分钟密封表面孔洞。
在这种状态下，取出衬底用原子力显微镜测量表面粗糙度，观察到周期约4微米的4纳米的不平整度的幅度。将以同样方式处理但未进行这种观察的一个衬底引入随后的步骤。
然后，在该多孔硅上，通过MOCVD(金属有机化学汽相淀积)外延生长厚1微米的单晶GaAs。在以下条件下生长：
源气：TMGa/AsH3/H2
气压：80乇
温度：700℃
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入GaAs层，从而形成了具有优良晶体质量的GaAs层。同时也证实在其表面为硅密封的多孔硅层与GaAs层之间形成了非常干净光滑的界面。也用原子力显微镜测量GaAs层50微米见方的区域来观察表面粗糙度。表面均方粗糙度(Rrms)为0.4纳米，这比不形成多孔硅而将GaAs层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.5纳米的表面粗糙度光滑得多，基本等于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为1×104/cm2.
实例3
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型(可用n型替换)5英寸直径的偏离角为0度的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于300度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中20秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在露点为-92℃或更低的氢气气氛中，在80乇于1050℃下热处理该多孔硅10分钟密封表面孔洞，将温度降至700℃。在该多孔硅上，通过MOCVD(金属有机化学汽相淀积)外延生长厚1微米的单晶GaAs。在以下条件下生长：
源气：TMGa/AsH3/H2
气压：80乇
温度：700℃
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入GaAs层，从而形成了具有优良晶体质量的GaAs层。同时也证实在其表面为硅密封的多孔硅层与GaAs层之间形成了非常干净光滑的界面。也用原子力显微镜测量GaAs层50微米见方的区域来观察表面粗糙度。表面均方粗糙度(Rrms)为0.4纳米，这比不形成多孔硅而将GaAs层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.5纳米的表面粗糙度光滑得多，基本等于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为5×103/cm2。
实例4
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型(可用n型替换)5英寸直径的偏离角为0度的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于300度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中20秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在露点为-92℃或更低的氢气气氛中，在80乇于1050℃下热处理该多孔硅10分钟密封表面孔洞，将温度降至700℃。在该多孔硅上，通过MBE(分子束外延)外延生长厚1微米的单晶AlGaAs。
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入AlGaAs层，从而形成了具有优良晶体质量的AlGaAs层。同时也证实在其表面为硅密封的多孔硅层与AlGaAs层之间形成了非常干净光滑的界面。也用原子力显微镜测量AlGaAs层50微米见方的区域来观察表面粗糙度。表面均方粗糙度(Rrms)为0.41纳米，这比不形成多孔硅而将AlGaAs层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.7纳米的表面粗糙度光滑得多，基本等于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为1×104/cm2.
实例5
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型(可用n型替换)5英寸直径的偏离角为0度的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中20秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在露点为-92℃或更低的氢气气氛中，在760乇于1150℃下热处理该多孔硅10分钟密封表面孔洞。此后，在该多孔硅上，通过液相生长工艺外延生长厚1微米的单晶GaP。
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入GaP层，从而形成了具有优良晶体质量的GaP层。同时也证实在其表面为硅密封的多孔硅层与GaP层之间形成了非常干净光滑的界面。也用原子力显微镜测量GaP层50微米见方的区域来观察表面粗糙度。表面均方粗糙度(Rrms)为0.4纳米，这比不形成多孔硅而将GaP层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.5纳米的表面粗糙度光滑得多，基本等于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为1×104/cm2。
实例6
图4是根据本发明的作为光电器件的太阳能电池的剖面示意图。图4的标号41代表硅衬底；42为多孔层；43为多孔层的孔洞已密封部分的硅层；44为p-型GaAs层；45为p+型InGaP层；46为p型GaAs层；47为n+型GaAs层；48为n+型InGaP层；49为n+型AlInP层；410为抗反射层；411和412为第1和第2电极。下面描述根据本发明实例的该器件的制作工艺。
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型5英寸直径的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中30秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在露点为-92℃或更低的氢气气氛中，在760乇于1100℃下热处理该多孔硅10分钟密封表面孔洞。此后，在该多孔硅上，通过液相生长工艺外延生长厚5微米的单晶GaAs。
在该层上，进一步重叠形成p+型InGaP层，p型GaAs层，n+型GaAs层，n+型InGaP层和n+型AlInP层，并且在AlInP层49表面上形成第1电极和抗反射层。在硅衬底41背面形成第2电极，由此制作了太阳能电池。
除了不形成多孔硅层外，在与上述同样的单晶硅衬底上形成同样结构的实例中，测量该太阳能电池的填充因子证实为0.831；在形成有多孔硅层但多孔表面的孔洞不被密封的实例中，填充因子为0.807；而根据本发明的本实例的填充因子为0.870，显示了特性的改进。
实例7
图5是根据本发明的作为发光器件的LED的剖面示意图。图5的标号51代表硅衬底；52为多孔层；53为多孔层的孔洞已密封部分的硅层；54为n-型GaAlAs层；55为p-型GaAlAs层；56为p-型GaAlAs层；57为电极。下面描述根据本发明实例的该器件的制作工艺。
厚625微米且具有0.01欧姆·厘米的电阻率的一个n型5英寸直径的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中30秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在露点为-92℃或更低的氢气气氛中，在760乇于1100℃下热处理该多孔硅10分钟密封表面孔洞。此后，在该孔洞已密封的多孔硅上，通过液相生长工艺外延生长厚5微米的单晶n-型GaAs。
进一步在其上重叠形成n-型GaAlAs层和p-型GaAlAs层，分别在GaAlAs层56的表面和硅衬底51的背面上形成第1电极和第2电极。由此制作了发光二极管。结果可得到与在GaAs衬底上形成这种器件结构同样的红光发射强度。
实例8
图6是根据本发明的作为发光器件的半导体激光器的剖面示意图。图6的标号61代表硅衬底；62为多孔层；63为多孔层的孔洞已密封部分的硅层；64为n-型GaAs层；65为p-型GaAs层；66为n-型ZnSe缓冲层；67为n-型ZnMgSSe层；68为ZnSSe/ZnCdSe层；69为p-型ZnMgSSe层；610为p-型ZnSe层；611为p-型ZnSe/ZnTe层；612为p-型ZnTe层；613为电极。下面描述根据本发明实例的该器件的制作工艺。
厚625微米且具有0.01欧姆·厘米的电阻率的一个n型5英寸直径的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中30秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在露点为-92℃或更低的氢气气氛中，在10乇于1000℃下热处理该多孔硅10分钟密封表面孔洞。此后，在该多孔硅上，通过MBE外延生长厚5微米的单晶n-型GaAs。
进一步在其上重叠形成p-型GaAs层和n-型ZnSe层，然后图形化n-型ZnSe层并去除成条状。接着，在其上进一步形成n型ZnMgSSe层，ZnSSe/ZnCdSe层，p-型ZnMgSSe层，p-型ZnSe层，p-型ZnSe/ZnTe层和p-型ZnTe层。在最上层表面上形成第1 An/Pt/Pd电极，在背面上形成第2 In电极，然后施加脉冲电压。结果可以象在GaAs衬底上形成这种器件结构一样在室温下发射光。每一种情况下的阈值电流密度为210A/cm2。
实例9
图7为根据本发明作为晶体管的HEMT(高电子迁移率晶体管)的截面示意图。图7的标号71代表硅衬底；72为多孔层；73为多孔层的孔洞密封部分的硅层；74为单晶GaAs层；75为未掺杂GaAs层；76为n型AlGaAs层；77为n型GaAs层；78为AuGe源电极；79为Al栅电极；以及710为AuGe漏。下面描述根据本发明实例的该器件的制作工艺。
厚625微米且具有0.01欧姆·厘米的电阻率的一个n型5英寸直径的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中30秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在露点为-92℃或更低的氢气气氛中，在1乇于1000℃下热处理该多孔硅10分钟密封表面孔洞。此后，在该多孔硅上，通过MBE外延生长厚5微米的单晶GaAs。
进一步在其上形成未掺杂GaAs层，n型AlGaAs层和n型GaAs层。在其上制作栅、源和漏形成一个HEMT。结果可以象在GaAs衬底上形成这种器件结构一样以高速工作。
实例10
将各厚615微米且具有0.01欧姆·厘米的电阻率的3个p型(可用n型替换)6英寸直径(100)单晶硅衬底中的两个衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，在氢气流速为230升/分时在760乇于1050℃下热处理这些衬底中的一个衬底1分钟，再加入50sccm的SiH4进一步热处理5分钟密封表面孔洞。
然后，在这三个预处理或未处理的(100)硅衬底上，通过MOCVD(金属有机化学汽相淀积)外延生长厚1微米的单晶GaAs。在以下条件下生长：
源气：TMGa/AsH3/H2
气压：80乇
温度：700℃
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入到在用SiH4热处理过的多孔硅上形成的GaAs层，从而形成了具有优良晶体质量的GaAs层。同时也证实在其表面为硅密封的多孔硅层与GaAs层之间形成了非常干净光滑的界面。至于其上形成有多孔表面但GaAs层未用SiH4热处理而形成的衬底，用电子显微镜观察截面显示出多孔硅和GaAs层之间的界面处于不规则态，高度差异约为100纳米。关于不形成多孔层而将GaAs层直接形成在硅衬底上的情况，证实了无数的孪晶缺陷(twin defect)、堆垛层错和位错从Si/GaAs界面引入GaAs层。
也用原子力显微镜测量GaAs层50微米见方的区域来观察表面粗糙度。在露点为-95℃的氢气气氛中热处理的、其上形成有化合物半导体层的衬底表面的均方粗糙度(Rrms)为0.3纳米，这比不形成多孔硅而将GaAs层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.5纳米的表面粗糙度光滑得多，优于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为1×104/cm2。
同时，在不形成多孔层的情况下，缺陷密度高达1×106/cm2，在形成多孔层但不用SiH4热处理的情况下，缺陷密度约为1×105/cm2。
实例11
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型(可用n型替换)5英寸直径的偏离角为0度的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于300度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中20秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在加入20sccm的SiH4的同时在氢气气氛中，在80乇于1050℃下热处理该多孔硅10分钟密封表面孔洞。
在这种状态下，取出衬底用原子力显微镜测量表面粗糙度，观察到周期约4微米的4纳米的不平整度的幅度。将以同样方式处理但未进行这种观察的一个衬底引入随后的步骤。
然后，在该多孔硅上，通过MOCVD(金属有机化学汽相淀积)外延生长厚1微米的单晶GaAs。在以下条件下生长：
源气：TMGa/AsH3/H2
气压：80乇
温度：700℃
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入GaAs层，从而形成了具有优良晶体质量的GaAs层。同时也证实在其表面为硅密封的多孔硅层与GaAs层之间形成了非常干净光滑的界面。也用原子力显微镜测量GaAs层50微米见方的区域来观察表面粗糙度。表面均方粗糙度(Rrms)为0.4纳米，这比不形成多孔硅而将GaAs层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.5纳米的表面粗糙度光滑得多，基本等于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为5×103/cm2。
实例12
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型(可用n型替换)5英寸直径的偏离角为0度的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于300度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，在氢气气氛中，在80乇于1050℃下热处理该多孔硅5分钟，随后加入20sccm的SiH2Cl2热处理5分钟密封表面孔洞，将温度降至700℃。在该多孔硅上，通过MOCVD(金属有机化学汽相淀积)外延生长厚1微米的单晶GaAs。在以下条件下生长：
源气：TMGa/AsH3/H2
气压：80乇
温度：700℃
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入GaAs层，从而形成了具有优良晶体质量的GaAs层。同时也证实在其表面为硅密封的多孔硅层与GaAs层之间形成了非常干净光滑的界面。也用原子力显微镜测量GaAs层50微米见方的区域来观察表面粗糙度。表面均方粗糙度(Rrms)为0.4纳米，这比不形成多孔硅而将GaAs层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.5纳米的表面粗糙度光滑得多，基本等于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为5×103/cm2。
实例13
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型(可用n型替换)5英寸直径的偏离角为0度的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
接着，将该衬底浸入1.25％的HF溶液中20秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在加入30sccm的SiH4时在氢气气氛中，在20乇于950℃下热处理该多孔硅10分钟密封表面孔洞，将温度降至700℃。在该多孔硅上，改变供应气体后，通过MBE(分子束外延)外延生长厚1微米的单晶AlGaAs。
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入AlGaAs层，从而形成了具有优良晶体质量的AlGaAs层。同时也证实在其表面为硅密封的多孔硅层与AlGaAs层之间形成了非常干净光滑的界面。也用原子力显微镜测量AlGaAs层50微米见方的区域来观察表面粗糙度。表面均方粗糙度(Rrms)为0.41纳米，这比不形成多孔硅而将AlGaAs层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.7纳米的表面粗糙度光滑得多，基本等于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为7×103/cm2。
实例14
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型(可用n型替换)5英寸直径的偏离角为0度的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
接着，将该衬底浸入1.25％的HF溶液中20秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在加入30sccm的SiH4时在4％氢：96％-氩气气氛中，在760乇于1100℃下热处理该多孔硅10分钟密封表面孔洞，温度降到700℃。在该多孔硅上，改变供应气体后，通过MBE(分子束外延)外延生长厚1微米的单晶AlGaAs。
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入AlGaAs层，从而形成了具有优良晶体质量的AlGaAs层。同时也证实在其表面为硅密封的多孔硅层与AlGaAs层之间形成了非常干净光滑的界面。也用原子力显微镜测量AlGaAs层50微米见方的区域来观察表面粗糙度。表面均方粗糙度(Rrms)为0.41纳米，这比不形成多孔硅而将AlGaAs层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.7纳米的表面粗糙度光滑得多，基本等于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为7×103/cm2。
实例15
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型(可用n型替换)5英寸直径的偏离角为0度的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于300度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，在供给微量硅的同时，在临界真空度为1×10-10乇的超高真空中，于1150℃下热处理该多孔硅10分钟密封表面孔洞。此后，在该多孔硅上，通过液相生长工艺外延生长厚1微米的单晶GaP。
用透射电子显微镜观察截面的结果证实没有晶体缺陷引入GaP层，从而形成了具有优良晶体质量的GaP层。同时也证实在其表面为硅密封的多孔硅层与GaP层之间形成了非常干净光滑的界面。也用原子力显微镜测量GaP层50微米见方的区域来观察表面粗糙度。表面均方粗糙度(Rrms)为0.4纳米，这比不形成多孔硅而将GaP层直接形成在硅衬底上(偏离角为0度的情况)的情况下得到的3.5纳米的表面粗糙度光滑得多，基本等于偏离角为4度时0.42纳米的表面粗糙度。
用光学显微镜观察刻蚀引起的晶体缺陷，发现缺陷密度约为1×104/cm2。
实例16
根据本发明的作为光电器件的太阳能电池具有图4所示的相同结构。标号41代表硅衬底；42为多孔层；43为多孔层的孔洞已密封部分的硅层；44为p-型GaAs层；45为p+型InGaP层；46为p型GaAs层；47为n+型GaAs层；48为n+型InGaP层；49为n+型AlInP层；410为抗反射层；411和412为第1和第2电极。
下面描述根据本发明实例的该器件的制作工艺。
厚625微米且具有0.01欧姆·厘米的电阻率的一个p型5英寸直径的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中30秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在氢气气氛中，在760乇于1100℃下热处理该多孔硅1分钟，随后加入20sccm的SiH2Cl2热处理5分钟密封表面孔洞。此后，在该多孔硅上，通过液相生长工艺外延生长厚5微米的单晶GaAs。
在该层上，进一步重叠形成p+型InGaP层，p型GaAs层，n+型GaAs层，n+型InGaP层和n+型AlInP层，并且在AlInP层49表面上形成第1电极和抗反射层。在硅衬底41背面形成第2电极，由此制作了太阳能电池。
除了不形成多孔硅层外，在与上述同样的单晶硅衬底上形成同样结构的实例中，测量该太阳能电池的填充因子证实为0.831；在形成有多孔硅层但多孔表面的孔洞不被密封的实例中，填充因子为0.807；而根据本发明的本实例的填充因子为0.870，显示了特性的改进。
实例17
根据本发明的作为发光器件的LED具有与图5所示相同的结构。标号51代表硅衬底；52为多孔层；53为多孔层的孔洞已密封部分的硅层；54为n-型GaAlAs层；55为p-型GaAlAs层；56为p-型GaAlAs层；57为电极。下面描述根据本发明实例的该器件的制作工艺。
厚625微米且具有0.01欧姆·厘米的电阻率的一个n型5英寸直径的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中30秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在氢气气氛中，在760乇于1100℃下热处理该多孔硅1分钟，随后加入20sccm的SiH4连续热处理6分钟密封表面孔洞。
此后，在该孔洞已密封的多孔硅上，通过液相生长工艺外延生长厚5微米的单晶n-型GaAs。
进一步在其上重叠形成n-型GaAlAs层和p-型GaAlAs层，分别在GaAlAs层56的表面和硅衬底51的背面上形成第1电极和第2电极。由此制作了发光二极管。结果可得到与在GaAs衬底上形成这种器件结构同样的红光发射强度。
实例18
根据本发明的作为发光器件的半导体激光器具有图6所示相同的结构。标号61代表硅衬底；62为多孔层；63为多孔层的孔洞已密封部分的硅层；64为n-型GaAs层；65为p-型GaAs层；66为n-型ZnSe缓冲层；67为n-型ZnMgSSe层；68为ZnSSe/ZnCdSe层；69为p-型ZnMgSSe层；610为p-型ZnSe层；611为p-型ZnSe/ZnTe层；612为p-型ZnTe层；613为电极。下面描述根据本发明实例的该器件的制作工艺。
厚625微米且具有0.01欧姆·厘米的电阻率的一个n型5英寸直径的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中30秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，在氢气气氛中，在760乇于1100℃下热处理该多孔硅1分钟，随后加入20sccm的SiH4连续热处理6分钟密封表面孔洞。
此后，在该多孔硅上，通过MBE外延生长厚5微米的单晶n-型GaAs。
进一步在其上重叠形成p-型GaAs层和n-型ZnSe层，然后图形化n-型ZnSe层并去除成条状。接着，在其上进一步形成n型ZnMgSSe层，ZnSSe/ZnCdSe层，p-型ZnMgSSe层，p-型ZnSe层，p-型ZnSe/ZnTe层和p-型ZnTe层。在最上层表面上形成第1 An/Pt/Pd电极，在背面上形成第2 In电极，然后施加脉冲电压。结果可以象在GaAs衬底上形成这种器件结构一样在室温下发射光。每一种情况下的阈值电流密度为210A/cm2。
实例19
根据本发明作为晶体管的HEMT(高电子迁移率晶体管)具有图7所示相同的结构。标号71代表硅衬底；72为多孔层；73为多孔层的孔洞密封部分的硅层；74为单晶GaAs层；75为未掺杂GaAs层；76为n型AlGaAs层；77为n型GaAs层；78为源电极；79为栅电极；以及710为漏。下面描述根据本发明实例的该器件的制作工艺。
厚625微米且具有0.01欧姆·厘米的电阻率的一个n型5英寸直径的(100)单晶硅衬底在用醇稀释的氢氟酸溶液中阳极化以在一侧主镜面上形成多孔硅层。
在下述条件下阳极化衬底：
电流密度：7mA/cm2
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12分钟
多孔硅层厚度：10微米
孔隙率：20％
然后，在氧气气氛中于400度氧化所得衬底1小时。该氧化的结果使多孔硅的内壁表面覆盖了很薄的热氧化膜。
接着，将该衬底浸入1.25％的HF溶液中30秒来除去在多孔表面和孔洞的内壁表面及其附近处形成的很薄的热氧化膜，然后用纯水漂洗并旋转甩干(spin-drying)。
接着，加入10sccm SiH4的同时在氢气气氛中，在1乇于1000℃下热处理该多孔硅5分钟密封表面孔洞。此后，在该多孔硅上，通过MBE外延生长厚5微米的单晶GaAs。
进一步在其上形成未掺杂GaAs层，n型AlGaAs层和n型GaAs层。在其上制作栅、源和漏形成一个HEMT。结果可以象在GaAs衬底上形成这种器件结构一样以高速工作。
根据以上的详细描述，根据本发明，可以提供解决现有技术中所存在的问题的半导体器件，半导体衬底，及其制作工艺。更具体地说，可用廉价的硅衬底制作出高质量的化合物半导体衬底，以及使用这种衬底可以以低成本制造出具有良好特性的化合物半导体器件。
在本发明中，当在多孔硅衬底上形成单晶化合物半导体层时，在含氢气氛中对衬底进行热处理，从而可以在硅衬底上形成改进了晶体质量和表面光滑度的这些在现有技术中所存在的问题的单晶化合物半导体层。
另外，根据本发明，即使在不使用获得光滑表面所必须的具有偏离角的单晶硅衬底的情况下，也可以在衬底和化合物半导体层之间形成具有光滑表面，优良晶体特性以及清洁光滑界面的化合物半导体层。特别是，可以减小对衬底的限制，例如对(100)的偏离角为±1°的硅衬底可以使用，而这种衬底在具有低偏离角的衬底市场上广泛流通。
根据本发明，可以以优良的生产率，均匀性，可控性以及经济优势在硅衬底上形成具有优良晶体质量的化合物半导体层。
根据本发明，在确保其优点的同时，可以将所提出的半导体衬底制作工艺应用于常规化合物半导体器件。
根据本发明，通过处理通常具有优良晶体质量的硅衬底所形成的多孔硅表面的孔洞被氢气气氛中的衬底热处理所密封形成了具有优良质量的单晶化合物半导体层。因此可以同时处理大量衬底，并且其晶体质量可改进到与单晶化合物半导体衬底本身可比拟或更高的水平，而不会降低其生产率和经济优势。
根据本发明，通过处理通常具有优良晶体质量的硅衬底所形成的多孔硅表面的孔洞被氢气气氛中的衬底热处理所密封同时在大面积区域上形成了单晶化合物半导体层。因此，如太阳能电池和光传感器的光电转换器，如激光器和发光二极管的发光器件以及如HEMT的晶体管可以这种单晶化合物半导体层上形成，同时确保其特性可以与在单晶化合物半导体衬底本身上形成时的情况相媲美，并且具有优良的生产率，均匀性，可控性和经济优势。

Claims (23)

1.半导体衬底，包括：具有多孔区的硅衬底，以及在多孔区上提供的半导体层，其中；
该半导体层包括单晶化合物半导体，形成于多孔区表面上并且其表面的孔洞已被密封。
2.权利要求1的半导体衬底，其中所述表面包括厚度小于半导体层的非常薄的硅薄膜。
3.权利要求1的半导体衬底，其中硅衬底和多孔区域都包括单晶硅。
4.权利要求1的半导体衬底，其中多孔区和化合物半导体层之间的界面粗糙度为1纳米和更小。
5.制造半导体衬底的工艺，包括以下步骤；
热处理具有多孔区的硅衬底密封该多孔区表面的孔洞；以及
在具有被热处理所密封的孔洞的多孔区上通过外延生长形成单晶化合物半导体层。
6.权利要求5的制造半导体衬底的工艺，其中在基本上没有含硅气体的气氛中热处理所述硅衬底。
7.权利要求5的制造半导体衬底的工艺，还包括在热处理步骤前，从多孔区表面上除去自身氧化膜的步骤。
8.权利要求5的制造半导体衬底的工艺，还包括在热处理步骤前，氧化多孔区中孔洞的内壁直到单晶硅保留在内部的步骤。
9.权利要求8的制造半导体衬底的工艺，还包括在热处理步骤前，从多孔区表面上除去氧化膜的步骤。
10.权利要求5的制造半导体衬底的工艺，其中热处理步骤提供给多孔区表面的不平整度周期为0.5微米至50微米。
11.权利要求5的制造半导体衬底的工艺，其中热处理步骤为在露点为-92度或更低的氢气氛中热处理硅衬底的步骤。
12.权利要求7或9的制造半导体衬底的工艺，其中从多孔区表面除去氧化膜或自然氧化膜的步骤通过将具有多孔区的硅衬底浸入氢氟酸溶液中进行。
13.权利要求5的制造半导体衬底的工艺，其中硅衬底具有平面方向(100)的主平面。
14.权利要求5的制造半导体衬底的工艺，其中热处理步骤在含有微量硅的气氛中进行。
15.权利要求14的制造半导体衬底的工艺，其中热处理步骤在氢气氛中或在氢和惰性气体的气氛中进行。
16.权利要求14的制造半导体衬底的工艺，其中在露点为-92度或更低的氢气氛中热处理具有多孔区的硅衬底。
17.权利要求14的制造半导体衬底的工艺，其中将具有多孔区的硅衬底浸入氢氟酸溶液中从多孔区表面除去氧化膜或自然氧化膜，在露点为-92度或更低的氢气氛中热处理具有多孔区的硅衬底。
18.在权利要求1至4中任一项的半导体衬底上制造的具有有源区的电子器件。
19.权利要求18的电子器件，其中该电子器件为光电转换器。
20.权利要求18的电子器件，其中该电子器件为发光器件。
21.权利要求18的电子器件，其中该电子器件为晶体管。
22.电子器件，包括在权利要求1至4中任一项的半导体衬底的背面上提供的第1电极以及在半导体层表面侧提供的第2电极。
23.权利要求1至4中任一项的半导体衬底，其中该半导体衬底和半导体层由具有同一导电类型的单晶化合物构成。
CN98105497A 1997-03-17 1998-03-16 半导体衬底的制造工艺 Expired - Fee Related CN1104038C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6285697 1997-03-17
JP062856/97 1997-03-17
JP062856/1997 1997-03-17

Publications (2)

Publication Number Publication Date
CN1193808A true CN1193808A (zh) 1998-09-23
CN1104038C CN1104038C (zh) 2003-03-26

Family

ID=13212372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98105497A Expired - Fee Related CN1104038C (zh) 1997-03-17 1998-03-16 半导体衬底的制造工艺

Country Status (8)

Country Link
US (1) US6106613A (zh)
EP (1) EP0866493A3 (zh)
KR (1) KR100369219B1 (zh)
CN (1) CN1104038C (zh)
AU (1) AU740030B2 (zh)
CA (1) CA2231625C (zh)
SG (1) SG77166A1 (zh)
TW (1) TW385486B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012024847A1 (zh) * 2010-08-23 2012-03-01 中国科学院微电子研究所 一种多孔结构的衬底及其制备方法
CN103952680A (zh) * 2006-01-25 2014-07-30 赢创德固赛有限责任公司 在基材表面上以气相沉积制备硅层的方法
CN111276869A (zh) * 2020-02-13 2020-06-12 深圳信息职业技术学院 量子点激光器及其制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4010095B2 (ja) * 1999-10-01 2007-11-21 富士ゼロックス株式会社 面発光型半導体レーザ及びレーザアレイ
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2003023011A (ja) * 2001-07-05 2003-01-24 Matsushita Electric Ind Co Ltd バイポーラトランジスタ装置及びその製造方法
EP1349204A3 (en) * 2002-02-28 2007-05-02 Interuniversitair Microelektronica Centrum ( Imec) A method for producing a device having a semiconductor layer on a lattice mismatched substrate
US7622363B2 (en) * 2003-05-06 2009-11-24 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
US6958286B2 (en) * 2004-01-02 2005-10-25 International Business Machines Corporation Method of preventing surface roughening during hydrogen prebake of SiGe substrates
US20050148162A1 (en) * 2004-01-02 2005-07-07 Huajie Chen Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
KR101023146B1 (ko) * 2004-04-01 2011-03-18 삼성에스디아이 주식회사 태양전지 및 그 제조방법
KR100627888B1 (ko) * 2004-05-25 2006-09-25 도시바세라믹스가부시키가이샤 화합물 반도체 성장용 기판, 그것을 이용한 화합물 반도체및 그들의 제조방법
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP4950047B2 (ja) * 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法
TWI240426B (en) * 2005-01-13 2005-09-21 Chung-Hua Li Manufacturing method for laminated structure of solar cell, electrode of solar cell, and the solar cell
JP5171016B2 (ja) 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
KR100941305B1 (ko) * 2006-12-18 2010-02-11 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US9349591B2 (en) 2014-10-28 2016-05-24 International Business Machines Corporation Crystal formation on non-lattice matched substrates
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US20190181218A1 (en) * 2017-12-08 2019-06-13 Qualcomm Incorporated Semiconductor device with high charge carrier mobility materials on porous silicon

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4588451A (en) * 1984-04-27 1986-05-13 Advanced Energy Fund Limited Partnership Metal organic chemical vapor deposition of 111-v compounds on silicon
DE69133359T2 (de) * 1990-08-03 2004-12-16 Canon K.K. Verfahren zur Herstellung eines SOI-Substrats
JP2693032B2 (ja) * 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
JP3176072B2 (ja) * 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
EP1251556B1 (en) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
EP0553856B1 (en) * 1992-01-31 2002-04-17 Canon Kabushiki Kaisha Method of preparing a semiconductor substrate
US5356509A (en) * 1992-10-16 1994-10-18 Astropower, Inc. Hetero-epitaxial growth of non-lattice matched semiconductors
JPH08316192A (ja) * 1995-05-18 1996-11-29 Canon Inc 半導体基板の製造方法および半導体製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103952680A (zh) * 2006-01-25 2014-07-30 赢创德固赛有限责任公司 在基材表面上以气相沉积制备硅层的方法
WO2012024847A1 (zh) * 2010-08-23 2012-03-01 中国科学院微电子研究所 一种多孔结构的衬底及其制备方法
CN111276869A (zh) * 2020-02-13 2020-06-12 深圳信息职业技术学院 量子点激光器及其制备方法

Also Published As

Publication number Publication date
KR100369219B1 (ko) 2003-03-15
US6106613A (en) 2000-08-22
CN1104038C (zh) 2003-03-26
AU5844698A (en) 1998-09-17
EP0866493A3 (en) 1999-05-26
SG77166A1 (en) 2000-12-19
KR19980080367A (ko) 1998-11-25
AU740030B2 (en) 2001-10-25
CA2231625C (en) 2002-04-02
CA2231625A1 (en) 1998-09-17
TW385486B (en) 2000-03-21
EP0866493A2 (en) 1998-09-23

Similar Documents

Publication Publication Date Title
CN1104038C (zh) 半导体衬底的制造工艺
CN1139969C (zh) 半导体基片及其制备方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1127120C (zh) 半导体衬底及其制造方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1250945A (zh) 半导体基片及其制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1135601C (zh) 半导体衬底的制造方法
CN1213462C (zh) 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件
CN1076861C (zh) 半导体衬底及其制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1152187A (zh) 半导体基片及其制造方法
CN1225500A (zh) 半导体产品及其制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1190248A (zh) 半导体产品的制造工艺
CN1863944A (zh) 半导体晶体的制造方法和半导体发光元件
CN1918697A (zh) 制造单晶薄膜的方法以及由其制造的单晶薄膜器件
CN1114936C (zh) 半导体衬底及其制作方法
CN1757106A (zh) 在剥离薄层之后重复利用包含多层结构的晶片
CN1260907A (zh) Soi衬底及其制造方法和半导体器件及其制造方法
CN1099905A (zh) 半导体基片的制作方法
CN1933105A (zh) 半导体装置及其制造方法
CN1272684A (zh) 衬底及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee