JPH08316192A - 半導体基板の製造方法および半導体製造装置 - Google Patents
半導体基板の製造方法および半導体製造装置Info
- Publication number
- JPH08316192A JPH08316192A JP11962595A JP11962595A JPH08316192A JP H08316192 A JPH08316192 A JP H08316192A JP 11962595 A JP11962595 A JP 11962595A JP 11962595 A JP11962595 A JP 11962595A JP H08316192 A JPH08316192 A JP H08316192A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- porous semiconductor
- oxide film
- porous
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】
【目的】 多孔質シリコン層上に形成された単結晶シリ
コン層において、単結晶シリコン層中の結晶欠陥を低減
することを目的とする。 【構成】 半導体基板上に多孔質半導体層を形成する工
程と、上記多孔質半導体層表面および内部を熱酸化する
工程と、上記多孔質半導体層表面に形成された酸化膜を
除去する酸化膜除去工程と、上記酸化膜の除去された上
記多孔質半導体層表面に非多孔質半導体層を形成する工
程とを含む半導体基板の製造方法において、上記酸化膜
除去工程は上記多孔質半導体層表面及び上記多孔質半導
体層内部に存在する空孔内部に形成された上記酸化膜を
除去する工程であり、上記空孔内部に形成された上記酸
化膜は、上記非多孔質半導体層形成工程によって上記多
孔質半導体層内部の空孔が粗大化を起こさない程度の厚
さまで除去されることを特徴とする。
コン層において、単結晶シリコン層中の結晶欠陥を低減
することを目的とする。 【構成】 半導体基板上に多孔質半導体層を形成する工
程と、上記多孔質半導体層表面および内部を熱酸化する
工程と、上記多孔質半導体層表面に形成された酸化膜を
除去する酸化膜除去工程と、上記酸化膜の除去された上
記多孔質半導体層表面に非多孔質半導体層を形成する工
程とを含む半導体基板の製造方法において、上記酸化膜
除去工程は上記多孔質半導体層表面及び上記多孔質半導
体層内部に存在する空孔内部に形成された上記酸化膜を
除去する工程であり、上記空孔内部に形成された上記酸
化膜は、上記非多孔質半導体層形成工程によって上記多
孔質半導体層内部の空孔が粗大化を起こさない程度の厚
さまで除去されることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の製造方法
および半導体製造装置に関するものであり、特に多孔質
半導体層を有する半導体基板の製造方法および多孔質半
導体層を有する半導体基板の製造に用いられる半導体製
造装置に関するものである。
および半導体製造装置に関するものであり、特に多孔質
半導体層を有する半導体基板の製造方法および多孔質半
導体層を有する半導体基板の製造に用いられる半導体製
造装置に関するものである。
【０００２】
【従来の技術】フッ酸溶液中にシリコンウエハを入れて
電流を通じると、シリコンウエハ上に多孔質シリコンが
形成される。この工程はシリコンの陽極化成とよばれる
（Ａ．Ｕｒｌｉｒ，Ｂｅｌｌ．Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．３５（１９５６），３３３．）。多孔質シリコンは
珊瑚状の細かいシリコン柱が絡み合って、内部に１〜１
０ｎｍ程度の細長く伸びた空孔を多数有する複雑な構造
をとっていることが特徴である。多孔質シリコンは紫外
線を照射すると発光する（Ｌ．Ｔ．Ｃａｎｈａｍ，Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５７（１９９０），１０４
６．）性質を持つことから、次世代発光素子への応用が
期待されており、この方面の研究開発が活発に進められ
ている。この他にも、多孔質シリコンは上記したような
複雑な構造をとるため、バルクシリコンと異なる特徴的
な性質を示す。多孔質シリコン層は、シリコン柱と直径
数ｎｍ程度の空孔が細長く伸びた構造が多数存在するも
のであり、従ってその密度はバルクシリコンに比べて半
分以下になる。単結晶シリコンの密度は２．３３ｇ／ｃ
ｍ3 であるのに対して、例えばフッ酸濃度２０〜５０％
で陽極化成を行って形成した多孔質シリコンの密度は
０．６〜１．１ｇ／ｃｍ3となる。このため、多孔質シ
リコンは表面積が非常に大きい。例えば直径１２５ｍｍ
のシリコンウエハ（面積１２６．６ｃｍ2 ）を多孔質化
した場合、その表面積は２００〜４００ｍ2 にもおよ
ぶ。
電流を通じると、シリコンウエハ上に多孔質シリコンが
形成される。この工程はシリコンの陽極化成とよばれる
（Ａ．Ｕｒｌｉｒ，Ｂｅｌｌ．Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．３５（１９５６），３３３．）。多孔質シリコンは
珊瑚状の細かいシリコン柱が絡み合って、内部に１〜１
０ｎｍ程度の細長く伸びた空孔を多数有する複雑な構造
をとっていることが特徴である。多孔質シリコンは紫外
線を照射すると発光する（Ｌ．Ｔ．Ｃａｎｈａｍ，Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５７（１９９０），１０４
６．）性質を持つことから、次世代発光素子への応用が
期待されており、この方面の研究開発が活発に進められ
ている。この他にも、多孔質シリコンは上記したような
複雑な構造をとるため、バルクシリコンと異なる特徴的
な性質を示す。多孔質シリコン層は、シリコン柱と直径
数ｎｍ程度の空孔が細長く伸びた構造が多数存在するも
のであり、従ってその密度はバルクシリコンに比べて半
分以下になる。単結晶シリコンの密度は２．３３ｇ／ｃ
ｍ3 であるのに対して、例えばフッ酸濃度２０〜５０％
で陽極化成を行って形成した多孔質シリコンの密度は
０．６〜１．１ｇ／ｃｍ3となる。このため、多孔質シ
リコンは表面積が非常に大きい。例えば直径１２５ｍｍ
のシリコンウエハ（面積１２６．６ｃｍ2 ）を多孔質化
した場合、その表面積は２００〜４００ｍ2 にもおよ
ぶ。
【０００３】このことから多孔質シリコンはバルクシリ
コンに比べて反応性が高いという性質を有している。例
えば、多孔質シリコンの酸化速度はバルクシリコンのそ
れに比べて１００倍以上増速される（Ｈ．Ｔａｋａｉ
ｅｔ ａｌ．， Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６０（１９
８６），２２２．）。またフッ酸過水（例えばＨＦ：Ｈ
2 Ｏ2 ＝１：５）によるエッチングを行った場合、多孔
質シリコンのエッチング速度はバルクシリコンのそれよ
りも大きく、多孔質シリコンとバルクシリコンとの間で
１０5 程度の選択比が得られる。さらに多孔質シリコン
は上記したような複雑な構造をとっているものの、単結
晶性を維持しているので、多孔質シリコン層上に単結晶
シリコン層をエピタキシャル成長させることが可能であ
る（Ｔ．Ｕｎａｇａｍｉ ｅｔ ａｌ．， Ｊ．Ｅｌｅ
ｃｔｒｏｃｈｅｍ．Ｓｏｃ．１２５（８）（１９７
８），１３３９．）。
コンに比べて反応性が高いという性質を有している。例
えば、多孔質シリコンの酸化速度はバルクシリコンのそ
れに比べて１００倍以上増速される（Ｈ．Ｔａｋａｉ
ｅｔ ａｌ．， Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６０（１９
８６），２２２．）。またフッ酸過水（例えばＨＦ：Ｈ
2 Ｏ2 ＝１：５）によるエッチングを行った場合、多孔
質シリコンのエッチング速度はバルクシリコンのそれよ
りも大きく、多孔質シリコンとバルクシリコンとの間で
１０5 程度の選択比が得られる。さらに多孔質シリコン
は上記したような複雑な構造をとっているものの、単結
晶性を維持しているので、多孔質シリコン層上に単結晶
シリコン層をエピタキシャル成長させることが可能であ
る（Ｔ．Ｕｎａｇａｍｉ ｅｔ ａｌ．， Ｊ．Ｅｌｅ
ｃｔｒｏｃｈｅｍ．Ｓｏｃ．１２５（８）（１９７
８），１３３９．）。
【０００４】このような多孔質シリコンの特徴的な性質
を利用して、ＳＯＩ基板（Ｓｉｌｉｃｏｎ ｏｎ ｉｎ
ｓｕｌａｔｏｒ）の作製への応用が考えられている。Ｓ
ＯＩ基板は絶縁体上に単結晶シリコン層の形成された構
造をとっており、（１）誘電体分離が容易で高集積化が
可能、（２）耐放射線性にすぐれている、（３）浮遊容
量が低減されて高速化が可能、（４）ウエル工程が省略
できる、（５）ラッチアップを防止できる、（６）薄膜
化による完全空乏型電界効果トランジスタが可能、など
従来のバルクシリコン基板上のデバイスに比べて数多く
の優位点を有するデバイスの作製を可能とする。このこ
とから、ＳＯＩ基板は今後その需要をさらに増大してい
くと考えられるので、より一層のＳＯＩ基板の高品質化
およびそれを可能とする基板作製技術の確立が非常に重
要となってきている。ＳＯＩ基板の高品質化において重
要なことは、絶縁体上の単結晶シリコン層の高品質化を
はかることである。すなわち欠陥密度の少ない、均一な
厚さの単結晶シリコン層が要求される。
を利用して、ＳＯＩ基板（Ｓｉｌｉｃｏｎ ｏｎ ｉｎ
ｓｕｌａｔｏｒ）の作製への応用が考えられている。Ｓ
ＯＩ基板は絶縁体上に単結晶シリコン層の形成された構
造をとっており、（１）誘電体分離が容易で高集積化が
可能、（２）耐放射線性にすぐれている、（３）浮遊容
量が低減されて高速化が可能、（４）ウエル工程が省略
できる、（５）ラッチアップを防止できる、（６）薄膜
化による完全空乏型電界効果トランジスタが可能、など
従来のバルクシリコン基板上のデバイスに比べて数多く
の優位点を有するデバイスの作製を可能とする。このこ
とから、ＳＯＩ基板は今後その需要をさらに増大してい
くと考えられるので、より一層のＳＯＩ基板の高品質化
およびそれを可能とする基板作製技術の確立が非常に重
要となってきている。ＳＯＩ基板の高品質化において重
要なことは、絶縁体上の単結晶シリコン層の高品質化を
はかることである。すなわち欠陥密度の少ない、均一な
厚さの単結晶シリコン層が要求される。
【０００５】現在、酸素イオン注入法（ＳＩＭＯＸ）と
ともに広く用いられているＳＯＩ基板作製法として、２
枚のシリコン基板を絶縁層を介して貼り合わせた後、片
方のシリコン基板を薄層化して作製する直接貼合法があ
る。直接貼合法では単結晶シリコン層はバルクシリコン
と同等の良好な結晶性を有しているが、薄層化して均一
な単結晶シリコン層を得ることが難しい。これには研削
研磨による薄層化と選択エッチングによる薄層化とがあ
るが、研磨による薄層化の場合、研磨量をモニタしなが
らリアルタイムでフィードバックを行う必要があり、高
度な技術が必要となる。選択エッチングによる薄層化で
は、単結晶シリコン層とのエッチング選択比を大きくと
れるエッチング層およびエッチング液を用いる必要があ
る。この直接貼合法に多孔質シリコンを応用した例とし
てＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ ｌａｙｅｒ ｔ
ｒａｎｓｆｅｒ ｂｙ ｂｏｎｄ ａｎｄ ｅｔｃｈ
ｂａｃｋ ｏｆ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ）があ
る。ＥＬＴＲＡＮは多孔質シリコン層上に積層した単結
晶シリコン層を絶縁層と貼り合わせてＳＯＩ基板を作製
する方法であり、エッチング層に多孔質シリコン層を用
いることでエッチング選択比の向上をはかったものであ
る（Ｔ．Ｙｏｎｅｈａｒａ ｅｔ ａｌ．，Ａｐｐｌ．
Ｐｈｙｓ．Ｌｅｔｔ． ６４（１６）（１９９４），２
１０８．）。 この他、多孔質シリコンを用いてＳＯＩ
基板を作製した例としてＦＩＰＯＳ（Ｆｕｌｌ ｉｓｏ
ｌａｔｉｏｎ ｂｙ ｐｏｒｏｕｓ ｏｘｉｄｅ ｓｉ
ｌｉｃｏｎ）がある。ＦＩＰＯＳは、シリコン基板上に
選択的に多孔質シリコン層を形成した後、多孔質シリコ
ン層のみを選択的に酸化してＳＯＩ基板を作製する方法
である（Ｋ．Ｉｍａｉ， Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅ
ｌｅｃｔｒｏｎｉｃｓ， ２４（１９８１），１５
９．）。この方法ではＳＯＩ構造となる領域が限定され
てしまうため、多孔質シリコン層上へ単結晶シリコン層
を積層した後、多孔質シリコン層のみを選択的に酸化し
てＳＯＩ基板を作製する場合（Ｅ．Ｊ．Ｚｏｒｉｎｓｋ
ｙ ｅｔ ａｌ．， Ｔｅｃｈ．Ｄｉｇ．ＩＥＤＭ，
１６（７）（１９８６），１３３９．）がある。ＥＬＴ
ＲＡＮや、後者に示すＦＩＰＯＳの発展形では多孔質シ
リコン層上へ高品質の単結晶シリコン層を形成すること
が非常に重要となる。
ともに広く用いられているＳＯＩ基板作製法として、２
枚のシリコン基板を絶縁層を介して貼り合わせた後、片
方のシリコン基板を薄層化して作製する直接貼合法があ
る。直接貼合法では単結晶シリコン層はバルクシリコン
と同等の良好な結晶性を有しているが、薄層化して均一
な単結晶シリコン層を得ることが難しい。これには研削
研磨による薄層化と選択エッチングによる薄層化とがあ
るが、研磨による薄層化の場合、研磨量をモニタしなが
らリアルタイムでフィードバックを行う必要があり、高
度な技術が必要となる。選択エッチングによる薄層化で
は、単結晶シリコン層とのエッチング選択比を大きくと
れるエッチング層およびエッチング液を用いる必要があ
る。この直接貼合法に多孔質シリコンを応用した例とし
てＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ ｌａｙｅｒ ｔ
ｒａｎｓｆｅｒ ｂｙ ｂｏｎｄ ａｎｄ ｅｔｃｈ
ｂａｃｋ ｏｆ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ）があ
る。ＥＬＴＲＡＮは多孔質シリコン層上に積層した単結
晶シリコン層を絶縁層と貼り合わせてＳＯＩ基板を作製
する方法であり、エッチング層に多孔質シリコン層を用
いることでエッチング選択比の向上をはかったものであ
る（Ｔ．Ｙｏｎｅｈａｒａ ｅｔ ａｌ．，Ａｐｐｌ．
Ｐｈｙｓ．Ｌｅｔｔ． ６４（１６）（１９９４），２
１０８．）。 この他、多孔質シリコンを用いてＳＯＩ
基板を作製した例としてＦＩＰＯＳ（Ｆｕｌｌ ｉｓｏ
ｌａｔｉｏｎ ｂｙ ｐｏｒｏｕｓ ｏｘｉｄｅ ｓｉ
ｌｉｃｏｎ）がある。ＦＩＰＯＳは、シリコン基板上に
選択的に多孔質シリコン層を形成した後、多孔質シリコ
ン層のみを選択的に酸化してＳＯＩ基板を作製する方法
である（Ｋ．Ｉｍａｉ， Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅ
ｌｅｃｔｒｏｎｉｃｓ， ２４（１９８１），１５
９．）。この方法ではＳＯＩ構造となる領域が限定され
てしまうため、多孔質シリコン層上へ単結晶シリコン層
を積層した後、多孔質シリコン層のみを選択的に酸化し
てＳＯＩ基板を作製する場合（Ｅ．Ｊ．Ｚｏｒｉｎｓｋ
ｙ ｅｔ ａｌ．， Ｔｅｃｈ．Ｄｉｇ．ＩＥＤＭ，
１６（７）（１９８６），１３３９．）がある。ＥＬＴ
ＲＡＮや、後者に示すＦＩＰＯＳの発展形では多孔質シ
リコン層上へ高品質の単結晶シリコン層を形成すること
が非常に重要となる。
【０００６】図２は、多孔質シリコン層上へ、単結晶シ
リコン層の積層された半導体基板の製造方法を示す工程
図である。ここで、１は多孔質シリコン層、４はシリコ
ン酸化膜（以下、酸化膜）、５は単結晶シリコン層、６
はシリコン基板である。
リコン層の積層された半導体基板の製造方法を示す工程
図である。ここで、１は多孔質シリコン層、４はシリコ
ン酸化膜（以下、酸化膜）、５は単結晶シリコン層、６
はシリコン基板である。
【０００７】図２における工程は以下の通りである。 （ａ）陽極化成によって、シリコン基板６上に多孔質シ
リコン層１を形成する。 （ｂ）多孔質シリコン層１を低温で酸化処理する（以
下、エピタキシャル成長前酸化）。これにより、多孔質
シリコン層１表面に酸化膜４が形成される。 （ｃ）希フッ酸処理を行って、多孔質シリコン層１表面
に形成された酸化膜４を除去する。 （ｄ）多孔質シリコン層１上にエピタキシャル成長を行
って、単結晶シリコン層５を形成する。
リコン層１を形成する。 （ｂ）多孔質シリコン層１を低温で酸化処理する（以
下、エピタキシャル成長前酸化）。これにより、多孔質
シリコン層１表面に酸化膜４が形成される。 （ｃ）希フッ酸処理を行って、多孔質シリコン層１表面
に形成された酸化膜４を除去する。 （ｄ）多孔質シリコン層１上にエピタキシャル成長を行
って、単結晶シリコン層５を形成する。
【０００８】以上の工程によって、多孔質シリコン層上
へ単結晶シリコン層の積層された半導体基板が作製され
る。図２に示す工程を用いて、具体的に半導体基板を作
製した一例を以下に示す。面方位＜１００＞、直径１２
５ｍｍ、厚さ６２５μｍ、比抵抗０．０１Ωｃｍのｐ型
シリコンウエハ上に陽極化成によって多孔質シリコン層
を形成する。ここでは、ＨＦ：Ｃ2 Ｈ5 ＯＨ：Ｈ2 Ｏ＝
１：１：１の化成液中で１．０Ａ／ｃｍ2 の直流電流を
１４分間流して、厚さ１５μｍの多孔質シリコン層を形
成した。次にこの多孔質シリコン層を酸素中で、温度４
００℃、６０分間の低温酸化処理を行って、多孔質シリ
コン層の表面および内部を酸化する。続いて、１．２％
希フッ酸中で２０秒間処理して、多孔質シリコン層表面
の酸化膜を除去する。この後、多孔質シリコン層の水素
プリベークを行う。これは、エピタキシャル成長装置内
へシリコン基板を搬送する際に形成された自然酸化膜な
どを除去して、多孔質シリコン層表面を清浄化するとと
もに、多孔質シリコン層表面の孔を閉塞して平坦化する
ものである。ここでは温度１０４０℃、圧力７６０Ｔｏ
ｒｒ、流量２３０ｓｌｍのＨ2 を７．５分間流して行っ
た。この後、酸化膜の除去された多孔質シリコン層上
に、エピタキシャル成長を行って、単結晶シリコン層を
形成する。ここでは温度１０４０℃、圧力７６０Ｔｏｒ
ｒ、ＳｉＨ2 Ｃｌ2 流量２００ｓｃｃｍ、Ｈ2 流量２３
０ｓｌｍ、堆積速度０．２μｍ／ｍｉｎの条件下で行っ
て、厚さ２．０μｍの単結晶シリコン層を積層した。こ
れによって、厚さ１５μｍの多孔質シリコン層上に厚さ
２．０μｍの単結晶シリコン層の積層された半導体基板
が得られた。
へ単結晶シリコン層の積層された半導体基板が作製され
る。図２に示す工程を用いて、具体的に半導体基板を作
製した一例を以下に示す。面方位＜１００＞、直径１２
５ｍｍ、厚さ６２５μｍ、比抵抗０．０１Ωｃｍのｐ型
シリコンウエハ上に陽極化成によって多孔質シリコン層
を形成する。ここでは、ＨＦ：Ｃ2 Ｈ5 ＯＨ：Ｈ2 Ｏ＝
１：１：１の化成液中で１．０Ａ／ｃｍ2 の直流電流を
１４分間流して、厚さ１５μｍの多孔質シリコン層を形
成した。次にこの多孔質シリコン層を酸素中で、温度４
００℃、６０分間の低温酸化処理を行って、多孔質シリ
コン層の表面および内部を酸化する。続いて、１．２％
希フッ酸中で２０秒間処理して、多孔質シリコン層表面
の酸化膜を除去する。この後、多孔質シリコン層の水素
プリベークを行う。これは、エピタキシャル成長装置内
へシリコン基板を搬送する際に形成された自然酸化膜な
どを除去して、多孔質シリコン層表面を清浄化するとと
もに、多孔質シリコン層表面の孔を閉塞して平坦化する
ものである。ここでは温度１０４０℃、圧力７６０Ｔｏ
ｒｒ、流量２３０ｓｌｍのＨ2 を７．５分間流して行っ
た。この後、酸化膜の除去された多孔質シリコン層上
に、エピタキシャル成長を行って、単結晶シリコン層を
形成する。ここでは温度１０４０℃、圧力７６０Ｔｏｒ
ｒ、ＳｉＨ2 Ｃｌ2 流量２００ｓｃｃｍ、Ｈ2 流量２３
０ｓｌｍ、堆積速度０．２μｍ／ｍｉｎの条件下で行っ
て、厚さ２．０μｍの単結晶シリコン層を積層した。こ
れによって、厚さ１５μｍの多孔質シリコン層上に厚さ
２．０μｍの単結晶シリコン層の積層された半導体基板
が得られた。
【０００９】この多孔質シリコン層上への単結晶シリコ
ン層の形成過程をより詳細に説明する断面図を図７に示
す。ここで、１は多孔質シリコン層、２はシリコン柱、
３は空孔、４は酸化膜、５は単結晶シリコン層である。
図７における形成過程は以下の通りである。（ａ）シリ
コン柱２および空孔３の複雑に絡み合う構造を有する多
孔質シリコン層１を形成する。（ｂ）多孔質シリコン層
１のエピタキシャル成長前酸化を行う。これにより、多
孔質シリコン層１表面および内部のシリコン柱２の周囲
に酸化膜４が形成される。（ｃ）希フッ酸処理を行っ
て、多孔質シリコン層１表面の酸化膜４を除去する。
（ｄ）多孔質シリコン層１上にエピタキシャル成長を行
って、単結晶シリコン層５を形成する。以上の形成過程
をとることで、多孔質シリコン層上に単結晶シリコン層
を形成することができる。
ン層の形成過程をより詳細に説明する断面図を図７に示
す。ここで、１は多孔質シリコン層、２はシリコン柱、
３は空孔、４は酸化膜、５は単結晶シリコン層である。
図７における形成過程は以下の通りである。（ａ）シリ
コン柱２および空孔３の複雑に絡み合う構造を有する多
孔質シリコン層１を形成する。（ｂ）多孔質シリコン層
１のエピタキシャル成長前酸化を行う。これにより、多
孔質シリコン層１表面および内部のシリコン柱２の周囲
に酸化膜４が形成される。（ｃ）希フッ酸処理を行っ
て、多孔質シリコン層１表面の酸化膜４を除去する。
（ｄ）多孔質シリコン層１上にエピタキシャル成長を行
って、単結晶シリコン層５を形成する。以上の形成過程
をとることで、多孔質シリコン層上に単結晶シリコン層
を形成することができる。
【００１０】ここでエピタキシャル成長前酸化を行う理
由を説明する。多孔質シリコン層は熱工程を経ること
で、珊瑚状の微細構造が次第に凝集して孔が粗大化して
いくことが知られている（Ｖ．Ｌｕｂａｎｏｖ ｅｔ
ａｌ．， Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ， １３
７（１９８６），１２３．、 Ｇ．Ｂｏｍｃｈｉｌ ｅ
ｔ ａｌ．， Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｅｎ
ｇｉｎｅｅｒｉｎｇ，８（１９８８），２９３．な
ど）。多孔質シリコン層の構造変化は、高温熱処理を行
うことで、多孔質シリコン層を形成するシリコン原子が
よりエネルギー的に安定な状態をとるよう移動すること
によって起こる現象である。この多孔質シリコン層の構
造変化は、多孔質シリコン層の持つ特徴的な性質を失わ
せる場合がある。例えばフッ酸過水によるエッチングを
行った場合、多孔質シリコン層のエッチング速度は構造
変化前に比べて低下するため、単結晶シリコン層とのエ
ッチング選択比を悪化させてしまう。このため選択エッ
チングを行った場合には多孔質シリコン層の残渣を生じ
てしまう問題点があった。このことから多孔質シリコン
層の構造変化を抑制する必要があるが、その方法とし
て、図７（ｂ）に示す熱工程前に多孔質シリコン層を低
温で酸化処理する方法がある（Ｒ．Ｈｅｒｉｎｏ ｅｔ
ａｌ．， Ｍａｔ． Ｌｅｔｔ．， ２（１９８
４），５１９．）。これは図７（ｂ）に示すように、多
孔質シリコン層１のシリコン柱２の表面に酸化膜４を形
成することで、その後熱工程を経ても、シリコン柱２を
形成するシリコン原子の移動を抑制して、多孔質シリコ
ン層１の珊瑚状微細構造の粗大化を防ぐものである。例
えば４５０℃以下の低温で酸化処理を行った後、図７
（ｃ）（ｄ）に示すように、多孔質シリコン層１表面の
酸化膜を除去した後、この部分に８００℃以上の高温で
エピタキシャル成長を行って単結晶シリコン層５を形成
した場合でも、シリコン柱２表面に酸化膜４が形成され
ていることで、多孔質シリコン層１の構造変化を抑制す
ることが可能となる。エピタキシャル成長は上記具体例
ではＣＶＤ（化学気相成長法）を用いて行っているが、
ＭＢＥ（分子線エピタキシー）などの低温エピタキシャ
ル成長法を用いた場合、上記したような多孔質シリコン
層の構造変化は起こらない。
由を説明する。多孔質シリコン層は熱工程を経ること
で、珊瑚状の微細構造が次第に凝集して孔が粗大化して
いくことが知られている（Ｖ．Ｌｕｂａｎｏｖ ｅｔ
ａｌ．， Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ， １３
７（１９８６），１２３．、 Ｇ．Ｂｏｍｃｈｉｌ ｅ
ｔ ａｌ．， Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｅｎ
ｇｉｎｅｅｒｉｎｇ，８（１９８８），２９３．な
ど）。多孔質シリコン層の構造変化は、高温熱処理を行
うことで、多孔質シリコン層を形成するシリコン原子が
よりエネルギー的に安定な状態をとるよう移動すること
によって起こる現象である。この多孔質シリコン層の構
造変化は、多孔質シリコン層の持つ特徴的な性質を失わ
せる場合がある。例えばフッ酸過水によるエッチングを
行った場合、多孔質シリコン層のエッチング速度は構造
変化前に比べて低下するため、単結晶シリコン層とのエ
ッチング選択比を悪化させてしまう。このため選択エッ
チングを行った場合には多孔質シリコン層の残渣を生じ
てしまう問題点があった。このことから多孔質シリコン
層の構造変化を抑制する必要があるが、その方法とし
て、図７（ｂ）に示す熱工程前に多孔質シリコン層を低
温で酸化処理する方法がある（Ｒ．Ｈｅｒｉｎｏ ｅｔ
ａｌ．， Ｍａｔ． Ｌｅｔｔ．， ２（１９８
４），５１９．）。これは図７（ｂ）に示すように、多
孔質シリコン層１のシリコン柱２の表面に酸化膜４を形
成することで、その後熱工程を経ても、シリコン柱２を
形成するシリコン原子の移動を抑制して、多孔質シリコ
ン層１の珊瑚状微細構造の粗大化を防ぐものである。例
えば４５０℃以下の低温で酸化処理を行った後、図７
（ｃ）（ｄ）に示すように、多孔質シリコン層１表面の
酸化膜を除去した後、この部分に８００℃以上の高温で
エピタキシャル成長を行って単結晶シリコン層５を形成
した場合でも、シリコン柱２表面に酸化膜４が形成され
ていることで、多孔質シリコン層１の構造変化を抑制す
ることが可能となる。エピタキシャル成長は上記具体例
ではＣＶＤ（化学気相成長法）を用いて行っているが、
ＭＢＥ（分子線エピタキシー）などの低温エピタキシャ
ル成長法を用いた場合、上記したような多孔質シリコン
層の構造変化は起こらない。
【００１１】しかしながら、低温エピタキシャル成長法
はコスト、再現性、均一性、制御性などの点で問題があ
り、量産化レベルでは採用されていないのが現状であ
る。現在の半導体製造プロセスにおいて、エピタキシャ
ル成長法の主流となっているＣＶＤは高温熱処理工程で
あるので、この方法で多孔質シリコン層上にエピタキシ
ャル成長を行う場合、エピタキシャル成長前酸化を行う
ことが必要である。
はコスト、再現性、均一性、制御性などの点で問題があ
り、量産化レベルでは採用されていないのが現状であ
る。現在の半導体製造プロセスにおいて、エピタキシャ
ル成長法の主流となっているＣＶＤは高温熱処理工程で
あるので、この方法で多孔質シリコン層上にエピタキシ
ャル成長を行う場合、エピタキシャル成長前酸化を行う
ことが必要である。
【００１２】
【発明が解決しようとしている課題】しかしながら、上
記の工程により作製した半導体基板においては、単結晶
シリコン層中には数多くの結晶欠陥が存在している。例
えば、図２に示す半導体基板を上記の条件で作製した場
合、単結晶シリコン層中には２×１０4 ｃｍ-2の結晶欠
陥が存在している。この結晶欠陥の多くは積層欠陥であ
り、その原因は主として多孔質シリコン層中の残留酸化
膜であると考えられる。すなわち図７において、エピタ
キシャル成長前酸化を行った後、希フッ酸処理を行うこ
とで、多孔質シリコン層１表面の酸化膜は除去されるも
のの、図７（ｃ）に示すように、多孔質シリコン層１内
部のシリコン柱２の周囲に酸化膜４が残存しており、図
７（ｄ）に示すエピタキシャル成長時にこの残留酸化膜
が多孔質シリコン層上の表面汚染としてはたらき、積層
欠陥を発生すると考えられる。
記の工程により作製した半導体基板においては、単結晶
シリコン層中には数多くの結晶欠陥が存在している。例
えば、図２に示す半導体基板を上記の条件で作製した場
合、単結晶シリコン層中には２×１０4 ｃｍ-2の結晶欠
陥が存在している。この結晶欠陥の多くは積層欠陥であ
り、その原因は主として多孔質シリコン層中の残留酸化
膜であると考えられる。すなわち図７において、エピタ
キシャル成長前酸化を行った後、希フッ酸処理を行うこ
とで、多孔質シリコン層１表面の酸化膜は除去されるも
のの、図７（ｃ）に示すように、多孔質シリコン層１内
部のシリコン柱２の周囲に酸化膜４が残存しており、図
７（ｄ）に示すエピタキシャル成長時にこの残留酸化膜
が多孔質シリコン層上の表面汚染としてはたらき、積層
欠陥を発生すると考えられる。
【００１３】従って、エピタキシャル成長前酸化の後、
酸化膜を十分除去して、エピタキシャル成長時に残留酸
化膜のない状態にしておくことが望ましいが、上記の工
程では、前記したように多孔質シリコン層の構造変化を
抑制する必要があり、多孔質シリコン層内部に形成され
た酸化膜の全てを除去することはできない。
酸化膜を十分除去して、エピタキシャル成長時に残留酸
化膜のない状態にしておくことが望ましいが、上記の工
程では、前記したように多孔質シリコン層の構造変化を
抑制する必要があり、多孔質シリコン層内部に形成され
た酸化膜の全てを除去することはできない。
【００１４】
【課題を解決するための手段および作用】本発明によれ
ば、半導体基板上に多孔質半導体層を形成する工程と、
上記多孔質半導体層表面および内部を熱酸化する工程
と、上記多孔質半導体層表面に形成された酸化膜を除去
する酸化膜除去工程と、上記酸化膜の除去された上記多
孔質半導体層表面に非多孔質半導体層を形成する非多孔
質半導体層形成工程とを含む半導体基板の製造方法にお
いて、上記酸化膜除去工程は上記多孔質半導体層表面及
び上記多孔質半導体層内部に存在する空孔内部に形成さ
れた上記酸化膜を除去する工程であり、上記空孔内部に
形成された上記酸化膜は、上記非多孔質半導体層形成工
程によって上記多孔質半導体層内部の前記空孔が粗大化
を起こさない程度の厚さまで除去されることを特徴とす
る。これにより、上記非多孔質半導体層中の欠陥密度を
低減しようとするものである。
ば、半導体基板上に多孔質半導体層を形成する工程と、
上記多孔質半導体層表面および内部を熱酸化する工程
と、上記多孔質半導体層表面に形成された酸化膜を除去
する酸化膜除去工程と、上記酸化膜の除去された上記多
孔質半導体層表面に非多孔質半導体層を形成する非多孔
質半導体層形成工程とを含む半導体基板の製造方法にお
いて、上記酸化膜除去工程は上記多孔質半導体層表面及
び上記多孔質半導体層内部に存在する空孔内部に形成さ
れた上記酸化膜を除去する工程であり、上記空孔内部に
形成された上記酸化膜は、上記非多孔質半導体層形成工
程によって上記多孔質半導体層内部の前記空孔が粗大化
を起こさない程度の厚さまで除去されることを特徴とす
る。これにより、上記非多孔質半導体層中の欠陥密度を
低減しようとするものである。
【００１５】上記酸化膜除去工程は上記したとおり、多
孔質半導体層表面に形成された酸化膜を除去する工程で
あり、より具体的には非多孔質半導体層の形成される多
孔質半導体層表面および多孔質半導体層中に存在する空
孔内部に形成された酸化膜を除去する工程である。この
際、空孔内部を含めて多孔質半導体層表面に酸化膜のな
い状態で、例えば８００℃以上の高温プロセスを用いて
非多孔質半導体層の形成を行った場合、上記したように
多孔質半導体層の構造変化（より具体的には空孔の粗大
化）が起こる。これを抑制するためには空孔内部には構
造変化を起こさない程度で、必要最小限の厚さの酸化膜
が存在していなければならない。
孔質半導体層表面に形成された酸化膜を除去する工程で
あり、より具体的には非多孔質半導体層の形成される多
孔質半導体層表面および多孔質半導体層中に存在する空
孔内部に形成された酸化膜を除去する工程である。この
際、空孔内部を含めて多孔質半導体層表面に酸化膜のな
い状態で、例えば８００℃以上の高温プロセスを用いて
非多孔質半導体層の形成を行った場合、上記したように
多孔質半導体層の構造変化（より具体的には空孔の粗大
化）が起こる。これを抑制するためには空孔内部には構
造変化を起こさない程度で、必要最小限の厚さの酸化膜
が存在していなければならない。
【００１６】また、上記製造方法中、上記酸化膜は、熱
処理によって上記多孔質半導体層が構造変化を起こさな
い程度（より具体的には空孔の粗大化を起こさない程
度）の厚さまで除去されることを特徴とする。
処理によって上記多孔質半導体層が構造変化を起こさな
い程度（より具体的には空孔の粗大化を起こさない程
度）の厚さまで除去されることを特徴とする。
【００１７】さらに、上記製造方法中、上記酸化膜を形
成する酸化膜形成工程または上記酸化膜除去工程による
前記多孔質半導体層内部に存在する空孔内部に形成され
た酸化膜は、熱処理によっ上記多孔質半導体層内部の前
記空孔が粗大化を起こさない程度の厚さまで除去される
ことを特徴とする。
成する酸化膜形成工程または上記酸化膜除去工程による
前記多孔質半導体層内部に存在する空孔内部に形成され
た酸化膜は、熱処理によっ上記多孔質半導体層内部の前
記空孔が粗大化を起こさない程度の厚さまで除去される
ことを特徴とする。
【００１８】また、フッ酸およびそれを含む混合液によ
って多孔質半導体の処理を行う工程を含む半導体基板の
製造方法において、上記工程は少なくとも上記多孔質半
導体層表面に、上記フッ酸およびそれを含む混合液によ
る液流が生じた状態で行われることを特徴とする。
って多孔質半導体の処理を行う工程を含む半導体基板の
製造方法において、上記工程は少なくとも上記多孔質半
導体層表面に、上記フッ酸およびそれを含む混合液によ
る液流が生じた状態で行われることを特徴とする。
【００１９】また、フッ酸およびそれを含む混合液によ
って多孔質半導体の処理を行う半導体製造装置におい
て、少なくとも上記多孔質半導体層表面に、上記フッ酸
およびそれを含む混合液による液流を生じる手段を設け
たことを特徴とする。
って多孔質半導体の処理を行う半導体製造装置におい
て、少なくとも上記多孔質半導体層表面に、上記フッ酸
およびそれを含む混合液による液流を生じる手段を設け
たことを特徴とする。
【００２０】こうして、非多孔質半導体層中の欠陥密度
を低減化でき、欠陥の少ない上質な単結晶半導体基板を
製造し、また得ることができる。
を低減化でき、欠陥の少ない上質な単結晶半導体基板を
製造し、また得ることができる。
【００２１】
〔実施例１〕図１は本発明を実施した多孔質シリコン層
上への単結晶シリコン層の形成過程を示す断面図であ
る。図において、１は多孔質シリコン層、２はシリコン
柱、３は空孔、４はシリコン酸化膜（以下、酸化膜）、
５は単結晶シリコン層である。図１における半導体基板
の形成過程は以下の通りである。（ａ）シリコン柱２お
よび空孔３の複雑に絡み合う構造を有する多孔質シリコ
ン層１を形成する。（ｂ）熱処理工程による構造変化を
防ぐため、多孔質シリコン層１を低温で酸化処理する
（以下、エピタキシャル成長前酸化）。これにより、多
孔質シリコン層１表面および内部のシリコン柱２の周囲
に酸化膜４が形成される。（ｃ）希フッ酸処理を行っ
て、多孔質シリコン層１が構造変化を起こさない程度
に、十分酸化膜４を除去する。（ｄ）多孔質シリコン層
１上にエピタキシャル成長を行って、単結晶シリコン層
５を形成する。以上の形成過程をとることで、多孔質シ
リコン層上に結晶欠陥の低減された単結晶シリコン層を
形成することができる。
上への単結晶シリコン層の形成過程を示す断面図であ
る。図において、１は多孔質シリコン層、２はシリコン
柱、３は空孔、４はシリコン酸化膜（以下、酸化膜）、
５は単結晶シリコン層である。図１における半導体基板
の形成過程は以下の通りである。（ａ）シリコン柱２お
よび空孔３の複雑に絡み合う構造を有する多孔質シリコ
ン層１を形成する。（ｂ）熱処理工程による構造変化を
防ぐため、多孔質シリコン層１を低温で酸化処理する
（以下、エピタキシャル成長前酸化）。これにより、多
孔質シリコン層１表面および内部のシリコン柱２の周囲
に酸化膜４が形成される。（ｃ）希フッ酸処理を行っ
て、多孔質シリコン層１が構造変化を起こさない程度
に、十分酸化膜４を除去する。（ｄ）多孔質シリコン層
１上にエピタキシャル成長を行って、単結晶シリコン層
５を形成する。以上の形成過程をとることで、多孔質シ
リコン層上に結晶欠陥の低減された単結晶シリコン層を
形成することができる。
【００２２】図２に示す多孔質シリコン層上へ単結晶シ
リコン層の積層された半導体基板の製造方法において、
本発明を適用した場合、単結晶シリコン層中の結晶欠陥
を低減することができる。具体的な一例を示すと、図２
（ｂ）の工程前のエピタキシャル成長前酸化の後、図２
（ｃ）の段階で１．２％希フッ酸中で１２０秒間処理を
行って、多孔質シリコン層１が構造変化を起こさない程
度に、十分酸化膜４を除去した以外は、前記した条件で
半導体基板を作製した場合、単結晶シリコン層中の結晶
欠陥密度は５×１０3 ｃｍ-2へと低減することができ
た。なお、図２（ｂ）における酸化膜形成において、酸
化膜膜厚を十分形成して、次の多孔質シリコン層１の表
面の酸化膜を除去してしまってエピタキシャル成長を助
長することとしている。
リコン層の積層された半導体基板の製造方法において、
本発明を適用した場合、単結晶シリコン層中の結晶欠陥
を低減することができる。具体的な一例を示すと、図２
（ｂ）の工程前のエピタキシャル成長前酸化の後、図２
（ｃ）の段階で１．２％希フッ酸中で１２０秒間処理を
行って、多孔質シリコン層１が構造変化を起こさない程
度に、十分酸化膜４を除去した以外は、前記した条件で
半導体基板を作製した場合、単結晶シリコン層中の結晶
欠陥密度は５×１０3 ｃｍ-2へと低減することができ
た。なお、図２（ｂ）における酸化膜形成において、酸
化膜膜厚を十分形成して、次の多孔質シリコン層１の表
面の酸化膜を除去してしまってエピタキシャル成長を助
長することとしている。
【００２３】図３に多孔質シリコンの希フッ酸処理時間
と単結晶シリコン層中の結晶欠陥密度との相関図を示
す。ここで希フッ酸は１．２％に希釈されたものを用い
ており、単結晶シリコン層は温度１０４０℃、圧力７６
０Ｔｏｒｒ、ＳｉＨ2 Ｃｌ2 流量２００ｓｃｃｍ、Ｈ2
流量２３０ｓｌｍ、堆積速度０．２μｍ／ｍｉｎの条件
下で、厚さ２．０μｍに積層されたものである。図３よ
り、エピタキシャル成長前酸化の後、希フッ酸処理を長
時間行うことで単結晶シリコン層中の結晶欠陥密度の低
減化が可能となる。ここでは希フッ酸を用いているが、
他にバッファードフッ酸、フッ酸過水を用いることも可
能である。フッ酸濃度については０．１〜２．５％の範
囲で選択することが可能である。この場合、フッ酸濃度
を高くすることで、同様の効果をより短時間で得ること
ができる。フッ酸処理時間については作製される半導体
基板のスペックに従って自由に選択することができる。
これらの条件についてはバッファードフッ酸、フッ酸過
水を用いる場合も同様に適用することが可能である。
と単結晶シリコン層中の結晶欠陥密度との相関図を示
す。ここで希フッ酸は１．２％に希釈されたものを用い
ており、単結晶シリコン層は温度１０４０℃、圧力７６
０Ｔｏｒｒ、ＳｉＨ2 Ｃｌ2 流量２００ｓｃｃｍ、Ｈ2
流量２３０ｓｌｍ、堆積速度０．２μｍ／ｍｉｎの条件
下で、厚さ２．０μｍに積層されたものである。図３よ
り、エピタキシャル成長前酸化の後、希フッ酸処理を長
時間行うことで単結晶シリコン層中の結晶欠陥密度の低
減化が可能となる。ここでは希フッ酸を用いているが、
他にバッファードフッ酸、フッ酸過水を用いることも可
能である。フッ酸濃度については０．１〜２．５％の範
囲で選択することが可能である。この場合、フッ酸濃度
を高くすることで、同様の効果をより短時間で得ること
ができる。フッ酸処理時間については作製される半導体
基板のスペックに従って自由に選択することができる。
これらの条件についてはバッファードフッ酸、フッ酸過
水を用いる場合も同様に適用することが可能である。
【００２４】本実施例では、上記具体例以外の基板作製
条件を用いた場合においても、同様の効果を得ることが
可能である。例えば陽極化成を行うシリコン基板につい
てはｐ型あるいはｎ型で、比抵抗０．０１〜１０Ωｃｍ
の範囲で自由に選択することが可能である。陽極化成条
件については、化成液はフッ酸濃度２０〜５０％または
ＨＦ：Ｃ2 Ｈ5 ＯＨ：Ｈ2 Ｏ＝１：０：１〜１：１：
４、直流電流密度１〜７０Ａ／ｃｍ2 の範囲で自由に選
択することが可能である。エピタキシャル成長前酸化の
条件については温度３００〜４５０℃の範囲で、酸素
中、酸素・水素混合気体中、酸素・窒素混合気体中、酸
素・水素・窒素混合気体中のいずれかを選択して行うこ
とが可能である。エピタキシャル成長条件については、
温度８５０〜１１５０℃、圧力１〜７６０Ｔｏｒｒ、Ｓ
ｉＨ4 、ＳｉＨＣｌ3 、ＳｉＨ2 Ｃｌ 2 、ＳｉＣｌ4 の
うちいずれか１つと水素との混合気体を用いて行うこと
が可能である。
条件を用いた場合においても、同様の効果を得ることが
可能である。例えば陽極化成を行うシリコン基板につい
てはｐ型あるいはｎ型で、比抵抗０．０１〜１０Ωｃｍ
の範囲で自由に選択することが可能である。陽極化成条
件については、化成液はフッ酸濃度２０〜５０％または
ＨＦ：Ｃ2 Ｈ5 ＯＨ：Ｈ2 Ｏ＝１：０：１〜１：１：
４、直流電流密度１〜７０Ａ／ｃｍ2 の範囲で自由に選
択することが可能である。エピタキシャル成長前酸化の
条件については温度３００〜４５０℃の範囲で、酸素
中、酸素・水素混合気体中、酸素・窒素混合気体中、酸
素・水素・窒素混合気体中のいずれかを選択して行うこ
とが可能である。エピタキシャル成長条件については、
温度８５０〜１１５０℃、圧力１〜７６０Ｔｏｒｒ、Ｓ
ｉＨ4 、ＳｉＨＣｌ3 、ＳｉＨ2 Ｃｌ 2 、ＳｉＣｌ4 の
うちいずれか１つと水素との混合気体を用いて行うこと
が可能である。
【００２５】〔実施例２〕第１の実施例においてはエピ
タキシャル成長前酸化の後、希フッ酸中で長時間処理を
行って、単結晶シリコン層中の結晶欠陥密度の低減化を
行ったが、エピタキシャル成長前の水素プリベーク条件
の最適化によっても、同様の効果を得ることが可能であ
る。すなわち、水素プリベークを高温で長時間行うこと
で、より酸化膜の除去効果が向上するため、多孔質シリ
コン層が構造変化を起こさない程度に、十分酸化膜を除
去した後、エピタキシャル成長を行うことで結晶欠陥密
度を低減した単結晶シリコン層を形成することができ
る。これを図２に示す半導体基板の製造方法に適用した
場合、単結晶シリコン層中の結晶欠陥を低減することが
できる。具体的な一例を示すと、水素プリベークを温度
１１２０℃、圧力７６０Ｔｏｒｒ、流量２３０ｓｌｍの
Ｈ2 を７．５分間流して行った以外は、前記した条件で
半導体基板を作製した場合、単結晶シリコン層中の結晶
欠陥密度は５×１０3 ｃｍ-2へと低減することができ
た。同様に温度１０４０℃、圧力７６０Ｔｏｒｒ、流量
２３０ｓｌｍのＨ2 を３０分間流して水素プリベークを
行った以外は、前記した条件で半導体基板を作製した場
合、単結晶シリコン層中の結晶欠陥密度は４×１０3 ｃ
ｍ-2へて低減することができた。
タキシャル成長前酸化の後、希フッ酸中で長時間処理を
行って、単結晶シリコン層中の結晶欠陥密度の低減化を
行ったが、エピタキシャル成長前の水素プリベーク条件
の最適化によっても、同様の効果を得ることが可能であ
る。すなわち、水素プリベークを高温で長時間行うこと
で、より酸化膜の除去効果が向上するため、多孔質シリ
コン層が構造変化を起こさない程度に、十分酸化膜を除
去した後、エピタキシャル成長を行うことで結晶欠陥密
度を低減した単結晶シリコン層を形成することができ
る。これを図２に示す半導体基板の製造方法に適用した
場合、単結晶シリコン層中の結晶欠陥を低減することが
できる。具体的な一例を示すと、水素プリベークを温度
１１２０℃、圧力７６０Ｔｏｒｒ、流量２３０ｓｌｍの
Ｈ2 を７．５分間流して行った以外は、前記した条件で
半導体基板を作製した場合、単結晶シリコン層中の結晶
欠陥密度は５×１０3 ｃｍ-2へと低減することができ
た。同様に温度１０４０℃、圧力７６０Ｔｏｒｒ、流量
２３０ｓｌｍのＨ2 を３０分間流して水素プリベークを
行った以外は、前記した条件で半導体基板を作製した場
合、単結晶シリコン層中の結晶欠陥密度は４×１０3 ｃ
ｍ-2へて低減することができた。
【００２６】なお、水素プリベーク条件については、上
記の例に限定されることなく、さまざまな条件で行うこ
とが可能である。例えば従来の水素プリベーク条件が温
度１０４０℃、圧力７６０Ｔｏｒｒ、流量２３０ｓｌｍ
のＨ2 を７．５分間流して行っていた場合、圧力および
水素流量を一定とすると、温度１０４０〜１１５０℃、
時間７．５〜６０分間の範囲で、より高温またはより長
時間水素プリベークを行うことで、従来よりも単結晶シ
リコン層中の結晶欠陥密度を低減することができる。
記の例に限定されることなく、さまざまな条件で行うこ
とが可能である。例えば従来の水素プリベーク条件が温
度１０４０℃、圧力７６０Ｔｏｒｒ、流量２３０ｓｌｍ
のＨ2 を７．５分間流して行っていた場合、圧力および
水素流量を一定とすると、温度１０４０〜１１５０℃、
時間７．５〜６０分間の範囲で、より高温またはより長
時間水素プリベークを行うことで、従来よりも単結晶シ
リコン層中の結晶欠陥密度を低減することができる。
【００２７】また、第１の実施例において示したエピタ
キシャル成長前酸化の後に行う希フッ酸処理の長時間化
と併用することも可能である。その他の細部について
は、第１の実施例に示す場合と同様の条件、方法を適用
することが可能である。
キシャル成長前酸化の後に行う希フッ酸処理の長時間化
と併用することも可能である。その他の細部について
は、第１の実施例に示す場合と同様の条件、方法を適用
することが可能である。
【００２８】〔実施例３〕図４は多孔質シリコン層上に
形成した単結晶シリコン層を、酸化膜を介して貼り合わ
せて作製する半導体基板の製造方法を示す工程図であ
る。ここで、１は多孔質シリコン層、４は酸化膜、５は
単結晶シリコン層、６は第１のシリコン基板、７は絶縁
層、８は第２のシリコン基板である。図４における工程
は以下の通りである。（ａ）陽極化成によって、第１の
シリコン基板６上に多孔質シリコン層１を形成する。
（ｂ）多孔質シリコン層１は低温で酸化処理する（エピ
タキシャル成長前酸化）。これにより、多孔質シリコン
層１表面に酸化膜４が形成される。（ｃ）希フッ酸処理
を行って、多孔質シリコン層１表面に形成された酸化膜
４を除去する。（ｄ）多孔質シリコン層１上にエピタキ
シャル成長を行って、単結晶シリコン層５を形成する。
（ｅ）単結晶シリコン層５表面に絶縁層７を形成する。
（ｆ）絶縁層７と第２のシリコン基板８とを貼り合わせ
た後、熱処理を行って接着をより強固にする。（ｇ）第
１のシリコン基板６および多孔質シリコン層１を除去し
て、絶縁層７上に単結晶シリコン層の形成されたＳＯＩ
構造の半導体基板を得る。
形成した単結晶シリコン層を、酸化膜を介して貼り合わ
せて作製する半導体基板の製造方法を示す工程図であ
る。ここで、１は多孔質シリコン層、４は酸化膜、５は
単結晶シリコン層、６は第１のシリコン基板、７は絶縁
層、８は第２のシリコン基板である。図４における工程
は以下の通りである。（ａ）陽極化成によって、第１の
シリコン基板６上に多孔質シリコン層１を形成する。
（ｂ）多孔質シリコン層１は低温で酸化処理する（エピ
タキシャル成長前酸化）。これにより、多孔質シリコン
層１表面に酸化膜４が形成される。（ｃ）希フッ酸処理
を行って、多孔質シリコン層１表面に形成された酸化膜
４を除去する。（ｄ）多孔質シリコン層１上にエピタキ
シャル成長を行って、単結晶シリコン層５を形成する。
（ｅ）単結晶シリコン層５表面に絶縁層７を形成する。
（ｆ）絶縁層７と第２のシリコン基板８とを貼り合わせ
た後、熱処理を行って接着をより強固にする。（ｇ）第
１のシリコン基板６および多孔質シリコン層１を除去し
て、絶縁層７上に単結晶シリコン層の形成されたＳＯＩ
構造の半導体基板を得る。
【００２９】図４に示す工程を用いて、具体的に半導体
基板を作製した一例を以下に示す。面方位＜１００＞、
直径１２５ｍｍ、厚さ６２５μｍ、比抵抗０．０２Ωｃ
ｍの第１のｐ型シリコンウエハ６上に陽極化成によって
多孔質シリコン層１を形成する。ここではＨＦ：Ｃ2 Ｈ
5 ＯＨ：Ｈ2 Ｏ＝１：１：１の化成液中で１．０Ａ／ｃ
ｍ2 の直流電流を５分間流して、厚さ５μｍの多孔質シ
リコン層１を形成した。次にこの多孔質シリコン層１を
酸素中で、温度４５０℃、６０分間の低温酸化処理を行
って、多孔質シリコン層１の表面および内部を酸化す
る。続いて１．２％希フッ酸中で１８０秒間処理して、
多孔質シリコン層１表面の酸化膜を除去する。この後、
多孔質シリコン層の水素プリベークを行う。ここでは温
度１０４０℃、圧力８０Ｔｏｒｒ、流量２３０ｓｌｍの
Ｈ2 を７．５分間流して行った。次に酸化膜の除去され
た多孔質シリコン層１上に、エピタキシャル成長を行っ
て、単結晶シリコン層５を形成する。ここでは温度１０
４０℃、圧力８０Ｔｏｒｒ、ＳｉＨ2 Ｃｌ2 流量２００
ｓｃｃｍ、Ｈ2 流量２３０ｓｌｍ、堆積速度０．１７μ
ｍ／ｍｉｎの条件下で行って、厚さ２．０μｍの単結晶
シリコン層５を積層した。続いて熱酸化によって単結晶
シリコン層５上に酸化膜を形成する。ここでは酸素・水
素混合気体（ここではＯ2 ：Ｈ2 ＝４：６）中で、温度
１０００℃、酸化速度４．３ｎｍ／ｍｉｎの条件下で行
って、厚さ０．８μｍの酸化膜７を形成した。この後、
この酸化膜７と、面方位＜１００＞、直径１２５ｍｍ、
厚さ６２５μｍ、比抵抗０．１Ωｃｍの第２のｐ型シリ
コンウエハ８とを窒素中で貼り合わせた後、酸素中で温
度１１５０℃、５分間の熱処理を行って両者を完全に貼
り合わせる。最後に、第１のｐ型シリコンウエハ６を、
６０５μｍ研削した後、フッ硝酸（ここではＨＦ：ＨＮ
Ｏ3 ：ＣＨ3 ＣＯＯＨ＝１：１２：１７の混合液）で第
１のｐ型シリコンウエハ６を除去し、フッ酸過水（ここ
ではＨＦ：Ｈ2 Ｏ2＝１：５の混合液）で多孔質シリコ
ン層１を除去すると、厚さ８００ｎｍの酸化膜７上に厚
さ１．２μｍの単結晶シリコン層５を有するＳＯＩ基板
が得られる。この単結晶シリコン層中の結晶欠陥密度は
３×１０4 ｃｍ-2であり、従来に比べて７０％低減され
ている。
基板を作製した一例を以下に示す。面方位＜１００＞、
直径１２５ｍｍ、厚さ６２５μｍ、比抵抗０．０２Ωｃ
ｍの第１のｐ型シリコンウエハ６上に陽極化成によって
多孔質シリコン層１を形成する。ここではＨＦ：Ｃ2 Ｈ
5 ＯＨ：Ｈ2 Ｏ＝１：１：１の化成液中で１．０Ａ／ｃ
ｍ2 の直流電流を５分間流して、厚さ５μｍの多孔質シ
リコン層１を形成した。次にこの多孔質シリコン層１を
酸素中で、温度４５０℃、６０分間の低温酸化処理を行
って、多孔質シリコン層１の表面および内部を酸化す
る。続いて１．２％希フッ酸中で１８０秒間処理して、
多孔質シリコン層１表面の酸化膜を除去する。この後、
多孔質シリコン層の水素プリベークを行う。ここでは温
度１０４０℃、圧力８０Ｔｏｒｒ、流量２３０ｓｌｍの
Ｈ2 を７．５分間流して行った。次に酸化膜の除去され
た多孔質シリコン層１上に、エピタキシャル成長を行っ
て、単結晶シリコン層５を形成する。ここでは温度１０
４０℃、圧力８０Ｔｏｒｒ、ＳｉＨ2 Ｃｌ2 流量２００
ｓｃｃｍ、Ｈ2 流量２３０ｓｌｍ、堆積速度０．１７μ
ｍ／ｍｉｎの条件下で行って、厚さ２．０μｍの単結晶
シリコン層５を積層した。続いて熱酸化によって単結晶
シリコン層５上に酸化膜を形成する。ここでは酸素・水
素混合気体（ここではＯ2 ：Ｈ2 ＝４：６）中で、温度
１０００℃、酸化速度４．３ｎｍ／ｍｉｎの条件下で行
って、厚さ０．８μｍの酸化膜７を形成した。この後、
この酸化膜７と、面方位＜１００＞、直径１２５ｍｍ、
厚さ６２５μｍ、比抵抗０．１Ωｃｍの第２のｐ型シリ
コンウエハ８とを窒素中で貼り合わせた後、酸素中で温
度１１５０℃、５分間の熱処理を行って両者を完全に貼
り合わせる。最後に、第１のｐ型シリコンウエハ６を、
６０５μｍ研削した後、フッ硝酸（ここではＨＦ：ＨＮ
Ｏ3 ：ＣＨ3 ＣＯＯＨ＝１：１２：１７の混合液）で第
１のｐ型シリコンウエハ６を除去し、フッ酸過水（ここ
ではＨＦ：Ｈ2 Ｏ2＝１：５の混合液）で多孔質シリコ
ン層１を除去すると、厚さ８００ｎｍの酸化膜７上に厚
さ１．２μｍの単結晶シリコン層５を有するＳＯＩ基板
が得られる。この単結晶シリコン層中の結晶欠陥密度は
３×１０4 ｃｍ-2であり、従来に比べて７０％低減され
ている。
【００３０】第３の実施例は前記したＥＬＴＲＡＮによ
るＳＯＩ基板の製造方法への応用例であるが、これによ
り従来に比べて結晶欠陥密度をより低減化した単結晶シ
リコン層を有するＳＯＩ基板を得ることができる。
るＳＯＩ基板の製造方法への応用例であるが、これによ
り従来に比べて結晶欠陥密度をより低減化した単結晶シ
リコン層を有するＳＯＩ基板を得ることができる。
【００３１】本実施例では、上記具体例以外の基板作製
条件を用いた場合においても、同様の効果を得ることが
可能である。例えば本実施例では単結晶シリコン層上に
形成した絶縁層と、シリコン基板とを貼り合わせている
が、単結晶シリコン層と、シリコン基板上に形成した絶
縁層とを貼り合わせることも可能であり、また単結晶シ
リコン層上に形成した絶縁層と、シリコン基板上に形成
した絶縁層とを貼り合わせることも可能である。また単
結晶シリコン層もしくは単結晶シリコン層上に形成した
絶縁層と、石英ガラスなどの絶縁体とを貼り合わせるこ
とも可能である。絶縁層７としては上記具体例に示した
酸化膜の他、シリコン窒化膜、ＢＳＧ膜（Ｂｏｒｏｎ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ膜（Ｐｈｏｓ
ｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ膜
（Ｂｏｒｏｎｏ−ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇ
ｌａｓｓ）、ＳＯＧ膜（Ｓｐｉｎ Ｏｎ Ｇｌａｓ
ｓ）、ポリイミドなどの有機絶縁膜などを用いることが
可能である。貼り合わせ条件については大気中、酸素
中、窒素中、アルゴンなどの不活性ガス中およびこれら
のうちいずれかとの混合気体中、真空中、純水中などで
行うとが可能である。貼り合せ後、熱処理条件について
は、酸素中、窒素中、酸素・窒素混合気体中で、温度９
００〜１２００℃の範囲で自由に選択することが可能で
ある。また合成石英ガラス、溶融石英ガラス、結晶化ガ
ラス、高融点ガラス、ソーダガラス、ホウケイ酸ガラス
などの絶縁体と貼り合わせを行った場合、温度２００〜
４００℃の範囲で貼り合わせることが可能である。第１
のシリコン基板および多孔質シリコン層の除去について
は、上記具体例に示す方法の他、第１のシリコン基板を
研削により除去して多孔質シリコン層を露出した後、フ
ッ酸過水によって多孔質シリコン層を除去することも可
能である。
条件を用いた場合においても、同様の効果を得ることが
可能である。例えば本実施例では単結晶シリコン層上に
形成した絶縁層と、シリコン基板とを貼り合わせている
が、単結晶シリコン層と、シリコン基板上に形成した絶
縁層とを貼り合わせることも可能であり、また単結晶シ
リコン層上に形成した絶縁層と、シリコン基板上に形成
した絶縁層とを貼り合わせることも可能である。また単
結晶シリコン層もしくは単結晶シリコン層上に形成した
絶縁層と、石英ガラスなどの絶縁体とを貼り合わせるこ
とも可能である。絶縁層７としては上記具体例に示した
酸化膜の他、シリコン窒化膜、ＢＳＧ膜（Ｂｏｒｏｎ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ膜（Ｐｈｏｓ
ｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ膜
（Ｂｏｒｏｎｏ−ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇ
ｌａｓｓ）、ＳＯＧ膜（Ｓｐｉｎ Ｏｎ Ｇｌａｓ
ｓ）、ポリイミドなどの有機絶縁膜などを用いることが
可能である。貼り合わせ条件については大気中、酸素
中、窒素中、アルゴンなどの不活性ガス中およびこれら
のうちいずれかとの混合気体中、真空中、純水中などで
行うとが可能である。貼り合せ後、熱処理条件について
は、酸素中、窒素中、酸素・窒素混合気体中で、温度９
００〜１２００℃の範囲で自由に選択することが可能で
ある。また合成石英ガラス、溶融石英ガラス、結晶化ガ
ラス、高融点ガラス、ソーダガラス、ホウケイ酸ガラス
などの絶縁体と貼り合わせを行った場合、温度２００〜
４００℃の範囲で貼り合わせることが可能である。第１
のシリコン基板および多孔質シリコン層の除去について
は、上記具体例に示す方法の他、第１のシリコン基板を
研削により除去して多孔質シリコン層を露出した後、フ
ッ酸過水によって多孔質シリコン層を除去することも可
能である。
【００３２】その他の細部については、第１〜第２の実
施例に示す場合と同様の基板作製条件、方法を適用する
ことが可能である。
施例に示す場合と同様の基板作製条件、方法を適用する
ことが可能である。
【００３３】〔実施例４〕図５は、多孔質シリコン層上
に単結晶シリコン層を形成した後、多孔質シリコン層を
酸化して作製する半導体基板の製造方法を示す工程図で
ある。ここで、１は多孔質シリコン層、４は酸化膜、５
は単結晶シリコン層、６はシリコン基板、９は開口部、
１０は酸化多孔質シリコン層である。図５における工程
は以下の通りである。（ａ）陽極化成によって、シリコ
ン基板６上に多孔質シリコン層１を形成する。（ｂ）多
孔質シリコン層１を低温で酸化処理する（エピタキシャ
ル成長前酸化）。これにより、多孔質シリコン層１表面
に酸化膜４が形成される。（ｃ）希フッ酸処理を行っ
て、多孔質シリコン層１表面に形成された酸化膜４を除
去する。（ｄ）多孔質シリコン層１上にエピタキシャル
成長を行って、単結晶シリコン層５を形成する。（ｅ）
単結晶シリコン層５上に開口部９を形成して、多孔質シ
リコン層１を露出する。（ｆ）開口部９より多孔質シリ
コン層１を選択的に酸化して、酸化多孔質シリコン層１
０を形成する。これにより、酸化多孔質シリコン層１０
上に単結晶シリコン層の形成されたＳＯＩ構造の半導体
基板を得る。
に単結晶シリコン層を形成した後、多孔質シリコン層を
酸化して作製する半導体基板の製造方法を示す工程図で
ある。ここで、１は多孔質シリコン層、４は酸化膜、５
は単結晶シリコン層、６はシリコン基板、９は開口部、
１０は酸化多孔質シリコン層である。図５における工程
は以下の通りである。（ａ）陽極化成によって、シリコ
ン基板６上に多孔質シリコン層１を形成する。（ｂ）多
孔質シリコン層１を低温で酸化処理する（エピタキシャ
ル成長前酸化）。これにより、多孔質シリコン層１表面
に酸化膜４が形成される。（ｃ）希フッ酸処理を行っ
て、多孔質シリコン層１表面に形成された酸化膜４を除
去する。（ｄ）多孔質シリコン層１上にエピタキシャル
成長を行って、単結晶シリコン層５を形成する。（ｅ）
単結晶シリコン層５上に開口部９を形成して、多孔質シ
リコン層１を露出する。（ｆ）開口部９より多孔質シリ
コン層１を選択的に酸化して、酸化多孔質シリコン層１
０を形成する。これにより、酸化多孔質シリコン層１０
上に単結晶シリコン層の形成されたＳＯＩ構造の半導体
基板を得る。
【００３４】図５に示す工程を用いて、具体的に半導体
基板を作製した一例を以下に示す。面方位＜１００＞、
直径１２５ｍｍ、厚さ６２５μｍ、比抵抗０．０１Ωｃ
ｍの第１のｐ型シリコンウエハ６上に陽極化成によって
多孔質シリコン層１を形成する。ここではＨＦ：Ｃ2 Ｈ
5 ＯＨ：Ｈ2 Ｏ＝１：１：１の化成液中で１．０Ａ／ｃ
ｍ2 の直流電流を１０分間流して、厚さ１０μｍの多孔
質シリコン層１を形成した。次にこの多孔質シリコン層
１を酸素中で、温度４００℃、４５分間の低温酸化処理
を行って、多孔質シリコン層１の表面および内部を酸化
する。続いて２．５％希フッ酸中で９０秒間処理して、
多孔質シリコン層１の表面および内部の酸化膜４を除去
する。この後、多孔質シリコン層１の水素プリベークを
行う。ここでは、温度１０４０℃、圧力７６０Ｔｏｒ
ｒ、流量２３０ｓｌｍのＨ2 を７．５分間流して行っ
た。
基板を作製した一例を以下に示す。面方位＜１００＞、
直径１２５ｍｍ、厚さ６２５μｍ、比抵抗０．０１Ωｃ
ｍの第１のｐ型シリコンウエハ６上に陽極化成によって
多孔質シリコン層１を形成する。ここではＨＦ：Ｃ2 Ｈ
5 ＯＨ：Ｈ2 Ｏ＝１：１：１の化成液中で１．０Ａ／ｃ
ｍ2 の直流電流を１０分間流して、厚さ１０μｍの多孔
質シリコン層１を形成した。次にこの多孔質シリコン層
１を酸素中で、温度４００℃、４５分間の低温酸化処理
を行って、多孔質シリコン層１の表面および内部を酸化
する。続いて２．５％希フッ酸中で９０秒間処理して、
多孔質シリコン層１の表面および内部の酸化膜４を除去
する。この後、多孔質シリコン層１の水素プリベークを
行う。ここでは、温度１０４０℃、圧力７６０Ｔｏｒ
ｒ、流量２３０ｓｌｍのＨ2 を７．５分間流して行っ
た。
【００３５】次に、酸化膜４の除去された多孔質シリコ
ン層１上に、エピタキシャル成長を行って、単結晶シリ
コン層５を形成する。ここでは温度１０４０℃、圧力７
６０Ｔｏｒｒ、ＳｉＨ2 Ｃｌ2 流量２００ｓｃｃｍ、Ｈ
2 流量２３０ｓｌｍ、堆積速度０．２μｍ／ｍｉｎの条
件下で行って、厚さ２．０μｍの単結晶シリコン層５を
積層した。続いてＲＩＥ（リアクティブ・イオン・エッ
チング）によって単結晶シリコン層５上に多孔質シリコ
ン層１まで達するトレンチを形成して、これを開口部９
とする。ここではＣＦ4 ：Ｏ2 ＝１２：１の混合気体中
で、圧力２．５×１０-3Ｔｏｒｒ、周波数１３．５４Ｍ
Ｈｚ、電力１５０Ｗの条件下で、シリコン窒化膜をマス
ク材として用いて行った。この後、開口部９より選択的
に多孔質シリコン層１を酸化する。ここでは酸素中で温
度１０８０℃、１５０分間の酸化処理を行った。これに
より厚さ１０μｍの酸化多孔質シリコン層１０上に厚さ
２．０μｍの単結晶シリコン層５を有するＳＯＩ基板が
得られる。この単結晶シリコン層５中の結晶欠陥密度は
１×１０3 ｃｍ-2であり、従来に比べて５０％低減され
ている。
ン層１上に、エピタキシャル成長を行って、単結晶シリ
コン層５を形成する。ここでは温度１０４０℃、圧力７
６０Ｔｏｒｒ、ＳｉＨ2 Ｃｌ2 流量２００ｓｃｃｍ、Ｈ
2 流量２３０ｓｌｍ、堆積速度０．２μｍ／ｍｉｎの条
件下で行って、厚さ２．０μｍの単結晶シリコン層５を
積層した。続いてＲＩＥ（リアクティブ・イオン・エッ
チング）によって単結晶シリコン層５上に多孔質シリコ
ン層１まで達するトレンチを形成して、これを開口部９
とする。ここではＣＦ4 ：Ｏ2 ＝１２：１の混合気体中
で、圧力２．５×１０-3Ｔｏｒｒ、周波数１３．５４Ｍ
Ｈｚ、電力１５０Ｗの条件下で、シリコン窒化膜をマス
ク材として用いて行った。この後、開口部９より選択的
に多孔質シリコン層１を酸化する。ここでは酸素中で温
度１０８０℃、１５０分間の酸化処理を行った。これに
より厚さ１０μｍの酸化多孔質シリコン層１０上に厚さ
２．０μｍの単結晶シリコン層５を有するＳＯＩ基板が
得られる。この単結晶シリコン層５中の結晶欠陥密度は
１×１０3 ｃｍ-2であり、従来に比べて５０％低減され
ている。
【００３６】第４の実施例は、前記したＦＩＰＯＳによ
るＳＯＩ基板の製造方法への応用例であるが、これによ
り従来に比べて結晶欠陥密度をより低減化した単結晶シ
リコン層を有するＳＯＩ基板を得ることができる。
るＳＯＩ基板の製造方法への応用例であるが、これによ
り従来に比べて結晶欠陥密度をより低減化した単結晶シ
リコン層を有するＳＯＩ基板を得ることができる。
【００３７】本実施例では、上記具体例以外の基板作製
条件を用いた場合においても、同様の効果を得ることが
可能である。例えば本実施例ではドライエッチングによ
って単結晶シリコン層上に開口部を形成しているが、異
方性ウェットエッチングによって、単結晶シリコン層上
に開口部を形成することも可能である。この場合、ＴＭ
ＡＨ（テトラメチルアンモニウムハイドロキサイド）、
ＥＤＰ（エチレンジアミンピロカテコール）、ヒドラジ
ン水溶液、ＫＯＨ溶液（ＫＯＨ・イソプロパノール、Ｋ
ＯＨ・ヒドラジン混合溶液など）などのアルカリ性溶液
を用いることが可能である。またトレンチの深さについ
ては、単結晶シリコン層下の多孔質シリコン層が露出す
る範囲で、自由に選択することが可能である。本実施例
に示すＳＯＩ基板ではトレンチ内部は空洞であるが、酸
化膜あるいは酸化膜と多結晶シリコン層などの絶縁層を
埋め込むことも可能である。
条件を用いた場合においても、同様の効果を得ることが
可能である。例えば本実施例ではドライエッチングによ
って単結晶シリコン層上に開口部を形成しているが、異
方性ウェットエッチングによって、単結晶シリコン層上
に開口部を形成することも可能である。この場合、ＴＭ
ＡＨ（テトラメチルアンモニウムハイドロキサイド）、
ＥＤＰ（エチレンジアミンピロカテコール）、ヒドラジ
ン水溶液、ＫＯＨ溶液（ＫＯＨ・イソプロパノール、Ｋ
ＯＨ・ヒドラジン混合溶液など）などのアルカリ性溶液
を用いることが可能である。またトレンチの深さについ
ては、単結晶シリコン層下の多孔質シリコン層が露出す
る範囲で、自由に選択することが可能である。本実施例
に示すＳＯＩ基板ではトレンチ内部は空洞であるが、酸
化膜あるいは酸化膜と多結晶シリコン層などの絶縁層を
埋め込むことも可能である。
【００３８】その他の細部については、第１〜第２の実
施例に示す場合と同様の基板作製条件、方法を適用する
ことが可能である。
施例に示す場合と同様の基板作製条件、方法を適用する
ことが可能である。
【００３９】〔実施例５〕図６は、本発明による半導体
基板の製造に用いられる半導体製造装置の一例を示す断
面図である。ここで、１は多孔質シリコン層、６はシリ
コン基板、１１はフッ酸処理槽、１２は希フッ酸、１３
はフッ酸注入口、１４はフッ酸排出口である。上記構成
において、多孔質シリコン層１を形成したシリコン基板
６をフッ酸処理槽１１中にセットする。図６ではシリコ
ン基板６をセットする手段（例えばウエハカセットな
ど）については図示を省略している。この後、希フッ酸
１２をフッ酸処理槽１１中に満たして多孔質シリコン層
１をフッ酸処理する。このフッ酸処理中、希フッ酸１２
はフッ酸注入口１３からフッ酸処理槽１１内へ注入され
て、フッ酸排出口１４より排出されるので、フッ酸処理
槽１１内において希フッ酸１２は流れをもつことにな
る。フッ酸処理終了後、シリコン基板６は取り出され
て、次の工程（例えば純水リンス、乾燥など）へと進
む。
基板の製造に用いられる半導体製造装置の一例を示す断
面図である。ここで、１は多孔質シリコン層、６はシリ
コン基板、１１はフッ酸処理槽、１２は希フッ酸、１３
はフッ酸注入口、１４はフッ酸排出口である。上記構成
において、多孔質シリコン層１を形成したシリコン基板
６をフッ酸処理槽１１中にセットする。図６ではシリコ
ン基板６をセットする手段（例えばウエハカセットな
ど）については図示を省略している。この後、希フッ酸
１２をフッ酸処理槽１１中に満たして多孔質シリコン層
１をフッ酸処理する。このフッ酸処理中、希フッ酸１２
はフッ酸注入口１３からフッ酸処理槽１１内へ注入され
て、フッ酸排出口１４より排出されるので、フッ酸処理
槽１１内において希フッ酸１２は流れをもつことにな
る。フッ酸処理終了後、シリコン基板６は取り出され
て、次の工程（例えば純水リンス、乾燥など）へと進
む。
【００４０】本実施例に示す半導体製造装置は、多孔質
シリコン層のフッ酸処理に用いるものであり、特にエピ
タキシャル成長前酸化などの低温酸化後の多孔質シリコ
ン層のフッ酸処理に用いる。エピタキシャル成長前酸化
を行った後、多孔質シリコン層１を希フッ酸中へ入れる
と、多孔質シリコン層１表面に気泡が付着する。直径１
２５ｍｍのシリコンウエハを用いた場合、多孔質シリコ
ン層１表面に直径約１ｍｍの気泡が数１００個付着す
る。この気泡が付着した状態で長時間希フッ酸処理を続
けた後、この多孔質シリコン層１上へエピタキシャル成
長を行うと、単結晶シリコン層表面のマイクロラフネス
が粗くなる。このことは、以下に示すような問題点を生
じる場合がある。例えば実施例３に示すＥＬＴＲＡＮに
おいては、シリコン基板を貼り合わせる際に接着強度が
低下してしまう、あるいは貼り合わせ界面に空隙を生じ
てしまうことがある。この場合、貼り合わせ時に外部か
ら圧力を加えたり、貼り合わせ後の熱処理温度をより高
くしなければならなくなる。また実施例４に示すＦＩＰ
ＯＳにおいては、デバイスを形成する単結晶シリコン層
表面のマイクロラフネスが粗くなることにより、例えば
ＭＯＳトランジスタを形成した場合、ゲート酸化膜の耐
圧低下などの素子特性劣化を招いてしまう（例えばＴ．
Ｏｈｍｉ ｅｔ ａｌ．， ＩＥＥＥ Ｔｒａｎｓ．Ｅ
ｌｅｃｔｒｏｎＤｅｖｉｃｅｓ， ＥＤ−３９（１９９
２），５３７．、 Ｍ．Ｋｉｍｕｒａｅｔ ａｌ．，
ＩＥＩＣＥ Ｔｅｃｈ．Ｒｅｐｏｒｔ， ９２（１６
５）（１９９２），１７．など）。多孔質シリコン層の
フッ酸処理時間が短い場合は、単結晶シリコン層表面の
マイクロラフネスの悪化はみられないため、上記した問
題も生じない。しかし、前記したように多孔質シリコン
層の長時間フッ酸処理は単結晶シリコン層中の結晶欠陥
密度の低減化に有効であることから、マイクロラフネス
が悪化しない範囲で、できるだけ長時間のフッ酸処理を
行うことになるが、気泡が表面に付着しない、あるいは
除去できる方法でフッ酸処理を行えば、上記したような
問題を生じることなく、従ってフッ酸処理時間をより長
くすることで、より結晶欠陥密度の低い単結晶シリコン
層を得ることが可能となる。
シリコン層のフッ酸処理に用いるものであり、特にエピ
タキシャル成長前酸化などの低温酸化後の多孔質シリコ
ン層のフッ酸処理に用いる。エピタキシャル成長前酸化
を行った後、多孔質シリコン層１を希フッ酸中へ入れる
と、多孔質シリコン層１表面に気泡が付着する。直径１
２５ｍｍのシリコンウエハを用いた場合、多孔質シリコ
ン層１表面に直径約１ｍｍの気泡が数１００個付着す
る。この気泡が付着した状態で長時間希フッ酸処理を続
けた後、この多孔質シリコン層１上へエピタキシャル成
長を行うと、単結晶シリコン層表面のマイクロラフネス
が粗くなる。このことは、以下に示すような問題点を生
じる場合がある。例えば実施例３に示すＥＬＴＲＡＮに
おいては、シリコン基板を貼り合わせる際に接着強度が
低下してしまう、あるいは貼り合わせ界面に空隙を生じ
てしまうことがある。この場合、貼り合わせ時に外部か
ら圧力を加えたり、貼り合わせ後の熱処理温度をより高
くしなければならなくなる。また実施例４に示すＦＩＰ
ＯＳにおいては、デバイスを形成する単結晶シリコン層
表面のマイクロラフネスが粗くなることにより、例えば
ＭＯＳトランジスタを形成した場合、ゲート酸化膜の耐
圧低下などの素子特性劣化を招いてしまう（例えばＴ．
Ｏｈｍｉ ｅｔ ａｌ．， ＩＥＥＥ Ｔｒａｎｓ．Ｅ
ｌｅｃｔｒｏｎＤｅｖｉｃｅｓ， ＥＤ−３９（１９９
２），５３７．、 Ｍ．Ｋｉｍｕｒａｅｔ ａｌ．，
ＩＥＩＣＥ Ｔｅｃｈ．Ｒｅｐｏｒｔ， ９２（１６
５）（１９９２），１７．など）。多孔質シリコン層の
フッ酸処理時間が短い場合は、単結晶シリコン層表面の
マイクロラフネスの悪化はみられないため、上記した問
題も生じない。しかし、前記したように多孔質シリコン
層の長時間フッ酸処理は単結晶シリコン層中の結晶欠陥
密度の低減化に有効であることから、マイクロラフネス
が悪化しない範囲で、できるだけ長時間のフッ酸処理を
行うことになるが、気泡が表面に付着しない、あるいは
除去できる方法でフッ酸処理を行えば、上記したような
問題を生じることなく、従ってフッ酸処理時間をより長
くすることで、より結晶欠陥密度の低い単結晶シリコン
層を得ることが可能となる。
【００４１】本実施例において、多孔質シリコン層表面
に処理液（ここでは希フッ酸）の液流を生じさせること
で、多孔質シリコン層表面への気泡の付着を抑制できる
ようにしたものであり、これにより上記した目的を達成
することが可能となる。例えば図２に示す半導体基板の
製造方法に適用した場合、上記の装置を用いて、多孔質
シリコン層表面に２５ｍｌ／ｓｅｃの液流を生じた状態
で、１．２％希フッ酸処理を１８０秒間行った以外は、
第１の実施例に示す同様の条件で半導体基板を作製した
結果、単結晶シリコン層中の結晶欠陥密度は１×１０3
ｃｍ-2へと低減することができた。またこの方法で希フ
ッ酸処理を行うことで、フッ酸処理時間２０秒の場合と
比較して、単結晶シリコン層表面のマイクロラフネスの
悪化はみられなかった。
に処理液（ここでは希フッ酸）の液流を生じさせること
で、多孔質シリコン層表面への気泡の付着を抑制できる
ようにしたものであり、これにより上記した目的を達成
することが可能となる。例えば図２に示す半導体基板の
製造方法に適用した場合、上記の装置を用いて、多孔質
シリコン層表面に２５ｍｌ／ｓｅｃの液流を生じた状態
で、１．２％希フッ酸処理を１８０秒間行った以外は、
第１の実施例に示す同様の条件で半導体基板を作製した
結果、単結晶シリコン層中の結晶欠陥密度は１×１０3
ｃｍ-2へと低減することができた。またこの方法で希フ
ッ酸処理を行うことで、フッ酸処理時間２０秒の場合と
比較して、単結晶シリコン層表面のマイクロラフネスの
悪化はみられなかった。
【００４２】本実施例において、希フッ酸濃度、処理時
間については第１の実施例に示す場合と同様に適用する
ことが可能である。また希フッ酸の他、バッファードフ
ッ酸やフッ酸過水を用いることも可能である。この他、
本実施例ではフッ酸処理槽内において希フッ酸処理のみ
を行っているが、希フッ酸を排出した後、純水をフッ酸
処理槽内へ導入して純水リンスを行うなどの、複数の処
理をこのフッ酸処理槽内で行うことも可能である。本実
施例ではフッ酸処理槽は開放系となっているが、密閉系
とすることも可能である。本実施例では明記していない
が、希フッ酸は循環式としても、非循環式としてもよ
く、多孔質シリコン層表面に液流が生じる方法であれ
ば、どのような方法でも用いることができる。例えばオ
ーバーフロー方式、オーバーフロー付クイックダンプ方
式、カスケードオーバーフロー方式などを用いることが
可能である。本実施例では明記していないが、ウエハ処
理方法は枚葉式、バッチ式のいずれでも用いることが可
能である。また本実施例は第１〜第４の実施例に示す半
導体基板の製造のいずれにも用いることが可能である。
間については第１の実施例に示す場合と同様に適用する
ことが可能である。また希フッ酸の他、バッファードフ
ッ酸やフッ酸過水を用いることも可能である。この他、
本実施例ではフッ酸処理槽内において希フッ酸処理のみ
を行っているが、希フッ酸を排出した後、純水をフッ酸
処理槽内へ導入して純水リンスを行うなどの、複数の処
理をこのフッ酸処理槽内で行うことも可能である。本実
施例ではフッ酸処理槽は開放系となっているが、密閉系
とすることも可能である。本実施例では明記していない
が、希フッ酸は循環式としても、非循環式としてもよ
く、多孔質シリコン層表面に液流が生じる方法であれ
ば、どのような方法でも用いることができる。例えばオ
ーバーフロー方式、オーバーフロー付クイックダンプ方
式、カスケードオーバーフロー方式などを用いることが
可能である。本実施例では明記していないが、ウエハ処
理方法は枚葉式、バッチ式のいずれでも用いることが可
能である。また本実施例は第１〜第４の実施例に示す半
導体基板の製造のいずれにも用いることが可能である。
【００４３】
【発明の効果】以上説明したように、半導体基板上に多
孔質半導体層を形成する工程と、前記多孔質半導体層表
面および内部を熱酸化する工程と、上記多孔質半導体層
表面に形成された酸化膜を除去する酸化膜除去工程と、
上記酸化膜の除去された上記多孔質半導体層表面に非多
孔質半導体層を形成する非多孔質半導体層形成工程とを
含む半導体基板の製造方法において、上記酸化膜除去工
程は上記多孔質半導体層表面及び上記多孔質半導体層内
部に存在する空孔内部に形成された上記酸化膜を除去す
る工程を意味し、上記空孔内部に形成された上記酸化膜
は、上記非多孔質半導体層形成工程によって上記多孔質
半導体層内部の空孔が粗大化を起こさない程度の厚さま
で除去されることにより、上記非多孔質半導体層中の欠
陥密度を大幅に低減化することができる。
孔質半導体層を形成する工程と、前記多孔質半導体層表
面および内部を熱酸化する工程と、上記多孔質半導体層
表面に形成された酸化膜を除去する酸化膜除去工程と、
上記酸化膜の除去された上記多孔質半導体層表面に非多
孔質半導体層を形成する非多孔質半導体層形成工程とを
含む半導体基板の製造方法において、上記酸化膜除去工
程は上記多孔質半導体層表面及び上記多孔質半導体層内
部に存在する空孔内部に形成された上記酸化膜を除去す
る工程を意味し、上記空孔内部に形成された上記酸化膜
は、上記非多孔質半導体層形成工程によって上記多孔質
半導体層内部の空孔が粗大化を起こさない程度の厚さま
で除去されることにより、上記非多孔質半導体層中の欠
陥密度を大幅に低減化することができる。
【００４４】また、このことは多孔質半導体層上に低結
晶欠陥密度の非多孔質半導体層を形成できる効果を奏し
得る。また上記各工程による方法をＳＯＩ基板の作製に
応用した場合、より高品質のＳＯＩ基板を提供できるこ
とから、数多くの利点を有するＳＯＩデバイスを提供で
き、より一層の高性能化と製造歩留の向上を実現できる
効果がある。
晶欠陥密度の非多孔質半導体層を形成できる効果を奏し
得る。また上記各工程による方法をＳＯＩ基板の作製に
応用した場合、より高品質のＳＯＩ基板を提供できるこ
とから、数多くの利点を有するＳＯＩデバイスを提供で
き、より一層の高性能化と製造歩留の向上を実現できる
効果がある。
【図１】本発明を実施した多孔質シリコン層上への単結
晶シリコン層の形成過程を示す断面図である。
晶シリコン層の形成過程を示す断面図である。
【図２】多孔質シリコン層上へ単結晶シリコン層の積層
された半導体基板の製造方法を示す工程図である。
された半導体基板の製造方法を示す工程図である。
【図３】多孔質シリコンの希フッ酸処理時間と単結晶シ
リコン層中の結晶欠陥密度との相関図である。
リコン層中の結晶欠陥密度との相関図である。
【図４】多孔質シリコン層上に形成した単結晶シリコン
層を酸化膜を介して貼り合わせて作製する半導体基板の
製造方法を示す工程図である。
層を酸化膜を介して貼り合わせて作製する半導体基板の
製造方法を示す工程図である。
【図５】多孔質シリコン層上に単結晶シリコン層を形成
した後多孔質シリコン層を酸化して作製する半導体基板
の製造方法を示す工程図である。
した後多孔質シリコン層を酸化して作製する半導体基板
の製造方法を示す工程図である。
【図６】本発明による半導体基板の製造に用いられる半
導体製造装置の一例を示す断面図である。
導体製造装置の一例を示す断面図である。
【図７】従来の多孔質シリコン層上への単結晶シリコン
層の形成過程を示す断面図である。
層の形成過程を示す断面図である。
１ 多孔質シリコン層 ２ シリコン柱 ３ 空孔 ４ シリコン酸化膜 ５ 単結晶シリコン層 ６ （第１の）シリコン基板 ７ 絶縁層 ８ 第２のシリコン基板 ９ 開口部 １０ 酸化多孔質シリコン層 １１ フッ酸処理槽 １２ 希フッ酸 １３ フッ酸注入口 １４ フッ酸排出口
Claims (14)
- 【請求項１】 半導体基板上に多孔質半導体層を形成す
る工程と、前記多孔質半導体層表面および内部を熱酸化
する工程と、前記多孔質半導体層表面に形成された酸化
膜を除去する酸化膜除去工程と、前記酸化膜の除去され
た前記多孔質半導体層表面に非多孔質半導体層を形成す
る非多孔質半導体層形成工程とを含む半導体基板の製造
方法において、 前記酸化膜除去工程は前記多孔質半導体層表面及び前記
多孔質半導体層内部に存在する空孔内部に形成された前
記酸化膜を除去する工程であり、前記空孔内部に形成さ
れた前記酸化膜は、前記非多孔質半導体層形成工程によ
って前記多孔質半導体層内部の前記空孔が粗大化を起こ
さない程度の厚さまで除去されることを特徴とする半導
体基板の製造方法。 - 【請求項２】 第１の半導体基板上に多孔質半導体層を
形成する工程と、前記多孔質半導体層表面および内部を
熱酸化する工程と、前記多孔質半導体層表面に形成され
た酸化膜を除去する酸化膜除去工程と、前記酸化膜の除
去された前記多孔質半導体層表面に非多孔質半導体層を
形成する非多孔質半導体層形成工程と、前記非多孔質半
導体層と第２の基板とを絶縁層を介して貼り合わせる工
程と、前記第１の半導体基板と前記多孔質半導体層とを
除去する工程を含む半導体基板の製造方法において、 前記酸化膜除去工程は前記多孔質半導体層表面及び前記
多孔質半導体層内部に存在する空孔内部に形成された前
記酸化膜を除去する工程であり、前記空孔内部に形成さ
れた前記酸化膜は、前記非多孔質半導体層形成工程によ
って前記多孔質半導体層内部の前記空孔が粗大化を起こ
さない程度の厚さまで除去されることを特徴とする半導
体基板の製造方法。 - 【請求項３】 半導体基板上に多孔質半導体層を形成す
る工程と、前記多孔質半導体層表面および内部を熱酸化
する工程と、前記多孔質半導体層表面に形成された酸化
膜を除去する酸化膜除去工程と、前記酸化膜の除去され
た前記多孔質半導体層表面に非多孔質半導体層を形成す
る非多孔質半導体層形成工程と、前記非多孔質半導体層
上に前記多孔質半導体層を露出する開口部を形成する工
程と、前記開口部より前記多孔質半導体層を選択的に酸
化する工程とを含む半導体基板の製造方法において、 前記酸化膜除去工程は前記多孔質半導体層表面及び前記
多孔質半導体層内部に存在する空孔内部に形成された前
記酸化膜を除去する工程であり、前記空孔内部に形成さ
れた前記酸化膜は、前記非多孔質半導体層形成工程によ
って前記多孔質半導体層内部の前記空孔が粗大化を起こ
さない程度の厚さまで除去されることを特徴とする半導
体基板の製造方法。 - 【請求項４】 半導体基板上に多孔質半導体層を形成す
る工程と、前記多孔質半導体層表面および内部を熱酸化
する工程と、前記多孔質半導体層表面に形成された酸化
膜を除去する酸化膜除去工程と、前記酸化膜の除去され
た前記多孔質半導体層表面に非多孔質半導体層を形成す
る非多孔質半導体層形成工程とを含む半導体基板の製造
方法において、 前記多孔質半導体層内部に存在する空孔内部に形成され
た前記酸化膜は、熱処理によって前記多孔質半導体層内
部の前記空孔が粗大化を起こさない程度の厚さまで除去
されることを特徴とする半導体基板の製造方法。 - 【請求項５】 第１の半導体基板上に多孔質半導体層を
形成する工程と、前記多孔質半導体層表面および内部を
熱酸化する工程と、前記多孔質半導体層表面に形成され
た酸化膜を除去する酸化膜除去工程と、前記酸化膜の除
去された前記多孔質半導体層表面に非多孔質半導体層を
形成する非多孔質半導体層形成工程と、前記非多孔質半
導体層と第２の基板とを絶縁層を介して貼り合わせる工
程と、前記第１の半導体基板と前記多孔質半導体層とを
除去する工程を含む半導体基板の製造方法において、 前記多孔質半導体層内部に存在する空孔内部に形成され
た前記酸化膜は、熱処理によって前記多孔質半導体層内
部の前記空孔が粗大化を起こさない程度の厚さまで除去
されることを特徴とする半導体基板の製造方法。 - 【請求項６】 半導体基板上に多孔質半導体層を形成す
る工程と、前記多孔質半導体層表面および内部を熱酸化
する工程と、前記多孔質半導体層表面に形成された酸化
膜を除去する酸化膜除去工程と、前記酸化膜の除去され
た前記多孔質半導体層表面に非多孔質半導体層を形成す
る非多孔質半導体層形成工程と、前記非多孔質半導体層
上に前記多孔質半導体層を露出する開口部を形成する工
程と、前記開口部より前記多孔質半導体層を選択的に酸
化する工程とを含む半導体基板の製造方法において、 前記多孔質半導体層内部に存在する空孔内部に形成され
た前記酸化膜は、熱処理によって前記多孔質半導体層内
部の前記空孔が粗大化を起こさない程度の厚さまで除去
されることを特徴とする半導体基板の製造方法。 - 【請求項７】 半導体基板上に多孔質半導体層を形成す
る工程と、前記多孔質半導体層表面および内部を熱酸化
する酸化膜形成工程と、前記多孔質半導体層表面に形成
された酸化膜を除去する酸化膜除去工程と、前記酸化膜
の除去された前記多孔質半導体層表面に非多孔質半導体
層を形成する非多孔質半導体層形成工程とを含む半導体
基板の製造方法において、 前記酸化膜形成工程または前記酸化膜除去工程による前
記多孔質半導体層内部に存在する空孔内部に形成された
前記酸化膜は、熱処理によって前記多孔質半導体層内部
の前記空孔が粗大化を起こさない程度の厚さまで除去さ
れることを特徴とする半導体基板の製造方法。 - 【請求項８】 第１の半導体基板上に多孔質半導体層を
形成する工程と、前記多孔質半導体層表面および内部を
熱酸化する酸化膜形成工程と、前記多孔質半導体層表面
に形成された酸化膜を除去する酸化膜除去工程と、前記
酸化膜の除去された前記多孔質半導体層表面に非多孔質
半導体層を形成する非多孔質半導体層形成工程と、前記
非多孔質半導体層と第２の基板とを絶縁層を介して貼り
合わせる工程と、前記第１の半導体基板と前記多孔質半
導体層とを除去する工程を含む半導体基板の製造方法に
おいて、 前記酸化膜形成工程または前記酸化膜除去工程による前
記多孔質半導体層内部に存在する空孔内部に形成された
前記酸化膜は、熱処理によって前記多孔質半導体層内部
の前記空孔が粗大化を起こさない程度の厚さまで除去さ
れることを特徴とする半導体基板の製造方法。 - 【請求項９】 半導体基板上に多孔質半導体層を形成す
る工程と、前記多孔質半導体層表面および内部を熱酸化
する酸化膜形成工程と、前記多孔質半導体層表面に形成
された酸化膜を除去する酸化膜除去工程と、前記酸化膜
の除去された前記多孔質半導体層表面に非多孔質半導体
層を形成する非多孔質半導体層形成工程と、前記非多孔
質半導体層上に前記多孔質半導体層を露出する開口部を
形成する工程と、前記開口部より前記多孔質半導体層を
選択的に酸化する工程とを含む半導体基板の製造方法に
おいて、 前記酸化膜形成工程または前記酸化膜除去工程による前
記多孔質半導体層内部に存在する空孔内部に形成された
前記酸化膜は、熱処理によって前記多孔質半導体層内部
の前記空孔が粗大化を起こさない程度の厚さまで除去さ
れることを特徴とする半導体基板の製造方法。 - 【請求項１０】 前記熱処理は、少なくとも前記非多孔
質半導体層形成工程に含まれることを特徴とする請求項
４〜９のうちいずれか１項に記載の半導体基板の製造方
法。 - 【請求項１１】 前記酸化膜は、フッ酸およびそれを含
む混合液または蒸気で除去することを特徴とする請求項
１〜１０のうちいずれか１項に記載の半導体基板の製造
方法。 - 【請求項１２】 前記酸化膜は、水素で除去することを
特徴とする請求項１〜１０のうちいずれか１項に記載の
半導体基板の製造方法。 - 【請求項１３】 フッ酸およびそれを含む混合液によっ
て多孔質半導体の処理を行う工程を含む半導体基板の製
造方法において、 前記工程は少なくとも前記多孔質半導体層表面に、前記
フッ酸およびそれを含む混合液による液流が生じた状態
で行われることを特徴とする半導体基板の製造方法。 - 【請求項１４】 フッ酸およびそれを含む混合液によっ
て多孔質半導体の処理を行う半導体製造装置において、 少なくとも前記多孔質半導体層表面に、前記フッ酸およ
びそれを含む混合液による液流を生じる手段を設けたこ
とを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11962595A JPH08316192A (ja) | 1995-05-18 | 1995-05-18 | 半導体基板の製造方法および半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11962595A JPH08316192A (ja) | 1995-05-18 | 1995-05-18 | 半導体基板の製造方法および半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316192A true JPH08316192A (ja) | 1996-11-29 |
Family
ID=14766083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11962595A Pending JPH08316192A (ja) | 1995-05-18 | 1995-05-18 | 半導体基板の製造方法および半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316192A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0866493A2 (en) * | 1997-03-17 | 1998-09-23 | Canon Kabushiki Kaisha | Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate |
| JP2009529795A (ja) * | 2006-03-14 | 2009-08-20 | インスティチュート フュア ミクロエレクトロニク シュトゥットガルト | 集積回路を製造する方法 |
-
1995
- 1995-05-18 JP JP11962595A patent/JPH08316192A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0866493A2 (en) * | 1997-03-17 | 1998-09-23 | Canon Kabushiki Kaisha | Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate |
| EP0866493A3 (en) * | 1997-03-17 | 1999-05-26 | Canon Kabushiki Kaisha | Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate |
| KR100369219B1 (ko) * | 1997-03-17 | 2003-03-15 | 캐논 가부시끼가이샤 | 반도체기판과 그의 제작방법 및 해당 반도체기판에 제작된 전자소자 |
| JP2009529795A (ja) * | 2006-03-14 | 2009-08-20 | インスティチュート フュア ミクロエレクトロニク シュトゥットガルト | 集積回路を製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| EP0554795B1 (en) | Semiconductor device substrate and process for preparing the same | |
| US6569748B1 (en) | Substrate and production method thereof | |
| US5453394A (en) | Process for preparing semiconductor substrate by bringing first and second substrates in contact | |
| US6613678B1 (en) | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure | |
| KR100246902B1 (ko) | 반도체기판 및 그의 제작방법 | |
| AU745460B2 (en) | Method of manufacturing semiconductor article | |
| JP3257624B2 (ja) | 半導体部材の製造方法 | |
| US6468663B1 (en) | Semiconductor substrate and process for producing the same | |
| JPH09223782A (ja) | Ｓｏｉ基板の製造方法 | |
| PT515181E (pt) | Metodo de preparacao de componentes semicondutores | |
| JPH06244389A (ja) | 半導体基板の作製方法及び該方法により作製された半導体基板 | |
| JP2004103946A (ja) | 基板及びその製造方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP3297600B2 (ja) | 半導体基板の作製方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JPH08316192A (ja) | 半導体基板の製造方法および半導体製造装置 | |
| JPH11251563A (ja) | Ｓｏｉ基板の熱処理方法及び熱処理装置並びにそれを用いたｓｏｉ基板の作製方法 | |
| JP2001135805A (ja) | 半導体部材及び半導体装置の製造方法 | |
| JPH04346418A (ja) | 半導体基材の作製方法 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| JPH10326882A (ja) | 半導体基板及びその作製方法 | |
| JPH06342784A (ja) | 多孔質シリコンをエッチングするためのエッチング液、該エッチング液を用いたエッチング方法及び該エッチング液を用いた半導体基材の作製方法 |