TW385486B - Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate - Google Patents

Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate Download PDF

Info

Publication number
TW385486B
TW385486B TW087103492A TW87103492A TW385486B TW 385486 B TW385486 B TW 385486B TW 087103492 A TW087103492 A TW 087103492A TW 87103492 A TW87103492 A TW 87103492A TW 385486 B TW385486 B TW 385486B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
porous
substrate
semiconductor substrate
Prior art date
Application number
TW087103492A
Other languages
English (en)
Inventor
Nobuhiko Sato
Takao Yonehara
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Application granted granted Critical
Publication of TW385486B publication Critical patent/TW385486B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system
    • H01L33/346—Materials of the light emitting region containing only elements of group IV of the periodic system containing porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0693—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Materials Engineering (AREA)
  • Sustainable Energy (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（1 ) 發明背景 發明-域 本發明相關於半導體基體及其製造方法。本發明尤其 相關於適合於製造電子裝置及形成積體電路的包含砂基體 及形成在矽基體上的單晶化合物半導體的半導體基體，以 及其製造方法。本發明也相關於在此半導體基體上製造的 電子裝置。 相關的背景技術 · 以往一直使用屬於週期表第IV族的第IV族元素例 如S i及G e來成爲半導體裝置所用的基體（晶圓）.的材 料，且已高度發展。目前也已知有各種不同的電子裝置例 如DRAM，MPU，邏輯I C，及類比I C是在矽（ S i )基體上製造，且這些元素被利_用成爲二極體， MO S電晶體，及雙極電晶體的主動區域所用的材料。但 是，這些第IV族元素不適合用來製造發光二極體。 同時，第I I I— V或I I— VI族化合物半導體例 如.GaAs，GaP，InP’GaN’ 及 ZnSe 非常 適合於光發射裝置，例如L E D及雷射。對此有各種不同 的硏究，且已實際應用L ED及半導體雷射。並且，使用 這些化合物半導體來製備ΗEMT(高電子遷移率電晶體 )，且已實際應用可用於十億赫（GHz)頻帶區域的高 頻電路。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 4 - I--1-----1 一衣一"I (請先閎讀背面之注意事項再填寫本頁) 訂 Φ-. A 7 __' _ B7___ 五、發明説明（2 ) 但是，化合物半導體基體具有非常低的機械強度，因 而難以製造大面積的化合物半導體晶圓。因此，此種晶圓 具有比矽晶圓小的尺寸，因而所獲得的生產效率比矽晶圓 製程低。另外，晶圓本身的製造成本比具有相同尺寸的矽 晶圓的製造成本大1 0倍以上。 爲克服這些問題，嘗試在具有高機械強度的矽基體上 形成化合物半導體的異質外延生長，以達成大面積晶圓的 製造，典型的例子爲GaAs在S i上。藉此技術的方法 可在具有高機械強度並且也不昂貴但是仍具有高的熱傳導 性的矽基體上形成利用化合物半導體的光發射裝置或高速 電子裝置，例如L E D及雷射，因而達成生產率的改進， 成本的降低，以及這些裝置的廣泛應用。另外，因爲可在 與高度先進的S i - L S I的基體相同的基體上整合此種 光發射裝置及高速電子裝置，所以可實現光電子積體電路 (Ο E I C )。 · 經濟部中央標準局員工消費合作社印製 (請先閎讀背面之注意事項再填寫本頁) 但是，在化合物半導體於S i上的生長方面有某些問 題，並且在使用在S i上生長的化合物半導體來製造裝置 時有許多的困難。 其中之一爲發生由極性/非極性所造成的逆相分域， 此在外延層中造成大的應力或晶格缺陷。另外是有熱膨脹 係數的差異及晶格失配，此造成砂基體與化合物半導體膜 之間的應力或晶格缺陷。 可藉著使用具有偏角（Off-angle)的矽基體來限制前者 。後者不容易處理，且已有許多的硏究機關對各種不同的 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） · 5 A7 B7 經濟部中央標準局員工消費合作社印製
五、發明説明（3 ) 晶體生長技術進行硏究，但是，就可成爲晶體品質的指標 的位錯密度而言，仍未能輕易突破1〇6/平方公分（ cm2)的障壁。這是導因於由矽基體與化合物半導體層之 間的晶格常數的不一致所造成的晶格應變。以高密度帶入 I 的晶格缺陷哥能會使例如光發射特性的裝置特性及使用壽 命惡化且不實用。因此，尋求在矽基體上形成具有相當於 化合物晶圓的低缺陷密度的第I I I — V或I I - V I族 化合物半導體薄膜。 也有許多硏究是使用第I V— I V族化合物的單晶半 導體膜例如S i C及S i G e來成爲光發射材料，而也想 要將這些單晶化合物半導體膜形成在矽基體上。因此，基 於類似的理由，在將第I V- I V族化合物型式的 S i G e或S i C的單晶膜形成在矽基體上時，也一向強 烈要求減少此種晶體缺陷。 如以上的詳細討論，對使具有良好的晶體品質的單晶 藉由異質外延而在矽基體上生長的需求很高，但是達成此 目的的可能性仍然很低。 有許多對於在矽基體上的異質外延生長的報告。 有些報告嘗試在矽基體的表面上形成多孔矽層，然後 在該層上進行異質外延生長以減少晶體缺陷。 machi 等人在 The. Society· of Applied Physics 1987 20a X5的「多孔Si上的GaAs生長」（NTT ECL Y. Ohmachi，W. Watanabe，’Y. Kadota，及 H. Okamoto)中報 告在藉著MO CVD (金屬有機化學蒸汽澱積）及MB E (請先閲讀背面之注意事項再填寫本頁) 衣· ,tr βτ.
LrfrE—cr-, 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 _____ B7___^_-_ 五、發明説明（4 ) (分子束外延）而在1 0 //m厚的多孔矽基體上使晶體生 長時，偏置（offset)基體與正置（just)基體之間的表面 性質及半寬度有差異。 也已知當藉著MB E在1 〇 厚的多孔矽基體上使 晶體生長時，其橫截面的TEM觀察顯示有比在相同條件 下在矽基體上生長的G a A s晶體多的缺陷。 因此，有報告嘗試藉著使用多孔矽來改進晶體品質。 雖然可在某些情況中釋放藉著異質外延生長而形成的化合 物半導體層的晶體應變，但是化合物半導體的晶體品質很 差，因而非常難以將其應用於裝置。 在具有平面方向爲（1 〇 〇 )平面的主平面的矽基體 上的異質外延生長中，所生長的膜通常具有粗糙的表面。 爲解決此問題，向來必須使用所謂的偏置基體，其中平面 方向與（110)平面成若干度的角度。圖3的PA顯示 偏角與表面粗糙度（平均平方粗糙度')的關係。爲達成良 好的表面形態，偏角必須受精確的控制。此精確的控制在 傾向於造成良率的增加外，也造成基體成本的增加。 同時，在多孔矽基體上的均質外延中，本發明人發現 在藉著使用以氫稀釋的來源氣體的熱CVD來進行的矽均 質外延生長中，當就在供應來源氣體之前執行氫預烘而阻 塞表面的孔時，可增進晶體品質（N. Sato，K. Sakaguchi， K. Ya'magata，Y. Fujiyama，及 T. Yonehara，J^Electrochem .Soc二」42 (1995)，d.3116) °
圖2 A及2 B顯示傳統技術的製程。在圖2 A及2 B 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） ----Γ!-Iο II-----IT------·1 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 中，參考數字20表示多孔層（多孔矽基體），21表示 多孔層的壁，2 2表示多孔層的孔，2 4表示單晶化合物 半導體膜，而25表示晶體缺陷。 首先，製備多孔矽基體20(圖2A)。其次，將多 孔矽基體2 0放置在C VD裝置的反應室中，然後使用三 甲基鎵（TMGa )或砷化三氫（A sH3)成爲來源氣體 ，藉著異質外延生長而在多孔矽基體上形成例如G a A s 的化合物半導體的單晶膜24(圖2B)。 在如此形成的單晶化合物半導體膜2 4中，由於應變 ，晶格失配，及晶粒邊界所造成的晶體缺陷2 5產生在多 孔矽基體20的表面26側。 發明槪說 本發明的目的爲提供一種半導體基體成爲大面積的矽 基體，在其上可以高生產率，髙一致·性，在高可控制性之 下，及低成本形成具有較少晶體缺陷的單晶化合物半導體 膜。 本發明的另一目的爲提供可在偏置（平面方向的偏角 )不特別規定的大面積矽基體上形成具有平滑表面及較少 晶體缺陷的單晶化合物半導體膜的方法。 爲達成上述目的，本發明提供一種半導體基體，包含 具有多孔區域的矽基體，及設置在多孔區域上的半導體層 9 其中半導體層包含單晶化合物半導體，且是在多孔區 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 8 _ -1 * Jrv衣 . 訂 ^~ (请先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（6 ) 域的孔已於表面處被密封之下形成在多孔區域的表面上。 本發明也提供一種半導體基體的製造方法，包含以下 步驟： 將具有多孔區域的矽基體熱處理，以於多孔區域的表 面處密封孔；及 在具有藉著熱處理而被密封的孔的多孔區域上藉著異 質外延生長而形成單晶化合物半導體層。 根據本發明，可在平面方向的偏角不特別規定的矽基 體上形成遍及大面積的具有良好的晶體品質及平滑表面的 化合物半導體層。 特別是，甚至可在具有低偏角的基體上，亦即可在市 面上販售的各種不同的具有相對於（1 〇 〇 )平面在1度 內的偏角的矽基體上，藉著異質外延生長一次形成遍及大 面積的具有良好的晶體品質及平滑表面的化合物半導體層 〇 * 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本") 根據本發明，可提供可解決習知技術的問題的半導體 裝置’半導體基體，及其製造方法。更明確地說，可使用 便宜的矽基體製造具有高品質的化合物半導體基體，並且 使用此種基體，可以低成本製造具有良好特性的化合物半 導體裝置。 圖式的簡要敘述 圖ΙΑ，1B，及1C爲敘述本發明的製程的剖面圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（7 ) 圖2 A及2 B爲敘述習知技術的製程的剖面圖。 圖3顯示基體的偏角與表面粗糙度的關係。 圖/ 4爲根據本發明的成爲光電換能器（光電伏打裝置 )的太陽電池的剖面圖。 圖5爲根據本發明的成爲光發射裝置的L E D的剖面 圖。 、 圖6爲根據本發明的成爲光發射裝置的半導體雷射的 剖面圖。 圖7爲根據本發明的成爲電晶體的Η E MT的剖面圖 (請先閲讀背面之注意事項再填寫本頁) 元件對嗎表 10 矽基體 11 壁 12 孔 13 表面部分 14 單晶化合物半導體膜 15 晶體缺陷 2 0 多孔層 2 1 壁 2 2 孔 24 單晶化合物半導體膜 2 5 晶體缺陷 2 6 表面 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -10- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (8 ) 4 1 矽 基體 4 2 多 孔層 4 3 矽 層 4 4 P _型G a A s 層 4 5 P +型I η G a P 層 4 6 P 型G a / L S 層 4 7 η +型G a A s 層 4 8 η +型I η G a P 層 4 9 η +型A 1 I n P 層 4 1 0 抗反射層 4 1 1 第 一電極 4 1 2 第 —電極 5 1 矽 基體 5 2 多孔層 5 3 矽 層 5 4 η 一型G a A 1 A S 5 5 Ρ _型G a A 1 A S 5 6 Ρ -型G a A 1 A S 5 7 電 極 6 1 矽 基體 6 2 多 孔層 6 3 矽 暦 6 4 η _型G a A s 層 6 5 Ρ 一型G a A s 層 ------1---\,^------訂------m— (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 五、發明説明（9 ) A7 B7 經濟部中央標準局員工消費合作社印製 6 6 η -型 Z η S e緩 衝層 6 7 η -型 Z η Μ g s S e 層 6 8 Ζ n S S e / Z n C d S 6 9 Ρ -型 Z η Μ g s S e 層 6 1 0 Ρ -型 Z η S e層 6 1 1 Ρ _型 Z η S e / Z n 丁 6 1 2 Ρ —型 Z η T e層 6 1 3 電 極 7 1 矽 基體 7 2 多 孔層 7 3 矽 層 7 4 單 晶G a A s 暦 7 5 未 摻雜 的 G a As 層 7 6 η 型A 1 G a As 層 7 7 η 型G a A s 層 7 8 A u G e 源 極 電極 7 9 A 1閘 極 電 極 7 1 0 A u G e 汲 極 較佳實施例的敘述 在本發明的實施例中，於藉著異質外延生長在多孔矽 基體上形成單晶化合物半導體層之前，基體在氫氣氛中被 熱處理，因而可在矽基體上形成晶體品質獲得增進的單晶 化合物半導體層，可在矽基體上形成就生產率，一致性， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 ^___'_B7___ 五、發明説明（10 ) 可控制性，及經濟效益而言均優越的具有良好的晶體品質 的化合物半導體層，並且可提出可應用於傳統的化合物半 導體裝置而同時確保其優點的半導體基體製造方法。 在本發明的另一實施例中，於藉著處理原來具有良好 的晶體品質的矽基體而形成的多孔矽的表面處的孔藉著同 時供應痕量的矽的熱處理而被密封，以在其上形成具有良 好品質的單晶化合物半導體層。如此，可一次處理大量的 基體，且可在不降低其生產率及經濟效益下，增進其晶體 品質至與單晶化合物半導體基體的晶體品質相當或更高的 位準。 在本發明中，於藉著處理原來具有良好的晶體品質的 矽基體而形成的多孔矽的表面處的孔藉著同時供應痕量的 矽的熱處理而被密封，以一次形成遍及大面積的單晶化合 物半導體層，而不使單晶化合物半導體層發生任何由於應 變及晶格失配所造成的晶體缺陷。如泚，可在此種單晶化 合物半導體層上形成例如太陽電池的光電換能器，例如雷 射及發光二極體的光發射裝置，及例如Η EMT的電晶體 ，而同時確保其特性與形成在單晶化合物半導體基體本身 上的情況相當，並且就生產率，一致性，可控制性，及經 濟效益而言均較優異。 以下參考附圖詳細敘述本發明。 圖1Α至1C爲顯示成爲本發明的較佳實施例的用來 製造半導體基體的方法的剖面圖。 在圖1A至1C中，參考數字10表示具有多孔區域 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）. .-)3- ----：!:-Iο------1T---i-IΙΦΙ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局昊工消費合作社印製 A7 B7 五、發明説明（11 ) 的矽基體，其具有多孔區域的孔12及形成孔的壁1 1。 在圖中，爲容易瞭解，將孔1 2顯示爲簡單的形狀。.實際 上，在許多的情況中，孔1 2具有複雜的形狀，例如分支 的敞開孔。 1 如圖1 A所示，首先預備具有多孔區域的矽基體1 0 (圖2 A )。可藉著將常見的矽晶圓（非多孔狀矽基體） 陽極化因而使整個晶圓或只有晶圓的表面部分成多孔狀而 獲得此種矽基體1 0。 其次，具有多孔區域的矽基體1 〇在氫氣氛中被熱處 理。由於此在氫氣氛中的熱處理的結果，不想要的形成在 基體表面上的天然氧化物膜被去除。天然氧化物膜是在高 溫的氫氣氛中藉著以下的反應而被去除。 S i 0 2 + Si — 2SiO 个 氫氣氛中的熱處理進一步繼續，此時於多孔區域的表 面處發生表面原子的遷移，因而使細微粗糙度平滑而降低 表面能量。結果，於表面處的孔被阻塞，且形成孔密度顯 著減小的表面部分1 3。 如圖1 B所示，此表面部分1 3也可被視爲非常薄的 非多孔狀矽層。此矽層比稍後形成的化合物半導體層薄很 多。 其次，如圖1 C所示，在具有於表面處的孔已被阻塞 或密封的多孔區域的矽基體上藉著異質外延生長而形成單 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ _ ...、-- (請先閲讀背面之注意事項再填寫本頁) t
T A7 B7 五、發明説明（12 ) 晶化合物半導體膜1 4。 如上所述，由於形成單晶化合物半導體膜1 4，所以 因爲與矽的晶格失配，從膜形成溫度到室溫的溫度降，以 及熱膨脹係數的差異而可能發生的任何晶體缺陷15只產 生在密封多孔矽的孔的非常薄的矽層13，而不會產生於 單晶化合物半導體膜1 4。這是因爲形成.在比大塊矽脆的 多孔區域上的非常薄的矽層13比單晶化合物半導體膜 1 4脆許多。因此，晶體缺陷1 5優先產生於此矽層1 3 中。 以此方式，晶體缺陷1 5優先產生於矽層1 3中，因 而也藉著異質外延生長而獲得具有較少晶體缺陷的單晶化 合物半導體膜1 4。 經濟部中央標準局員工消費合作社印製 在以上的密封孔1 2的處理中，基體在沒有任何含有 矽原子的氣體的氫氣氛中被熱處理。或者，基體可在已加 入有痕量的含有矽原子的氣體的氫氣m中被熱處理。更明 確地說，基體可在例如只有氫，氫與惰氣的混合氣體，氫 與矽化合物的混合氣體，或是氫，惰氣，及矽化合物的混 合氣體的氣氛中被熱處理。 如果在熱處理的氣氛中存在有不想要的殘餘氧或水分 ，則氧或水分可能與矽反應而形成矽氧化物，並且上述的 反應可能進一步地進行，使得矽可能依孔的尺寸及熱處理 溫度而被蝕刻，因而於多孔狀表面處的孔可能不被密封。 因此，在本發明中，基體可能在熱處理的同時補償由 於蝕刻所喪失的矽，或是同時供應稍微過量的矽。在此熱 -15- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（13 ) 處理中，不只是多孔狀表面上的矽原子遷移，被吸附在多 孔矽表面上的矽原子也遷移，以減小表面能量，使得於表 面處的<孔被阻塞，因而形成孔密度已被大幅減小的表面部 分。、 以下詳細敘述在本發明的半導體基體的製造方法中可 採用的步驟》 、 一多孔矽一 對於多孔矽，自從其在1 9 6 4年由Uhlir等人發現後 ，在1 9 7 0年代已有針對其於F I POS製程的應用的 硏究。並且，自從L.T. Canham等人的硏究小組及U. Gosele 等人的硏究小組發現多孔矽的光激發光之後，在1 9 9 〇 年代已有針對其於光發射裝置的應用的硏究。在對於光發 射裝置系統的硏究中，以η—型及型矽基體較佳。另一 方面，在藉著異質外延生長在多孔矽上形成非多孔狀單晶 的情況中，就晶體的結構穩定性及外延矽層的良好晶體品 質而言，n +型及p +型矽基體比η —型及p_型矽基體好。 本發明中所用的多孔矽與到目前爲止已被硏究的多孔矽大 致相同，可藉著陽極化或類似製程製造，但是對於基體的 雜質，平面方向，製造方法等並無任何限制，只要其爲多 孔矽即可。 多孔狀表面上的孔密度依基體的製造方法及基體的雜 質密度而不同。例如，大約爲1 〇 1()到1 〇 12 /平方公分 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） ----：--：--ο II (請先閲讀背面之汰意事項再填寫本頁) 、tT- .©~· A7 ._____B7_______ 五、發明説明（14 ) 當藉著陽極化形成多孔矽時’使用主要包含11 F (氫 氟酸）的水溶液成爲陽極化溶液。通常加入例如乙醇的醇 類，以使矽表面上的接觸角較大’因而可以較高的速率去 除任何吸附在其上的氣泡，以使陽極化均勻發生。當然’ 也可在不使用醇類下形成多孔狀結構。本發明中的多孔矽 最好具有比F I POS製程中所用的多孔矽低的孔隙率（ 大約5 0 %或更小的孔隙率，而以3 0 %或更小較佳）， 但是不受限於此。 多孔矽是藉著陽極化中的電解蝕刻作用而形成’因此 當以場發射型掃描電子顯微鏡（F E S EM)觀察時，可 發現其表面於孔以外的部分也具有細微的粗糙度。 —預氧化— 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 多孔矽中相鄰孔之間的壁具有從數n m到數十n m的 非常小的厚度，因而於外延生長時，外延生長層的表面的 熱氧化時，以及於隨後的步驟的熱處理時，多孔層的內部 可能發生孔的重新排列，使得多孔矽的加速蝕刻特性可能 受損。因此，在形成多孔矽之後，可藉著熱氧化或類似方 法在孔壁的壁表面上預先形成薄保護膜。此防止孔變粗糙 。在形成保護膜時，必須使單晶矽的區域留在孔壁的內部 。因此，保護膜可爲厚度最多大約爲數nm的保護層。 如果熱處理溫度充分的低而可限制多孔矽的任何結構 改變，則可省略此步驟（預氧化）。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） _ 1 了 _ A7 B7 , _ 五、發明説明（15 ) —H F浸漬— 丨 由於上述的預氧化或是在多孔砂形成之後發生的任何 天然氧化，例如矽氧化物膜的保護膜.形成在多孔矽的表面 上及多孔矽中的孔的內壁表面上。因此，將此多孔矽浸在 HF水溶液中，以只從多孔區域的表面附近去除保護膜^ 根據本發明的方法，不去除於多孔矽內部的孔壁上的氧化 物膜，因此可充分防止多孔狀內部中的孔變粗糙，即使當 隨後的熱處理是在高溫進行。 —熱處理— 在本發明中，爲在多孔矽區域的表面處密封孔，多孔 矽區域被熱處理。 用來於多孔矽區域的表面處密封孔的熱處理可在沒有 任何含有矽原子的氣體的氣氛中或是在含有含有矽原子的 氣體的氫氣氛中來執行。 * 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在沒有任何含有矽原子的氣體的氫氣氛中的熱處理可 在從6 0 0 °C到1 4 0 0 °C的溫度進行，而以9 0 0 °C到 1 2 0 0 °C較佳。對於壓力沒有任何特別的限制，熱處理 可較佳地在大氣壓力或低於大氣壓力下執行。所用的氫氣 可爲具有—9 2 °C或低於_ 9 2 °C的露點的氣體。具有高 露點的氫氣具有殘餘的氧及大量的水分。此種氣體會；氧化 矽，因而反應形成矽氧化物。 因此，矽會被過量餓刻。一且發生此情形，密封孔所 需的矽原子的量變得不足，導致孔密度的增加。必須特別 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） . A7 B7 五、發明説明（16) 注意反應室是否有洩漏，以使露點不會上升。 ‘ 本發明中所用的熱處理氣氛可不只是只有氫的氣氛， 也可以是氫與例如氬或氦的惰氣的混合氣體的氣氛。因爲 氣氛受氣體中殘餘的水，氧等的影響，所以在此情況中也 是使用具有等於或低於- 9 2 °C的露點的混合氣體。當使 用混合氣體時，氫的濃度較低，因此在萬一其有任何可能 的機會洩漏時安全性較高。 表面矽原子的遷移以此方式發生，因而於多孔區域的 表面處將孔密封。密封孔所需的矽層厚度小至大致相等於 或不大於各孔的直徑，更明確地說，爲1 0 0 n m或更小 ，而以3 0 n m或更小較佳。孔已被密封的表面具有緩和 的不規則處（起伏），振幅爲大約1到1 0 n m，而週期 爲從0.5到50#m，而以從1到9#m較佳，且典型 上爲數；am。使用原子力顯微鏡觀察此表面顯示原子階梯 沿著不規則處形成。這些不規則處Γ起伏）與壓力有關， 當熱處理氣氛較佳地受控制於不高於大氣壓力的壓力時， 而更好是在從200Torr (托）到〇 · 001 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁)
To r r (托）的壓力時，可使起伏的振幅較大。結果， 形成在其上的化合物半導體膜的表面可具有如圖3所示的 形態，其中表面比在沒有偏角的大塊矽上的實例C E的表 面平滑，且與偏角無關。此推測是因爲緩和不規則處（起 伏）的形成使階梯密度較高，如同偏置基體，即使偏角小 〇 爲防止矽表面發生不想要的氮化或氧化，也可在於至 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 1Q - A7 B7 五、發明説明（17 ) 少8 0 〇 °C或以上的溫度而以於6 0 0 °C或以上的溫度較 佳的穩定狀態的熱處理步驟之前及之後於溫度上升及下降 時以氫取代熱處理氣氛。 ‘ 在本發明所用的熱處理步驟中，可供應痕量的含有矽 原子的氣體，使得多孔矽在已加入痕量的含有矽原子的氣 體的氣氛中被熱處理。以下會描述此熱處理步驟。 對於熱處理時的氣氛，熱處理最好在非氧化性氣氛中 進行，且在由氫或氫及惰氣所構成的氣氛中更好。或者， 其可在真空中進行。由於在這些氣氛中的熱處理結果，於 多孔矽的表面處的孔被密封。但是，如果在熱處理的氣氛 中有殘餘的氧或水分，則這些可能與矽反應而形成矽氧化 物，並且1此反應可能進一步進行，使得矽被蝕刻，因而使 多孔狀表面處的孔未被密封。 經濟部中央標準局t貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 因此，在本發明中，多孔狀表面處的孔是藉著對基體 熱處理且同時補償由於蝕刻所喪失的'砍或是同時供應稍微 過量的矽而被密封。在此熱處理中，在多孔矽的表面上， 多孔狀表面上的矽原子遷移而使細微粗糙度變平滑並減小 表面能量，在供應自氣相的矽原子中，吸附在多孔矽表面 上的矽原子也遷移，以減小表面能量，使得表面處的孔被 阻塞，因而形成孔密度顯著減小的表面部分。矽原子在表 面上的遷移可歸因於所供應的熱能。 在本發明中，爲使表面矽原子以良好的效率遷移，可 在矽的熔點的相當高的溫度或較低些執行熱處理。更明確 地說，最好在從6 0 0 °C到1 4 0 0 °C的溫度進行，而以 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨Ο X 297公釐） _ 20 - A 7 ____B7 ____;_ 五、發明説明（18 ) 從8 Ο 0 °C到1 2 Ο 0 °C較佳，並以從1 Ο Ο 0 °C到 1 2 0 0 °C更好。對於壓力並無特別的限制，熱處理可在 大氣壓力或低於大氣壓力進行。在含有氫的氣氛中特別易 於形成平滑的表面。 在此熱處理之後，從對截面結構的觀察可見，多孔狀 結構仍存在，只有於表面處的孔被密封，-並且具有從1 n m到1 0 0 n m的非常小的厚度的薄矽膜形成在表面上 〇 孔已以此方式被密封的表面具有起伏（緩和的不規則 處），振幅爲大約1到1 0 n m，而週斯爲從0 . 5到 5 0 ，而以從1到9 ym較佳，且典型上爲數;wm。 使用原子力顯微鏡觀察此表面顯示原子階梯沿著不規則處 形成。這些起伏（不規則處）與壓力有關，當熱處理氣氛 較佳地受控制於不高於大氣壓力的壓力時，而更好是在 200To r r (托）或以下的壓力畤，可使起伏的振幅 較大。 經濟部中央標準局貝工消費合作社印製 結果，形成在其上的化合物半導體膜的表面可具有如 圖3所示的形態，其中表面比在沒有偏角的大塊矽上的情 況C E的表面平滑，且較與偏角無關。此推測是因爲起伏 的形成使階梯密度較高，如同偏置基體，即使偏角小。 在供應自氣相的矽超過由於蝕刻而從多孔區域喪失的 矽的情況中，非常薄的矽膜與孔的密封同時形成。如果此 非常薄的膜變成具有大厚度，則在形成單晶化合物半導體 層時，晶體缺陷可能會產生於化合物半導體層中。此有違 -21 · (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 -22- A7 _B7_____ 五、發明説明（19 ) 本發明的目的。此非常薄的膜的厚度最好小於化合物半導 體層的厚度，例如不大於後者的1/5，而以不大於後者 的1 //1 0更好。更明確地說，其厚度可在將化合物半導 體層的厚度列入考慮後從1 nm到1 0 0 nm的範圍選取 〇 當使用例如 S i-H2C 12，S iH4 ’ S i C 13，或 S i C 1 4等矽氣體成爲矽原子的供應源時，來源氣體的流 量可設定成使得非常薄的矽層以2 0 nm/m i η (分鐘 )或以下的生長率形成，以10nm/min或以下較佳 ，而以2nm/mi η或以下更好。在從固體源供應矽且 基體的溫度低至8 0 0°C或以下的膜形成過程中，如同在 Μ B E製程的情況中，最好以0 . 1 n m/m i n或以下 的生長率形成。 —化合物半導體單晶的異質外延生長二 單晶化合物半導體是藉著MO CVD或MB E形成在 具有孔已於表面處被密封的多孔矽層的砂基體上。在一般 的單晶矽晶圓上的異質外延生長中，晶圓在超高真空中於 大約1 2 0 0 °C被熱處理，以在生長之前從矽表面去除天 然氧化物膜。在本發明中，因爲使用性質易於受熱改變的 多孔矽，所以基體最好在充分低於1 2 0 0 °C的溫度被熱 處理。 藉著將基體預先浸於HF或類似者中以去除天然氧化 物膜並立即將基體設定在熱處理容器中，且藉著使用具有 本紙張尺度通用中國國家標準（CNS ) Α4規格（210X297公釐〉 (請先閎讀背面之注意事項再填寫本頁) 袈. ♦ A7 B7 五、發明説明（20 ) 低露點溫度的Η 2氣體對基體熱處理，可於較低的溫度去除 天然氧化物膜。 或者，可將基體預先浸於HF中，然後放置在具有高 純度的氫氣氛中，因而使天然氧化物膜自行去除，甚至是 在大約8 0 0 °C的低溫，然後進行異質外延生長。 或者，在上述熱處理之後在不使矽基體曝露於空氣之 下，將矽基體放置在用來生長化合物半導體的單晶的反應 室中，藉此可顯著防止天然氧化物膜的形成，因此不須上 述的用來去除天然氧化物膜的熱處理》最好在同一反應室 中執行在氫氣氛中的熱處理及化合物半導體單晶的生長， 此爲好的方法。在氫氣氛中的熱處理及化合物半導體單晶 的生長過程中，必須使基體溫度不低於兩個過程中較低的 溫度。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 當以上述的方式形成單晶化合物半導體膜時，由於與 矽的晶格失配，溫度從膜形成溫度降'落至室溫，及熱膨脹 係數的差異所造成的晶體缺陷只產生於密封多孔矽的孔的 非常薄的矽層中，而不產生於單晶化合物半導體膜中。這 是因爲形成在比大塊矽脆的多孔區域上的非常薄的矽層遠 比單晶化合物半導體膜脆，因此晶體缺陷易於產生於該層 〇 爲產生上述的特性，藉著異質外延生長而形成的單晶 化合物半導體膜最好具有大的厚度，且厚度最好爲至少 5 0 nm，而以至少2 0 0 nm更好。 此處所稱的化合物半導體典型上是選擇自（但是不受 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） .〇3 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（21) 此限制）第I I I 一 V族化合物，例如G a A s，G a P ，InP，及Ga InAs，第I I 一 VI族化合物，例 如 ZnTe，ZnSe，ZnS，CdTe，HgTe， 及C d H g T e，及第I V — I V族化合物，例如 . i S i G e 及 S i C。 一裝置的製造— 以上述方式形成的單晶化合物半導體膜可用在光發射 裝置的製造中，例如發光二極體及半導體雷射，以及用在 高速電子裝置的製造中，例如HEMT，其中與使用單晶 化合物半導體本身的情況相比，與在單晶化合物半導體基 體上實施均質外延生長的情況相比，或與具有非常小的晶 格應變的異質外延生長的情況相比，膜可有助於達成相當 或更好的特性。 以下藉著舉例更詳細敘述本發明'。 例1 在以醇類稀釋的HF溶液中陽極化各具有6 1 5 的厚度及0 . Ο 1Ω ·οιη的電阻係數的四個p型（可以 η型取代）的直徑6英吋的（1 0 0 )單晶矽基體，以在 其鏡面側的主要表面上形成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7mA/cm2(毫安培/平方公分） 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 24 - (請先閲讀背面之注意事項再填寫本頁) --6 經濟部中央標準局員工消費合作社印製 A7 __B7 ____— 五、發明説明（22 ) 陽極化溶液：H F : Η 2 0 : C 2 Η 5 Ο Η = 1 : 1 : 1 時間：1 2分鐘 多孔砂層的厚度.1 0 (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於4 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 ‘ 其次，兩個基體在具有一9 5°C的露點的氫（H2)氣 氛中於7 6 OTo r r在1 〇 5 0°C被熱處理1 0分鐘以 密封表面的孔。其於的兩個基體在具有- 9 0°C或以下的 露點的氫（H2)氣氛中於760Tor r在l〇50°C被 熱處理10分鐘以密封表面的孔。在溫度上升及下降時也 使用氫氣氛。 ‘ 在此狀態中，以上兩組基體各有一個被取出，且以原 子力顯微鏡測量其表面粗糙度，結果觀察到週期大約爲2 //m的具有3 nm的振幅的起伏。未被觀察的其餘基體被 送至隨後的步驟。 其次，在此多孔矽上，藉著MOCVD (金屬有機化 學蒸汽澱積）外延生長厚度1 的單晶G a A s。其係 在下列條件下生長。 來源氣體：TMGa/AsH3/H2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 .25 - ^ ---.C策------ΐτ----1--# (請先閲讀背面之注意事項再填寫本页) A7 B7 五、發明説明（23 )
氣體壓力：80Torr 溫度：7 0 0 °C 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於G a A s層中，且形成具有良好的晶體品質 的G a A s層。同時，也證實在表面處以矽密封的多孔矽 層與G a A s層之間形成非常淸楚及平滑的界面。也以原 子力顯微鏡測量G a A s層上5 0 # m見方的區域以求得 表面粗糙度。在具有- 9 5 °C的露點的氫氣氛中被熱處理 , 、 且在其上形成有化合物半導體層的基體的表面粗糙度爲 0.3nm (平均平方粗糙度（Rrms))，此比在未 形成多孔矽而在矽基體（偏角爲0度的情況）上直接形成 GaAs層的情況中所發現的3.5nm的表面粗糙度平 滑許多，且比在偏角爲4度的情況中所發現的0 . 4 2 n m的表面粗糙度好。 · 也在光學顯微鏡上數算藉著缺陷實際化蝕刻所實際化 的晶體缺陷以求得缺陷密度，結果發現爲大約1 X 1 0 4 / 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 同時，在具有一9 0 °C或以下的露點的氫氣氛中被熱 處理的基體的情況中，表面粗糙度爲〇 . 9 nm，而缺陷 密度爲大約lxl05/cm2。 例2 在以醇類稀釋的H F溶液中/陽極化偏角爲〇度且具有 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） · 26 - A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（24 ) 62 5#m的厚度及〇 · 〇 1Ω ·επι的電阻係數的p型 (可以η型取代）的直徑5英吋的（10 0 )單晶矽基體 ，以在其鏡面側的主要表面上形成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7mA/ cm2 (毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 時間：1 2分鐘 多孔矽層的厚度：1 0 # m (微米） 孔隙度·· 2 0 % . 其次，所得的基體在氧氣氛中於3 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1.25%的HF溶液中20秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 乾燥。 其次，此多孔矽在具有- 9 2 °C或以下的露點的氫（ H2)氣氛中於80T〇r r在1050°C被熱處理10分 鐘，以密封表面的孔。 在此狀態中，基體被取出，且以原子力顯微鏡測量其 表面粗糙度，結果觀察到週期大約爲4 的具有4 nm (請先閲.讀背面之注意事項再填寫本頁) '袈. 訂 -·· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 27 _ A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（25 ) 的振幅的起伏。以相同方式處理但未觀察的基體被送至隨 後的步驟。 其'次，在此多孔矽上，藉著Μ 0 C V D (金屬有機化 學蒸汽澱積）外延生長厚度1 // m的單晶G a A s。其係 在下列條件下生長。 來源氣體：T M G a / A s Η 3 / H.2 氣體壓力：，80Tor r 溫度：7 Ο 0 °C 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於G a A s層中，且形成具有良好的晶體品質 的G a A s層。同時，也證實在表面處以矽密封的多孔矽 層與G a A s層之間形成非常淸楚及平滑的界面。也以原 子力顯微鏡測量G a A s層上5 0 見方的區域以求得 表面粗糙度。表面粗糙度爲0.4nm(平均平方粗糙度 (R r m s ))，此比在未形成多孔矽而在矽基體（偏角 爲0度的情況）上直接形成G a A s層的情況中所發現的 3 . 5 nm的表面粗糙度平滑許多，且比在偏角爲4度的 情況中所發現的0 . 4 2 n m的表面粗糙度好。 也在光學顯微鏡上數算藉著缺降實際化蝕刻所實際化 的晶體缺陷以求得缺陷密度，結果發現爲大約1 X 1 0 4 / (請先閲讀背面之注意事項再填寫本頁) V衣·
-、1T Φ. 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） _ 28 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(26) 例3 在以醇類稀釋的H F溶液中陽極化偏角爲0度且具有 6 2 5 /zm的厚度及〇 . 〇 1 Ω ·ειη的電阻係數的ρ型 (可以η型取代）的直徑5英吋的（1 0 0 )單晶矽基體 ’以在其鏡面側的主要表面上形成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7m A /cm2 (毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 時間·· 1 2分鐘 多孔砍層的厚度：10#m (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於3 0 0 °C被氧化1小 時。由於此氧化的結果，多？L矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1.25%的HF溶液中20秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗’然後旋轉 乾燥。 其次，此多孔矽在具有_ 9 2。(：或以下的露點的氫（ H2)氣氛中於80To r r在1 05CTC被熱處理1〇分 鐘以密封表面的孔，且溫度下降至7 0 0 °C。在此多孔矽 上，藉著MOCVD(金屬有機化學蒸汽澱積）外延生長 ---------—I (請先閲讀背面之注意事項再填寫本頁) 、-'β
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 29- B7 五、發明説明（27 ) 厚度1 # Π1的單晶G a A S。其係在下列條件下生長。 來源氣體：TMGa/AsH3/H2 氣體壓力：80Torr
I
溫度：7 0 0 〇C 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於G a A s層中，且形成具有良好的晶體品質 的G a A s層。同時，也證實在表面處以矽密封的多孔矽 層與G a A s層之間形成非常淸楚及平滑的界面。也以原 子力顯微鏡測量G a A s層上5 0 /zm見方的區域以求得 表面粗糖度。表面粗糖度爲〇.4nm(平均平方粗糖度 (Rrms))，此比在未形成多孔矽而在矽基體（偏角 爲0度的情況）上直接形成G a A s層的情況中所發現的 3 . 5 nm的表面粗糙度平滑許多，·且比在偏角爲4度的 情況中所發現的0 . 4 2 n m的表面粗糙度好。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) ^ 也在光學顯微鏡上數算藉著缺陷實際化蝕刻所實際化 的晶體缺陷以求得缺陷密度，結果發現爲大約l x 1 04/ 例4 . 在以醇類稀釋的HF溶液中陽極化偏角爲〇度且具有 6 2 5 的厚度及0 . 〇 1 Ω · cm的電阻係數的p型 (可以η型取代）的直徑5英吋的（1 〇 〇 )單晶矽基體 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐] _ 〇〇 _ 經濟部中央標準局員工消費合作社印製 A7 _ B7 五、發明説明(28 ) ’以在其鏡面側的主要表面上形成多孔矽層. 基體是在下列條件下被陽極化。 電流密度：7mA /cm2 (毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 時間：1 2分鐘 多孔矽層的厚度：1 0 /zm (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於3 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入Γ. 2 5%的HF溶液中2 0秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以_純水清洗，然後旋轉 乾燥。 其次，此多孔矽在具有-9 2 °C或以下的露點的氫（ H2)氣氛中於8〇To rr在10 5〇°C被熱處理1 0分 鐘以密封表面的孔，且溫度下降至7 0 0 °C。在此多孔矽 上，藉著MB E (分子束外延）外延生長厚度1 /zm的單 晶 A 1 G a A s。 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於A 1 G a A s層中，且形成具有良好的晶體 品質的A 1 G a A s層。同時，也證實在表面處以矽密封 (請先閲讀背面之注意事項再填寫本頁) 訂 # 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 31 - A7 B7 五、發明説明（29 ) 的多孔矽層與A 1 G a A s層之間形成非常淸楚及平滑的 界面。也以原子力顯微鏡測量A 1 G a A s層上5 0 見方的區域以求得表面粗糙度。表面粗糙度爲Ο . 4 1 nm (平均平方粗糙度（Rrms))，此比在未形成多 孔矽而在矽基體（偏角爲0度的情況）上直接形成 A 1 G a A s層的情況中所發現的3 . 7 nm的表面粗糙 度平滑許多，且比在偏角爲4度的情況中所發現的 0.42ηπι的表面粗糙度好。 也在光學顯微鏡上數算藉著缺陷實際化蝕刻所實際化 的晶體缺陷以求得缺陷密度，結果發現爲大約1 X 1 〇4/ 例5 在以醇類稀釋的HF溶液中陽極化偏角爲〇度且具有 6 2 5、m的厚度及〇 . Ο 1 Ω · c ‘m的電阻係數的ρ型 (可以η型取代）的直徑5英吋的（1 〇 〇 )單晶矽基體 ，以在其鏡面側的主要表面上形成多孔矽層。 經濟部中央標準局員工消費合作社印製 基體是在下列條件下被陽極化。 電流密度：7mA/cm2(毫安培/平方公分） 陽極化溶液：HF : H2〇 :C2H5〇H=l : 1: 1 時間：1 2分鐘 多孔矽層的厚度：10//m (微米） -32- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A 7 B7 _ , _ 五、發明説明（30 ) 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於4 0 0 °C被氧化1小 時。由於此氧化的結果，多孔砂的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1 . 25%的H. F溶液中20秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 乾燥。 其次，此多孔矽在具有一 9 2 °C或以下的露點的氫（ H2)氣氛中於7 6 0 T 〇 r r在1 1 5 0°C被熱處理1 0 分鐘以密封表面的孔。然後，在此多孔矽上，藉著液相生 長製程外延生長厚度1 /zm的單晶G a P。 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於G a P層中，且形成具有良好的晶體品質的 G a P層。同時，也證實在表面處以矽密封的多孔矽層與 G a P層之間形成非常淸楚及平滑的界面。也以原子力顯 微鏡測量G a P層上5 0 見方的區域以求得表面粗糙 度。表面粗糙度爲0 . 4nm (平均平方粗糙度（ R rm s ))，此比在未形成多孔矽而在矽基體（偏角爲 0度的情況）上直接形成G a P層的情況中所發現的 3 . 5 nm的表面粗糙度平滑許多，且比在偏角爲4度的 情況中所發現的0 . 4 2 n m的表面粗糙度好。 也在光學顯微鏡上數算藉著缺陷實際化鈾刻所實際化 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 33 - I;---^--^ ——ο裝 I:--, II1^---11-· (請先閲讀背面之注意事項再填寫本f·) A7 ____^_ B7 五、發明説明（31 ) 的晶體缺陷以求得缺陷密度，結果發現爲大約1 x i 〇 4 / cm2。
I 例6 圖4爲根據本發明的成爲光電伏打裝置的太陽電池的 剖面圖。在圖4中，參考數字4 1表示矽基體，42表示 多孔層，4 3表示成爲多孔層的孔密封部分的矽層，4 4 表示P_型GaAs層，45表示ρ+型I nGaP層， 46表示p型GaAs層，47表示n+型GaAs層， 48表示n+型I nGaP層，49表示n+型A 1 I nP 層’ 4 1 0表示抗反射層，而4 1 1及4 1 2表示第一及 第二電極。以下敘述此例子的裝置的製造方法。 在以醇類稀釋的HF溶液中陽極化具有6 2 5 的 厚度及0 . 0 1Ω· cm的電阻.係數的p型的直徑5英吋 的（1 〇 〇 )單晶矽基體，以在其鏡面側的主要表面上形 成多孔矽層。 基體是在下列條件下被陽極化。 經濟部中央標準局員工消費合作社印製 電流密度：7mA/ cm2 (毫安培/平方公分） 陽極化溶液：H F ·· Η 2 Ο : C 2 Η 5 Ο Η = 1 : 1 : 1 時間：1 2分鐘 多孔矽層的厚度：10/zm (微米） 孔隙度：2 0 % 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐〉 _ 34 _ 經濟部中央標準扃員工消費合作社印裂 A7 B7 五、發明説明（32 ) \ 其次，所得的基體在氧氣氛中於4 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1.25%的HF溶液中30秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 乾燥。 其次，此多孔矽在具有一 9 2 °C或以下的露點的氫（ Ή2)氣氛中於76 OTo r r在1 l〇〇°C被熱處理1 0 分鐘以密封表面的孔。然後，在此多孔矽上，藉著液相生 長製程外延生長厚度5 //m的單晶Ga A s。 在此層上，進一步疊加形成P+型I nGaP層，p型 Ga:As 層，n +型 GaAs 層，n_ +型 I nGaP 層，及 n +型A1 I nP層，且在A1 I nP層49的表面上形成 第一電極及抗反射層。在矽基體4 1的背面上形成第二電 極。如此製成太陽電池。 測量此太陽電池的充塡因數，以證實在除了未形成多 孔矽層之外在與以上相同的單晶矽基體上形成類似結構的 情況中爲0 · 8 3 1，在形成多孔矽層但是於多孔狀表面 處的孔未被密封的情況中爲0 . 8 0 7，而在根據本發明 的此例子中爲0 . 8 7 0，顯示特性的改進。 例7 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） .35. --------...(1-- (請先閲讀背面之注意事項再填寫本頁) 、1' —囊-
經濟部中央標隼局員工消費合作社印製 A7 B7 , 五、發明説明（33 ) 圖5爲根據本發明的成爲光發射裝置的L E D的剖面 圖。在圖5中，參考數字5 1表示矽基體，5 2表示多孔 層’ 5 3表示成爲多孔層的孔密封部分的矽層，，5 4表示 n_ 型 GaAlAs 層，55 表示 p 型 G a A 1 A s 層， 56表示ρ-型GaAl As層，而57表示電極。以下敘 述此例子的裝置的製造方法。 在以醇類稀釋的HF溶液中陽極化具有6 2 5 的 厚度及0.Ο1Ω·cm的電阻係數的η型的直徑5英吋 的（1 0 0 )單晶矽基體，以在其鏡面側的主要表面上形 成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7mA/cm2 (毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 - 時間：1 2分鐘 多孔矽層的厚度：10从m(微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於4 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1.25%的HF溶液中30秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 36 _ (請先閲讀背面之注意事項再填寫本頁) 装· 訂 Φ. A7 B7 五、發明説明（34) 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 乾燥。 其次，此多孔矽在具有- 9 2 °C或以下的露點的氫（ H2)氣氛中於760Torr在11 〇 〇°C被熱處理1 〇 分鐘以密封表面的孔。然後，在此孔被密封的多孔矽上， 藉著液相生長製程外延生長厚度5 //m的單晶n~型 G a A s 。 在此層上進一步疊加形成n_型G a A 1A s層及p_ 型G.aA lAs層，且在GaAlAs層56的表面上及 矽基體5 1的背面上分別形成第一電極及第二電極。如此 製成發光二極體。結果，紅光發射的強度等效於在 G a A s基體上形成此種裝置結構的情況。 例8 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖6爲根據本發明的成爲光發射裝置的半導體雷射的 剖面圖。在圖6中，參考數字6 1表示矽基體，6 2表示 多孔層，6 3表示成爲多孔層的孔密封部分的矽層，6 4 表示η-型GaAs層，65表示p_型GaAs層，66 表示n_型ZnSe緩衝層，67表示η-型 ZnMgSSe 層 ’ 68 表示 ZnSSe/ZnCdSe 層’ 69表示層，6 10表示1)_型 ZnSe 層 ’ 6 1 1 表示 p_型 ZnSe/ZnTe 層， 612表示p_®ZnTe層，而613表示電極。以下敘 述此例子的裝置的製造方法。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 〇7 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（35 ) 在以醇類稀釋的HF溶液中陽極化具有625 #111的 厚度及0.01Ω·cm的電阻係數的η型的直徑5英吋 的（1 0 0 )單晶矽基體’以在其鏡面側的主要表面上形 成多孔矽層。 ' 基體是在下列條件下被陽極化。 電流密度：7mA/cm2(毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 時間：1 2分鐘 - 多孔矽層的厚度：l〇#m (微米） 孔隙度：2 0 % ，其次，所得的基體在氧氣氛中於4 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內-壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1·25%的HF溶液中30秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗’然後旋轉 乾燥。 其次，此多孔矽在具有一 9 2 °C或以下的露點的氫（ H2)氣氛中於10ΤΟΓ r在l〇〇〇r被熱處理10分 鐘以密封表面的孔。然後，在此多孔矽上，藉著mb E外 延生長厚度5απι的單晶]1_型〇3入5。 ----Γ--i-->:裝-- ./_s. (請先閲讀背面之注意事項再填寫本頁) 訂 .ΙΦ. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 38 - 經濟部中央標準局員工消費合作社印製 A7 B7 ___ 五、發明説明（36) 在此層上，進一步疊加形成p _型G a A s層及η —型 Z n S e層，然後將η —型Z n S e層定圖型及以條狀去除 。然後，在其上進一步形成η—型Z nMg S S e層， ZnSSe/ZnCdSe 層，ρ_ 型 ZnMgSSe 層， ρ_ 型 ZnSe 層，p_ 型 ZnSe/ZnTe 層，及 p-型Z nT e層。在最上層的表面上，形成第一An/P t /Pd電極，而在背面上形成第二In電極，然後施加脈 衝電壓。結果，光於室溫發射，如同此種裝置在GaAs 基體上形成的情況。在兩情況中臨限電流密度均 爲210A/Cm2 (安培/平方公分）。 例9 圖7爲根據本發明的成爲電晶體的Η EMT (高電子 遷移率電晶體）的剖面圖。在圖7中，參考數字7 1表示 矽基體，7 2表示多孔層，7 3表示成爲多孔層的孔密封 部分的矽層，74表示單晶GaAs層，7 5表示未摻雜 的GaAs層，76表示η型AlGaAs層，77表示 η型GaAs層，78表示AuGe源極電極，79表示 A 1閘極電極，而7 1 0表示AuGe汲極。以下敘述此 例子的裝置的製造方法。 在以醇類稀釋的HF溶液中陽極化具有6 2 5 /zm的 厚度及0.Ο1Ω·cm的電阻係數的η型的直徑5英吋 的（1 0 0 )單晶矽基體，以在其鏡面側的主要表面上形 成多孔矽層。 (請先閲讀背面之注意事項再填寫本頁) 、袈· 訂 IL0. 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -39 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（37) 基體是在下列條件下被陽極化。 電流密度：7mA/cm2 (毫安培/平方公分） 陽極化溶液：HF : H2〇 :C2H5〇H=l : 1 : 1 時間：1 2分鐘、 多孔砂層的厚度：10/zm (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於4 0 0°C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1 .2 5%的HF溶液中3 0秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 乾燥。 其次，此.多孔矽在具有- 9 2 °C或以下的露點的氫（ H2)氣氛中於ITor r在1000。(：被熱處理1〇分鐘 以密封表面的孔。然後，在此多孔矽上，藉著MB E外延 生長厚度5#m的單晶GaAs。 在此層上進一步形成未摻雜的G a A s層’ η型 A IGaAs層，及η型GaAs層。在其上製成閘極’ 源極，及汲極以建構HEMT。結果，其可於高速操作， 如同此種裝置結構形成在G a A s基體上的情況。 (請先閲讀背面之注意事項再填寫本頁) 裝. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -40- 經濟部中央標準局員工消費合作社印製 A7 ' _ B7 五、發明説明（38 ) 例1 0 在以醇類稀釋的HF溶液中陽極化各具有6 1 5 的厚度及0.01Ω·cm的電阻係數的三個p型（可以 η型取代）的直徑6英吋的（1 〇 〇 )單晶矽基體中的兩 個’以在其鏡面側的主要表面上形成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7mA/cm2 (毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 時間：1 2分鐘 多孔矽層的厚度：10"m (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於'4 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，這些基體之一在流動2 3 0 1 /m i η (公升 /分鐘）的1^2之下於7 6 01'〇1']：在10 50 °(：被熱處 理1分鐘，並且進一步在加入5 0 s c cm的S i Η4之下 被熱處理5分鐘，以密封表面的孔。 其次，在這三個被預處理及未處理的（1 0 〇 )矽基 體上，藉著Μ 0 CVD (金屬有機化學蒸汽澱積）外延生 長厚度1 /zm的單晶G a A s。其係在下列條件下生長。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） .41 - ~ ~ (請先閲讀背面之注意事項再填寫本頁j 裝- -訂 &_ .^EFE.Ilkfe.rrEEEEF . A7 B7 五、發明説明（39)
來源氣體：TMGa/AsH3/H2 氣體壓力：80Torr 溫度：7 0 0 °C 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於形成在以附加的S i H4熱處理的多孔矽上的 G a A s層中，且形成具有良好的晶體品質的G a A s層 。同時，也證實在表面處以矽密封的多孔矽層與G a A s 層之間形成非常淸楚及平滑的界面。至於形成多孔狀表面 但在未實施附加S i H4的熱處理之下形成G a A s層的基 體，以電子顯微鏡觀察截面後顯示在多孔矽與G a A s層 之間的界面有具有大約10 0 nm的高度差的無序處。至 於在不形成多孔層之下在矽基體上直接形成G a A s層的 情況，證實從S i / G a A s界面帶入數不淸的雙缺陷， 堆疊缺陷，及位錯至G a A s層中。· 經濟部中央標準局員工消費合作社印製 也以原子力顯微鏡測量G a A s層上5 0 見方的 區域以求得表面粗糙度。在具有一 9 5 °C的露點的氫氣氛 中被熱處理且在其上形成有化合物半導體層的基體的表面 粗糙度爲0 . 3nm (平均平方粗糙度（Rrms))， 此比在未形成多孔矽而在矽基體（偏角爲〇度的情況）上 直接形成G a As層的情況中所發現的3 . 5 nm的表面 粗糙度平滑許多，且比在偏角爲4度的情況中所發現的 0.42nm的表面粗糙度好^ 也在光學顯微鏡上數算藉著缺陷實際化蝕刻所實際化 -42- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（40 ) 的晶體缺陷以求得缺陷密度，結果發現爲大約1 X 1 0 4 / 2 c m ° 同時，在未形成多孔層的情況中，缺陷密度高至大約 1 X 1 〇6/cm2，而在形成多孔層但未在附加S i H4 之下進行熱處理的情況中，缺陷密度爲大約1 x l 05/ ，例1 1 .在以醇類稀釋的HF溶液中陽極化具有〇度的偏角且 具有625 的厚度及0 .0 1 Ω · cm的電阻係數的 P型（可以η型取代）的直徑5英吋的（1 0 0 )單晶矽 基體，以在其鏡面側的主要表面上形成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7ipA/Cm2 (毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 時間：1 2分鐘 多孔矽層的厚度：1 0 // m (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於3 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） .43 · A7 B7____ 五、發明説明（41 ) 其次，此基體被浸入1.25%的HF溶液中20秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水清洗，然後旋轉 乾燥。 1 其次，此多孔矽在加入有20 s c cm的S i H4的氫 (H2)氣氛中於80Torr在105 0°C被熱處理10 分鐘以密封表面的孔。 在此狀態中，基體被取出，且以原子力顯微鏡測量其 表面粗糙度，結果觀察到週期大約爲4 的具有4 nm 的振幅的起伏。以相同的方式被處理但未觀察的基體被送 至隨後的步驟。 其次，在此多孔矽上，藉著MOCVD (金屬有機化 學蒸汽澱積）外延生長厚度1 的單晶G a A s。其係 在下列條件下·生長。 來源氣體：TMGa/AsH3/H? 氣體壓力：80Torr 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁)
溫度：7 0 0 °C 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於G a A s層中，且形成具有良好的晶體品質 的G a A s層。同時，也證實在表面處以矽密封的多孔矽 層與G a A s層之間形成非常淸楚及平滑的界面。也以原 子力顯微鏡測量G a A s層上5 0 見方的區域以求得 本紙張尺度適用中國國家標準（CNS M4規格（210X297公釐）~~「44- 經濟部中央標準局員工消費合作社印製 -45- A7 _____B7_____ 五、發明説明（42) 表面粗糙度。表面粗糙度爲0 . 4nm (平均平方粗糙度 (Rrms))，此比在未形成多孔矽而在矽基體（偏角 爲0度的情況）上直接形成G a A s層的情況中所發現的 3 . 5 n m的表面粗糙度平滑許多，且比在偏角爲4度的 情況中所發現的0 . 4 2 n m的表面粗糙度好。 也在光學顯微鏡上數算藉著缺陷實際化蝕刻所實際化 的晶體缺陷以求得缺陷密度，結果發現爲大約5 X 1 0 3 / c m 2 ° 例1 2 在以醇類稀釋的HF溶液中陽極化具有〇度的偏角且 具有6 2 5vm的厚度及0 . 〇 1Ω · cm的電阻係數的 P型（可以η型取代）的直徑5英吋的（1 〇〇)單晶矽 基體，以在其鏡面側的主要表面上形成多孔矽層。 基體是在下列條件下被陽極化。· 電流密度：7mA/cm2(毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 時間·· 1 2分鐘 多孔矽層的厚.度：1 0私m (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於3 0 0 °C被氧化1小 本紙張尺度適用中國國家標準（CNS ) A4規格（ 210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
，1T I®. A 7 —_____ B7___ 五、發明説明（43) 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋》 其次，此多孔砍在氫（H2)氣氛中於8 0 T o r r在 105 Ot：被熱處理5分鐘，且隨後在加入20s c cm 的S i H 2 C 1 2下被熱處理5分鐘，以密封表面的孔。然 後溫度下降至7 0 0 t。在此多孔矽上，藉著Μ Ο C V D (金屬有機化學蒸汽澱積）外延生長厚度l//m的單晶 G a A s。其係在下列條件下生長。
來源氣體：TMGa/AsH3/H2 氣體壓力：80T〇rr 溫度：Y 0 0 °C 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於G a A s層中，且形成·具有良好的晶體品質 的G a A s層。同時，也證實在表面處以矽密封的多孔矽 層與G a A s層之間形成非常淸楚及平滑的界面。也以原 子力顯微鏡測量G a As層上5 0 ;zm見方的區域以求得 表面粗糙度。表面粗糙度爲0.4nm(平均平方粗糙度 (Rrms))，此比在未形成多孔矽而在矽基體（偏角 爲0度的情況）上直接形成G a A s層的情況中所發現的 3 . 5 nm的表面粗糙度平滑許多，且比在偏角爲4度的 情況中所發現的0.42nm的表面粗糙度好。 也在光學顯微鏡上數算藉著缺陷實際化蝕刻所實際化 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）~~ .46- ' 經濟部中央標準局員.工消費合作社印製 A7 B7 五、發明説明（44) 的晶體缺陷以求得缺陷密度，結果發現爲大約5 X 1 03/ cm2。 例1 3 在以醇類稀釋的H F溶液中陽極化具有〇度的偏角且 具有6 2 5 #m的厚度及0 . Ο 1Ω · cm的電阻係數的 P型（可以η型取代）的直徑5英吋的（1 〇〇)單晶矽 基體，以在其鏡面側的主要表面上形成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7mA/cm2(毫安培/平方公分） 陽極化溶液：H F : Η 2 0 : C 2 Η 5 Ο Η = 1 : 1 : 1 時間：1 2分鐘 多孔矽層的厚度：1 Ομπι (微米） 孔隙度：2 0 % 其次，此基體被浸入1.25%的HF溶液中20秒 ’以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 乾燥。 其次，此多孔矽在加入有3 0 s c cm的S i Η4的氫 (H2)氣氛中於2 OTo r r在9 5 0 °C被熱處理1 0分 鐘以密封表面的孔，且溫度下降至7 0 0°C。在此多孔矽 ---------.裝--------訂------® (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -47 Α7 Β7 五、發明説明（45 ) 上，藉著MB E (分子束外延）外延生長厚度1/zm的單 晶 A 1 G a A s。 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於A 1 G a A s層中，且形成具有良好的晶體 一 ! 品質的A 1 G a A s層》同時，也證賓在表面處以矽密封 的多孔矽層與A 1 G a A s層之間形成非常淸楚及平滑的 界面。也以原子力顯微鏡測量A 1 GaAs層上50#m 見方的區域以求得表面粗糙度。表面粗糙度爲Ο . 41 nm (平均平方粗糙度（Rrms ))，此比在未形成多 孔矽而在矽基體（偏角爲0度的情況）上直接形成 A 1 G a A s層的情況中所發現的3 . 7 nm的表面粗糙 度平滑許多，且比在偏角爲4度的情況中所發現的 0.42nm的表面粗糙度好。 也在光學顯微鏡上數算藉著缺陷實際化蝕刻所實際化 的晶體缺陷以求得缺陷密度，結果發現爲大約7 X 1 0 3 / 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 例1 4 在以醇類稀釋的HF溶液中陽極化具有〇度的偏角且 具有625μιη的厚度及Ο . 〇1Ω· cm的電阻係數的 P型（可以η型取代）的直徑5英吋的（1 00)單晶矽 基體，以在其鏡面側的主要表面上形成多孔矽層。 基體是在下列條件下被陽極化。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -48 經濟部中央標準局員工消費合作社邱製 A7 B7 五、發明説明（46 ) 電流密度·· 7mA/cm2 (毫安培/平方公分） 陽極化溶液：H F : Η 2 0 : C 2 Η 5 Ο Η = 1 : 1 : 1 時間：1 2分鐘 多孔矽層的厚度：10#m(微米） 孔隙度：2 0 % 其次，此基體被浸入1 . 25%的HF溶液中20秒 ’以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 乾燥。 其次，此多孔矽在加入有3 0 s c cm的S i H4的4 %的氫（H2) :96%的氬（Ar)的氣氛中於760 T 〇 r r在1 1 〇 〇 °c被熱處理1 0分鐘以密封表面的？ L ’且溫度下降至7 0 0 °C。在此多孔矽上，藉著MBE ( 分¥束外延）外延生長厚度l//m的單晶A 1 GaAs。
在以透射電子顯微鏡觀察截.面之後，證實沒有任何晶 體缺陷產生於A 1 G a A s層中，且形成具有良好的晶體 品質的A 1 GaAs層。同時，也證實在表面處以矽密封 的多孔矽層與A 1 G a A s層之間形成非常淸楚及平滑的 界面。也以原子力顯微鏡測量A 1 G a A s層上5 0 Mm 見方的區域以求得表面粗糙度。表面粗糙度爲〇 . 4 1 nm (平均平方粗糙度（R rms ))，此比在未形成多 孔矽而在矽基體（偏角爲0度的情況）上直接形成A 1 G 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐） •49· ----------裝 II (請先閲讀背面之注意事項再填寫本頁) 訂- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（47) a As層的情況中所發現的3 . 7 nm的表面粗糙度平滑 許多，且比在偏角爲4度的情況中所發現的0 . 4 2 n m 的表面粗糙度好。 也在光學顯微鏡上數算藉著缺陷實際化蝕刻所實際化 的晶體缺陷以求得缺陷密度，結果發現爲大約7 X 1 03/ 例1 5 在以醇頻稀釋的HF溶液中陽極化具有0度的偏角且 具有6 2 5 //m的厚度及〇 . 0 1 Ω· cm的電阻係數的 P型（可以η型取代）的直徑5英吋的（1 0 0)單晶矽 基體，以在其鏡面側的主要表面上形成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7mA/cm2(毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 時間：1 2分鐘 多孔矽層的厚度：1 0#m (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於3 0 0°C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 ---------- (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐〉 -50 - A7 B7 五、發明説明（48 ) 其次，此多孔矽在供應有痕量的矽之下的具有1 X 1 0 — 1() To r r的極端真空度的超高真空中在1 1 5 0 °〇被熱處理1 0分鐘，以密封表面的孔。然後，在此多孔 矽上，藉著液相生長製程外延生長厚度1 Am的單晶 G a P 〇 在以透射電子顯微鏡觀察截面之後，證實沒有任何晶 體缺陷產生於G a P層中，且形成具有良好的晶體品質的 .· G a P層。同時，也證實在表面處以矽密封的多孔矽層與 G a P層之間形成非常淸楚及平滑的界面》也以原子力顯 微鏡測量G a P層上5 0 見方的區域以求得表面粗糙 度。表面粗糙度爲0.4nm (平均平方粗糙度（ Rrms))，此比在未形成多孔矽而在矽基體（偏角爲 0度的情況）上直接形成G a P層的情況中所發現的 3 . 5 nm的表面粗糙度平滑許多，且比在偏角爲4度的 情況中所發現的0 . 4 2 n m的表面粗糙度好。 也在光學顯微鏡上數算藉著缺陷實際化蝕刻所實際化 的晶體缺陷以求得缺陷密度，結果發現爲大約1 X 1 0 4 / 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 例1 6 根據本發明的成爲光電伏打裝置的太陽電池具有與圖 4所示者相同的構成。參考數字4 1表示矽基體，4 2表 示多孔層，4 3表示成爲多孔層的孔密封部分的矽層， 44.表示P_型GaAs層，45表示p +型I nGaP層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 一 經濟部中央標準局員工_消費合作社印製 A7 B7 五、發明説明（49) ’ 4 6表示ρ型GaA s層’ 4 7表示n+型GaAs層， 48表示n+型I nGaP層，49表示n+型A1 I nP 層’ 〇表示抗反射層，而4 1 1及4 1 2表示第一及 第二電極。 以下敘述此例子的裝置的製造方法。 在以醇類稀釋的HF溶液中陽極化具有6 2 5 M m的 厚度及0.Ο1Ω·cm的電阻係數的p型的直徑5英吋 的（1 0 0 )單晶矽基體，以在其鏡面側的主要表面上形 成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7mA/cm2(毫安培/平方公分） 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 時間：1 2分鐘 ' 多孔矽層的厚度：10#m (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於4 0 0 °C被氧化1小 時。由於此氧化的結果，多孔砂的內壁表面被非常薄的熱 氧化物膜覆蓋》 其次，此基體被浸入1.25%的HF溶液中30秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210Χ2.97公釐） _ 52 - (請先閱讀穹面之注意事項再填寫本頁)， 裝. 訂 Φ. 五、發明説明（5〇 ) A7 B7 乾燥。 其次，此多孔矽在氫（H2)氣氛中於7 6 OTo r r 在1 1 0 0°C被熱處理1分鐘，且隨後在加入2 0 s c cm的S i H2C1 2之下被熱處理5分鐘，以密封表 面的孔。然後，在此多孔矽上，藉著液相生長製程外延生 長厚度5ym的單晶GaAs。 在此層上，進一步疊加形成P+型I n G a P層，p型 GaAs 層，n +型 GaAs 層，n +型 InGaP 層，及 n +型A1 I_nP層，且在A1 InP層49的表面上形成 第一電極及抗反射層。在矽基體4 1的背面上形成第二電 極。如此製成太陽電池。 測量此太陽電池的充塡因數，以證實在除了未形成多 孔矽層之外在與以上相同的單晶矽基體上形成類似結構的 情況中爲0 . 8 3 1，在形成多孔矽層但是於多孔狀表面 處的孔未被密封的情況中爲0 . 8 (Γ7，而在根據本發明 的此例子中爲0 . 8 7 0，顯示特性的改進。 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央標準局員工消費合作社印製 例1 7 根據本發明的成爲光發射裝置的L E D具有與圖5所 示者相同的構成》參考數字5 1表示矽基體，5 2表示多 孔層’ 5 3表示成爲多孔層的孔密封部分的矽層，5 4表 示η-型GaAlAs層，55表示型GaAlAs層 ’ 56表示p_型GaAlAs層，而57表示電極。以下 敘述此例子的裝置的製造方法。 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） • 53- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（51 ) 在以醇類稀釋的HF溶液中陽極'化具有625#m的 厚度及0 . 0 1Ω .cm的電阻係數的η型的直徑5英吋 的（1 0 0 )單晶矽基體，以在其鏡面側的主要表面上形 成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7mA/cm2(毫安培/平方公分） 陽極化溶液·· H F : Η 2 0 : C 2 Η 5 Ο Η = 1 : 1 : 1 時間：1 2分鐘 多孔矽層的厚度：1 0 M m (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於4 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1.25%的HF溶液中30秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 乾燥。 其次，此多孔矽在氫（H2)氣氛中於760To r r 在1 1 0 0 °C被熱處理1分鐘，且隨後在加入2 0 s c cm的S i H4之下繼續被熱處理6分鐘，以密封表面 的孔。 (請先Μ讀背面之注意事項再填寫本頁) 裝· .4. .-Lap』l=.i i.f - ίιιϋΕ — 本紙張尺度適用中國國家標準（CNS〉Α4規格（210X297公釐） -54- Α7 Β7 五、發明説明（52 ) 然後，在此孔被密封的多孔矽上，藉著液相生長製程 外延生長厚度5ym的單晶型GaAs。 在此層上進一步疊加形成η -型G a A 1 A s層及p _ 型GaA 1 As層，且在GaA 1 Αέ層5 6的表面上及 矽基體5 1的背面上分別形成第一電極及第二電極。如此 製成發光二極體。結果，紅光發射的強度等效於在 G a A s基體上形成此種裝置結構的情況。 例L 8 根據本發明的成爲光發射裝置的半導體雷射具有與圖 6所示者相同的構成。參考數字6 1表示矽基體’ 6 2表 示多孔層，6 3表示成爲多孔層的孔密封部分的矽層， 64表示n_型GaAs層，65表示P 一型GaAs層， 6 6表示型Zn Se緩衝層，6 7表示n_型 ZnMgSSe 層，68 表示 ZnSSe/ZnCdS. e 層，69表示P—型ZnMgSSe層，6 10表示P 一型 ZnSe 層，6 11表示卩—型21136/211丁6層， 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 6 1 2表示p_型ZnTe層，而6 1 3表示電極。以下敘 述此例子的裝置的製造方法。 在以醇類稀釋的HF溶液中陽極化具有6 2 5 /zm的 厚度及0.01Ω·cm的電阻係數的η型的直徑5英吋 的（1 0 0 )單晶矽基體，以在其鏡面側的主要表面上形 _成多孔砂層。 基體是在下列條件下被陽極化。 本紙張尺度適用中國國家標隼（CNS ) Α4规格（210Χ297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 53 ) , . 電流密度：7 m A / c m 2 (毫安培/平方公分） 陽極化溶液：H F : Η 2 0 : C 2 Η 5 Ο Η = 1 : 1 : 1 . 丨 時間：1 2分鐘 多孔矽層的厚度：10#m (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於4 0 0 °C被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1.25%的HF溶液中30秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後旋轉 乾燥。 · 其次，此多孔矽在氫（H2)氣氛中於7 6 OTo r r 在1 1 0 被熱處理1分鐘，且隨後在加入2 0 s c cm的S iH4之下繼續被熱處理6分鐘，以密封表面 的孔。 然後，在此多孔矽上，藉著MB E外延生長厚度5 的單晶η -型GaAs。 在此層上，進一步疊加形成p —型Ga A s層及η —型 Z nS e層，然後將η-型Z n S e層定圖型及以條狀去除 。然後，在其上進一步形成η —型ZnMgSS e層， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -56 {請先閲讀背面之注意事項再填寫本頁) 裝- 訂 Φ «Ηη· A7 B7 五、發明説明（ 54)
ZnSSe/ZnCdSe 層，p_ 型 ZnMgSSe 層， p IZnSe 層，p_ 型 ZnSe/ZnTe 層，及 p_ 型ZnTe層。在最上層的表面上，形成第一An/p t d電極，而在背面上形成第二i η電極，然後施加脈 衝電壓。結果，光於室溫發射，如同此種裝置在G a A s 基體上形成的情況。在兩情況中臨限電流密度均爲 2l〇A/cm2 (安培/平方公分）。 例1 9 根據本發明的成爲電晶體的HEMT(高電子遷移率 胃晶體）具有與圖7所示者相同的構成。參考數字71表 示砂基體’ 7 2表示多孔層，7 3轰示成爲多孔層的孔密 封部分的矽層，7 4表示單晶G a A s層，7 5表示未摻 雜的GaAs層，76表示η型AlGaAs層，77表 示η型G a A s層，7 8表示源極電極，7 9表示閘極電 極’而7 1 0表示汲極。以下敘述此例子的裝置的製造方 法。 經濟部中央標準局貝工消費合作社印製 在以醇類稀釋的HF溶液中陽極化具有6 2 5 //m的 厚度及0 . 〇 1 Ω · c m的電阻係數的η型的直徑5英吋 的（1 0 0 )單晶矽基體，以在其鏡面側的主要表面上形 成多孔矽層。 基體是在下列條件下被陽極化。 電流密度：7mA/cm2 (毫安培/平方公分） -57- (請先閱讀背面之注意事項再填寫本頁) 本紙張从適用中關家榡準（CNS) A4規格（21QX297公楚） 經濟部中央標準局員工消費合作社印家 A7 ______ B7 _ 五、發明説明（55 ) 陽極化溶液：HF :H2〇: C2H5〇H=l : 1 : 1 時;間：1 2分鐘 多孔矽層的厚度：1 0 # m (微米） 孔隙度：2 0 % 其次，所得的基體在氧氣氛中於4 0 0 t被氧化1小 時。由於此氧化的結果，多孔矽的內壁表面被非常薄的熱 氧化物膜覆蓋。 其次，此基體被浸入1.25%的HF溶液中30秒 ，以使形成在多孔狀表面上及在其附近的孔的內壁表面上 的非常薄的熱氧化物膜剝落，隨後以純水淸洗，然後.旋轉 乾燥。 其次，此多孔矽在加入有1 0 s c cm的S i H4之下 的氫（H2)氣氛中於ITo r r在1 0 0 0 °C被熱處理5 分鐘，以密封表面的孔。然後，在此多孔矽上，藉著 Μ B E外延生長厚度5 // m的單晶G a A s。 在此層上進一步形成未摻雜的G a A s層，η型 A1GaAs層，及η型GaAs層。在其上製成閘極， 源極，及汲極以建構HEMT。結果，其可於高速操作， 如同此種裝置結構形成在G a A s基.體上的情況。 如以上的詳細描述，根據本發明，可提供可克服習知 技術所有的問題的半導體裝置，半導體基體，及其製造方 法。更明確地說，可使用便宜的矽基體製造具有高品質的 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐)~ .58- (請先閲讀背面之注意事項再填寫本頁) '裝· 訂 10, A7 B7 五、發明説明（56 ) 化合物半導體基體，並且使用此種基體，可以低成本製造 具有良好特性的化合物半導體裝置。 在本發明中，當在多孔矽基體上形成單晶化合物半導 體層時，基體在含有氫的氣氛中被熱處理，因而可在矽基 體上形成在習知技術中難以形成的具有改進的晶體品質及 表面平滑度的單晶化合物半導體層。 另外，根據本發明’甚至可在不使用具有獲得平滑表 面所需的偏角的單晶矽基體之下，形成具有平滑表面，良 好的晶體品質，及在基體與化合物半導體層之間的淸楚及; 平滑的界面的化合物半導體層。特別是，可放鬆對基體的 限制，因爲可使用在具有低偏角的基體的市場中廣泛流通 的例如具有大約（100) ±1°的偏角的矽基體。 根據本發明，可在矽基體上形成就生產率，一致性， 可控制性，及經濟效益而言均優異的具有良好的晶體品質 的化合物半導體層。 . 根據本發明，可提出可應用於傳統的化合物半導體裝 置而同時確保其優點的半導體基體製造方法》 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 根據本發明，於藉著處理原來具有良好的晶體品質的 矽基體而形成的多孔矽的表面處的孔藉著同時供應痕量的 矽的熱處理而被密封，以形成具有良好品質的單晶化合物 半導體層。如此，可一次處理大量的基體，且可在不降低 其生產率及經濟效益下，增進其晶體品質至與單晶化合物 半導體基體的晶體品質相當或更高的位準。 根據本發明，於藉著處理原來具有良好的晶體品質的 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -59 _ , A7 __B7 五、發明説明（57 ) 矽基體而形成的多孔矽的表面處的孔藉著在氫氣氛中的熱 處理而被密封，以一次形成遍及大面積的單晶化合物半導 體層。如此，可在此種單晶化合物半導體層上形成例如太 陽電池的光電換能器，例如雷射及發光二極體的光發射裝 置’及例如Η EMT的電晶體，而同時確保其特性與形成 在單晶化合物半導體基體本身上的情況相當，並且就生產 率，一致性，可控制性，及經濟效益而言均較優異。 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局員工消費合作社印製 u rruluuuu-E : -60- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

  1. A8 B8 C8 D8 六、申請專利範圍 . 1 種半導體基體，包含具有多:孔區域的矽基體： _ ...- 及設置在多孔區域上的半導體層， 其中半導體層包含單晶化合物半導體，且是在多孔區 域的孔已於岸面處被密封之下龙成在多孔區域的表面上。 2 ·如申請專利範圍第1項的半導體基體，其中該表 ^ .V 面包含具有比半導體層的厚度小的厚度的非常薄的矽膜。 3 .如申請專利%範圍第1項的.半導體基體，其中矽基 體及多？ί區域均包含單晶矽。 4 .如申請事利範圍第1項的.半導體基體，其中多孔 .區域與化合物半導體層之間的界面具有小於或等於1毫微 米（n m )的粗糙度。 5 種半導體基體的.製造方法，包含以下步驟： 將具有多孔區域的矽基體熱處理，以於多孔區域的表 面處密封孔；及 在具有藉著熱處理而被密封.的孔的多孔區域_h藉著異 質外延生長而形成單晶化合物半導體層。 經濟部中央標準局員工消費合作社印製 6 .如申請專利範圍第5項的半導體基體的製造方法 ，其中ifL碁體是在沒有含矽氣體的氣氛中被熱處理。 7.如申請專利範圍第5項的半導體基體的製造方法 ，另外包含在熱處理步驟之前的從多孔區域的表面去除天 然氧化物膜的步驟。 8 .如申請專利範圍第5項的半導體基體的製造方法 ，呙外包含在熱虞理步驟之前的將多孔區域中的孔的內壁 氧化至單晶矽存留在內部的程度的步驟。 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 61 - 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 •、申請專利範園 9 .如申請專利範圍第8項的半導體基體的製造方挂 ’另外包含在熱處理步驟之前的從多孔區域的表面去除氧 化物膜的步驟。 1 〇 .如申請專利範眉第5項的半導體基體的製造方 法’其中熱處理步驟對多孔區域的表面提供週期性的從. 0 . 5微米（μΐΏ)到50微米（μιη)的起伏。 1 1 .如申諱專利範圍第5項的半一導體基體的製造方 法’芒中熱處理步驟是在具有一 9 2 °C或低於一9 2 °C的 露點的氫氣氨中對矽基體熱處理。 12.如申請專利範圍第7項或第9項的半導體基體 的製造方法，其中從多孔區域的表頭去險氧化物膜或天然. 氧化物醍的^驟是.藉著將具有多孔區域的矽基體浸入氫氟 _溶液中來執行。. 1 3 .如申請專利範圍第5項的半導體基體/的製造方 法，其中矽基體具有具有平面方向（-1 〇 〇 )的主要平面 1i.如申請專利範圍第5項的半導體基體的製造方 法’其中熱處理_驟是在含有痕量矽的氣氛中執行。 1 5 ·如申請專利範圍第1 4項的半導體基體的製造 方法’其中熱處理步驟是在氫氣氛中或在氫與惰氣的氣氛 中執行。 16.如申請專利範圍第14項的半導體基體的製造 方法’其中具有多孔區域的矽基體是在具有- 9 2 °C或低 於一9 2 °C的露點的氫氣氛中被熱處理。 --------裝I"_ (請先閲讀背面之注意事項再填寫本買) 訂 本紙張尺度適用中國國家標準（CNS)八4規格（2ΐ〇χ297公釐） 62 - 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1 7 .如申請專利範圍第1 4項的半導體基體的製造 方法，其中具有多孔區域的矽基體被浸入氫氟酸溶液中以 從多孔區域的表面去除氧化物膜或天然氧化物膜，且具有 多孔區务的矽基體是在具有-9 2 °C或低於-9 2 °C的露 點的氫氣氛,中被熱處理。 1 8 種電子裝置，具有在如申請專利範圍第1項 至第4項中任一項的半導體基體、上所產生的主動區域。 1 9 .如申請專利範圍第1 8項的電子裝置，其中電 子裝置爲光電換能器》 2 0 .却申請專科範圍第1 8項的電子裝置，其中電 子裝置爲光發射裝置》 2 1 .如申請專利範圍第1 8項的電子裝置，其中電 子裝置爲電晶體。 2 2 .—種電子裝置，包含設置在如申請專利範圍第 1項至第4項中任一項的半導體基體的背面上的第一電極 '，及設置在半導體層的表面側上的第二電極。 2 3 .如申請專利範圍第1項至第4項中任一項的半 •導體.墓體，其中半導體基體及包含單晶化合物的半導體層 具有相同的導電型式。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） " --------·聋-- (請先閲讀背面之注意事項再填寫本頁) 、τ
TW087103492A 1997-03-17 1998-03-10 Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate TW385486B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6285697 1997-03-17

Publications (1)

Publication Number Publication Date
TW385486B true TW385486B (en) 2000-03-21

Family

ID=13212372

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087103492A TW385486B (en) 1997-03-17 1998-03-10 Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate

Country Status (8)

Country Link
US (1) US6106613A (zh)
EP (1) EP0866493A3 (zh)
KR (1) KR100369219B1 (zh)
CN (1) CN1104038C (zh)
AU (1) AU740030B2 (zh)
CA (1) CA2231625C (zh)
SG (1) SG77166A1 (zh)
TW (1) TW385486B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4010095B2 (ja) * 1999-10-01 2007-11-21 富士ゼロックス株式会社 面発光型半導体レーザ及びレーザアレイ
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2003023011A (ja) * 2001-07-05 2003-01-24 Matsushita Electric Ind Co Ltd バイポーラトランジスタ装置及びその製造方法
EP1349204A3 (en) * 2002-02-28 2007-05-02 Interuniversitair Microelektronica Centrum ( Imec) A method for producing a device having a semiconductor layer on a lattice mismatched substrate
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
KR20060017771A (ko) * 2003-05-06 2006-02-27 캐논 가부시끼가이샤 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
US20050148162A1 (en) * 2004-01-02 2005-07-07 Huajie Chen Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
US6958286B2 (en) * 2004-01-02 2005-10-25 International Business Machines Corporation Method of preventing surface roughening during hydrogen prebake of SiGe substrates
KR101023146B1 (ko) * 2004-04-01 2011-03-18 삼성에스디아이 주식회사 태양전지 및 그 제조방법
KR100627888B1 (ko) * 2004-05-25 2006-09-25 도시바세라믹스가부시키가이샤 화합물 반도체 성장용 기판, 그것을 이용한 화합물 반도체및 그들의 제조방법
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP4950047B2 (ja) * 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法
TWI240426B (en) * 2005-01-13 2005-09-21 Chung-Hua Li Manufacturing method for laminated structure of solar cell, electrode of solar cell, and the solar cell
DE102006003464A1 (de) * 2006-01-25 2007-07-26 Degussa Gmbh Verfahren zur Erzeugung einer Siliciumschicht auf einer Substratoberfläche durch Gasphasenabscheidung
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
KR100941305B1 (ko) * 2006-12-18 2010-02-11 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
CN101964367A (zh) * 2010-08-23 2011-02-02 中国科学院微电子研究所 一种多孔结构的衬底及其制备方法
US9349591B2 (en) 2014-10-28 2016-05-24 International Business Machines Corporation Crystal formation on non-lattice matched substrates
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US20190181218A1 (en) * 2017-12-08 2019-06-13 Qualcomm Incorporated Semiconductor device with high charge carrier mobility materials on porous silicon
CN111276869A (zh) * 2020-02-13 2020-06-12 深圳信息职业技术学院 量子点激光器及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4588451A (en) * 1984-04-27 1986-05-13 Advanced Energy Fund Limited Partnership Metal organic chemical vapor deposition of 111-v compounds on silicon
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
JP2693032B2 (ja) * 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
JP3176072B2 (ja) * 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
DE69334324D1 (de) * 1992-01-30 2010-05-06 Canon Kk Herstellungsverfahren für Halbleitersubstrat
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
DE69331816T2 (de) * 1992-01-31 2002-08-29 Canon Kk Verfahren zur Herstellung eines Halbleitersubstrats
US5356509A (en) * 1992-10-16 1994-10-18 Astropower, Inc. Hetero-epitaxial growth of non-lattice matched semiconductors
JPH08316192A (ja) * 1995-05-18 1996-11-29 Canon Inc 半導体基板の製造方法および半導体製造装置

Also Published As

Publication number Publication date
US6106613A (en) 2000-08-22
CN1193808A (zh) 1998-09-23
EP0866493A3 (en) 1999-05-26
SG77166A1 (en) 2000-12-19
CN1104038C (zh) 2003-03-26
AU5844698A (en) 1998-09-17
KR100369219B1 (ko) 2003-03-15
AU740030B2 (en) 2001-10-25
CA2231625A1 (en) 1998-09-17
CA2231625C (en) 2002-04-02
EP0866493A2 (en) 1998-09-23
KR19980080367A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
TW385486B (en) Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
JP3968566B2 (ja) 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
US7816764B2 (en) Method of controlling stress in gallium nitride films deposited on substrates
KR920006262B1 (ko) 반도체 박막형성법
US7964482B2 (en) Deposition of group III-nitrides on Ge
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
US20060286782A1 (en) Layer Growth Using Metal Film and/or Islands
JPH05235312A (ja) 半導体基板及びその製造方法
WO2009002277A1 (en) Growth of indium gallium nitride (ingan) on porous gallium nitride (gan) template by metal-organic chemical vapor deposition (mocvd)
US7327036B2 (en) Method for depositing a group III-nitride material on a silicon substrate and device therefor
KR20160070743A (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
JPH01289108A (ja) ヘテロエピタキシャル成長方法
US20230046307A1 (en) Epitaxial substrate with 2d material interposer, manufacturing method, and manufacturing assembly
JP3542491B2 (ja) 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP3780832B2 (ja) 半導体結晶の製造方法
US8889530B2 (en) Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
US20130171811A1 (en) Method for manufacturing compound semiconductor
Oshima et al. Initial stages of nanocrystal growth of compound semiconductors on Si substrates
Cheng et al. AlGaN‐based heterostructures grown on 4 inch Si (111) by MOVPE
Davis et al. Growth of AlN, GaN and AlxGa1− xN thin films on vicinal and on-axis 6H SiC (0001) substrates
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2001102303A (ja) 化合物半導体基板の製造方法
JPH05166724A (ja) シリコン基板化合物半導体装置とその製造方法
Davis et al. Growth via Mocvd and Characterization Of GaN and AlxGa1− xN (0001) Alloys for Optoelectronic and Microelectronic Device Applications

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees