CN1192241C - 测试印刷电路板的方法和装置 - Google Patents

测试印刷电路板的方法和装置 Download PDF

Info

Publication number
CN1192241C
CN1192241C CNB998029815A CN99802981A CN1192241C CN 1192241 C CN1192241 C CN 1192241C CN B998029815 A CNB998029815 A CN B998029815A CN 99802981 A CN99802981 A CN 99802981A CN 1192241 C CN1192241 C CN 1192241C
Authority
CN
China
Prior art keywords
test
circuit board
contact
panel
basic pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998029815A
Other languages
English (en)
Other versions
CN1291286A (zh
Inventor
福科·德格路依特尔
汉斯-荷曼·希根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATG Luther and Maelzer GmbH
Original Assignee
Luther and Maelzer GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19821225A external-priority patent/DE19821225A1/de
Application filed by Luther and Maelzer GmbH filed Critical Luther and Maelzer GmbH
Publication of CN1291286A publication Critical patent/CN1291286A/zh
Application granted granted Critical
Publication of CN1192241C publication Critical patent/CN1192241C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一种测试印刷电路板的方法,其中电路板(1)在特定的接触点(3)与导电的测试触点元件(5)接触,这些接触点(3)与导线轨迹(2)连接;其中测试触点元件(5)或者其中的一部分根据特定的测试程序以时钟脉冲的方式,接连与测试电压源(8)连接;并且测量在每个测试时钟脉冲期间流经该测试触点元件(5)的测试电流或者与之相关的参数。特别是对于具有高接触点密度的待测试电路板(1),通过将电路板划分成多个测试区域,并且并行测试全部或者至少其中一部分测试区域,可以缩短测试时间。该方法特别适合于在多个面板中生产的电路板。

Description

测试印刷电路板的方法和装置
本发明涉及一种测试印刷电路板的方法,其中电路板在特定的接触点与导电的测试触点元件接触,这些接触点与导线轨迹连接;其中测试触点元件或者其中的一部分根据特定的测试程序以时钟脉冲的方式,接连与测试电压源连接;并且测量在每个测试时钟脉冲期间流经该测试触点元件的测试电流或者与之相关的参数。
电路板上的接触点用来与电子元件保持接触,并且通常设置在一定的栅格中。测试触点元件也根据栅格设置。可以通过测试针实现所说测试触点元件,但也可以通过其它方式实现,例如通过一个弹性的橡胶层,该橡胶层铺设在电路板上并且设有石墨焊珠镶嵌物。如果在这些点处压在一起,所说橡胶层在这些接触点是导电的。
为了使电子元件变得越来越小,从而提高封装密度,电路板还需要设定接触点的栅格,从而使得它们越来越紧地在一起。结果,尽管这些在电器中使用的电路板通常尺寸变得越来越小,该尺寸的减小最好在制造过程中被利用,在这种制造方式中,几个基本图形或者面板设在原始电路板上。该原始电路板作为一个单元进行测试,并且只在后来分割成单个元件。
待测试电路板上日益增大的接触点密度带来的结果是,在测试过程中执行的测量次数相应地变得很多。
迄今为止已经作出了很大努力(到了一个日益更明显的程度),来缩短用来替换待测试电路板的机械时间。与此同时,为了实现短的替换时间的目的,结构上的改进已经变得值得考虑。从这一点来看,如果测量时间与替换时间的比值保持增加,则不能令人满意,所以由两个时间的总和得到的循环时间最终基本上由该测量时间决定,并且为了缩短替换时间而进行的技术上的改进看起来不再合理。
因此,本发明的目的在于缩短测量时间。
接着在开始描述的方法,该方案包括:将电路板划分成多个测试区域,其中每一个只包括部分数量的接触点,并行测试全部或者至少其中一部分测试区域。
至此原始电路板已经被设想成多个面板,提供等于面板数量的一定数量的测试区域是有意义的,其中每个测试区域包含一个面板的导线轨迹。图1中给出了一个例子。这种情况中的一个优点在于所有面板的测量时间相等。例如,以如下方式测试每个测试区域,其中围成一个导线轨迹的接触点接连以时钟脉冲的方式与测试电压源连接,通过电流的测量来确定导线轨迹是否可能存在中断故障。在这之后,为了确定与该接触点连接的导线轨迹是否可能具有不希望的与其它导线轨迹的连接,并从而表现出绝缘故障,将有触点的地方与不和该接触点通过导线轨迹连接的所有其它接触点,以时钟脉冲的方式接连地与测试电压源连接。作为它的一个变型,还可以在并行测试过程中,首先测试一个面板的中断故障,并在测试另一个面板的过程中,开始它的绝缘故障测试。
决不需要以使得它们只包含在这些测试区域中延伸的导线轨迹的方式,来进行测试区域设计。相反,这些测试区域的边界还能够以使得它们直接穿过导线轨迹的方式进行设计,使得这些导线轨迹在一定程度上跨区域。当面板的边界以同样的方式延伸时,这一点特别有用,并且将原始电路板分割成单个面板之后,会将跨区域的导线轨迹分开。图4中给出了这样一个例子。但是此处应当注意,要保证在并行测试中跨区域的导线轨迹不施加有从两侧同时作用到它们上的测试电压。通过对测试程序(算法)的适当设计可以保证这一点。通常还可能无需测试这些跨区域导线轨迹的中断故障,因为(如已经提到的)导线轨迹无论如何会被分割。
根据本发明的教导是,决不受将这些区域的边界与面板的边界要始终保持一致的约束。当然可以更一般性地理解,并且当待测试电路板只具有高的接触点密度,而没有以面板的形式重复几次的基本图案时,也可以发现它的作用。
本发明还涉及一种用于实现上面所述的方法的装置。在已知的方式中,该装置应当包含多个测试接触元件,用来与导线轨迹的接触点接触;测试电压源;程序控制装置;可变的连接装置,其能够由程序控制装置以一种方式切换,使得测试接触元件单独地或者成群地,根据特定的测试程序以时钟脉冲的方式接连地与测试电压源相连;以及计算装置,其中计算装置测量和计算流经测试接触元件的电流或者与之相关的参数。
为了能够实现单个测试区域的并行测试,根据本发明,至少上面描述的部分硬件应当增大到对应于测试区域的数量。在实际中,这意味着至少应当提供多倍数量的用于实现测试区域的并行测试的计算装置。
一般地,关于并行测试,注意到应当满足下面的两个条件:
1.测试应当互相独立地进行,并且一个测试操作不需要等待另一个测试操作的结果。换句话说,这意味着一个测试区域的测量结果必须不是另一个测试区域的测量的基础。
2.对于并行测试,不应共用同一资源。在实际中,这意味着在多个配置中应当包括测量或者计算所需要的硬件。
考虑到实现本发明的方法,还能够通过以已知的方式(例如在EP-B1-0,108,405中描述的),并排放置的测试模块实现单个测试区域。根据本专利说明书的现有技术的起始点是通过另外购买模块,测试装置的所有者可以随意地扩展他的测试台。使得这些模块自动地并行操作的概念在该已经印刷的出版物中并没有出现。当然它们准备以一个单独的大模块的方式工作,使得能够执行非常远的测试点之间的测试,即使在很大的电路板中。
从上面所述的现有技术的情况出发,因此已知一种测试印刷电路板的装置,具有几个并排设置的测试模块,与多个导电的测试接触元件相连接的每个所说测试模块,能够根据特定的测试程序与电路板上的接触点连接。
如果将如上所述的本发明的并行测试的构思应用到已知装置中,得到的一个教导在于设计一个测试程序,使得这些测试模块同时并相互独立地测试相对于它们空间上分配的电路板的测试区域。
下面参照附图说明本发明的实施例的例子。这些附图为:
图1是具有四块面板的待测试的原始电路板的俯视图;
图2是穿过原始电路板的II-II的剖面图和用示意图表示的测试装置,通过传统的方式对该电路板进行测试;
图3是图2的测试装置的一部分和已经根据本发明进行改变的电路元件,从而能够实现根据本发明的测试方法;
图4是另一个具有两块面板的待测试原始电路板的俯视图,但具有跨区域的导线轨迹;
图5是图2中的测试装置的一部分,适合于测试图4中的原始电路板,另外根据本发明的方式构造,作为图3的一个变型;
图6是示意性表示的由几个自动测试模块组成的测试台;和
图7至13是示意性表示的由几个测试模块组成的图6中的测试台的几个应用的例子。
图1表示由四个面板A、B、C和D组成的待测试的原始电路板1。每个面板设有相同图案的导线轨迹2和接触点3,这里接触点3设在栅格中。接触点3用来与电子元件(图中没有示出)接触。
图2表示电路板1的截面II-II。该截面中包括两块面板C和D的接触点3a,3b,3c,3d,3e和3f。此处电路板1放置在测试装置中,由于这些是已知的,仅以示意的方式画出。
该测试装置包括一个适配器4,其设置在电路板1上,并且由例如三个彼此分开并设有用来让测试针5穿过的板组成。测试针5由金属制成。它们包括位于正对电路板1的面上的测试探针,并且在远离电路板1的末端上与开关矩阵模块7的相应的配对接触点6保持接触。开关矩阵模块7的配对接触点6设置在栅格中。
在目前的情况中,电路板1的接触点3设置在栅格中;但它们还可以不同于栅格。另外,也不是绝对必须将开关矩阵模块7的配对接触点6设置在栅格中。适配器4还具有的任务是当接触点3和/或配对接触点6位于栅格以外时,保证与接触点3的终端连接。在这种情况中,测试针5以适当倾斜的方式插入到适配器4的三个板中。
开关矩阵模块7与测试电压源8以及控制电路9相连接。控制电路9用特定的测试时钟脉冲控制开关矩阵模块7,使得通过连续改变的方式确定的测试针与测试电压源8相连接。测试电压源8的一部分由控制电路提供有时钟脉冲,使得其只在一个时钟脉冲期间提供测试电压,并且在时钟脉冲之间关闭所说的测试电压。从上面的描述中可以得出,开关矩阵模块7以可变连接方式的硬件方式(通常的说法)实现,反之认为控制电路9是以程序控制方式的软件方式(通常的说法)实现,因此根据特定的测试程序以时钟脉冲的方式,通过程序控制装置可以转变连接方式,在该方式中,测试接触元件(此处为测试针5)可以单独地或者成群地与测试电压源8连接。
然后,利用同样与开关矩阵模块7连接的计算电路10进行关于在单个时钟脉冲期间测试电流是否流经的测量。无需说明的是,除了测试电流,也可以测量与之相关的其它电参数。
控制电路9根据其内部的特定测试程序(算法)工作,通过它能够确定导线轨迹是否被中断(中断故障)或者是否存在与其它导线轨迹的短路(绝缘故障)。
考虑到确定一个中断故障,在每种情况中两个测试针5加有由测试电压源8接连作用在其上的测试电压,对所说两个测试针5进行选择,使得待测试的导线轨迹2在由它们连接的接触点3之间延伸。由计算电路10确定的测试结果(电流流动是否存在)可以与例如核对用板的预定数据进行比较。在偏离核对用板的预定数据的情况下,存在中断故障,如果需要的话,可以确定中断的位置,因为已经知道所怀疑的导线轨迹的接触点位置。
考虑到确定一个绝缘故障,一端与导线轨迹2的接触点4相连接,另一端与其余接触点3相连接的测试针5加有由测试电压源8接连作用在其上的测试电压。由计算电路10确定的测试结果再与核对用板的数据相比较。在有偏差的情况中存在绝缘故障。如果需要的话,也可以得出故障的位置所在。
参照图2已经说明的已知测试方法的一个基本方面在于连续处理原始电路板1的各接触点。这意味着,例如,以上面所述的方式测试在接触点3a和3b之间延伸的面板C的导线轨迹2的中断,在此之后,对在面板D的接触点3a和3b之间延伸的导线轨迹2再进行一次同样的测试。以图1中的原始电路板1作为基础,则根据现有技术,在接触点3a和3b之间延伸的导线轨迹2上进行的测试一共要接连进行4次。
现在,利用根据本发明的方法,提出并行,也就是同时进行四个面板A、B、C和D的导线轨迹中断测试和/或一个导线轨迹与其它轨迹之间的绝缘测试。很明显在这种情况中的测试时间仅仅是在传统方式中进行测试所需要的测试时间的四分之一。
图3表示如何以硬件的方式实现根据本发明的方法。由于图2中的元件1-7以没有改变地在根据本发明的测试装置中出现,在图3中只给出了没有改变的开关矩阵模块7的一部分,并且除此以外,给出了实现本发明的新电路元件。后面的新元件是四个计算电路10a,10b,10c和10d,每个都与开关矩阵模块7连接。利用这四个计算电路分别进行对四个面板A,B,C和D的测试的计算。控制电路9再产生测试时钟脉冲,并且向测试电压源8以及四个计算电路10a-10d提供时钟脉冲。另外,控制电路9根据修改后的测试程序控制开关矩阵模块7。具体是以这样的方式,例如,与四个面板A、B、C和D的测试触点3a和3b(总共8个)接触的测试针加有由同时作用在它们上的测试电压源8产生的测试电压,使得电流流经这四个导线轨迹2。由四个计算电路10a-10d分别地和并行地测量流经的电流。如果一个计算电路测量不到电流,则该导线轨迹2可能中断了。
然后四个计算电路10a-10d的测试结果组合在一个组合计算电路11中。在后者中,以并行的方式与核对用板的数据进行比较。同样地该组合计算电路11根据测试时钟脉冲工作,并且至此以后接着与控制电路9相连接。
在这里应当注意的是,该测试程序不需要对所有测试区域以同样的方式开始。因此,还可能的是,在一个测试区域中,首先进行中断故障的测试,然后进行绝缘故障的测试,但是在另一个测试区域中以其它方式进行测试。
在图4中给出了一个待测试的原始电路板,其中测试区域A、B各对应一个面板,与图1中的电路板不同,其中含有跨区域的导线轨迹2’。例如在两个面板分开之后,后者对于插入到上述点处的导线轨迹2’的接插件可能构成连接的接触。这里重要的是,在并行测试中位于不同测试区域的跨区域的导线轨迹2’的测试点3’不加有同时作用给它们的测试电压,因为这可能导致错误的结果。然而,通过由合适的算法实现的测试程序,可能没有任何困难地满足这些要求。
为了能够利用根据本发明的方法测试根据图4的原始电路板,图5也表示一种与根据图2的已知测试装置相比的新元件。为了能够并行地测试两个测试区域A和B,此处不仅给出了双倍的计算电路10,而且也给出了双倍的控制电路9和测试电压源8。
包含所必需的测试程序的控制电路9a用来测试测试区域A。控制电路9a控制测试电压源8a,测试电压源8a依次以合适的循环时间向开关矩阵模块7提供测试电压。通过控制电路9a实现在开关矩阵模块7中对测试区域A的适当的开关转换,至此以后与开关矩阵模块7相连接。依靠合适的连接,测试区域A的测试结果由开关矩阵模块7提供给计算电路10a,同样依靠合适的连接,至此以后由控制电路9a提供时钟脉冲。
测试区域B的一部分由控制电路9b、测试电压源8b和计算电路10b以模拟的方式测试。
两个控制电路9a和9b的一部分通过合适的连接由同一个时钟脉冲发生器12控制。
经过合适的连接,将由计算电路10a得到的测试区域A的计算结果和由计算电路10b得到的测量区域B的计算结果提供给组合计算电路11,从而能够记录和任意地显示在整个电路板1上的中断故障和绝缘故障,而不论是测试区域A中的还是测试区域B中的。
本发明关于利用测试区域的测试装置的并行测试的构思的应用,通过并排设置的几个测试模块(例如在EP-B1 0,108,404中公开的)来实现,在下面的图6至13的基础上进行解释。
在图6中简要给出了测试台13,由在两列三行中并排设置的总共六个自动测试模块U、V、W、X、Y和Z组成,它们并行工作,并且形成具有六个子工作台的矩形测试台。在这里上面所述的实施例中给出的开关矩阵模块7由六个测试模块U-Z代替。每个测试模块具有其自己的控制电路(图中没有显示),其自己的测试电压源(图中没有显示)和其自己的计算电路(图中没有显示)。另外,最好存在一个主控制电路元件,具体提供测试测试模块U-Z的同时操作和测试模块U-Z的任何需要的相互的组合。另外,提供一个主组合计算电路,它记录和任意地显示整个测试区域13中的中断故障和绝缘故障。
这种由几个自动测试模块U-Z组成,用于电路板的并行测试的测试台13的几个应用的例子由下面的图7至13表示。
首先,图7表示对仅仅覆盖测试台13的一个子工作台Y的单个电路板1进行测试的情况。在这种应用中,与仅由一个模块组成的测试台13的结构相比较,没有节省时间,因为其余五个自动测试模块U-X和Z不影响测试操作。
在图8的应用例子中,覆盖整个测试台13的电路板1放置在测试台13上,因此电路板1不是由几个面板组成,而是导线轨迹在整个电路板1上伸展。由于覆盖子面板U-Z的电路板1上的导线轨迹,与仅由一个模块构成的测试台13的结构相比较,只节省了相对较少的时间。
如图9所示,如果另一方面,待测试电路板1覆盖测试台13的一列中的三个子工作台X-Z,并且包括与子工作台X,Y,Z对齐放置的三个面板A、B、C,则在与仅由一个模块构成的测试台13的结构相比较中,时间的节省是3的因数,因为电路板1的三个面板A、B、C并行进行测试。
例如如图10所示,如果待测试电路板1同样覆盖测试台13的一列中的三个子工作台X-Z上,并包括各自进入到中间的子工作台Y上的两个面板A、B,则与仅由两个模块构成的测试台13的结构相比较中,时间的节省比上面所述的3的因数(图9)更少,但大于1的因数,使得在这种情况下并行测试也是有利的。
另外,如图11所示,两个相同但彼此分开的电路板1,每个分别覆盖具有三个子工作台U-W和X-Z的一列测试台13,可以进行并行测试。在使用同样的测试模块U-W和X-Z的情况中,如果测试每个电路板1的全部接触点3或者导线轨迹2,则也可以节省相应的时间。
作为图11中的应用例子的延续,如图12所示,也可以在两个彼此连续的测试阶段中测试两个相同的电路板1。在第一个测试阶段中,通过测试台13的第一列U-W测试第一个电路板1的第一部分导线轨迹2(和接触点3)。在并行执行的第二个测试阶段中,通过测试台13的第二列X-Z测试第二个电路板1的第二部分导线轨迹2(和接触点3),从而第一部分的导线轨迹2与第二部分的这些彼此互不相同,并且导线轨迹2的这两部分包括了电路板1的全部导线轨迹2。接下来交换两个电路板1,第一电路板1经过第二列X-Z的第二测试阶段,第二电路板1经过第一列U-W的第一测试阶段。
根据图12的例子,另一种可能是根据一种装配线工序测试电路板1。这意味着具有六个子工作台U-Z的第一测试计算机与具有六个子工作台U-Z的另一个测试计算机相邻,使得两部分导线轨迹1在不同的测试计算机中进行测试。这里也能实现可观的时间收益。
如图13给出另一个应用的例子,两个不同的电路板1,每个具有一列测试台13的大小,同时在一个测试计算机中进行测试。在这种情况下,在特定的环境中对于测试台13的两个列U-W和X-Z需要使用不同的适配器。
另外,压缩电路板1上的接触点3,使得将并排设置的接触点3与测试针5同时接触的困难增大。然而为了能够进行对以紧密压缩方式并排设置的接触点3的测试,已经提出通过共同地覆盖和使得所说接触点短路的测试表面来接触这些个接触点3。通过位于上面所述的测试表面之外的电路板1的接触点3的导线轨迹2,则至少能够到达共同受到覆盖的接触点3中的一个。已经知道,与本发明的并行测试的概念相结合,这种测试还有助于节省时间。
上面所述的应用例子仅仅是可能的应用的一个示范性选择。本领域的普通技术人员会很容易地得到其它应用,还可能使这些上面所述的组合的形式,用于具有几个自动测试模块的并行测试。另外该应用不限于具有六个测试模块的测试台。

Claims (4)

1.一种测试裸印刷电路板上的绝缘和/或中断故障的方法,上述印刷电路板包括多个相同的基本图案或导线轨迹的面板,所述方法包括:
(a)在与导线轨迹相连的多个接触点用多个导电测试接触元件接触至少两个基本图案或电路板的面板;
(b)根据测试程序接连地以时钟脉冲方式将所述至少两个基本图案或面板的接触元件与测试电压源相连,并且并行地测试所述至少两个基本图案或面板的接触元件;以及
(c)在每个测试时钟脉冲中,测量流经测试接触元件的测试电流或与其有关的参数,以检测印刷电路板的导线轨迹的任何绝缘或中断故障。
2.一种测试裸印刷电路板上的绝缘和中断故障的设备,上述印刷电路板包括多个相同的基本图案或导线轨迹的面板,所述电路板具有与多个导线轨迹相连的多个接触点,所述设备包括:
(a)多个测试接触元件,用于接触所述多个触点;
(b)测试电压源;
(c)程序控制装置;
(d)可变连接装置,该装置能够根据测试程序,通过程序控制装置转接,单个地或成组地接连地以时钟脉冲的方式将测试接触元件连接到测试电压源;以及
(e)多个估算装置,该装置测量并且估算流过测试接触装置的电流,和与其有关的参数,用于并行测试至少两个基本图案或面板。
3.根据权利要求2所述的设备,包括多个测试电压源和多个程序控制装置。
4.一种用于测试裸印刷电路板上的绝缘和中断故障的设备,上述印刷电路板包括多个相同的基本图案或导线轨迹的面板,所述电路板具有与多个导线轨迹相连的多个接触点,所述设备包括:
(a)多个并排排列的测试模块;和
(b)多个与所述多个测试模块相连的测试接触元件,其可根据测试程序连接到所述接触点,使得测试模块能够同时并且相互独立地测试与各个测试模块相连的基本图案或面板。
CNB998029815A 1998-02-18 1999-02-10 测试印刷电路板的方法和装置 Expired - Fee Related CN1192241C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19806830 1998-02-18
DE19821225.9 1998-05-12
DE19806830.1 1998-05-12
DE19821225A DE19821225A1 (de) 1998-02-18 1998-05-12 Verfahren und Vorrichtung zum Prüfen von gedruckten Leiterplatten

Publications (2)

Publication Number Publication Date
CN1291286A CN1291286A (zh) 2001-04-11
CN1192241C true CN1192241C (zh) 2005-03-09

Family

ID=26043957

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998029815A Expired - Fee Related CN1192241C (zh) 1998-02-18 1999-02-10 测试印刷电路板的方法和装置

Country Status (6)

Country Link
US (1) US6525526B1 (zh)
EP (1) EP1057038B1 (zh)
JP (1) JP2002504690A (zh)
CN (1) CN1192241C (zh)
AT (1) ATE224061T1 (zh)
WO (1) WO1999042850A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102166747A (zh) * 2010-02-26 2011-08-31 鸿富锦精密工业(深圳)有限公司 利用机械手臂测试物体的系统及方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20005123U1 (de) 2000-03-20 2001-08-02 Atg Test Systems Gmbh Vorrichtung zum Prüfen von Leiterplatten
CN100354637C (zh) * 2003-09-09 2007-12-12 华为技术有限公司 测试电路及其测试方法
TWI288241B (en) * 2005-11-30 2007-10-11 Ip Leader Technology Corp Probing apparatus, probing print-circuit board and probing system for high-voltage matrix-based probing
JP2008002823A (ja) * 2006-06-20 2008-01-10 Nidec-Read Corp 基板検査装置及び基板検査方法
DE102008006130A1 (de) 2008-01-25 2009-07-30 Atg Luther & Maelzer Gmbh Modul für einen Paralleltester zum Prüfen von Leiterplatten
JP5290697B2 (ja) * 2008-10-20 2013-09-18 日置電機株式会社 基準データ作成方法および回路基板検査装置
JP5208787B2 (ja) * 2009-02-02 2013-06-12 日置電機株式会社 回路基板検査装置および回路基板検査方法
US8269505B2 (en) * 2009-12-15 2012-09-18 International Business Machines Corporation Locating short circuits in printed circuit boards
EP2348324B1 (en) * 2010-01-19 2012-09-26 Research In Motion Limited Test apparatus, manufacturing method, and pallet for parallel RF testing of printed circuit boards
US8289042B2 (en) * 2010-01-19 2012-10-16 Research In Motion Limited Test apparatus and pallet for parallel RF testing of printed circuit boards
DE102011081713A1 (de) * 2011-08-29 2013-02-28 Siemens Aktiengesellschaft Verdrahtungsprüfeinrichtung
US9551744B2 (en) * 2013-02-04 2017-01-24 Hamilton Sundstrand Corporation Detecting early failures in printed wiring boards
JP6182974B2 (ja) * 2013-05-20 2017-08-23 日本電産リード株式会社 基板検査方法
JP6238795B2 (ja) * 2014-03-05 2017-11-29 日置電機株式会社 抵抗測定装置および基板検査装置
EP2990817A1 (de) * 2014-09-01 2016-03-02 Siemens Aktiengesellschaft Kompakte Prüfanordnung für Leiterplatten
WO2017102025A1 (en) * 2015-12-18 2017-06-22 Pepperl+Fuchs Gmbh Methods and apparatuses for monitoring the functionality of redundantly interconnected contacts
CN107356861A (zh) * 2017-07-13 2017-11-17 安徽中微电子科技有限公司 一种基于lifi信号的贴片电路板质量检测装置及检测方法
CN109471018A (zh) * 2018-11-26 2019-03-15 梅州市志浩电子科技有限公司 一种led灯印制电路板的成品分割测试方法
CN110609223A (zh) * 2019-06-25 2019-12-24 眸芯科技(上海)有限公司 嵌入式系统的自动化测试系统及方法
CN110531162A (zh) * 2019-08-30 2019-12-03 苏州浪潮智能科技有限公司 一种测试方法及装置
TWI760897B (zh) * 2019-12-05 2022-04-11 仁寶電腦工業股份有限公司 測試治具及測試方法
US11221360B1 (en) 2020-06-12 2022-01-11 Lat Enterprises, Inc. Multiple circuit board tester

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3240916C2 (de) 1982-11-05 1985-10-31 Luther, Erich, Ing.(Grad.), 3003 Ronnenberg Vorrichtung zum Prüfen von elektrischen Leiterplatten
US5032789A (en) * 1989-06-19 1991-07-16 Hewlett-Packard Company Modular/concurrent board tester
US5377124A (en) * 1989-09-20 1994-12-27 Aptix Corporation Field programmable printed circuit board
DE4009296A1 (de) 1990-03-20 1991-09-26 Krone Ag Vorrichtung zur pruefung von leiterplatten und verfahren zur pruefung von leiterplatten unter verwendung dieser vorrichtung
WO1992013281A1 (en) 1991-01-22 1992-08-06 Vlsi Technology, Inc. Method to reduce test vectors/test time in devices using equivalent blocks
US5457380A (en) * 1994-05-11 1995-10-10 Genrad, Inc. Circuit-test fixture that includes shorted-together probes
JPH08136614A (ja) 1994-11-09 1996-05-31 Fujitsu Ltd 回路試験装置
US6124715A (en) * 1998-04-13 2000-09-26 Lucent Technologies, Inc. Testing of live circuit boards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102166747A (zh) * 2010-02-26 2011-08-31 鸿富锦精密工业(深圳)有限公司 利用机械手臂测试物体的系统及方法

Also Published As

Publication number Publication date
EP1057038A1 (de) 2000-12-06
CN1291286A (zh) 2001-04-11
US6525526B1 (en) 2003-02-25
EP1057038B1 (de) 2002-09-11
ATE224061T1 (de) 2002-09-15
WO1999042850A1 (de) 1999-08-26
JP2002504690A (ja) 2002-02-12

Similar Documents

Publication Publication Date Title
CN1192241C (zh) 测试印刷电路板的方法和装置
KR100288344B1 (ko) 프린트배선판용검사전극유니트와그것을포함하는검사장치및프린트배선판용의검사방법
CN1072362C (zh) 具有已改善故障检测覆盖率的制作缺陷分析仪
CN1714296A (zh) 有针对性应用的基于事件的半导体存储器测试系统
JPH10170611A (ja) 実装済み回路基板の標準及び制限アクセス・ハイブリッド試験用取付具
CN1719275A (zh) 用于测试装置的平行校准系统
CN110137155B (zh) 一种阵列基板母板
CN106249960A (zh) 触控显示面板和触控显示装置
JPH10227826A (ja) プリント回路基板の試験装置及びその方法
CN106959381A (zh) 一种面板测试装置
JP5208787B2 (ja) 回路基板検査装置および回路基板検査方法
CN202196145U (zh) 一种电缆绝缘耐压测试工装
CN208547688U (zh) 电阻检测装置及系统
CN106019654A (zh) 探针单元、阵列基板的检测设备及检测方法
JP2004511781A (ja) プリント回路基板を検査するための検査装置のモジュール
CN1042673C (zh) 测试装置
JP2000009755A (ja) プリント基板検査用治具基板およびプリント基板検査方法
JP3708438B2 (ja) プリント回路基板テスタ
JPH07270476A (ja) 線状電極の欠陥検出方法および欠陥検出装置
KR20010041066A (ko) 인쇄회로판의 시험방법 및 그 장치
CN202956462U (zh) 一种面板测试装置
JP2021179364A (ja) 検査データ作成装置および検査データ作成方法
CN104698310A (zh) 一种双系统fpc测试装置及其测试方法
CN1912632A (zh) 电路板测试装置
JP3332203B2 (ja) コンタクトフィルム及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee