CN110531162A - 一种测试方法及装置 - Google Patents

Abstract

本申请提供一种测试方法及装置，所述方法包括：根据设定的待测试印刷电路板PCB的第一数量以及待测试信号线的第二数量，确定N个待测试印刷电路板PCB以及每个待测试PCB对应的M个待测试信号线，其中，所述第一数量和第二数量均为大于零的正整数，N等于第一数量，M等于第二数量；对每个待测试PCB的每条待测试信号线进行阻抗测试上述技术方案可以自动确定待测试的PCB和待测试信号线，避免了人工手动操作，从而可以提高测试效率和准确性。

Description

一种测试方法及装置

技术领域

本发明涉及计算机领域，尤其涉及测试方法及装置。

背景技术

目前，PCB(Printed Circuit Board，印制电路板)内的信号线传输速率越来越高，所以板卡信号线的特性阻抗参数越来越重要，而特性阻抗的测试分为测板内和板边测试。研发测试人员对PCB板的测试需求越来越高，因此在产品设计阶段，管控PCB特性阻抗是非常重要的一个环节。

目前，对PCB内高速信号线的特性阻抗测试，通常是人工手动设置待测试的PCB以及PCB对应的待测试信号线，并且测试后的数据需要人工录入，不仅操作繁琐而且极其容易出错。

发明内容

本申请所要解决的技术是提供一种测试方法及装置，可以减少人工手动操作，从而提高测试效率和准确性。

为了解决上述技术问题，本申请提供了一种测试方法，所述方法包括：

根据设定的待测试印刷电路板PCB的第一数量以及待测试信号线的第二数量，确定N个待测试印刷电路板PCB以及每个待测试PCB对应的M个待测试信号线，其中，所述第一数量和第二数量均为大于零的正整数，N等于第一数量，M等于第二数量；

对每个待测试PCB的每条待测试信号线进行阻抗测试。

可选地，所述对每个待测试PCB的每条待测试信号线进行阻抗测试之后，所述方法还包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告。

可选地，所述根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，生成一个测试报告，其中，所述测试报告包括N个待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

可选地，所述根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，对N个待测试PCB分别生成相应的测试报告，其中，每个测试报告包括该待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

可选地，所述方法还包括：

当对任一确定的待测试PCB的任一待测试信号线进行阻抗测试后，截图并保存该阻抗测试的测试数据。

本申请还提供一种测试装置，所述装置包括：存储器和处理器；

所述存储器，用于保存用于测试的程序；

所述处理器，用于读取执行所述用于测试的程序，执行如下操作：

根据设定的待测试印刷电路板PCB的第一数量以及待测试信号线的第二数量，确定N个待测试印刷电路板PCB以及每个待测试PCB对应的M个待测试信号线，其中，所述第一数量和第二数量均为大于零的正整数，N等于第一数量，M等于第二数量；

对每个待测试PCB的每条待测试信号线进行阻抗测试。

可选地，所述处理器，用于读取执行所述用于测试的程序，还执行如下操作：

所述对每个待测试PCB的每条待测试信号线进行阻抗测试之后，根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告。

可选地，根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，生成一个测试报告，其中，所述测试报告包括N个待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

可选地，根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，对N个待测试PCB分别生成相应的测试报告，其中，每个测试报告包括该待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

可选地，所述处理器，用于读取执行所述用于测试的程序，还执行如下操作：

当对任一确定的待测试PCB的任一待测试信号线进行阻抗测试后，截图并保存该阻抗测试的测试数据。

本申请包括：根据设定的待测试印刷电路板PCB的第一数量以及待测试信号线的第二数量，确定N个待测试印刷电路板PCB以及每个待测试PCB对应的M个待测试信号线，其中，所述第一数量和第二数量均为大于零的正整数，N等于第一数量，M等于第二数量；对每个待测试PCB的每条待测试信号线进行阻抗测试上述技术方案可以自动确定待测试的PCB和待测试信号线，避免了人工手动操作，从而可以提高测试效率和准确性。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1是本发明实施例一的测试方法的流程图；

图2是本发明实施例一的测试装置的结构示意图；

图3是本申请示例一的测试方法的流程图。

具体实施方式

本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。

实施例一

如图1所示，本实施例提供一种测试方法，所述方法包括：

步骤S101、根据设定的待测试印刷电路板PCB的第一数量以及待测试信号线的第二数量，确定N个待测试印刷电路板PCB以及每个待测试PCB对应的M个待测试信号线，其中，所述第一数量和第二数量均为大于零的正整数，N等于第一数量，M等于第二数量；

步骤S102、对每个待测试PCB的每条待测试信号线进行阻抗测试。

可选地，所述对每个待测试PCB的每条待测试信号线进行阻抗测试之后，所述方法还包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告。

可选地，所述根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告可以包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，生成一个测试报告，其中，所述测试报告包括N个待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

可选地，所述根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告可以包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，对N个待测试PCB分别生成相应的测试报告，其中，每个测试报告包括该待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

可选地，所述方法还可以包括：

当对任一确定的待测试PCB的任一待测试信号线进行阻抗测试后，截图并保存该阻抗测试的测试数据。

上述技术方案可以自动确定待测试的PCB和待测试信号线，避免了人工手动操作，从而可以提高测试效率和准确性。同时，测试数据可以自动导入到测试报告，也有效的减少了人工录入的工作成本，并降低了错误率。

如图2所示，本实施例还提供一种测试装置，所述装置包括：存储器10和处理器20；所述存储器10，用于保存用于测试的程序；

所述处理器20，用于读取执行所述用于测试的程序，执行如下操作：

根据设定的待测试印刷电路板PCB的第一数量以及待测试信号线的第二数量，确定N个待测试印刷电路板PCB以及每个待测试PCB对应的M个待测试信号线，其中，所述第一数量和第二数量均为大于零的正整数，N等于第一数量，M等于第二数量；

对每个待测试PCB的每条待测试信号线进行阻抗测试。

可选地，所述处理器20，用于读取执行所述用于测试的程序，还可以执行如下操作：

所述对每个待测试PCB的每条待测试信号线进行阻抗测试之后，根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告。

可选地，根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告可以包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，生成一个测试报告，其中，所述测试报告包括N个待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

可选地，根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告可以包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，对N个待测试PCB分别生成相应的测试报告，其中，每个测试报告包括该待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

可选地，所述处理器20，用于读取执行所述用于测试的程序，还可以执行如下操作：

当对任一确定的待测试PCB的任一待测试信号线进行阻抗测试后，截图并保存该阻抗测试的测试数据。

上述技术方案可以自动确定待测试的PCB和待测试信号线，避免了人工手动操作，从而可以提高测试效率和准确性。同时，测试数据可以自动导入到测试报告，也有效的减少了人工录入的工作成本，并降低了错误率。

示例一

下面结合进一步说明本申请的测试方法。

如图3所示，本示例的测试方法可以包括：

步骤S201、确定待测试PCB的第一数量和待测试信号线的第二数量；

步骤S202、根据第一数量和第二数量确定多个N个待测试印刷电路板PCB以及每个待测试PCB对应的M个待测试信号线；

本示例中，第一数量与第二数量可以相等，也可以不相等。

例如，若设定第一数量为20，第二数量也为20，则自动确定20个待测试的PCB，并从每个待测试PCB上确定20个待测试信号线。本示例中，可以按照预先设定的规则选定20个待测试PCB，然后再从待测试PCB的每个板层选定一条或者多条待测试信号线，使得待测试PCB的每个板层都有待测试信号，并且确定的待测试信号线的总数量等于20(即第二数量)。也就是说，选定的待测试信号线需要分布在待测试PCB的每个板层。

步骤S203、对每个待测试PCB的每条待测试信号线进行阻抗测试；

本示例中，可以对待测试PCB进行编号，然后按照编号依次对每个待测试PCB进行阻抗测试。对某一个待测试PCB进行阻抗测试时，可以按照待测试信号线的编号，依次对确定的待测试信号线进行阻抗测试，当所有待测试信号线的阻抗测试完成后，对下一个待测试PCB进行测试，直到完成所有待测试PCB的阻抗测试。

步骤S204、根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成测试报告；

本示例中，可以根据所有待测试PCB的测试数据生成在一个测试报告，也可以每个待测试PCB分别生一个测试报告。

以步骤S202假设的数据为例，可以生成一个测试报告，该报告中包含20个待测试PCB的阻抗测试数据，每个待测试PCB的阻抗测试数据包括20个待测试信号线的测试数据，每个待测试信号线的测试数据包括该信号线的阻抗最大值、阻抗最小值和阻抗平均值。

也可以每个待测试PCB分别生成1个测试报告，也就是最终20个测试报告，每个测试报告报告该待测试PCB的每个待测试信号线的测试数据。同样，每个待测试信号线的测试数据包括该信号线的阻抗最大值、阻抗最小值和阻抗平均值。

本示例中，每个测试数据与待测试PCB的PCB标识以及待测试信号线的信号线标识对应，从而可以清楚识别每个待测试PCB的每个待测试信号线的测试结果，当出现测试结果异常时，可以快速定位到具体的待测试PCB的待测试信号线。

步骤S205、当对任一确定的待测试PCB的任一待测试信号线进行阻抗测试后，截图并保存待测试PCB对应的每条待测试信号线该阻抗测试的阻抗测试数据图。

本示例中，可以将截图保存到指定文件夹中，从而可以在出现测试结果异常时，进行数据分析和统计。

上述技术方案可以自动确定待测试的PCB和待测试信号线，避免了人工手动操作，从而可以提高测试效率和准确性。同时，测试数据可以自动导入到测试报告，也有效的减少了人工录入的工作成本，并降低了错误率。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且包括任何信息递送介质。

Claims (10)

1.一种测试方法，其特征在于，所述方法包括：

根据设定的待测试印刷电路板PCB的第一数量以及待测试信号线的第二数量，确定N个待测试印刷电路板PCB以及每个待测试PCB对应的M个待测试信号线，其中，所述第一数量和第二数量均为大于零的正整数，N等于第一数量，M等于第二数量；

对每个待测试PCB的每条待测试信号线进行阻抗测试。

2.如权利要求1所述的测试方法，其特征在于，所述对每个待测试PCB的每条待测试信号线进行阻抗测试之后，所述方法还包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告。

3.如权利要求2所述的测试方法，其特征在于，所述根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，生成一个测试报告，其中，所述测试报告包括N个待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

4.如权利要求2所述的测试方法，其特征在于，所述根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，对N个待测试PCB分别生成相应的测试报告，其中，每个测试报告包括该待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

5.如权利要求1所述的测试方法，其特征在于，所述方法还包括：

当对任一确定的待测试PCB的任一待测试信号线进行阻抗测试后，截图并保存该阻抗测试的测试数据。

6.一种测试装置，所述装置包括：存储器和处理器；其特征在于：

所述存储器，用于保存用于测试的程序；

所述处理器，用于读取执行所述用于测试的程序，执行如下操作：

根据设定的待测试印刷电路板PCB的第一数量以及待测试信号线的第二数量，确定N个待测试印刷电路板PCB以及每个待测试PCB对应的M个待测试信号线，其中，所述第一数量和第二数量均为大于零的正整数，N等于第一数量，M等于第二数量；

对每个待测试PCB的每条待测试信号线进行阻抗测试。

7.如权利要求6所述的测试装置，其特征在于，所述处理器，用于读取执行所述用于测试的程序，还执行如下操作：

所述对每个待测试PCB的每条待测试信号线进行阻抗测试之后，根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告。

8.如权利要求7所述的测试装置，其特征在于，根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，生成一个测试报告，其中，所述测试报告包括N个待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

9.如权利要求7所述的测试装置，其特征在于，根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识生成所述N个待测试PCB的测试报告包括：

根据每个待测试PCB的PCB标识以及对应的每条待测试信号线的信号线标识，对N个待测试PCB分别生成相应的测试报告，其中，每个测试报告包括该待测试PCB对应的每条待测试信号线的阻抗最大值、阻抗最小值和阻抗平均值。

10.如权利要求6所述的测试装置，其特征在于，所述处理器，用于读取执行所述用于测试的程序，还执行如下操作：

当对任一确定的待测试PCB的任一待测试信号线进行阻抗测试后，截图并保存该阻抗测试的测试数据。