CN100354637C

CN100354637C - 测试电路及其测试方法

Info

Publication number: CN100354637C
Application number: CNB031565603A
Authority: CN
Inventors: 李大军; 陈进文
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2003-09-09
Filing date: 2003-09-09
Publication date: 2007-12-12
Anticipated expiration: 2023-09-09
Also published as: CN1595183A

Abstract

本发明公开了一种测试电路及其测试方法，所述测试电路组成如下：由至少两个开关串联组成的串路；由至少两组所述串路并联组成的并路；与所述并路并联的测试模块；一端接至一组所述串路的任意两个所述开关之间，另一端接至另一组所述串路的任意两个所述开关之间的待测电子元件。所述测试方法通过控制待测电子元件所接至的两组串路中的各个开关的工作状态，来进行测试。通过采用本发明测试电路及其测试方法的测试设备具有体积小巧、造价成本低，测试结果精确的优点。

Description

测试电路及其测试方法

技术领域

本发明涉及通信领域的测试技术，特别涉及一种测试电路及其基于该测试电路的测试方法。

背景技术

目前，为了掌握电子设备的内部工作状态，通常需要对其内部电路的某些电子元件进行测试。例如对通信设备的背板进行测试，通常采用专用的背板测试设备，因为通信设备上的背板具有连接的网络数目多，需要测试的电子元件数量多等特点，所以通常需要通过多个测试通道对内部的电子元件进行测试。专用的背板测试设备一般需要通过大规模的切换阵列来实现对多个测试通道进行切换选取。在现有的专用背板测试设备中，一般采用多个并列的触点继电器来制作切换阵列，任意两个触点继电器就可以组成一个测试通道。

参照图1，是在目前专用的背板测试设备中，采用触点继电器制作切换阵列的电路图，切换阵列1中包含有多个并列的触点继电器r₁、r₂、r₃......r_n，每个触点继电器的断开和闭合工作状态均由译码控制电路进行控制，译码控制电路由CPU进行集中控制；每个触点继电器的一端连接至背板上的待测电子元件，另一端连接至测试模块。如当切换阵列1中的两个触点继电器r₁、r₂的一端分别连接到一个待测电阻3的两端时，通过译码控制电路的控制，使输入到该两个触点继电器r₁、r₂的控制信号为高电平，则该两个触点继电器r₁、r₂可进入到闭合工作状态；则两端分别连接到该两个触点继电器r₁、r₂另一端的测试模块则可以通过该形成的串联回路测试出待测电阻3的电阻值。但是测试出的实际电阻值为待测电阻3的真实阻值加上两个触点继电器r₁、r₂本身内阻之和，然后测试模块将测试出的实际电阻值上传给CPU进行处理。尽管在某些待测电子元件阻值比较大的情况下，触点继电器2本身内阻可以忽略不计，但是在待测电子元件阻值不是很大的情况下，则可能会造成测量结果不精确。

此外，在一般情况下，背板上都有几万个需要测试的电子元件，则也相应需要有几万个测试通道，这样就需要用几万个触点继电器进行组合来制作切换阵列1。每个触点继电器的体积很大且成本较高，从而把由多个触点继电器r₁、r₂、r₃......r_n组合成的切换阵列1应用到专用的背板测试设备中，作为多个测试通道进行切换选择的装置，则会造成专用的背板测试设备体积大、造价成本高等缺点。

发明内容

本发明提出一种测试电路及其测试方法，以解决现有技术中存在的测试不精确且测试电路成本高的问题。

为此，本发明提出一种测试电路，所述测试电路组成如下：

由至少两个开关串联组成的串路；

由至少两组所述串路并联组成的并路；

与所述并路并联的测试模块；

一端接至一组所述串路的任意两个所述开关之间，另一端接至另一组所述串路的任意两个所述开关之间的待测电子元件。

其中每组所述串路中串联的每个开关都接至译码控制电路，由译码控制电路控制每个开关的闭合和断开工作状态。

同时根据上述测试电路，本发明还提出一种测试方法，将待测电子元件一端接至一组所述串路的任意两个开关之间的A点，同时将另一端接至另一组所述串路的任意两个开关之间的B点；将测试模块一端接至所述并路的一侧C点，同时将另一端接至所述并路的另一侧D点，所述测试方法包括如下步骤：

(1)将AC段和AD段之间的开关闭合，同时将BC段和BD段之间的开关断开，由测试模块进行测试得到测试值S1；

(2)将AC段和AD段之间的开关断开，同时将BC段和BD段之间的开关闭合，由测试模块进行测试得到测试值S2；

(3)将AC段和BD段之间的开关闭合，同时将BC段和AD段之间的开关断开，由测试模块进行测试得到测试值S3；

(4)将AC段和BD段之间的开关断开，同时将BC段和AD段之间的开关闭合，由测试模块进行测试得到测试值S4；

(5)根据所述的测试值S1、S2、S3、S4，使用公式：测试结果＝(S4+S3-S2-S1)/2，计算得到待测电子元件的测试结果。

其中各个开关段中的每个开关的闭合及断开工作状态均由译码控制电路进行输入控制。

本发明的有益效果：由于本发明的测试电路采用开关组合制作切换阵列，从而使得采用本发明测试电路制作的测试设备具有体积小、造价成本低等优点。同时由于采用本发明提出的测试方法，可以不用考虑开关内阻对测试结果的影响，从而提高了测试结果的精确度。

附图说明

图1是现有技术中采用多个触点继电器制作一个切换阵列的电路图；

图2是本发明测试电路采用两个开关串联组成串路后，形成一个切换阵列的电路图；

图3是图2电路的简化电路图；

图4是本发明测试电路采用三个开关串联组成串路后，形成一个切换阵列的电路图；

图5是图4电路的简化电路图；

图6是本发明测试电路采用多个图3电路串联，以用于多个测试模块同时进行测试的简化电路图。

具体实施方式

参照图2，是本发明测试电路采用两个开关串联组成串路后，形成一个切换阵列的电路图。

首先由至少两个开关串联组成串路；如分别由开关K1、K2组成一组串路，开关K3、K4组成一组串路、开关K5、K6组成一组串路、开关K7、K8组成一组串路，接下去还可以有这样的多组串路，这里只以该四组串路为例说明。

然后由至少两组所述串路并联组成并路，如将上述的多组这样的串路并联形成一个并路。

使测试模块与所述并路进行并联，即将测试模块一端接上述并路的一侧，另一端接上述并路的另一侧，即将测试模块并联在该并路的两侧，使测试模块与该并路也形成并联关系。

将待测电子元件一端接至一组所述串路的任意两个所述开关之间，另一端接至另一组所述串路的任意两个所述开关之间，如将待测电阻R一端接至由开关K1、K2组成串路的开关K1、K2之间，将待测电阻R另一端接至由开关K3、K4组成串路的开关K3、K4之间，其他待测电子元件与上述并路的连接关系，与上述待测电阻R与上述并路的连接关系相同，这里不再赘述。

通过上述的连接关系，可以形成采用两个开关串联组成串路的切换阵列的电路图。该形成的切换阵列中的所有开关都接至译码控制电路，由译码控制电路对每一开关进行输入控制，如译码控制电路控制某个开关的输入端输入电平为高，可以使其控制的开关闭合，当该输入端输入电平为低，可以使其控制的开关断开。译码控制电路的各个输入端输入电平高低的选择由预先进行单片机编程设定，并由CPU统一控制。

参照图3，是图2切换阵列中连接有待测电阻R的两组串路组成的简化切换阵列图。开关K1、K2组成的串路和开关K3、K4组成的串路并联，待测电阻R一端接至开关K1、K2之间，另一端接至开关K3、K4之间，测试模块与上述开关K1、K2、K3、K4组成的并路再次进行并联，用于测试待测电阻R的阻值；其中上述开关K1、K2、K3、K4的闭合及断开工作状态均由译码控制电路进行输入控制。其实上述开关K1、K2、K3、K4和待测电阻R所组成的电路即为桥式电路，由开关K1、K2、K3、K4不同的工作状态进行组合来测试待测电阻R的阻值。

参照图4，是本发明测试电路采用三个开关串联组成串路后，形成一个切换阵列的电路图；这里每组串路均由3个开关进行串联组成，然后将多组由3个开关进行串联组成的串路进行一一并联制作一个切换阵列，该切换阵列的其他连接原理同图2中采用两个开关串联组成串路后，形成一个切换阵列的原理相同，这里不在赘述。

参照图5，是图4切换阵列中连接有待测电阻R的两组串路组成的简化切换阵列图。开关K1、K2、K3组成的串路和开关K7、K8、K9组成的串路并联，待测电阻R一端接至开关K1、K2之间，另一端接至开关K8、K9之间，测试模块与上述开关K1、K2、K3、K7、K8、K9组成的并路再次进行并联，用于测试待测电阻R的阻值；其中上述开关K1、K2、K3、K7、K8、K9的闭合及断开工作状态均由译码控制电路进行输入控制。其实上述开关K1、K2、K3、K7、K8、K9和待测电阻R所组成的电路也为桥式电路，由开关K1、K2、K3、K7、K8、K9不同的工作状态进行组合来测试待测电阻R的阻值。

参照图6，是本发明测试电路采用N个图3电路串联，以用于N个测试模块同时进行测试的简化电路图。将N个图3所示的桥式电路进行一一串联，形成N个切换阵列，以用于N个测试模块同时对N个待测电子元件进行测试，这里所述N为大于等于2的自然数。

综上，在采用本发明测试电路的测试设备中，每组串路可以采取多个开关进行串联，多组由多个开关串联组成的串路再进行并联来制作每个切换阵列，同时还可以将多个切换阵列进行串联，以用于多个测试模块对多个待测电子元件同时进行测试。每个切换阵列中每组串路所选取的串联开关数量，以及每个切换阵列由多少组串路进行并联，以及具体由多少个切换阵列进行串联以用于多个测试模块同时测试，这些参数都由采用本发明测试电路的测试设备具体需要测试的待测电子元件的数量规模来确定。

本发明测试电路中所应用的所有开关都可以采用模拟开关，因为模拟开关相对应于其他开关的性价比是比较高的。但是模拟开关有内阻，使用模拟开关时，就必须在测得的结果值中减去模拟开关的内阻值。但在实际中，每个模拟开关的内阻值是各不相同的，即使是对同一个模拟开关，工作在不同电流情况下，其内阻值也是不一致的。

本发明提出的测试方法可以不用考虑开关内阻对测试结果的影响，使测试结果更为精确。参照图3，以测试待测电阻R的阻值为例来说明具体测试方法，将待测电子元件一端接至一组所述串路的任意两个开关之间的A点，如图3中，A点位于在串路中的开关K1、K2之间；

同时将待测电子元件另一端接至另一组所述串路的任意两个开关之间的B点，如图3中，B点位于另一串路中的开关K3、K4之间；

将测试模块一端接至所述并路的一侧C点，同时将另一端接至所述并路的另一侧D点；如图3所示，C点即为测试模块一端同时与开关K1、K3连接的点，D点即为测试模块另一端同时与开关K2、K4连接的点。测试待测电阻R的过程为：

将AC段和AD段之间的全部开关闭合，同时将BC段和BD段之间的全部开关断开，由测试模块进行测试得到测试值S1；如图3中，即将控制开关K1、K2的译码控制电路的输入端输入高电平，使开关K1、K2闭合，同时将控制开关K3、K4的译码控制电路的输入端输入低电平，使开关K3、K4断开，从而使开关K1、K2和测试模块构成一条回路，测试模块测得测试值R1＝R_K1+R_K2；

将AC段和AD段之间的全部开关断开，同时将BC段和BD段之间的全部开关闭合，由测试模块进行测试得到测试值S2；如图3中，即将控制开关K1、K2的译码控制电路的输入端输入低电平，使开关K1、K2断开，同时将控制开关K3、K4的译码控制电路的输入端输入高电平，使开关K3、K4闭合，从而使开关K3、K4和测试模块构成一条回路，测试模块测得测试值R2＝R_K3+R_K4；

将AC段和BD段之间的全部开关闭合，同时将BC段和AD段之间的全部开关断开，由测试模块进行测试得到测试值S3；如图3中，即将控制开关K1、K4的译码控制电路的输入端输入高电平，使开关K1、K4闭合，同时将控制开关K2、K3的译码控制电路的输入端输入低电平，使开关K2、K3断开，从而使开关K1、R、K4和测试模块构成一条回路，测试模块测得测试值R3＝R_K1+R+R_K4；

将AC段和BD段之间的全部开关断开，同时将BC段和AD段之间的全部开关闭合，由测试模块进行测试得到测试值S4；如图3中，即将控制开关K1、K4的译码控制电路的输入端输入低电平，使开关K1、K4断开，同时将控制开关K2、K3的译码控制电路的输入端输入高电平，使开关K2、K3闭合，从而使开关K2、R、K3和测试模块构成一条回路，测试模块测得测试值R4＝R_K2+R+R_K3；

从而可以得到待测电子元件的测试结果＝(S4+S3-S2-S1)/2，其中S为广义的符号表示值，随待测电子元件的不同，该符号S可以随之变化。如待测电子元件为电阻时，S符号可用R符号代替；又如待测电子元件为电压时，S符号可用U符号代替。此处待测电子元件为电阻，所以用符号R代替符号S。如图3中，由上述求得的R1、R2、R3和R4来进一步计算待测电阻R的真实阻值，则待测电阻R的真实阻值＝(R4+R3-R2-R1)/2＝[(R_K2+R+R_K3)+(R_K1+R+R_K4)-(R_K1+R_K2)-(R_K3+R_K4)]/2＝R，所以通过上述的测试方法，在测试过程中可以不必考虑开关内阻对测试结果的影响，使测试结果更为准确。

对于图5所示的由3个开关串联组成串路的情况，其测试方法同图3的测试过程相似。首先使开关K1、K2、K3闭合，同时使开关K7、K8、K9断开得到一个测试值R1＝R_K1+R_K2+R_K3；然后使开关K1、K2、K3断开，同时使开关K7、K8、K9闭合得到一个测试值R2＝R_K7+R_K8+R_K9；再使开关K1、K9闭合，同时使开关K2、K3、K7和K8断开得到一个测试值R3＝R_K1+R+R_K9；最后使开关K1、K9断开，同时使开关K2、K3、K7和K8闭合得到一个测试值R4＝R_K2+R_K3+R+R_K7+R_K8；得到待测电阻R的真实电阻值＝(R4+R3-R2-R1)/2＝[(R_K2+R_K3+R+R_K7+R_K8)+(R_K1+R+R_K9)-(R_K7+R_K8+R_K9)-(R_K1+R_K2+R_K3)]/2＝R。

上述测试方法实现的前提是在测试的整个过程中，待测电子元件的阻值始终是恒定的，假定其本身属性不会跟随测试电压或测试电流的变化而变化。其实一般情况下，如模拟开关的内阻都在75～130欧姆之间，当待测电子元件在2K欧姆以下的时候，模拟开关内阻的变化量是可以忽略不计的。而当待测电子元件在2K欧姆以上的时候，模拟开关的内阻对测试结果的影响就很小了，其自身内阻是可以忽略不计的。

本发明测试电路及其测试方法不但可以应用到测试背板上的电子元件，还可以用于激励和测量其他电压电流数值。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1、一种测试电路，其特征在于，所述测试电路包括：

由至少两个开关串联组成的串路；

由至少两组所述串路并联组成的并路；

与所述并路并联的测试模块；

2、根据权利要求1所述的测试电路，其特征在于，每组所述串路中串联的每个开关都接至译码控制电路，由译码控制电路控制每个开关的闭合和断开工作状态。

3、根据权利要求1或2所述的测试电路，其特征在于，所述开关是模拟开关。

4、一种基于权利要求1的测试电路的测试方法，将待测电子元件一端接至一组所述串路的任意两个开关之间的A点，同时将另一端接至另一组所述串路的任意两个开关之间的B点；将测试模块一端接至所述并路的一侧C点，同时将另一端接至所述并路的另一侧D点，其特征在于，所述测试方法包括如下步骤：

(5)根据所述的测试值S1、S2、S3和S4，使用公式：测试结果＝(S4+S3-S2-S1)/2，计算得到待测电子元件的测试结果。

5、根据权利要求4所述的测试方法，其特征在于，各个开关段中的每个开关的闭合及断开工作状态均由译码控制电路进行输入控制。