CN1189720A - 锁相环电路及其采用它的无线通信装置 - Google Patents

锁相环电路及其采用它的无线通信装置 Download PDF

Info

Publication number
CN1189720A
CN1189720A CN98103709A CN98103709A CN1189720A CN 1189720 A CN1189720 A CN 1189720A CN 98103709 A CN98103709 A CN 98103709A CN 98103709 A CN98103709 A CN 98103709A CN 1189720 A CN1189720 A CN 1189720A
Authority
CN
China
Prior art keywords
mentioned
current
signal
output
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98103709A
Other languages
English (en)
Other versions
CN1118137C (zh
Inventor
山胁大造
小久保优
古屋富雄
渡边一雄
朱利安·西尔德斯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TTPCom Ltd
Hitachi Ltd
Original Assignee
Technology GmbH
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technology GmbH, Hitachi Ltd filed Critical Technology GmbH
Publication of CN1189720A publication Critical patent/CN1189720A/zh
Application granted granted Critical
Publication of CN1118137C publication Critical patent/CN1118137C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/408—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency the transmitter oscillator frequency being identical to the receiver local oscillator frequency

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Abstract

锁相环电路包括:将第1信号和第2信号的相位差变换成电流信号,并输出该电流信号的电流输出型相位比较器;将电流输出型相位比较器的电流信号滤波后生成输出信号的低通滤波器;输出对应于低通滤波器输出信号的频率信号的压控振荡器;以及对压控振荡器的输出信号进行频率变换生成第2信号的频率变换器。

Description

锁相环电路及其采用它的无线通信装置
本发明涉及一种将移动通信的便携式终端中的中频(IF)信号变换为射频(RF)信号的发送系统锁相环(以下称PLL)以及采用该锁相环的无线通信便携式终端。
在John Wiley & Sons出版社出版的《(锁相技术》(ISBNO-471-04294-3)一书的第10章第3节写到用输入信号频率fIN、本振信号频率fLO转换成输出信号频率fLO-fIN的PLL方式，如图10所示。在图10中，输入信号频率fIF在相位比较器18上与参考信号频率fREF进行相位比较，输出与两个输入信号的相位差成比例的信号。通过低通滤波器(LPF)19，相位比较器(PD)18的输出信号滤除不需要的高次谐波成分和噪声，输出到电压控制振荡器VCO20。VCO20的输出频率fRF通过耦合器21输入到混频器22，与本振信号频率fLO混频。混频器22的输出频率fREF为：fREF＝fLO-fRF。混频器22的输出频率fREF在PLL锁相状态时等于fIF，因此输入信号频率fIF变换成为VCO的输出频率fRF＝fLO-fIF。
进行频率变换的其他PLL方式的例子还有英国专利GB 2261345号和美国专利US 5313173号。这些PLL电路的基本原理都采用同样的方法。
在上述电路中，相位比较器的输出信号直接输入给低通滤波器。这样，为了得到更高速的建立时间就必须加宽PLL的频带。但是加宽频带会产生输出噪声增大的问题。另外，John Wiley & Sons出版社出版的《(锁相技术》(ISBNO-471-04294-3)一书的第10章第3节所述的电路并没有考虑在便携式终端上使用。
将相位比较器作为电压输出时，为缩短建立时间而构成的电路如图11所示。该电路由电压输出型相位比较器23、电压控制振荡器(VCO)24、耦合器25、混频器26、复位开关27、缩短建立时间用电源28、低通滤波器29、PLL电路构成。通常在PLL电路中低通滤波器、VCO和耦合器是外加电路。在本例中，复位开关27及缩短建立时间用电源28要连接低通滤波器29，因此开关27和电源28也还是IC芯片的外加电路。
在PLL工作期间，复位开关27为断开状态(off state)。PLL电路为锁相状态时，从VCO24输出以固定频率为中心频率的输出信号。像大哥大电话那样的小型无线通信装置大多以分时形式发送。这时，PLL电路锁定时以固定的中心频率发送的期间与发送期间之后解除PLL工作的发送停止的期间互相交替出现。此外，还有以某一周期改变发送频率的通信方式。这时，解除锁定状态，在规定时间后在同一频率或其他频率上锁定PLL。为此，使PLL工作复位的电压被加到VCO的输入端。为了加复位电压而安装了复位开关27。当复位开关27闭合(on state)时，VCO 24的输入电压为0伏，输出频率为最低振荡频率。
在电压输出型相位比较电路23中，为了得到流经低通滤波器271的电流，还需要安装将电压输出变换为电流输出的运算放大器272。由于运算放大器必须进行工作特性的调整，所以很难在IC芯片内形成。负直流电压电源28通过对运算放大器272的反转输入部分加负偏置电压，从而缩短PLL的建立时间。由于这一负电压很难在IC芯片内生成，所以负电压电源28不得不放在IC芯片之外。
本发明的PLL电路使用电流输出型相位比较电路。在PLL电路中使用电流输出型相位比较电路时，LPF中就不需使用运算放大器了。使用电流输出型相位比较电路的PLL电路可以使LPF和复位开关在IC芯片内形成。当供给LPF电流的电流源与电流输出型相位比较器一起使用时，可以缩短从PLL控制开始到锁定状态的时间即建立时间。本发明的PLL电路可以实现在不加宽PLL频带的情况下既能得到高速的建立时间和又能降低输出噪声。
本发明的无线通信装置具有用电流输出型相位比较电路的PLL电路的发送部分。
本发明的PLL电路中，由于LPF中不需要运算放大器，复位开关在IC芯片内形成，所以可以提高PLL的可靠性，并能使无线通信装置小型化，提高生产效率。
附图简单说明
图1.本发明的PLL电路实施例的方框图。
图2.本发明的PLL电路中所使用的低通滤波器具体实施例图。
图3.本发明的PLL电路的实施例的闭环传递函数具体例。
图4.本发明的PLL电路的其他实施例的方框图。
图5.本发明的PLL电路的其他实施例的方框图。
图6.本发明的PLL电路的其他实施例的方框图。
图7.本发明的PLL电路的其他实施例的方框图。
图8.本发明的PLL电路中可以使用的电流输出型相位比较器的具体实施例的电路图。
图9.本发明的PLL电路中使用的复位开关的具体实施例的电路图。
图10.表示PLL电路一般构成的方框图。
图11.使用电压输出型的电流输出型相位比较器的PLL电路方框图。
图12.采用本发明的PLL电路构成无线通信装置一例的方框图。
图13.本发明另一实施例的PLL电路的方框图。
图14.本发明另一实施例的PLL电路的方框图。
实施例
本发明实施例中的PLL电路可以使用于像大哥大电话那样的无线通信终端装置的发射机中。图12示出了装有本发明实施例PLL电路的无线通信终端装置一例的方框图。该通信终端装置可以用于GSM(全球移动通信系统)、PDC(专用数字蜂窝系统)、PCN(专用通信网络)及PHS(专用手提(简易大哥大)电话系统)等各种通信系统中。
使用者发出的声音通过话筒(图中未画出)变换成电信号的声音信号(音频输入)输入到发送器40的输入端。
声音信号通过数字信号处理器30变换成相位差为90度的I、Q通道后，由调制混频器31调制，变换成中频频率。在本振信号发生器33上产生本振信号，在90度分配器32使信号相位改变90度，加到调制混频器31上。然后，在本发明的PLL电路34上变换成发送频率。供给PLL电路34的本振信号由本振信号发生器35产生。PLL电路34的输出由输出放大器36放大后，经开关37，由天线38发送出去。开关37中连接天线38、发射机30～36及接收机39。
图12中由虚线围起的混频器31、90度分配器32、PLL34和接收机的一部分电路可以在一个IC芯片上形成。
下面参考图1至图9说明本发明实施例的PLL电路的构成和工作。
本发明实施例的PLL电路基本构成如图1所示。PLL电路由电流输出型相位比较器1、恒流源2、复位开关3、低通滤波器4、VCO5、耦合器6和混频器7构成。恒流源2从地向低通滤波器4的输入端方向输出恒电流(箭头b)。复位开关3安装在低通滤器4的输入端和地之间。复位开关3在PLL工作时处于断开状态。
输入信号频率fIF在电流输出型相位比较器1与参考信号频率fREF进行相位比较，输出与相位差成比例的电流。PLL工作时复位开关3处于断开状态。为了缩短PLL的建立时间，电流输出型相位比较器1的输出电流(箭头a)与恒流源2输出的恒定流(箭头b)在相加电路43上相加，其和电流输入到低通滤波器4。相加电路43只是信号线的连接。电流输出型相位比较器1单独工作，使两个输入信号fIF、fREF的相位差发生变化时，设输出电流的直流成分最大值为IMAX、最小值为IMIN、恒流源2的输出电流为IOFF，则PLL进行稳定建立的条件由实验中求得，由下式表示： 0.5 ( I MAX - | I MIN | ) + I OFF I MAX ≤ 0.6 · · · · · · ( 1 )
在低通滤波器4上，电流输出型相位比较器1和恒流源2的输出和电流滤除不需要的高次谐波成分和噪声，变换成电压信号输入到VC05。VCO5的输出频率fRF，经耦合器6输入到混频器7，与本振信号频率fLO混频。混频器7的输出频率fREF为fREF＝fLO-fRF。当PLL处于锁定状态时，混频器7的输出频率fREF等于fIF。因此输入信号频率fIF变换fRF＝fLO-fIF。
图2示出了低通滤波器4一种实施例的具体电路。电流输出型相位比较器1的输出电流的直流成分使电荷存在低通滤波器4中。充电电压作为LPF4的输出电压，输入到VCO5。从恒流源2输出的恒电流也同时将电荷存储在低通滤波器4的电容器C1、C2中，所以与没有恒流源2时相比电荷的存储速度要快。结果使PLL的建立时间缩短。
由恒流源2供给LPF4的电流可以从最初就是规定的恒流值，也可以加以控制，使其在最初短时间为相当高的电流值，之后供给稍低的恒流值。后者的电流供给要比前者有更高的速度。
低通滤波器4的传递函数F(S)由下式(2)给出： F ( s ) = s + 1 C 2 R 1 C 1 s ( S + C 1 + C 2 C 1 C 2 R 1 ) · · · · · · · · ( 2 )
图1的低通滤波器4采用图2的滤波电路时，PLL电路工作分析如下。设电流输出型相位比较器1的相位差变换增益为Kd[A/rad]、VCO5的灵敏度为Vd[rad/s/v]，则PLL的开环传递函数Ho(s)由下式给出： Ho = K d F ( s ) K v s = K d K v ( s + 1 C 2 R 1 ) C 1 s 2 ( s + C 1 + C 2 C 1 C 2 R 1 ) · · · · · · ( 3 ) 这时，PLL的极ωz[rad/s]和零ωp[rad/s]分别由下式(4)、(5)表示： ω z = 1 C 2 R 1 · · · · ( 4 ) ω p = C 1 + C 2 C 1 C 2 R 1 · · · · · · ( 5 )
图3表示PLL的闭环传递函数Hc(s)的频率特性一例。如图3所示，环表示低通滤波器特性。因此在环频内的调频和调相可以在VCO输出中再现，而且可以抑制频带外的噪声信号。但是，如果环频带太窄，则PLL输出的调制精度就要降低，反之如果太宽，则抑制频带外噪声就会不充分。为了满足GSM等规格，环频带应该在1MHz至3MHz之间选择。
图4表示本发明另一个实施例的PLL电路。PLL电路由电流输出型相位比较器1、恒流源2、复位开关3、低通滤波器4、VCO5、耦合器6、混频器7和电源8构成。恒流源2从低通滤波器4的输入端向地的方向输出恒电流(箭头b)。复位开关3安装在低通滤波器4的输入端和电源8之间。
输入信号频率fIF在电流输出型相位比较器1上与参考频率fREF进行相位比较，输出与相位差成比例的电流。PLL工作时复位开关3为断开状态。为了缩短PLL的建立时间，在电流输出型相位比较器1的输出电流(箭头a)中加上由恒流源2输出的恒电流(箭头b)，其和电流输入到低通滤波器4。
下面说明在图4的PLL电路中采用图2中所示的低通滤波器4时的工作。复位开关3闭合，进行复位工作时，以电源8的正电压对低通滤波器4的电容器C1、C2充电。电源8的电压要比PLL电路建立结束(锁定)时的VCO5输入电压值还要高。当复位开关3断开、PLL开始工作时，电容器C1、C2充电的电荷向恒流源2和相位比较器1的方向放电。恒流源2将促进电容器C1、C2来的正电荷放电。结果缩短了PLL的建立时间。
当电流输出型相位比较器1单独工作，使两个输入信号的相位差变化时，设输出电流的直流成分最大值为IMAX、最小值为IMIN、从低通滤波器4的输入端向地方向流动的恒流源2的输出电流为IOFF，则PLL为进行稳定建立的条件由实验求得，由下式(6)表示： 0.5 ( | I MIN | - I MAX ) + I OFF | I MIN | ≤ 0.6 · · · · · · · ( 6 )
在低通滤波器4中，电流输出型相位比较器1与恒流源2输出的和电流滤除了不必要的高次谐波成分和噪声，变换成电压信号输入到VCO5。VCO5的输出频率fRF经耦合器6输入到混频器7，与本振信号频率fLO进行混频。混频器7的输出频率fREF由下式给出：fREF＝fLO-fRF。在PLL处于锁定状态时，混频器7的输出频率fREF等于fIF。因此输入信号频率fIF变换为fRF＝fLO-fIF。
本发明的另一实施例如图5所示。电路构成与图1的PLL相同，这一PLL的特点是在电流输出型相位比较器1的输入端增加了限幅器9、10。在电流输出型相位比较器1中采用双极型晶体管混合型电路时，如果输入信号振幅小于kT/q，则电流输出型相位比较器1的相位差变换增益具有输入振幅依存性。其中q为电子电荷量、k为波尔兹曼常数、T为绝对温度。限幅器9、10使电流输出型相位比较器1的输入振幅放大到比kT/q更大的一定振幅。由于是一定振幅的输入信号fRF，所以电流输出型相位比较器1的相位变换增益固定。
图6为本发明的另一种实施例。其构成与图5的PLL相同。这种PLL的特点是加入了低通滤波器11、12、13、14。低通滤波器13、14是为了防止不必要的高次谐波输入到限幅器9、10而采用的。限幅器9、10由于输出振幅一定的信号，所以在限幅器9、10的输出信号中包含有并不需要的高次谐波成分。因此通过低通滤波器11、12滤除不需要的高次谐波成分。
图7为本发明的PLL电路的另一种实施例。其构成与图1的PLL相同。这种PLL的特点是在耦合器6和混频器7之间加入了放大器15。通过加入放大器15，使得VCO输出是小振幅时，也能工作。
图8为电流输出型相位比较器1的实施例。电路中采用了双极性晶体管。VDD为电源电压。16为吉尔伯特乘法器，其详细内容在培风馆社出版的《(超大规模集成电路的模拟集成电路设计技术(下)》一书的第10章第3节有记载。吉尔伯特乘法器16将输入信号VIF +、VIF -和参考信号VREF+、VREF-混合，输出相互反相的差分电流14、15。晶体管Q2、Q3的基极上输入与晶体管Q1、Q4的基极反相的信号VREF-。同样，在晶体管Q6的基极上输入与晶体管Q5的基极反相的信号VIF-。在输入信号VIF+、VIF-和参考信号VREF+、VREF-的振幅大于kT/q时，设晶体管Q11的集电极电流为I6，则输入信号VIF+、VIF-和参考信号VREF+、VREF-的相位差Ф与吉尔伯特乘法器16的输出工作电流I4-I5的关系如式(7)所示。 I 4 - I 5 = I 6 ( 2 φ π - 1 ) · · · · · · ( 7 )
晶体管Q11、Q12、Q13、电阻R6、R7及恒流源IREF为电流密勒(电流镜)电路构成的吉尔伯特乘法器16偏置电路。晶体管Q11为其上端的晶体管Q5、Q6的电流源。
17为电荷泵电路，它将吉尔伯特乘法器16的差分输出电流I4、I5变换为单边输出信号，以电流Iout输出。晶体管Q7、Q8、电阻R1、R2组成电流密勒电路。假设由电阻R1、R3和晶体管Q7、Q8特性所确定的电流密勒比为a，则I3＝a·I4。同样，假设由晶体管Q9、Q10、电阻R2、R4组成的电流密勒电路的电流密勒比为b，则I1＝b·I5。晶体管Q14、Q15、Q16、电阻R8、R9也是电流密勒电路。若其电流密勒比为c，则I2＝c·I3。由I1、I2可得到IOUT＝I1-I2。
图9表示复位开关的实施例，即，相当于图1中复位开关3的部分。晶体管采用双极型晶体管。
VDD为电源电压。恒流源IE是复位开关3的偏置电路，向晶体管Q17、Q18供给偏置电流。晶体管Q19、Q20、电阻R11、R12组成电流密勒电路，假设电流密勒比为d，则I8＝d·I7。当分时工作控制用的输入端IN上加的电压大于参考电压VREF时，则晶体管Q18断开，从而I7和I8几乎没有电流流过，晶体管Q19、Q20也就断开了。晶体管Q21的基极电流很小，可以忽略，晶体管Q21的基极电压可由R10-I8给出。但由于I8几乎没有电流，所以晶体管Q21断开，晶体管Q21几乎没有集电极电流。因此复位开关3为关(断开)的状态。在输入端加的电压小于参考电压VREF时，晶体管Q18断开，I8＝d·I7～d·IE。因此晶体管Q21的基极电压约等于R10·d·IE。为使基极电压为R10·d·IE时晶体管Q21接通，只要设定IE值就可使晶体管Q21接通。从而使输出端OUT接地，复位开关3处于接通(闭合)状态。
图8和图9的电路中采用双极性晶体管，但是采用其他种类的晶体管如MOSFET及MESFET也能得到同样的功能。
图13为本发明的PLL电路的另一种实施例。其组成与图1的PLL电路相同，其特点是在电流输出型相位比较器1和耦合器6之间加有分频器41以代替混频器7。分频器41的分频比为fRF/fIF。
图14为本发明的PLL电路的另一实施例。该PLL电路由电流输出型相位频率比较器42、低通滤波器4、VCO5、耦合器6和混频器26构成。
电流输出型相位频率比较器42在输入信号fIF和参考信号频率fREF的相位差很小时，进行相位比较，以电流形式输出误差。而在输入信号fIF和参考信号频率fREF的相位差很大时，进行频率比较，以电流形式输出误差。在低通滤波器4中，电流输出型相位频率比较器41的输出电流滤除不需要的高次谐波成分和噪声，变换成电压，输入到VCO5。VCO5的输出频率fRF经耦合器6输入到混频器26，与本振信号频率fLO混频。混频器26的输出频率fREF在PLL锁定状态时等于fIF。因此输入信号频率fIF变换为fRF＝fLO-fIF。
该相位比较器称为相位频率比较器(PFC)。如果使用PFC，则没有开关，PLL一定是锁定的，所以不再需要复位开关了。但是用复位开关不使相位比较器输出电压一次降到0V，所以尽管安装了高速建立的恒流源也能工作，但不一定使建立能够实现高速化。
如上所述，本发明由于将相位比较器的输出作为电流输出，并加有恒流，所以可以在不加宽PLL频带的情况下缩短建立时间。另外，由于相位比较器上连接缩短建立时间的电路及复位开关，所以可以采用适于IC化的电路构成。

Claims (17)

1.一种锁相环电路，包括：
将第1信号和第2信号的相位差变换为电流信号，并输出该电流信号的电流输出型相位比较器；
对上述电流输出型相位比较器的电流信号滤波，生成输出信号的低通滤波器；
输出对应于上述低通滤波器输出信号的频率信号的压控振荡器；以及
对上述压控振荡器的输出信号进行频率变换，产生上述第2信号的频率变换器。
2.如权利要求1的锁相环电路，还具有供给上述低通滤波器输入端电流的电流源。
3.如权利要求2的锁相环电路，还具有为解除锁相环的锁相状态，将复位电压加到上述压控振荡器的复位开关。
4.如权利要求3的锁相环电路还是有将上述压控振荡器的输出分为锁相环电路输出和上述频率变换器输入的耦合器。
5.如权利要求4的锁相环电路，其中，上述低通滤波器包括对输入信号的规定频率成分进行分路的电容器，上述电流源对上述电容器进行充电。
6.如权利要求5的锁相环电路，其中，上述电流源是对上述低通滤波的输入端供给一定电流的恒流源，上述恒流源对上述电容器进行充电。
7.如权利要求5的锁相环电路，还具有与上述复位开关连接，产生上述复位电压的直流电压源，上述复位电压高于锁相环锁相状态时的上述压控振荡器输入电压，上述电流源是在上述复位开关不工作时从上述低通滤波器输入端流出电流的方向上提供一定电流的恒流源。
8.如权利要求1的锁相环电路，其中，上述频率变换器包含有两个输入的混频电路，该混频电路的上述两个输入的一个为上述压控振荡器的输出信号，另一个则是确定频率的信号，产生对应于该两个输入信号差频的输出信号，作为上述第2信号加到上述电流输出型相位比较器上。
9.如权利要求1的锁相环电路，其中，上述频率变换器包括对上述压控振荡器的输出信号进行频率变换，产生上述第2信号的分频电路。
10.如权利要求6所述的PLL电路，其中，上述电流输出型相位比较器单独工作，上述两个输入信号的相位差变化时，设输出电流直流成分的最大值为IMAX、最小值为IMIN，并设向上述低通滤波器的输入方向流动的上述恒流源的输出电流值为IOFF，则满足：
(0.5(IMAX-|IMIN|)+IOFF)/IMAX≤0.6
11.如权利要求7所述的PLL电路，其中，上述电流输出型相位比较器单独工作，上述两个输入信号的相位差变化时，设输出电流直流成分的最大值为IMAX、最小值为IMIN，并设从上述低通滤波器的输入端流出的上述恒流源输出电流值为IOFF时，则满足：
(0.5(|IMIN|-IMAX)+IOFF)/IMIN≤0.6
12.如权利要求1～11中的任一项所述的锁相环电路，还包括将输入的信号变为一定振幅的第1信号再输出的第1限幅器、以及将上述频率变换器的输出信号变为一定振幅的上述第2信号的第二限幅器。
13.如权利要求12的锁相环电路，还包括：对上述锁相环电路的输入信号进行滤波生成输出信号并作为上述第1限幅器输入的第2低通滤波器；对上述第1限幅器的输出信号进行滤波，生成上述第1信号并输出给上述电流输出型相位比较器的第3低通滤波器；对上述频率变换器的输出信号进行滤波，生成输出信号并输出给上述第2限幅器的第4低通滤波器；对上述第2限幅器的输出信号进行滤波，生成上述第2信号并输出给上述电流输出型相位比较器的第5低通滤波器。
14.如权利要求1～11中的任一项所述的锁相环电路，还包括对上述压控振荡器的输出信号进行放大，并输出给上述频率变换器的放大器。
15.如权利要求2或3所述的锁相环电路，其中，上述电路输出型相位比较器包括吉尔伯特乘法器及第1、第2、第3电流反射镜电路，将上述第1输入信号和上述第2输入信号作为上述吉尔伯特乘法器的差分输入，将上述吉尔伯特乘法器的差分输出电流第3信号和第4信号分别输入到上述第1电流反射镜电路和上述第2电流反射镜电路，将上述第2电流反射镜电路的输出电流输入到上述第3电流反射镜电路，将上述第3电流反射镜电路的输出电流和上述第1电流反射镜电路的输出电流相加，作为上述电流输出型相位比较器的输出电流。
16.如权利要求1所述的PLL电路，其中，该PLL电路的环频带宽为1MHz至3MHz之间。
17.在无线通信装置中包括：发射机、接收机、天线、选择上述接收机的输入或上述发射机输出与上述天线相连接的天线共用器，上述发射机包括：
权利要求1的锁相环电路，该PLL电路将输入信号变换成发送频率的信号，该信号提供给上述压控振荡器；以及
输出放大器，该放大器对上述压控振荡器的输出信号进行放大，生成该发射机的输出信号。
CN98103709A 1997-01-30 1998-01-26 锁相环电路及其采用它的无线通信装置 Expired - Lifetime CN1118137C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP017217/97 1997-01-30
JP01721797A JP3839117B2 (ja) 1997-01-30 1997-01-30 Ｐｌｌ回路およびそれを用いた無線通信端末機器
JP017217/1997 1997-01-30

Publications (2)

Publication Number Publication Date
CN1189720A true CN1189720A (zh) 1998-08-05
CN1118137C CN1118137C (zh) 2003-08-13

Family

ID=11937784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98103709A Expired - Lifetime CN1118137C (zh) 1997-01-30 1998-01-26 锁相环电路及其采用它的无线通信装置

Country Status (8)

Country Link
US (4) US6163585A (zh)
EP (1) EP0856946B1 (zh)
JP (1) JP3839117B2 (zh)
KR (1) KR100328369B1 (zh)
CN (1) CN1118137C (zh)
NO (1) NO318601B1 (zh)
SG (1) SG73493A1 (zh)
TW (1) TW407403B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035544A (zh) * 2009-10-02 2011-04-27 索尼公司 电流源、电子装置和集成电路
CN103684414A (zh) * 2013-12-30 2014-03-26 上海贝岭股份有限公司 乘法器电路

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3839117B2 (ja) * 1997-01-30 2006-11-01 株式会社ルネサステクノロジ Ｐｌｌ回路およびそれを用いた無線通信端末機器
JP4056145B2 (ja) 1998-09-17 2008-03-05 株式会社ルネサステクノロジ Ｐｌｌ回路およびそれを用いた無線通信端末機器
US6356160B1 (en) 1999-07-02 2002-03-12 Xilinx, Inc. Phase lock loop and automatic gain control circuitry for clock recovery
US6650720B1 (en) 1998-12-22 2003-11-18 Xilinx, Inc. Phase lock loop and transconductance circuit for clock recovery
EP1142120B1 (en) * 1998-12-22 2006-07-05 Xilinx, Inc. Pll and gain control for clock recovery
JP3727206B2 (ja) * 1999-11-11 2005-12-14 Ｎｅｃエレクトロニクス株式会社 クロック乗換回路及びその方法
DE60112632T2 (de) * 2000-03-10 2006-06-14 Koninkl Philips Electronics Nv Phasenverriegelungsschleife
JP2001292060A (ja) * 2000-04-07 2001-10-19 Nec Corp 位相比較装置および位相比較方法
JP4401011B2 (ja) 2000-08-04 2010-01-20 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ回路
KR100360411B1 (ko) * 2000-11-23 2002-11-13 삼성전자 주식회사 오프셋 전류를 자동 조절하는 위상 검출기 및 이를구비하는 위상동기 루프
DE60041546D1 (de) * 2000-12-28 2009-03-26 Renesas Tech Corp PLL-Schaltung mit reduzierter Einschwingzeit
TWI248721B (en) * 2001-04-27 2006-02-01 Mediatek Inc Phase-locked loop with dual-mode phase/frequency detection
KR100906302B1 (ko) * 2001-08-16 2009-07-07 엔엑스피 비 브이 전하 펌프, 이를 포함하는 클록 복구 회로 및 수신기
FI113817B (fi) * 2002-05-27 2004-06-15 Nokia Corp Parannettu piirijärjestely vaihelukoksi, vaihelukon toteuttava integroitupiiri, vaihelukkoa hyödyntävä menetelmä ja solukkoverkon päätelaite
GB2389253B (en) * 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
CN100403672C (zh) * 2002-08-26 2008-07-16 联发科技股份有限公司 使用双模式相位频率检测器的锁相环
TW578387B (en) * 2002-10-31 2004-03-01 Mediatek Inc Phase-lock loop applying in wireless communication system and method thereof
DE10255863B4 (de) * 2002-11-29 2008-07-31 Infineon Technologies Ag Phasenregelschleife
EP1458099B1 (en) 2003-03-14 2005-12-21 STMicroelectronics S.r.l. A phase-locked loop circuit with switched-capacitor conditioning of the control current
GB0322538D0 (en) * 2003-09-26 2003-10-29 Univ Belfast Phase conjugate circuit
US8487707B2 (en) 2006-08-08 2013-07-16 Mstar Semiconductor, Inc. Frequency synthesizer
US20080036544A1 (en) * 2006-08-08 2008-02-14 Fucheng Wang Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
JP4752682B2 (ja) * 2006-08-29 2011-08-17 横河電機株式会社 位相同期ループ回路及び信号発生装置
JP2008219486A (ja) * 2007-03-05 2008-09-18 Freescale Semiconductor Inc パワーオン検知回路
US8222932B2 (en) * 2010-02-23 2012-07-17 Agilent Technologies, Inc. Phase-locked loop with switched phase detectors
TWI443492B (zh) * 2010-05-17 2014-07-01 Mstar Semiconductor Inc 時脈產生電路與時脈產生方法
JP5573484B2 (ja) * 2010-08-13 2014-08-20 ソニー株式会社 位相同期回路および無線通信装置
US8664985B2 (en) 2012-02-02 2014-03-04 Mediatek Inc. Phase frequency detector and charge pump for phase lock loop fast-locking
US8934836B2 (en) * 2012-06-28 2015-01-13 Broadcom Corporation NFC device with PLL controlled active load modulation

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683136A (en) 1979-12-10 1981-07-07 Mitsubishi Electric Corp Frequency synthesizer
US4389622A (en) * 1981-09-28 1983-06-21 Honeywell Inc. System for preventing transient induced errors in phase locked loop
JPS5989038A (ja) 1982-11-12 1984-05-23 Victor Co Of Japan Ltd フエ−ズ・ロツクド・ル−プ回路
US4562410A (en) * 1983-12-29 1985-12-31 Rca Corporation Phase lock loop prepositioning apparatus with feedback control
JPS61274413A (ja) 1985-05-29 1986-12-04 Nec Home Electronics Ltd 振幅制限回路
US4745372A (en) * 1985-10-17 1988-05-17 Matsushita Electric Industrial Co., Ltd. Phase-locked-loop circuit having a charge pump
JP2758594B2 (ja) * 1985-11-21 1998-05-28 日本電気株式会社 チャージポンプ回路
DE3715929A1 (de) * 1987-05-13 1988-11-24 Thomson Brandt Gmbh Schaltungsanordnung zur automatischen umschaltung der regelgeschwindigkeit eines phasenregelkreises
US4890072A (en) * 1988-02-03 1989-12-26 Motorola, Inc. Phase locked loop having a fast lock current reduction and clamping circuit
JPH0262120A (ja) 1988-08-29 1990-03-02 Matsushita Electric Ind Co Ltd 位相同期発振器
US4885554A (en) 1988-12-16 1989-12-05 Tektronix, Inc. Phase-offset signal generator
US4952889A (en) * 1989-04-28 1990-08-28 Motorola, Inc. Loop filter modulated synthesizer
EP0410029B1 (de) * 1989-07-25 1995-01-04 Siemens Aktiengesellschaft Schaltungsanordnung zur Nachlaufsynchronisation
US5204975A (en) * 1989-10-12 1993-04-20 Seiko Epson Corporation Digitally-corrected temperature-compensated crystal oscillator having a correction-suspend control for communications service
US5221911A (en) * 1991-06-21 1993-06-22 U.S. Philips Corporation Receiver having pll frequency synthesizer with rc loop filter
GB2261345A (en) * 1991-11-08 1993-05-12 Roke Manor Research Transceiver having a feedback loop
JPH05276030A (ja) 1992-02-28 1993-10-22 Nec Corp 位相同期回路
JPH05327492A (ja) 1992-05-19 1993-12-10 Fujitsu Ltd Ｐｌｌシンセサイザ回路
JPH06112820A (ja) 1992-09-30 1994-04-22 Hitachi Ltd Ｐｌｌ回路
JPH06268514A (ja) 1993-03-12 1994-09-22 Toshiba Corp 位相検波回路
JPH06284030A (ja) 1993-03-24 1994-10-07 Mitsubishi Electric Corp フェーズロックドループ検波受信装置
US5313173A (en) * 1993-04-26 1994-05-17 Ericsson Ge Mobile Communications Inc. Quadrature modulated phase-locked loop
JPH06338786A (ja) 1993-05-31 1994-12-06 Sanyo Electric Co Ltd マイクロコンピュータ
US5359297A (en) * 1993-10-28 1994-10-25 Motorola, Inc. VCO power-up circuit for PLL and method thereof
US5511236A (en) * 1993-12-07 1996-04-23 National Semiconductor Corporation Half duplex RF transceiver
US5424689A (en) * 1993-12-22 1995-06-13 Motorola, Inc. Filtering device for use in a phase locked loop controller
US5566204A (en) * 1994-05-02 1996-10-15 Raytheon Company Fast acquisition clock recovery system
US5436597A (en) * 1994-07-11 1995-07-25 Sierra Semiconductor Corporation Pro-capture circuit for phase locked loop circuits
FI105247B (fi) * 1994-11-14 2000-06-30 Nokia Mobile Phones Ltd Menetelmä ja kytkentä radiopuhelimen taajuuksien muodostamiseksi
JP3357208B2 (ja) * 1994-11-25 2002-12-16 アジレント・テクノロジー株式会社 同期信号発生装置
US5651035A (en) * 1995-04-28 1997-07-22 International Microcircuits, Inc. Apparatus for reducing jitter of a spectrum spread clock signal and method therefor
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop
KR100193862B1 (ko) * 1996-03-19 1999-06-15 윤종용 안정된 주파수를 얻기 위한 주파수변환기
JP3839117B2 (ja) * 1997-01-30 2006-11-01 株式会社ルネサステクノロジ Ｐｌｌ回路およびそれを用いた無線通信端末機器
US5834987A (en) * 1997-07-30 1998-11-10 Ercisson Inc. Frequency synthesizer systems and methods for three-point modulation with a DC response
US5909149A (en) * 1997-08-29 1999-06-01 Lucent Technologies, Inc. Multiband phase locked loop using a switched voltage controlled oscillator
US6308048B1 (en) * 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
WO2000028664A2 (en) * 1998-11-12 2000-05-18 Broadcom Corporation Fully integrated tuner architecture
US6157271A (en) * 1998-11-23 2000-12-05 Motorola, Inc. Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor
US6091303A (en) * 1999-04-06 2000-07-18 Ericsson Inc. Method and apparatus for reducing oscillator noise by noise-feedforward

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035544A (zh) * 2009-10-02 2011-04-27 索尼公司 电流源、电子装置和集成电路
CN102035544B (zh) * 2009-10-02 2013-06-05 索尼公司 电流源、电子装置和集成电路
CN103684414A (zh) * 2013-12-30 2014-03-26 上海贝岭股份有限公司 乘法器电路
CN103684414B (zh) * 2013-12-30 2017-02-08 上海贝岭股份有限公司 乘法器电路

Also Published As

Publication number Publication date
EP0856946A2 (en) 1998-08-05
CN1118137C (zh) 2003-08-13
NO980399D0 (no) 1998-01-29
KR19980070697A (ko) 1998-10-26
EP0856946B1 (en) 2012-07-04
US7266171B2 (en) 2007-09-04
JPH10215171A (ja) 1998-08-11
US20040032901A1 (en) 2004-02-19
SG73493A1 (en) 2000-06-20
NO980399L (no) 1998-07-31
US6324219B2 (en) 2001-11-27
US20020044621A1 (en) 2002-04-18
US6639933B2 (en) 2003-10-28
TW407403B (en) 2000-10-01
JP3839117B2 (ja) 2006-11-01
US6163585A (en) 2000-12-19
US20010008551A1 (en) 2001-07-19
KR100328369B1 (ko) 2002-04-17
EP0856946A3 (en) 1999-08-04
NO318601B1 (no) 2005-04-18

Similar Documents

Publication Publication Date Title
CN1118137C (zh) 锁相环电路及其采用它的无线通信装置
CN1225088C (zh) 用于通过噪声前馈减少振荡器噪声的方法和装置
EP1216508B1 (en) Pll loop filter with switched-capacitor resistor
US6424192B1 (en) Phase lock loop (PLL) apparatus and method
CN107634761B (zh) 一种数字锁相环频率综合装置
JPH10505981A (ja) 周波数合成器を備えるデュアルモード衛星／セルラ電話機
US6970683B2 (en) PLL circuit and radio communication terminal apparatus using the same
JPH03198524A (ja) 補償されるフェーズロックループ回路
EP3440775B1 (en) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
JPS623621B2 (zh)
CN1248473C (zh) 发射器
US7835706B2 (en) Local oscillator (LO) port linearization for communication system with ratiometric transmit path architecture
US20030190905A1 (en) Quadrature divider
US6766154B2 (en) Fast settling fine stepping phase locked loops
CN1677821B (zh) 具有整流子的电荷泵电路
JP2844390B2 (ja) パラメータに寛容なｐｌｌシンセサイザ
EP3394985B1 (en) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
KR100722023B1 (ko) 발진기 회로, 전압 제어 발진기, 위상 동기 루프, 집적 회로 및 텔레커뮤니케이션 장치
US6744325B2 (en) Quadrature ring oscillator
CN87105936A (zh) 调频单路单载波发生器
CN1148968C (zh) 数字式调制信号接收机
JP2000224027A (ja) Ｐｌｌ回路
JPH07107002A (ja) 無線通信機器用高速周波数切り換え回路
Wu et al. A 0.13 µm CMOS ΔΣ PLL FM transmitter
Hunter et al. Using Two-Point Modulation To Reduce Synthesizer Problems When Designing DC-Coupled GMSK Modulators

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TTPCOM CO., LTD.

Free format text: FORMER OWNER: KG

Effective date: 20030130

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030130

Address after: Tokyo, Japan

Applicant after: Hitachi Ltd.

Co-applicant after: TTPCOM Ltd.

Address before: Tokyo, Japan

Applicant before: Hitachi Ltd.

Co-applicant before: Technology GmbH

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20030813

CX01 Expiry of patent term